DE2256135A1 - Verfahren zum pruefen von monolithisch integrierten halbleiterschaltungen - Google Patents
Verfahren zum pruefen von monolithisch integrierten halbleiterschaltungenInfo
- Publication number
- DE2256135A1 DE2256135A1 DE2256135A DE2256135A DE2256135A1 DE 2256135 A1 DE2256135 A1 DE 2256135A1 DE 2256135 A DE2256135 A DE 2256135A DE 2256135 A DE2256135 A DE 2256135A DE 2256135 A1 DE2256135 A1 DE 2256135A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- output
- test
- shift register
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318385—Random or pseudo-random test pattern
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Böblingen, den 13. November 1972 bu-sn
Anmelderin; International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 970 090
Verfahren zum Prüfen von monolithisch
integrierten Halbleiterschaltungen
integrierten Halbleiterschaltungen
Die Erfindung betrifft ein Verfahren zum Prüfen von jeweils eine größere Anzahl von Anschlüssen sowie internen Schaltverbindungen
aufweisenden, monolithisch integrierten Halbleiterschaltungen, indem ein Zufallsgenerator zum Anlegen von Prüfbitfolgen an alle
Anschlüsse einer jeweiligen Halbleiterschaltung verwendet wird.
Prüfverfahren dieser Art, die sich unter Anwenden eines Zufallgenerators
einer statistischen Prüfmethode bedienen, haben sich in der Praxis bewährt, wobei die Vorteile, wie in der Offenlegungsschrift
2 023 741 dargelegt, darin zu sehen sind, daß jede zu prüfende Halbleiterschaltung innerhalb kurzer Zeit geprüft
werden kann, wobei bereits mindestens 90 % der auftretenden Fehler ermittelt werden können, und zwar auch für diejenigen
Schaltungsteile, die nicht unmittelbar über die Anschlüsse zugänglich
sind.
Inzwischen ist jedoch das Integrationsausmaß wesentlich erhöht
worden, so daß mit größeren Packungdichten auf einem Halbleiterplättchen
zu rechnen ist, wobei außerdem die Schaltkreise als solche wesentlich komplizierter gestaltet sind, so daß auch die
Anzahl der von außen nicht so ohne weiteres zugänglichen Schaltungsknotenpunkte wesentlich gegenüber bisher erhöht ist.
303325/03C5
Aufgrund der Tatsache, daß außerdem die Ausschußrate zur Herstellung
monolithisch integrierter Halbleiterschaltungen in unvorhergesehen großem Maße herabgesetzt werden konnte, und die Herstellungskapazität
wesentlich erhöht wurde, besteht außerdem die Notwendigkeit, die Prüfgeschwindigkeit und damit die Wirksamkeit
statistischer Prüfverfahren zu erhöhen.
Der Erfindung liegt die Aufgabe zugrunde, die vorgenannten Ziele zu erreichen, indem gleichzeitig die Fehlererfassung verbessert
wird.
Erfindungsgemäß dienen hierzu folgende Verfahrensschritte:
simulieren der jeweils zu prüfenden Halbleiterschaltung, übertragen der Prüfbitfolgen auf die simulierte Halbleiterschaltung,
ermitteln des Ausmaßes der Umschaltaktivität, welche mit einer, durch das Auftreten eines Prüfbits bedingten Umschaltung an je
einem Anschluß der Halbleiterschaltung einhergeht, gewichten der Prüfbitfolgenzufuhr an die Anschlüsse der zu
prüfenden Halbleiterschaltung unter Verwertung des jeweils ermittelten Ausmaßes der Umschaltaktivität, derart, daß die jeweils
für einen Anschluß vorgesehene Umschaltanzahl in Form einer entsprechenden Impulsfolge proportional der Umschaltaktivität
für den jeweiligen Anschluß ist.
Gemäß der Erfindung wird also ein gewichtetes statistisches Prüfbit
folgenmus te r an die Anschlüsse einer zu prüfenden Halbleiterschaltung angelegt. Die hierzu erforderliche Gewichtung wird dabei
in einfachster Weise durch Simulation mit Hilfe eines Computers ermittelt. In vorteilhafter Weiterbildung der Erfindung läßt sich
der Gewichtungsvorgang unter Anwendung der zu prüfenden Simulation der Halbleiterschaltung so lange wiederholen, bis ein optimaler
Prüfbitsatz jeweils zur Verfügung steht.
In einer vorteilhaften Anordnung zur Durchführung des Verfahrens
309825/G306
FI 970 O9O
ist vorgesehen, daß die Ausgänge des Zufallsgenerators in einer
Bewertungsschaltung gruppenweise in jeweils unterschiedlicher
Anzahl zusammengefaßt sind und jeder Gruppenausgang zur Ansteuerung,
jeweils eines Anschlusses der zu prüfenden monolithisch integrierten Halbleiterschaltung dient.
Es ist weiterhin in vorteilhafter Weiterbildung bei einem in an sich bekannter Weise ein Schieberegister enthaltenden Zufallsgenerator,
bei dem.die Schieberegisterstufenausgänge den Bitfolgenausgang darstellen, vorgesehen; daß der Bitfolgenausgang am Eingang
eines Codierers liegt, dessen Ausgang den Ausgang des Zufallgenerators
darstellt. Der Vorteil in der Anwendung des Codierers besteht darin, daß jeweils ein Ausgang bereitgestellt
wird, der dem Binärwert .des Eingangs entspricht.
Am Ausgang des Codierers liegt, wie bereits gesagt, die Bewertungsschaltung,
die aus einer Vielzahl von einstellbaren ODER-Gliedern besteht, deren Ausgänge jeweils mit einem Anschluß der
zu prüfenden Halbleiterschaltungen verbunden sind. Die Anzahl der für jedes ODER-Glied ansteuerbaren Eingänge richtet sich dabei
nach der jeweils erforderlichen gruppenweisen Zusammenfassung von
Codiererausgängen. Auf diese Weise ergibt sich, daß bestimmte Anschlüsse
der zu prüfenden Halbleiterschaltung, wie gewünscht, öfters einem Umschaltvorgang unterliegen als andere.
Infolge der erfindungsgemäßen Gewichtung der Eingangssignale an
die Anschlüsse, werden die zu prüfenden Halbleiterschaltungen entsprechend
ihrer vorgesehenen Anwendung zur Prüfung betrieben, so daß sich die Prüfmöglichkeiten und damit die Möglichkeiten der
Fehlerfeststellung nicht unwesentlich erhöhe.n. Gleichzeitig ergibt sich der Vorteil, daß ein statistisches Prüfverfahren trotz
Anwenden einer äußerst geringen Anzahl von Eingangsdaten durchgeführt wird.
Ebenso wie beim bereits bekannten statistischen Prüfverfahren ergibt
sich auch hier der Vorteil, daß die Prüfbitimpulsfolgen dank
PI97OO9O 30982E/030S
der Verwendung eines Zufallgenerators mit hohen Geschwindigkeiten zur Verfügung stehen. Obgleich jedoch die Prüfbitfolgen jeweils
in zufälliger Reihenfolge aufgebaut sind, sind sie doch den Erfordernissen jeweiliger Schaltkreise angepaßt, indem nämlich das
erfindungsgemäße Gewichtungsverfahren Anwendung findet.
Weitere Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der beigefügten
Zeichnungen und aus den Patentansprüchen.
Es zeigen:
Fig. 1 ein verallgemeinertes Blockdiagramm eines be
vorzugten Ausführungsbeispiels der Erfindung,
Fig. 2 eine bistabile Kippschaltung.
Das Prinzipschaltbild der Erfindung gemäß Fig. 1 enthält ein Schieberegister 10 und ein Antivalenzglied 12, die einen wesentlichen
Teil eines Zufallsgenerators bilden. Wenn hier allerdings auch ein Pseudo-Zufallsgenerator bestimmter Bauart gezeigt ist, so
versteht es sich doch, daß jeder Zufalls- oder Pseudo-Zufallsgenerator für den gleichen Zweck verwendet werden kann. Zwei Ausgänge
des Schieberegisters 10 sind mit den beiden Eingängen des Antivalenzgliedes 12 verbunden. Der Ausgang des Antivalenzgliedes
12 ist mit dem Eingang an der ersten Stufe des Schieberegisters 10 verbunden. Das Schieberegister 10 ist dabei nicht vom Umlauftyp,
so daß das letzte Bit, das sich in der 48. Stufe befindet, beim nächsten Schiebeimpuls aus dem Schieberegister geschoben wird,
Ein Codierer 14 als weiterer Bestandteil des Zufallgenerators ist zumindest an einige Ausgänge des Schieberegisters 10 angeschlossen.
Im bevorzugten Ausführungsbeispiel wird ein 256-Bit-Codierer verwendet, der zumindest acht Eingänge benötigt. Der Bit-Codierer
kann von beliebiger Kapazität sein, wobei sich für das Schieberegister 10 die Forderung stellt, daß nur "N" Eingänge des
Codierers 14 betrieben werden müssen; "N" ergibt sich aus der
,1970 090 309826/0306
Beziehung
N
2 = Anzahl der codierten Ausgangsbits.
2 = Anzahl der codierten Ausgangsbits.
Die Ausgangssignale des Codierers 14 werden über die Bewertungsschaltung 18 auf die Bitänderungsschaltungsanordnung 16 übertragen.
Immer dann, wenn ein Eingang der Bitänderungsschaltungsanordnung 16 ein Signal erhält, dann wird der dem zu prüfenden
Chip zugeordnete Eingang geändert, so daß ein anderer Chipanschluß beaufschlagt wird. Die Bitänderungsschaltungsanordnung
besteht aus mehreren bistabilen Kippstufen, deren Schaltung, wie z.B. in Fig. 2 gezeigt, aufgebaut sein kann. In Fig. 2 sind eine
Anzahl von NAND-Gliedern 21 bis 26 in üblicher Weise als bistabile
Kippschaltung geschaltet. Am Eingang liegt normalerweise niedriges Potential. Wird von der Bitänderungsschaltungsanordnung 18 ein
Signal zugeführt, dann erhalten die mittleren Eingänge der NAND-Glieder
23 und_ 24 hohes Potential. Phasengleiche Ausgangssignale werden am Ausgang des NAND-Gliedes 25 und phasenungleiche Ausgangssignale
am Ausgang des NAND-Gliedes abgenommen. Der Setzeingang "S" und RückStelleingang "R" an den NAND-Gliedern 25 und
26 liegen normalerweise auf hohem Potential. Am Ausgang jedes NAND-Gliedes 21 bis 26 ergibt sich bekanntlich eine UND-Funktion.
Von besonderer Bedeutung für vorliegende Erfindung ist die Bewertungsschal
tungs anordnung 18. Ihre einfache Ausführungsform ist im Block 18 angedeutet, indem nämlich verschiedene, mit den Ausgängen
des Codierers 14 verbundene Eingänge in/oder Verknüpfung zusammengefaßt sind, wie z.B. durch ein Steckverbindungspaneel, oder durch eine programmbiere Relaispyramide»' In einer
hochentwickelten Version läßt sich die Funktion der Bewertungs—
schaltung 18 durch Anwendung eines Programmes ausführen, wobei dann in an sich bekannter Weise die Schaltverbindungen durch ein
entsprechendes Computerprogramm bereitgestellt werden.
Bei Betrieb arbeiten das Schieberegister 10 und das Antivalenzglied
12 in bekannter Weise zusammen. Irgendeine geeignete Folge
Fi 970 O9O 3Q982B/03OS
von Einsen und Nullen kann anfänglich in das Schieberegister IO
eingegeben werden. Beide Ausgänge des Schieberegisters 10 liegen an den Eingängen des Antivalenzgliedes 12, dessen Ausgang wiederum
mit dem Eingang der ersten Stufe des Schieberegisters 10 verbunden ist. Jedesmal, wenn das Schieberegister 10 einen Schiebeimpuls
empfängt, wird das hierin gespeicherte Bitmuster um eine Stelle verschoben. Empfängt das Antivalenzglied 12 zwei gleiche
Eingänge (d.h. zwei Nullen oder zwei Einsen), dann wird eine "0" in die erste Stufe des Schieberegisters 10 eingegeben. Sind
andererseits die Eingänge des Antivalenzgliedes 12 ungleich, dann wird eine "1" in die erste Stufe des Schieberegisters 10 eingegeben.
Auf diese Weise läßt sich eine Zufallsfolge der Bits zur Anwendung auf den Codierer 14 bereitstellen.
Als Beispiel ist hier ein 256-Bit-Codierer gezeigt, der tatsächlich
nur acht Eingänge vom Schieberegister 10 benötigt. Es
48 läßt sich leicht nachprüfen, daß ein Codierer für 2 Bits durch
das Schieberegister 10 betätigt werden könnte. Für das vorliegende Beispiel jedoch dürfte ein 8-Bit-Schieberegister genügen. Der
Codierer 14 besteht aus einem üblichen Binär-Dezimalumsetzer an sich bekannter Bauart. Liegen so z.B. alle Eingänge des Codierers
auf O-Potential, dann ergäbe sich für den speziellen Ausgang
des Codierers 14 zur Anzeige einer dezimalen O (z.B. der oberste Ausgang) ein "1"-Ausgangssignal, wohingegen alle übrigen
Ausgänge ein "On-Ausgangssignal aufweisen würden. Wären hingegen
alle Eingänge des Codierers 14 "Einsen", dann ergäbe sich für den Ausgang der Dezimalziffer 255 (z.B. der unterste Ausgang) ein
"1"-Ausgangssignal, wohingegen alle anderen Ausgänge "0"-Ausgangssignale
bereitstellten. Für Zwischenwerte der binären Eingänge werden jeweils entsprechend einer der Zwischenausgänge des Codierers
14 ein "1"-Ausgangssignal liefern, während alle anderen
Ausgänge "0"-AusgangsSignaIe bereitstellten. Bei einer solchen
Anordnung ist die Wahrscheinlichkeit der Auswahl irgendeines der 256 Ausgänge des Codierers 14 gleich.
In der USA-Patentschrift 3 614 608 würde ein 48-Bit-Schieberegister
309826/0306
FI 97O 090
normalerweise nur 48 Chipeingänge des zu prüfenden Chips adressieren.
Erfindungsgemäß wird jedoch mit dem Codierer das Adressieren
von 256 Eingängen mit nur einem 8-Bit-Schieberegister ermöglicht. Darüberhinaus würde ein größerer Codierer mit dem in
48 Fig. 1 gezeigten 48-Bit-Schieberegister die Auswahl unter 2
Eingängen gestatten.
Erfindungsgemäß ergibt sich aber noch ein größerer Vorteil. Wird angenommen, daß 48 Eingänge eines zu prüfenden Chips betätigt
werden, dann ist es mit Hilfe der Erfindung möglich, die Eingänge des zu prüfenden Chips zu bewerten, indem eine Mehrzahl von.
Codiererausgähgen einem speziellen Chipeingang zugeordnet werden. Der durch das Schieberegister 10 und dem Antivalenzglied 12 gebildete Bitmuster-Generator wird mit Hilfe des Codierers 14 im
Zusammenwirken mit der Bewertungsschaltung 18 in seinen Ausgängen
bewertet. Da die Gesamtanzahl der Ausgänge des Codierers 14 sehr viel größer ist als die Anzahl der Chipeingänge, ergibt sich die
Möglichkeit, eine große Bewertungsbandbreite unter den verschiedenen Chipeingängen vorzusehen.
Im Beispiel nach Fig. 1 wird der Chipeingang Nr. 1 statistisch
viermal so oft angesteuert, als die Chipeingangsnummer 2, da vier Codiererausgänge dem ersten Eingang des Chips zugeordnet sind, wohingegen
nur ein Ausgang dem zweiten Eingang des Chips zugeordnet ist. um im gezeigten Beispiel fortzufahren, sind zwei Ausgänge dem
Chipeingang Nr. 3 zugeordnet, und fünf Codiererausgänge der Chipeingangsnummer
4. Auf diese Weise lassen sich die Chipeingänge bewerten, so daß hierdurch der Nutzen der Zufallsprüfung wesentlich
erhöht wird. Dabei werden jedoch die Signale, wie bereits angedeutet, nicht direkt auf die Chipeingänge übertragen, sondern
vielmehr über eine Bitänderungsschaltungsanordnung 16.
Ein Schaltkreis hiervon ist in Fig. 2 im einzelnen gezeigt, wobei
seine Betriebsweise an sich bekannt ist, da eine bistabile Kippschaltung vorliegt. Das bedeutet, daß jedesmal, wenn ein hohes
Potential am Eingang anliegt, sich der Zustand auf den Ausgangsleitungen
ändert. Ist sa ff6%-4<£i-]?λΗΡ(ftetracht kommender Ausgang
Fl 97Ο O9O
eines dieser Schaltkreise im Zustand hohen Potentials und stellt somit eine "1" dar, und liegt außerdem am Eingang hohes Potential
an, dann wird im Ansprechen auf dieses Eingangspotential der in Betracht kommende Ausgangszustand geändert, so daß nunmehr eine
"0" hierdurch angezeigt wird. Wird dann nach Abfall auf niedriges Potential wiederum hohes Potential an den Eingang angelegt, dann
ändert sich wiederum der Ausgangszustand, um im Ansprechen hierauf eine "1" anzuzeigen. Auf diese Weise ergibt sich, daß einer der
Eingänge des zu prüfenden Chip eine Zustandsänderung während jeden Zyklusses erfährt.
Als Beispiel zum Festlegen spezieller einem gegebenen Chipeingang zuzuordnender Bewertungen kann wie folgt verfahren werden:
1. Die zu prüfende Schaltungskonfiguration wird auf einem
Computer simuliert und ein Satz von Zufallsprüfbitfolgen wird zugeführt.
2. Für jede Prüfbitfolge wird die Anzahl der umgeschalteten Schaltkreise innerhalb der simulierten Schaltungskonfiguration
aufgezeichnet. Es versteht sich dabei, daß ein Prüfbitfolgenwechsel nur den Wechsel eines der Eingänge der simulierten
Schaltungskonfiguration einschließt. Außerdem wird die jeweilige interne Schaltaktivität der Schaltkreise ebenso aufgezeichnet,
wie die tatsächlichen Änderungen der Ausgangszustände.
3. Erstellen einer Aufzeichnung des Betrages der Schaltaktivität eines Schaltkreises, der jeweils mit einem Eingangsanschluß
für einen vollen Satz von Prüfbitfolgen verbunden ist, so wie es beim tatsächlichen Produkt der Fall ist.
4. Bewertung des Prüfbitfolgengenerators in der Weise, daß die Anzahl der Umschaltungen am Eingangsanschluß proportional
der Schaltkreis Schaltaktivität ist, die diesem Anschluß zugeordnet ist.
5. Zuführen des bewerteten Prüfbitfolgensatzes zur simulierten Schaltungskonfiguration und darauf wiederholen der Verfahrensschritte 2 bis 4, mit jedem neuen, bewerteten Bitfolgensats,
,α »70 090 309825/030b
bis die Bewertungen keine Änderungen mehr, zur Folge haben., öder
aber bis die Qesamtschaltkreis-Sqhaltungsak^ivität im. weiteren
Anwachsen anhält,
0ie aufgezählten ¥erfahre.nssehritte einspliließliqh der Beendigung
der Seh^altkreis-Sehaltungsaktivität läßt sieh prinzipiell a.ueh
manuell durchfuhren,, indem die Anzahl der Schaltkreise gezählt
wird., die umsehalteη, wenn ein spezieller Eingangsajntsahluß- e.inen
B ptentia. !wechsel erfährt, Auf diese Weise ließen sieh bewertete
Bitfo.lgen für jed.e T-eilrivPiner erstellen. In pra^ ti seilen Hiri—
Si§ht? jedoch nicht zuletzt,, um die miihsanie Arbeit, die init dem
Zählen der tatsäehliöhen optimalen Bewertungen verbunden istι
herabzusetzen f sind verschiedene Gprnputerprpgramme entwickelt
wqrden? wie an anderer gtelle yarggschlagen. Obgleich das Konzept,
der vorliegenden Erfindung in vorteilhafter und auch durchführbarer
Weise manuell durchzuführen ist, ergeben sich doch erhebliche
Vorteile unter Anwendung eines entsprechenden Programms,
2|us.ammenfassenc| läßt sich sagen,, daß eine Anordnung und ein Verfahren
beschrieben sind, die eine bessere und erhöhte Ausnutzung
einer statistischen Prüfeinrichtung gestatten. Speziell dient hierzu ein Codierer im Zusammenwirken mit einer Bewertungs,^
schaltung, die ^wischen einem Zufallsgenerator- und; dem zu prüf-■
enden Gh_ip angeordnet sinsät Hinsichtlich des Verfahrens wird
eine Methode angegeben« bei der durch Zählen der gcha.ltkseis,-umschiltaktivität,
die mit der Erregung eines jeweiligen Eingangs^- anschlusses an einem zu prüfenden Chip verbunden ist,, die Beanspruchung
jedes Anschlusses ermittelt wird, um entsprechend, die
von zuzuführen den Prüfbitfplgen propo-rtipnal zu dißser
p, ααο
Claims (1)
- - 10 -P A T E N T A N SPRUCH BVerfahren zum Prüfen von jeweils eine größere Arwalil von Anschlüssen sowie internen Schaltverbindunfen aufweisenden, monolithisch integrierten Halbleitersch^ltungenf
ein Zufallsgenerator zum Anlegen yon Prüfbitfolfen a
alle Anschlüsse einer jeweiligen Halbleiterschaltung
wendet wird» gekennzeichnet durch folgende
schritte?Simulieren der jeweils zu prüfendenübertragen der Prüfbitfolgen auf die simulierte Halb.»
.leiterschaltungfermitteln des Ausmaßes der UmsohaltaktivitHtf weiche mit einer durch das Auftreten eines Prüfbits fcedinften Pm*-
schaltung an je einem Anschluß der simulierten Halbleiter schaltung einhergehtfgewiahten der Prüfbitfalgenzufuhr an die Anschlüsse der zu prüfenden Halbleiterschaltung unter Verwertung des Je^* weils ermittelten Ausmaßes der Umschaltaktivit&tr derartf daß die jeweils für einen Anschluß vorgesehene;
anzahl in Form einer entsprechenden Impulsfolge
tional der Umschaltaktivität für den jeweiligen
ist,2, Verfahren nach Anspruch 1, dadurch gekennzeichnet! daß
die Verfahrensschritte zum übertragen der Ppuffeitimpuls»i Ermittele des Ausmaßes der Umsqhaltfiiftivitälr W\Ü Gewichten der Prüfkitfoigeniufuhf bis sum Erweichen eines optimalen Prüfbitsatzes für eine Halbleiterschaltung wiederholt wird,3, Anordnung zum Durchführen des Verfahrens nac?h ivnsprueii ι oder Anspruch 2, dadurch gekennzeichnet ι daß die Ausgänge (0 bis 255) des Zufallgenerators in einer Bewertungs«
schaltung (13} gruppenweise in jeweils untersehiedlicher Anzahl zusammengefaßt sind und jeder Gruppenausgang lur309825/0306FI 970 090Ansteuerung jeweils eines Anschlußes der zu prüfenden monolithisch integrierten Halbleiterschaltung dient.4. Anordnung mit einem ein Schieberegister enthaltenden Zufallsgenerator, bei dem die Schieberegister Stufen-Ausgänge den Bitfolgenausgang darstellen nach Anspruch 3, dadurch gekennzeichnet, daß der Bitfolgenausgang (0 bis 47) am Eingang eines Codierers (14) liegt, dessen Ausgang (0 bis 255) den Ausgang des Zufallgenerators darstellt.5. Anordnung nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, daß jeder Ausgang der Bewertungsschaltung (18) am Umschalteingang je einer bistabilen Kippschaltung (16) liegt.3 0 98.2.6/03 Ü64%Lee rseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US20746071A | 1971-12-13 | 1971-12-13 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2256135A1 true DE2256135A1 (de) | 1973-06-20 |
DE2256135B2 DE2256135B2 (de) | 1980-12-11 |
DE2256135C3 DE2256135C3 (de) | 1981-10-15 |
Family
ID=22770638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2256135A Expired DE2256135C3 (de) | 1971-12-13 | 1972-11-16 | Verfahren zum Prüfen von monolithisch integrierten Halbleiterschaltungen |
Country Status (6)
Country | Link |
---|---|
US (1) | US3719885A (de) |
JP (1) | JPS5215497B2 (de) |
CA (1) | CA996268A (de) |
DE (1) | DE2256135C3 (de) |
FR (1) | FR2163442B1 (de) |
GB (1) | GB1363786A (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5261798U (de) * | 1975-10-31 | 1977-05-06 | ||
JPS5261797U (de) * | 1975-10-31 | 1977-05-06 | ||
JPS52160646U (de) * | 1976-05-31 | 1977-12-06 | ||
DE2829709C2 (de) * | 1978-07-06 | 1984-02-23 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren und Anordnung zur Erzeugung zeitlich unmittelbar aufeinanderfolgender Impulszyklen |
DE2746743C2 (de) * | 1977-10-18 | 1986-04-17 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren und Anordnung zur computergesteuerten Erzeugung von Impulsintervallen |
FR2553540B1 (fr) * | 1983-10-13 | 1986-01-03 | Centre Nat Rech Scient | Dispositif de test aleatoire pour circuits logiques, notamment microprocesseurs |
US4715034A (en) * | 1985-03-04 | 1987-12-22 | John Fluke Mfg. Co., Inc. | Method of and system for fast functional testing of random access memories |
US4687988A (en) * | 1985-06-24 | 1987-08-18 | International Business Machines Corporation | Weighted random pattern testing apparatus and method |
US4688223A (en) * | 1985-06-24 | 1987-08-18 | International Business Machines Corporation | Weighted random pattern testing apparatus and method |
US5043988A (en) * | 1989-08-25 | 1991-08-27 | Mcnc | Method and apparatus for high precision weighted random pattern generation |
EP0499671B1 (de) * | 1991-02-21 | 1997-05-21 | International Business Machines Corporation | Integrierter Schaltkreis mit eingebautem Selbsttest für die Erkennung logischer Fehler |
JP2584172B2 (ja) * | 1991-08-23 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | デイジタル試験信号発生回路 |
US5412665A (en) * | 1992-01-10 | 1995-05-02 | International Business Machines Corporation | Parallel operation linear feedback shift register |
US5394405A (en) * | 1992-04-24 | 1995-02-28 | International Business Machines Corporation | Universal weight generator |
US5414716A (en) * | 1993-09-22 | 1995-05-09 | Mitsubishi Electronic Research Laboratories, Inc. | Weighting system for testing of circuits utilizing determination of undetected faults |
US5968194A (en) * | 1997-03-31 | 1999-10-19 | Intel Corporation | Method for application of weighted random patterns to partial scan designs |
DE10127690A1 (de) * | 2001-06-08 | 2002-12-12 | Infineon Technologies Ag | Verfahren zur Erzeugung von Testmustern zur Prüfung von elektrischen Schaltungen |
US6918098B2 (en) * | 2002-07-16 | 2005-07-12 | Hewlett-Packard Development Company, L.P. | Random code generation using genetic algorithms |
US7197721B2 (en) * | 2002-12-17 | 2007-03-27 | Intel Corporation | Weight compression/decompression system |
US8527921B2 (en) * | 2008-03-31 | 2013-09-03 | Synopsys, Inc. | Constrained random simulation coverage closure guided by a cover property |
US8447749B2 (en) * | 2011-02-08 | 2013-05-21 | International Business Machines Corporation | Local results processor for use in a pattern matching accelerator |
US8402003B2 (en) * | 2011-02-08 | 2013-03-19 | International Business Machines Corporation | Performance monitoring mechanism for use in a pattern matching accelerator |
US8412722B2 (en) * | 2011-02-08 | 2013-04-02 | International Business Machines Corporation | Upload manager for use in a pattern matching accelerator |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2023741A1 (de) * | 1969-05-19 | 1970-11-26 | International Business Machines Corp., Armonk, N.Y..(V.St.A.) | Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3636443A (en) * | 1970-10-29 | 1972-01-18 | Ibm | Method of testing devices using untested devices as a reference standard |
-
1971
- 1971-12-13 US US00207460A patent/US3719885A/en not_active Expired - Lifetime
-
1972
- 1972-11-08 FR FR7240427A patent/FR2163442B1/fr not_active Expired
- 1972-11-16 DE DE2256135A patent/DE2256135C3/de not_active Expired
- 1972-11-16 JP JP47114378A patent/JPS5215497B2/ja not_active Expired
- 1972-12-04 GB GB5585372A patent/GB1363786A/en not_active Expired
- 1972-12-05 CA CA158,256A patent/CA996268A/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2023741A1 (de) * | 1969-05-19 | 1970-11-26 | International Business Machines Corp., Armonk, N.Y..(V.St.A.) | Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen |
Non-Patent Citations (1)
Title |
---|
IBM Techn.Disclos.Bull., Bd. 14, Nr. 4, Sept. 1971, S. 1051-1051a * |
Also Published As
Publication number | Publication date |
---|---|
FR2163442A1 (de) | 1973-07-27 |
DE2256135C3 (de) | 1981-10-15 |
DE2256135B2 (de) | 1980-12-11 |
JPS5215497B2 (de) | 1977-04-30 |
GB1363786A (en) | 1974-08-14 |
CA996268A (en) | 1976-08-31 |
FR2163442B1 (de) | 1974-08-19 |
JPS4873080A (de) | 1973-10-02 |
US3719885A (en) | 1973-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2256135A1 (de) | Verfahren zum pruefen von monolithisch integrierten halbleiterschaltungen | |
DE2556822C2 (de) | Monolithische hochintegrierte Halbleiterschaltung | |
DE69019555T2 (de) | Technik für die serielle Prüfung eingebauter Speicher. | |
DE60035171T2 (de) | Verfahren und Schaltungen zum schnellen Auffinden des minimalen / maximalen Wertes in einer Menge von Zahlen | |
DE2550342C2 (de) | Schaltungsanordnung zur Prüfung von Matrixanordnungen | |
DE4206286C2 (de) | Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes | |
DE3109705A1 (de) | "datenverarbeitungseinrichtung" | |
DE2335785A1 (de) | Schaltungsanordnung zum pruefen einer matrixverdrahtung | |
DE3634352A1 (de) | Verfahren und anordnung zum testen von mega-bit-speicherbausteinen mit beliebigen testmustern im multi-bit-testmodus | |
DE2946119C2 (de) | Datenverarbeitungseinrichtung mit einer Vielzahl von Datenverarbeitungselementen, denen ein einziger Strom von Steuersignalen zugeführt wird | |
DE3587944T2 (de) | Konfigurierbare logische Matrix. | |
CH657487A5 (de) | Funktionsgenerator zur erzeugung einer anzahl von sich wiederholenden digitalen wellenformen. | |
DE4236452C2 (de) | Halbleiterspeichereinrichtung | |
DE2235802C2 (de) | Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise | |
DE3329023C2 (de) | ||
DE69227144T2 (de) | Programmierbare logische Einheit | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
DE1296428B (de) | Einrichtung zur Ermittlung von Speicheradressen aus Schluesselwoertern | |
DE2826454A1 (de) | Faksimilesignal-codiersystem | |
DE69615447T2 (de) | Serieller Zugriffspeicher mit reduzierter Kreisverzögerung | |
DE3422287C2 (de) | ||
DE3786748T2 (de) | Programmierbare logische Anordnung. | |
DE3785991T2 (de) | System mit negativer rueckkopplung zur verkuerzung der antwortzeit einer speicherzelle. | |
DE19606637C2 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
DE3718182A1 (de) | Verfahren und anordnung zur ausfuehrung eines selbsttestes eines wortweise organisierten rams |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |