DE2633714C2 - Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production - Google Patents

Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production

Info

Publication number
DE2633714C2
DE2633714C2 DE2633714A DE2633714A DE2633714C2 DE 2633714 C2 DE2633714 C2 DE 2633714C2 DE 2633714 A DE2633714 A DE 2633714A DE 2633714 A DE2633714 A DE 2633714A DE 2633714 C2 DE2633714 C2 DE 2633714C2
Authority
DE
Germany
Prior art keywords
zone
collector
layer
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2633714A
Other languages
German (de)
Other versions
DE2633714A1 (en
Inventor
Tetsushi Tachikawa Tokio/Tokyo Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE2633714A1 publication Critical patent/DE2633714A1/en
Application granted granted Critical
Publication of DE2633714C2 publication Critical patent/DE2633714C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

— Aufbringen einer Maskierungsschicht eines vorbestimmten Musters, die Bereiche aufweist, in denen die KoUnktor- und Emitteranschlußelektroden (39,40) auf der zweiten polykristallinen Halbleiterschicht (69) ausgebildet werden sollen (F ig. 3C), und- Application of a masking layer of a predetermined pattern, which has areas, in which the connector and emitter connection electrodes (39, 40) are formed on the second polycrystalline semiconductor layer (69) should (Fig. 3C), and

— Verwendung einer Ätzlösung, bei der die Ätzgeschwindigkeit mit zunehmender Fremdstoffkonzentration im polykristallinen Halbleitermaterial zunimmt- Use of an etching solution in which the etching speed increases as the concentration of foreign substances in the polycrystalline semiconductor material increases

4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die erste polykristalline Halbleiterschicht (68) in einer Atmosphäre, die Silan, Arsen und Wasserstoff enthält, ausgebildet wird4. The method according to claim 2 or 3, characterized in that the first polycrystalline semiconductor layer (68) in an atmosphere containing silane, arsenic and contains hydrogen

und daß die zweite polykristalline Halbleiterschicht (69) in einer Atmosphäre, die Silan und Wasserstoff enthält, ausgebildet wird.and that the second polycrystalline semiconductor layer (69) is formed in an atmosphere containing silane and hydrogen.

5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die erste und die zweite poiykristalline Halbleiterschicht (68, 69) mit einer Ätzlösung, die HF, HNO3 und H2O in einem Verhältnis von 1 :60 :60 enthält, geätzt wird.5. The method according to claim 3 or 4, characterized in that the first and the second polycrystalline semiconductor layer (68, 69) with an etching solution, the HF, HNO3 and H2O in a ratio 1:60:60 is etched.

6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß zum Ausbilden der Abschnitte (36a, 366, 37a, 37b) der zweiten Isolierschicht (78) von oben Ionen in die zweite Isolierschicht (78) eingeschossen werden und daß derjenige Bereich der Isolierschicht (78), der die eingeschossenen Ionen enthält, entfernt wird.6. The method according to any one of claims 2 to 5, characterized in that to form the sections (36a, 366, 37a, 37b) of the second insulating layer (78) from above ions are injected into the second insulating layer (78) and that that area the insulating layer (78) containing the injected ions is removed.

Die Erfindung bezieht sich auf eine integrierte HaIb-The invention relates to an integrated half

leiter-Schaltungsanordnung entsprechend dem Oberbegriff des Patentanspruchs 1 sowie auf ein Verfahren zu ihrer Herstellung. Eine solche Halbleiter-Schaltungsanordnung ist aus der DE-OS 19 03 961 bekanntHead circuit arrangement according to the preamble of claim 1 and a method their manufacture. Such a semiconductor circuit arrangement is known from DE-OS 19 03 961

F i g. 1 zeigt einen bekannten Aufbau einer integrier-F i g. 1 shows a known structure of an integrated

ten Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor. Diese Schaltungsanordnung 10 besitzt eine Kollektorzone 12, eine Basiszone 13 und eine Emitterzone 14. Diese Zonen sind in bekannter Weise nacheinander in ein Silizium-Halbleitersubstrat 11 vom Typth semiconductor circuit arrangement with a bipolar transistor. This circuit arrangement 10 has a collector zone 12, a base zone 13 and an emitter zone 14. These zones are in a known manner one after the other in a silicon semiconductor substrate 11 of the type P eindiffundiert worden. Auf den zugehörigen Zonen sitzen Kollektor-, Basis und Emitter-Elektroden 15, 16, 17. Ferner sind eine Oxidschicht 18 sowie eine eingebettete Schicht 19 vorgesehen. Wie sich aus Fig. 1 ergibt, sind bei dem bipolarenP has been diffused. The collector, base and emitter electrodes 15, 16, 17. Furthermore, an oxide layer 18 and an embedded layer 19 are provided. As can be seen from Fig. 1, are in the bipolar Transistor dieser Art die Kollektor-, Basis- und Emitter-Elektroden in einer gemeinsamen Ebene angeordnet. Um diese Elektroden elektrisch gegeneinander zu isolieren, muß man sie also um einen bestimmten AbstandThis type of transistor has the collector, base and emitter electrodes arranged in a common plane. In order to electrically isolate these electrodes from one another, you have to move them a certain distance

voneinander entfernt anordnen. Bei der üblichen Arbeitsgenauigkeit liegt der Abstand zwischen den Elektroden in der Größenordnung von 2—5 μΐη. Dabei ist zu berücksichtigen, daß der Abstand zwischen den jeweiligen Elektroden einen wesentlichen Faktor für den Flächenbedarf des bipolaren Transistors darstellt Es ist daher schwierig, die Integrationsdichte zu erhöhen, solange die Elektroden in der gleichen Ebene liegen. Wird der Elektrodenabstand vergrößert, so steigen außerdem parasitäre Kapazitäten sowie der Basiswiderstand an. Die Begrenjsaig des Elektrodenabstands stellt somit ein beträchtliches Problem bei der Erzielung einer integrierten Hochgeschwindigkeitsschaltung dar. Außerdem erfordert ein grc3er Abstand zwischen den Elektroden entsprechend lange Verbindungen zwischen den Elementen der integrierten Schaltung.spaced apart. With the usual working accuracy the distance between the electrodes is of the order of 2–5 μm. It is to take into account that the distance between the respective It is an essential factor for the area requirement of the bipolar transistor therefore difficult to increase the integration density for so long the electrodes are in the same plane. If the electrode spacing is increased, it also increases parasitic capacitances and the base resistance. The limitation of the electrode spacing is thus set poses a significant problem in achieving a high speed integrated circuit. In addition a greater distance between the electrodes requires correspondingly long connections between the electrodes Integrated circuit elements.

Da es schwierig ist, eine Selbstausrichtung der Maskenfenster zum Diffundieren der Emitterzone und zum Erzeugen zugehöriger Kontakte im Photoätzverfahren zu erzielen, muß man bei der bekannten Bauweise eine hohe Arbeitsgenauigkeit in der Größenordnung von 0,3 μπι anwenden. Die Ausbildung zugehöriger Elektroden und Verbindungen erfordert eine gleichhohe Arbeitgenauigkeit. Die Anwendung einer Anzahl von Arbeitsschriften, die einer derart hohen Arbeitsgenauigkeit bedürfen, steigert jedoch die Herstellungskosten der integrierten Halbleiter-Bausteine.As it is difficult to self-align the mask window for diffusing the emitter zone and for producing associated contacts in the photo-etching process To achieve, you have to have a high working accuracy of the order of magnitude of the known construction 0.3 μπι apply. The training of associated electrodes and connections require an equally high level of working accuracy. The application of a number of working documents, which require such a high level of working accuracy, however, increases the manufacturing costs of the integrated semiconductor components.

In der DE-OS 19 03 961,Fi g. 1, ist ein Anschlußkörper aus polykristallinem Halbmaterial lediglich auf der Emitterzone vorgesehen, und ist kegelförmig ausgebildet, wobei seine größere Grundfläche mit der Emitterzone verbunden is*. Weiterhin wird in dieser Druckschrift in F i g. 3 ein auf der Emitterzone aufgebrachter polykristalliner Halbleiterkörper gezeigt, der in se'nem oberen Bereich eine Kondensatorplatte bildet, derart, daß die horizontale Projektion des Halbleiterkörpers den Kollektorbereich völlig überragt.In DE-OS 19 03 961, Fi g. 1, is a connector body made of polycrystalline semi-material only provided on the emitter zone, and is conical, where its larger base is connected to the emitter zone *. Furthermore, in this document in Fig. 3 shows a polycrystalline semiconductor body applied to the emitter zone, which in se'nem upper area forms a capacitor plate in such a way that the horizontal projection of the semiconductor body completely towers over the collector area.

Der Erfindung liegt die Aufgabe zugrunde, die integrierte Halbleiter-Schaltungsanordnung so auszubilden, daß zur Ermöglichung einer hohen Integrationsdichte ein möglichst geringer Elektrodenabstand erzielt werden kann.The invention is based on the object of designing the integrated semiconductor circuit arrangement in such a way that that the smallest possible electrode spacing can be achieved to enable a high integration density can.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst This object is achieved by the features specified in the characterizing part of claim 1

Bei der erfindungsgemäßen Halbleiter-Schaltungsanordnung können die horizontalen Projektionen der Kollektor- und Emitter-Anschlußelektroden nicht nur in direkter Nachbarschaft der Begrenzungslinien der Basiselektrode liegen, sondern diese sogar überlappen, ohne daß die Gefahr eines galvanischen Kontakts gegeben ist. Hieraus resultiert eine wesentlich erhöhte Integrationsdichte. In the semiconductor circuit arrangement according to the invention, the horizontal projections of the collector and emitter connection electrodes not only in the immediate vicinity of the delimitation lines of the base electrode but they even overlap without the risk of galvanic contact is. This results in a significantly increased integration density.

Die Erfindung wird nachstehend im Zusammenhang mit den Zeichnungen näher erläutert. In den Zeichnungen zeigtThe invention is explained in more detail below in connection with the drawings. In the drawings shows

F i g. 1 einen Längsschnitt durch eine oben bereits erläuterte integrierte Halbieiter-Schaltungsanordnung bekannter Art;F i g. 1 shows a longitudinal section through one already explained above integrated semi-conductor circuit arrangement of known type;

F i g. 2 einen Längsschnitt einer erfindungsgemäßen Ausführungsform der integrierten Halbleiter-Schaltungsanordnung; u'idF i g. 2 shows a longitudinal section of an embodiment of the integrated semiconductor circuit arrangement according to the invention; u'id

Fig. 3A—31 Längsschnitte, die die einzelnen Schritte eines erfindungsg^mäßen Verfahrens zur Herstellung der integrierten Halbleiter-Schaltungsanordnung veranschaulichen. Figures 3A-31 are longitudinal sections showing the individual steps illustrate a method according to the invention for producing the integrated semiconductor circuit arrangement.

Fig. 2 zeigt dert aus einem bipolaren Transistor bestehenden Abschnitt einer integrierten Halbleiter-Schaltungsanordnung 20. Ein P-Halbleitersubstrat 21 trägt auf seiner oberen Fläche eine epitaxiale Siliziumschicht vom Typ N. Ein P-Fremdstoff ist in einen Bereich der epitaxialen Schicht eindiffundiert und erreicht das Halbleitersubstrat 21, um den bipolaren Transistor von anderen Elementen zu trennen und eine Kollektorzone 23 zu bilden. Ferner ist ein P-Fremdstoff in einen Bereich der Kollektorzone 23 eindiffundiert, um eine Basiszone 24 zu bilden. Ein N-Fremdstoff ist in einenFig. 2 shows dert consisting of a bipolar transistor Section of a semiconductor integrated circuit arrangement 20. A P-type semiconductor substrate 21 carries an N-type epitaxial silicon layer on its upper surface. A P impurity is in a region of the epitaxial layer diffuses and reaches the semiconductor substrate 21 to form the bipolar transistor to be separated from other elements and to form a collector zone 23. Furthermore, a P impurity is in one Diffused in the area of the collector zone 23 in order to form a base zone 24. An N-impurity is in one

ίο Bereich der Basiszone 24 eindiffundiert, um eine Emitterzone 25 vom Typ N+ zu bilden. Zwischen dem Halbleitersubstrat 21 und der Kollektorzone 23 liegt eine eingebettete Schicht 27, die innerhalb der Kollektorzone 23 einen Kontaktbereich 28 vom Typ N+ bildet In der Basiszone 24 sind Kontaktbereiche 30 und 31 vom Typ P+ vorgesehen. Ferner ist eine Isolierschicht 33 vorhanden, die beispielsweise aus S1O2 besteht Ein polykristalliner Anschlußkörper 34 vom Typ N+ ragt nach oben durch eine öffnung der Isolierschicht 33 hindurch und schließt sich an den Kontaktbereich 28 an. Außerdem ist ein polykristalliner Anschlußkörper 35 vom Typ N+ vorgesehen, der ebenfalls durch eine öffnung der Isolierschicht 33 nach oben ragt und sich an die Emitterzone 25 anschließt Diese polykristallinen Anschlußkörper 34 und 35 besitzen die Form umgedrehter Kegeistümpfe, deren obere Flächen größer als die Bodenflächen sind. Die Seitenflächen der Bereiche 34 und 35 sind mit Isolierschichten 36 und 37 beispielsweise aus S1O2 bedeckt. Der untere Abschnitt der Isolierschicht 36 erstreckt sich seitlich über die Fläche der Isolierschicht 33, wobei dieser Bereich innerhalb der horizontalen Projektion des polykristallinen Anschlußkörpers 34 liegt In gleicher Weise erstreckt sich der untere Abschnitt der Isolierschicht 37 in seitlicher Richtung über die Fläche des Halbleitersubstrats 21, wobei dieser untere Bereich ebenfalls innerhalb der horizontalen Projektion des polykristallinen Anschlußkörpers 35 liegt Elektrisch leitfähige Schichten bilden die Kollektor- und Emitteranschlußelektroden 39 und 40, und zwar jeweils zusammen mit den polykristallinen Anschlußkörpern 34 und 35. Elektrisch leitfähige Schichten bedecken die Kontaktbereiche 30 und 31 der Basiszone 24, um Basisanschlußelektroden 41 und 42 zu bilden. Abschnitte der Anschlußelektroden 41 und 42 erstrecken sich über die Isolierschicht 33 und bedecken diese.ίο diffused in the area of the base zone 24 in order to form an emitter zone 25 of the N + type. Between the semiconductor substrate 21 and the collector zone 23 is an embedded layer 27 which forms a contact area 28 of the N + type within the collector zone 23. In the base zone 24, contact areas 30 and 31 of the P + type are provided. An insulating layer 33 is also present, which consists for example of S1O2. A polycrystalline connecting body 34 of the N + type protrudes upward through an opening in the insulating layer 33 and adjoins the contact area 28. In addition, a polycrystalline connection body 35 of the N + type is provided, which likewise protrudes upwards through an opening in the insulating layer 33 and adjoins the emitter zone 25. These polycrystalline connection bodies 34 and 35 have the shape of inverted cone truncations whose upper surfaces are larger than the bottom surfaces . The side surfaces of the areas 34 and 35 are covered with insulating layers 36 and 37, for example made of S1O2. The lower section of the insulating layer 36 extends laterally over the surface of the insulating layer 33, this region lying within the horizontal projection of the polycrystalline connecting body 34 this lower area also lies within the horizontal projection of the polycrystalline connection body 35. Electrically conductive layers form the collector and emitter connection electrodes 39 and 40, in each case together with the polycrystalline connection bodies 34 and 35. Electrically conductive layers cover the contact areas 30 and 31 of the base zone 24 to form base terminal electrodes 41 and 42. Portions of the connection electrodes 41 and 42 extend over and cover the insulating layer 33.

Diese Bauweise bringt eine Anzahl von Vorteilen mit sich.This construction has a number of advantages.

Aufgrund der kegelstumpfförmigen Ausbildung der Anschlußkörper 34 und 35 kann man die horizontalen Abstände zwischen den Kollektor- und Basiselektroden sowie zwischen den Emitter- und Basiselektroden praktisch auf Null reduzieren. Dies ermöglicht es, die Basis- und Kollektorzonen des Transistors sehr klein zu halten und somit den vom Transistor eingenommenen Bereich zu vermindern. Folglich kann man die Integrationsdichte einer solchen integrierten Halbleiter-Schaltungsanordnung erhöhen. Hinzu kommt, daß die Verkleinerung der Basiszone des bipolaren Transistors zu einer Verringerung der Kollektor-Basis-Kapazität führt. Der Transistör kann daher mit hoher Geschwindigkeit arbeiten.Due to the frustoconical design of the connecting body 34 and 35 you can use the horizontal The distances between the collector and base electrodes and between the emitter and base electrodes are practical reduce to zero. This makes it possible to keep the base and collector zones of the transistor very small and thus to reduce the area occupied by the transistor. Hence one can get the integration density increase such an integrated semiconductor circuit arrangement. On top of that, the downsizing of the base zone of the bipolar transistor leads to a reduction in the collector-base capacitance. The transistor can therefore work at high speed.

Auch führt die Verminderung im Flächenbedarf des bipolaren Transistors zu einer entsprechenden Verringerung der zwischen den einzelnen Elementen der integrierten Schaltungsanordnung bestehenden Kapazitäten, was ebenfalls zur Ermöglichung einer hohen Arbeitsgeschwindigkeit der integrierten Schaltungsanordnung beiträgt.
Weiterhin besieht die Möglichkeit, den Basiswider-The reduction in the area required by the bipolar transistor also leads to a corresponding reduction in the capacitances existing between the individual elements of the integrated circuit arrangement, which also contributes to enabling the integrated circuit arrangement to operate at a high speed.
Furthermore, there is the possibility of the basic contradiction

stand des bipolaren Transistors um eine Größenordnung zu vermindern. Und zwar läßt sich dies dadurch erreichen, daß der Abstand zwischen der Emitterzone und dem Basis-Kontaktbereich kleiner gemacht wird, als es bei bekannten Konstruktionen der Fall istof the bipolar transistor by an order of magnitude to diminish. This can be achieved in that the distance between the emitter zone and the base contact area is made smaller than is the case with known constructions

Da außerdem die Seitenabschnitte der polykristallinen Anschlußkörper von Isolierschicht überdeckt sind, bietet die Isolierung zwischen diesen polykristallinen Anschlußkörpern und in ihrer Nähe vorgesehenen Zwischenverbindungen keinerlei Probleme.In addition, since the side sections of the polycrystalline Connection bodies are covered by an insulating layer, providing the insulation between these polycrystalline Connection bodies and provided in their vicinity interconnections no problems.

Im folgenden werden die Schritte bei der Herstellung der integrierten Halbleiter-Schaltungsanordnung im Zusammenhang mit den F i g. 3A bis 31 erläutert.In the following, the steps in the production of the semiconductor integrated circuit arrangement in Connection with the F i g. 3A to 31 explained.

A) Es wird ein Silizium-Halbleitersubstrat 21 vom Typ P hergestellt, und zwar mit einer Dicke von etwa 200 μπι und einem spezifischen Widerstand von 5 bis 50 Ωαη. Sodann wird Arsen in eine Fläche des Substrats eindiffundiert, um eine eingebettete Schicht 27 mit einem Schichtwiderstand von etwa 5 20 C) bis 15Ω/α zu bilden. Sodann läßt man auf dem Halbleitersubstrat 21 eine Siliziumschicht vom Typ N mit einem spezifischen Widerstand von 0,2 bis 1 Ω epitaxial bis zu einer Höhe von 2 bis 3 μπι aufwachsen. Anschließend bildet man eine Schicht aus Siliziumdioxid in einer Dicke von etwa 0,4 bis 0,6 μίτι. Diese Schicht wird nach einem vorbestimmten Muster mit Öffnungen versehen. Anschließend läßt man durch diese Öffnungen einen Fremdstoff D) vom Typ P, beispielsweise Bor, hindurchdiffundieren, und zwar bis zu einer Tiefe von etwa 3,5 μπι, wobei sich eine Oberflächenkonzentration von 1 · 1020/cm3 ergibt. Auch entstehen auf diese Weise Schaltungselementen-Trennbereiche 62 und 63. Wieder wird eine Oxidschicht ausgebildet, um die gesamte Oberfläche der N-Siliziumschicht zu überdecken. Ein Teil der Oxidschicht wird entsprechend einem vorbestimmten Muster entfernt Sodann wird ein N-Fremdstoff, beispielsweise Arsen oder Phosphor, durch den entfernten Bereich in einen Abschnitt der Kollektorzone 23, die durch die oben beschriebene Trenndiffusion entstanden ist, eindiffundiert, und zwar bis zu einer Tiefe von etwa 2 bis 2,5 μπι und bis zu einer Oberflächenkonzentration von 1020/cm3. Auf diese Weise entsteht der Kontaktbereich 28. Ein weiterer Abschnitt der Oxidschicht wird nach einem vorbestimmten Muster entfernt, und Bor wird in die freigelegte Oberfläche der Kollektorzone 23 bis zu einer Oberflächenkon- E) zentration von 5 · 1018 bis 1 · lO'Vcm3 eindiffundiert wobei sich die Basiszone 24 ergibt Anschließend entfernt man die Oxidschicht auf der Küüektorzone 23 und dem Kontaktbereich 28. Dieser Zustand ist in F i g. 3A dargestellt, wobei verbleibende Teile der Oxidschicht das Bezugszeichen 33 tragen.A) A silicon semiconductor substrate 21 of the P type is produced, specifically with a thickness of about 200 μm and a specific resistance of 5 to 50 Ωαη. Arsenic is then diffused into one surface of the substrate in order to form an embedded layer 27 with a sheet resistance of approximately 5 20 C) to 15 Ω / □. A silicon layer of type N with a specific resistance of 0.2 to 1 Ω is then grown epitaxially up to a height of 2 to 3 μm on the semiconductor substrate 21. A layer of silicon dioxide is then formed with a thickness of approximately 0.4 to 0.6 μm. This layer is provided with openings according to a predetermined pattern. A foreign substance D) of type P, for example boron, is then allowed to diffuse through these openings to a depth of about 3.5 μm, resulting in a surface concentration of 1 · 10 20 / cm 3 . Circuit element separation regions 62 and 63 are also produced in this way. An oxide layer is again formed in order to cover the entire surface of the N-silicon layer. Part of the oxide layer is removed in accordance with a predetermined pattern. An N-type impurity, for example arsenic or phosphorus, is then diffused through the removed region into a section of the collector zone 23, which has been created by the separating diffusion described above, to a depth from about 2 to 2.5 μm and up to a surface concentration of 10 20 / cm 3 . In this way the contact area 28 is created. Another section of the oxide layer is removed according to a predetermined pattern, and boron is added to the exposed surface of the collector zone 23 up to a surface concentration of 5 · 10 18 to 1 · 10 Vcm 3 diffused in, resulting in the base zone 24. The oxide layer on the cooling zone 23 and the contact area 28 is then removed. This state is shown in FIG. 3A, with remaining parts of the oxide layer bearing the reference numeral 33.

B) Sodann wird das Halbleitersubstrat 21 gemäß Fig.3A erwärmt Der Einfachheit halber ist in F i g. 3B und in den folgenden Figuren die Kombination der Teile 21, 62 und 63 mit dem Bezugszeichen 21 versehen. Das Erwärmen erfolgt in einer Atmosphäre, die Silan und einen Fremdstoff vom Typ N, beispielsweise Arsen, enthält Die Erwärmung geht in bekannter Weise vor sich, um eine erste polykristalline Siliziumschicht 68 auf der Oberfläche des Halbleitersubstrats 21 auszubilden. Die Siliziumschicht 68 ist mit Arsen hoher Konzentration dotiert, und zwar liegt die Konzentration überl · 1020ZCm3. Die Dicke der Siliziumschicht beträgt etwa 0,4 μίτι. Anschließend wird eine zweite polykristalline Siliziumschicht 69 mit einer Dicke von etwa 0,15 bis 0,2 μιτι ausgebildet, und zwar in einer Atmosphäre, die lediglich Silan enthält das heißt unter nichtdotierenden Bedingungen. Allerdings kann es sich auch um eine Atmosphäre handeln, die nicht absolut fremdstofffrei ist. Sie kann vielmehr Arsen in einer Menge enthalten, die zu einer Oberflächenkonzentration von weniger als 10l8/cm3 führt. Dementsprechend wird der Begriff »nichtdotierend« hier in dem Sinne verwendet, daß auch solche Atmosphären umfaßt werden, die einen geringen Anteil an Fremdstoffen enthalten. Als Ergebnis wird eine polykristalline Siliziumschicht 70 mit einer Gesamtdicke von etwa 0,55 bis 0,6 μπι ausgebildet. Diese Dicke stellt die Summe der Dikken der beiden polykristallinen Siliziumschichten 68 und 69 dar. Dieser Zustand ist in F i g. 3B wiedergegeben. B) The semiconductor substrate 21 is then heated according to FIG. 3A. For the sake of simplicity, FIG. 3B and the combination of parts 21, 62 and 63 in the following figures are provided with the reference number 21. The heating takes place in an atmosphere containing silane and an N-type foreign substance, for example arsenic. The heating takes place in a known manner in order to form a first polycrystalline silicon layer 68 on the surface of the semiconductor substrate 21. The silicon layer 68 is doped with a high concentration of arsenic, namely the concentration is greater than 10 20 ZCm 3 . The thickness of the silicon layer is approximately 0.4 μm. A second polycrystalline silicon layer 69 with a thickness of approximately 0.15 to 0.2 μm is then formed, specifically in an atmosphere which only contains silane, that is to say under non-doping conditions. However, it can also be an atmosphere that is not completely free of foreign substances. Rather, it can contain arsenic in an amount which leads to a surface concentration of less than 10 18 / cm 3 . Accordingly, the term "non-doping" is used here in the sense that it also includes atmospheres which contain a small proportion of foreign substances. As a result, a polycrystalline silicon layer 70 with a total thickness of approximately 0.55 to 0.6 μm is formed. This thickness represents the sum of the thicknesses of the two polycrystalline silicon layers 68 and 69. This state is shown in FIG. 3B reproduced.

Anschließend wird ein Oxidfilm, beispielsweise ein Film aus SiO2, auf der polykristallinen Siliziumschicht 70 ausgebildet. Dieser Oxidfilm wird entsprechend einem vorbestimmten Muster geätzt. F i g. 3C zeigt diesen Zustand, wobei die Bezugszeichen 72 und 73 die als Masken verwendeten Schichtabschnitte aus SiO2 bezeichnen. Anstelle der SiOrSchichtabschnitte kann auch eine Photolack-Maskierung verwendet werden.
Die polykristalline Siliziumschicht 70 wird sodann mit einer Ätzflüssigkeit geätzt die HF, HNO2 und H2O in einem Verhältnis von 1 :60 :60 enthält Diese Ätzflüssigkeit besitzt die Eigenschaft daß die Ätzgeschwindigkeit anwächst wenn die Menge an Fremdstoff, die in der polykristallinen Siliziumschicht vorhanden ist, zunimmt Beispielsweise ist die Ätzgeschwindigkeit bei einer polykristallinen Siliziumschicht, die einen Fremdstoff mit einer Konzentration von mehr als 1020 Atome pro cm3 enthält um eine Größenordnung höher als bei einer polykristallinen Siliziumschicht die einen Fremdstoff mit einer Konzentration von 1017 bis 1018 Atome pro cm3 enthält Folglich entstehen bei dem Ätzen zwei umgekehrt kegelstumpfförmige Anschlußkörper 34 und 35 aus der polykristallinen Siliziumschicht 70. Diese Anschlußkörper besitzen, wie in Fig.3D gezeigt wird, oben eine größere Fläche als unten. Vorzugsweise liegt die Ätzzeit in der Größenordnung von 5 bis 5,5 Minuten.
Die Oberfläche des Halbleitersubstrats 21 wird mit erhitzter Salpetersäure gesäubert und man bildet darauf eine dünne Oxidschicht aus, die durch eine Äiziösung aus HF entfernt wird. Mit diesem Schritt werden Verunreinigungen vollständig von der Oberfläche des Halbleitersubstrats 21 entfernt Anschließend bildet man auf der gereinigten Fläche des Substrats 21 eine SiOrSchicht in bekannter Weise aus. Auf der SKVSchicht wird eine Schicht aus S13N4 aufgebracht die als schützende Isolierschicht 78 wirktThen, an oxide film such as a film made of SiO 2 is formed on the polycrystalline silicon layer 70. This oxide film is etched according to a predetermined pattern. F i g. 3C shows this state, the reference numerals 72 and 73 designating the layer sections made of SiO 2 used as masks. A photoresist masking can also be used instead of the SiOr layer sections.
The polycrystalline silicon layer 70 is then etched with an etching liquid that contains HF, HNO 2 and H 2 O in a ratio of 1:60:60. This etching liquid has the property that the etching speed increases when the amount of foreign matter present in the polycrystalline silicon layer For example, the etching speed of a polycrystalline silicon layer that contains an impurity with a concentration of more than 10 20 atoms per cm 3 is an order of magnitude higher than that of a polycrystalline silicon layer that contains an impurity with a concentration of 10 17 to 10 18 atoms per cm 3 consequently two reversely frustoconical connecting bodies 34 and 35 are formed from the polycrystalline silicon layer 70 during the etching. As shown in FIG. 3D, these connecting bodies have a larger area at the top than at the bottom. The etching time is preferably on the order of 5 to 5.5 minutes.
The surface of the semiconductor substrate 21 is cleaned with heated nitric acid and a thin oxide layer is formed thereon, which is removed by an HF solution. With this step, impurities are completely removed from the surface of the semiconductor substrate 21. Subsequently, an SiO 3 layer is formed in a known manner on the cleaned surface of the substrate 21. A layer of S13N4, which acts as a protective insulating layer 78, is applied to the SKV layer

Anstelle eines Aufbringens der Si3N4-Schicht kann man auch die SiOrSchicht als schützende Isolierschicht 78 verwenden.Instead of applying the Si 3 N4 layer, the SiOr layer can also be used as a protective insulating layer 78.

Sodann wird die Anordnung in einer Atmosphäre, die N2 oder O2 enthält wärmebehandelt und zwar beispielsweise 10 Minuten lang bei einer Temperatur von 10000C Dies dient dazu, den Fremdstoff (Arsen), der in der polykristallinen Siliziumschicht enthalten ist in die Basiszone 24 einzu-Then, the arrangement heat-treated in an atmosphere containing N 2 or O 2 has specifically, for example, 10 minutes at a temperature of 1000 0 C. This serves einzu the impurity (arsenic), which is contained in the polycrystalline silicon layer into the base region 24 -

diffundieren und auf diese Weise eine diffundierte Emitterzone 25 zu schaffen. Sofern die Isolierschicht 78 Bor enthält, wird das Bor in den entsprechenden Basisbereich eindiffundiert. Gleichzeitig wird der Fremdstoff (Arsen) in den verbleibenden Abschnitten der polykristallinen Siliziumschicht 68 in die verbliebenen Abschnitte der nichtdotierten polykristallinen Siliziumschicht 69 eindiffundiert. Diese Schichtabschnitte bilden die polykristallinen Anschlußkörper 34 und 35. Durch diese Verfahrensweise werden die Fremdstoffkonzentrationen in den dotierten und in den nichtdotierten polykristallinen Siliziumschichtabschnitten einander angeglichen, so daß beide zu einer einheitlichen Schicht integriert werden. Gleichzeitig wird eine eindiffundiene Schicht 81 von der gleichen Tiefe wie die Emitterzone 25 im Kontaktbereich 28 der Kollektorzone ausgebildet. F i g. 3E zeigt diesen Zustand.diffuse and in this way to create a diffused emitter zone 25. Unless the insulating layer 78 contains boron, the boron is diffused into the corresponding base region. Simultaneously the impurity (arsenic) becomes in the remaining portions of the polycrystalline silicon layer 68 diffused into the remaining sections of the undoped polycrystalline silicon layer 69. These layer sections form the polycrystalline connecting bodies 34 and 35. By this procedure the impurity concentrations in the doped and undoped polycrystalline Silicon layer sections adjusted to one another so that both form a uniform layer to get integrated. At the same time, a diffused layer 81 of the same depth as that becomes Emitter zone 25 formed in the contact area 28 of the collector zone. F i g. 3E shows this state.

F) Sodann werden Bor-, Argon- oder Phosphorionen von oben eingeschossen. Es ist vorteilhaft, die Beschleunigungsspannung der Ionen so zu wählen, daß die Fremdstoffkonzentration ein Maximum in der Isolierschicht 78 oder in der Zwischenfläche zwischen der Isolierschicht 78 und dem Halbleitersubstrat 21 erreicht Die Menge der eingeschossenen Ionen wird derart bestimmt, daß beim späteren chemischen Ätzen die Differenz zwischen der Ätzgeschwindigkeit in den mit eingeschossenen Ionen versehenen Isolierschichtbereichen und der Ätzgeschwindigkeit in den nicht mit eingeschossenen Ionen versehenen Isolierschichtbereichen ein Maximum wird. Werden die Borionen beispielsweise bei einer Spannung von 40 kV beschleunigt, so ergibt sich eine Dosierung von etwa 1 · lO'Vcm2. In diesem Fall werden keine Ionen in die Isolierschichtabschnitte 36a und 37a an den Seiten der kegelstumpfförmigen Anschlußkörper 34 und 35 eingeschossen. Auch gelangen keine Ionen in die Isolierschichtabschnitte 36b und 37b, die sich jeweils an die Isolierschichtabschnitte 36a und 37a anschließen und innerhalb der Projektionen der kegelstumpfförmigen Anschlußkörper 34 und 35 auf der Fläche des Halbleitersubstrats 21 liegen.F) Then boron, argon or phosphorus ions are injected from above. It is advantageous to choose the acceleration voltage of the ions so that the concentration of impurities reaches a maximum in the insulating layer 78 or in the interface between the insulating layer 78 and the semiconductor substrate 21 between the etching speed in the insulating layer areas provided with injected ions and the etching speed in the insulating layer areas not provided with injected ions becomes a maximum. If the boron ions are accelerated, for example, at a voltage of 40 kV, the result is a dosage of about 1 · 10'Vcm 2 . In this case, ions are not injected into the insulating layer portions 36a and 37a on the sides of the frustoconical terminal bodies 34 and 35. Also, no ions get into the insulating layer sections 36b and 37b, which respectively adjoin the insulating layer sections 36a and 37a and lie within the projections of the frustoconical connecting bodies 34 and 35 on the surface of the semiconductor substrate 21.

Wenn Bor mit einer Dosis von 1 ■ lO'Vcm2 implantiert wird, so betragen die Ätzgeschwindigkeiten in den mit eingeschossenen Borionen versehenen Bereichen das Zwei- bis Dreifache gegenüber der Ätzgeschwindigkeit in den Bereichen ohne Borionen, und zwar für eine SiOrSchicht unter Verwendung einer gepufferten Fluorwasserstoffsäure-Lösung. Für eine SiaN^Schicht bei Verwendung einer auf den Siedepunkt erhitzten Phosphorsäure bei einer Temperatur von 160 bis 170° C beträgt der Wert der erstgenannten Ätzgeschwindigkeit das Drei- bis Vierfache des Wertes der zweitgenannten Ätzgeschwindigkeit Dementsprechend kann man durch Verwendung einer geeigneten Ätzlösung selektiv Isolierschichtabschnitte, in welche Ionen eingeschossen sind, abätzen, während die ionenfreien Abschnitte 36a, 36b, 37a und 37b stehen bleiben. Da die Schichtabschnitte 72 und 73, die als Maskierung zur Ausbildung der polykristallinen Anschlußkörper verwendet wurden, nicht oder nur mit einer geringen Anzahl von Ionen implantiert sind, werden sie durch den Ätzvorgang nicht entfernt Diesen Zustand stellt F i g. 3F dar.If boron is implanted with a dose of 110 Vcm 2 , the etching speeds in the areas provided with injected boron ions are two to three times the etching speed in the areas without boron ions, for a SiO layer using a buffered hydrofluoric acid -Solution. For a SiaN ^ layer using a phosphoric acid heated to the boiling point at a temperature of 160 to 170 ° C, the value of the first-mentioned etching rate is three to four times the value of the second-mentioned etching rate which ions have been injected, while the ion-free sections 36a, 36b, 37a and 37b remain. Since the layer sections 72 and 73, which were used as a mask to form the polycrystalline connecting bodies, are not implanted or only have a small number of ions, they are not removed by the etching process. This state is shown in FIG. 3F.

G) Will man eine diffundierte Schicht des Typs P+ in denjenigen Abschnitt ausbilden, in dem in der Basiszone 24 der Basiskontakt gebildet wird, so wird ein P-Fremdstoff, beispielsweise Bor, nach dem bekannten Verfahren der Diffusion aus der Gasphase eindiffundiert, wodurch die eindiffundierten Schichten 88 und 89 des Typs P+ von gewünschter Tiefe entstehen. Diesen Zustand stellt F i g. 3G dar.G) If a diffused layer of the P + type is to be formed in that section in which the base contact is formed in the base zone 24, a P-type impurity, for example boron, is diffused in using the known diffusion method from the gas phase, whereby the diffused layers 88 and 89 of the type P + of the desired depth arise. F i g represents this state. 3G represent.

H) Sodann werden die Isolierschichtabschnitte 72 und 73 durch chemisches Ätzen entfernt. Diesen Zustand zeigt F i g. 3H.H) Then, the insulating layer portions 72 and 73 are removed by chemical etching. This state shows Fig. 3H.

I) Sodann wird ein Metall, wie' etwa Aluminium, Molybdän oder Wolfram von oben her aus der Dampfphase abgeschieden, und zwar bis zu einer Dicke von etwa 0,3 μπι. Die Abscheidung erfolgt auf den polykristallinen Anschlußkörpern 34 und 35, den als Basiskontaktbereichen dienenden Schichten 88 und 89 sowie anderen vorbestimmten Abschnitten. Dadurch daß die aus der Dampfphase abgeschiedene Metallschicht dünner als die kegelstumpfförmigen polykristallinen Anschlußkörper 34 und 35 gewählt wird, sind die Seitenflächen dieser polykristallinen Anschlußkörper 34 und 35 während des Abscheidevorganges abgeschirmt, so daß sich das Metall an diesen Seitenflächen nicht ablagert. Folglich sind die Kollektor-Anschlußelektrode 39 und die Basis-Anschlußelektrode 41, 42 sowie ferner die Basis-Anschlußelektrode 41, 42 und die Emitter-Anschlußelektrode 40 in vertikaler Richtung mit Abstand zueinander angeordnet Diese Abstände werden automatisch bestimmt durch den Höhenunterschied der Schultern, die rings um die Kollektor- und Emitter-Anschlußelektroden 39 und 40 ausgebildet worden sind. Aus diesem Grunde kann die Arbeitsgenauigkeit bei der Bildung der Elektroden um eine Größenordnung niedriger als bei bekannten Bauweisen sein. Die nicht erwünschten Metallschichtabschnitte werden durch bekanntes Photoätzen entfernt. Es entsteht somit eine integrierte Schaltungsanordnung mit einem bipolaren Transistor, wie in F i g. 31 dargestellt ist. Anstatt die elektrisch leitfähigen Schichten aus Metall auszubilden, können andere elektrisch leitfähige Substanzen von oben aufgesprüht werden, um eine leitfähige Schicht auf dem polykristallinen Silizium zu bilden.I) Then a metal such as aluminum becomes molybdenum or tungsten deposited from above from the vapor phase, up to a thickness of about 0.3 μπι. The deposition takes place on the polycrystalline connecting bodies 34 and 35, the layers 88 and serving as base contact areas 89 as well as other predetermined sections. In that the deposited from the vapor phase Metal layer thinner than the frustoconical polycrystalline connecting bodies 34 and 35 selected is, the side surfaces of these polycrystalline connecting bodies 34 and 35 are during the deposition process shielded so that the metal does not deposit on these side surfaces. Hence are the collector terminal electrode 39 and the base terminal electrode 41, 42 and also the base terminal electrode 41, 42 and the emitter connection electrode 40 in the vertical direction at a distance arranged to each other These distances are automatically determined by the height difference the shoulders formed around the collector and emitter terminal electrodes 39 and 40 have been. For this reason, the working accuracy in the formation of the electrodes be an order of magnitude lower than with known construction methods. The undesired metal layer sections are removed by known photoetching. The result is an integrated circuit arrangement with a bipolar transistor, as in Fig. 31 is shown. Instead of forming the electrically conductive layers from metal, other electrically conductive substances can be sprayed on from above to create a conductive one Layer to form on the polycrystalline silicon.

Beim vorstehend beschriebenen Ausführungsbeispiel wurde ein Silizium-Halbleiter als Substrat verwendet. Hingegen kann das Substrat auch aus anderen Halbleitern bestehen, wie etwa aus Germanium oder Galliumarsenid. Ferner kann man anstelie eines P-Substrates ein N-Substrat verwenden. Außerdem kann die in Fig.3E gezeigte schützende Isolierschicht 78 ausgebildet werden, nachdem man die Emitterdiffusion durchgeführt hatIn the embodiment described above, a silicon semiconductor was used as the substrate. In contrast, the substrate can also consist of other semiconductors, such as germanium or gallium arsenide. Furthermore, an N substrate can be used instead of a P substrate. In addition, the in Fig.3E protective insulating layer 78 shown may be formed after emitter diffusion is performed Has

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

Claims (2)

Patentansprüche:Patent claims: 1. Integrierte Halbleiter-Schaltungsanordnung mit einem in einem monokristallinen Halbleitersubstrat (21) angeordneten bipolaren Transistor mit einer Kollektor- (23), einer Basis- (24) und einer Emitterzone (25), die durch Eindiffundieren von Fremdstoffen in eine Oberfläche des Halbleitersubstrats (21) gebildet sind, mit kegelstumpfförmigen Anschlußkörpern (34,35) aus polykristallinem Halbleitermaterial, die auf wenigstens einer der Transistorzonen (23, 25) aufsitzen und durch entsprechende Ausnehmungen einer die genannte Oberfläche des Halbleitersubstrats bedeckenden ersten Isolierschicht (33) hindurchragen und auf deren nach außen ragenden Grenzflächen Anschlußelektroden (39,40) zur elektrischen Kontaktierung der betreffenden Transistorzonen (23, 25) gebildet sind, dadurch gekennzeichnet,1. Integrated semiconductor circuit arrangement with a bipolar transistor which is arranged in a monocrystalline semiconductor substrate (21) and has a collector (23), a base (24) and an emitter zone (25) which, by diffusion of foreign matter into a surface of the semiconductor substrate (21) are formed, with frustoconical connection bodies (34, 35) made of polycrystalline semiconductor material, which sit on at least one of the transistor zones (23, 25) and through corresponding Recesses of a first insulating layer (33) covering the said surface of the semiconductor substrate protrude and outward onto them protruding boundary surfaces connecting electrodes (39, 40) for making electrical contact with the relevant Transistor zones (23, 25) are formed thereby marked, daß die kegelstumpfförmigen Anschlußkörper (34, 35) mit ihren kleineren Grundflächen auf der Kollektorzone (23) bzw. der Emitterzone (25) aufsitzen, daß die Mantelflächen der kegelstumpfförmigen Anschlußkörper (34, 35) von einer zweiten Isolierschicht (36 bzw. 37) bedeckt sind und daß die Höhe der mit der Kollektorzone (23) bzw. der Emitterzone (25) verbundenen kegelstumpfförmigen Anschlußkörper (34 bzw. 35) größer ist als die Dicke der zur Kontaktierung der Basiszone (24) dienenden Anschlußelektrode (41,42) derart, daß die Anschlußelektroden (39, 40) der Kollektorbzw. Emitterzone (23, 25) einerseits und die Anschlußelektrode (41,42) der Basiszone (24) andererseits in vertikaler Richtung mit Abstand zueinander angeordnet sind.that the frustoconical connecting bodies (34, 35) sit with their smaller base areas on the collector zone (23) or the emitter zone (25), that the outer surfaces of the frustoconical connecting bodies (34, 35) are covered by a second insulating layer (36 or 37) and that the height of the frustoconical connecting bodies (34 or 35) connected to the collector zone (23) or the emitter zone (25) is greater is such as the thickness of the connection electrode (41, 42) serving to make contact with the base zone (24), that the connection electrodes (39, 40) of the collector or. Emitter zone (23, 25) on the one hand and the connection electrode (41, 42) of the base zone (24) on the other hand in the vertical direction at a distance from one another are arranged. 2. Verfahren zum Herstellen einer integrierten Halbleiter-Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,2. A method for producing an integrated semiconductor circuit arrangement according to claim 1, characterized, daß die Kollektorzone (23) und die Basiszone (24) durch Diffusion mit Fremdstoffen nach vorbestimmten Mustern ausgebildet werden, daß die erste Isolierschicht (33) auf der Oberfläche des Halbleitersubstrats (21) mit Ausnahme derjenigen Abschnitte ausgebildet wird, auf welchen die Emitteranschlußelektrode (40) und die Kollektoranschlußelektrode (39) angeordnet werden sollen, daß auf der ersten Isolierschicht (33) eine erste polykristalline Halbleiterschicht (68) ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration dotiert ist, daß auf der ersten polykristallinen Halbleiterschicht (68) eine zweite poiykristalline Halbleiterschicht (69) ausgebildet wird, die nicht mit Fremdstoffen dotiert ist, daß die erste und die zweite polykristalline Halbleiterschicht (68, 69) nach vorbestimmten Mustern geätzt werden, um erste und zweite umgekehrt kegelstumpfförmige Anschlußkörper (34, 35) auf der Kollektorzone (23) bzw. auf der Basiszone (24) auszubilden, daß der Fremdstoff in der ersten polykristallinen Halbleiterschicht (68) in die zweite poiykristalline Halbleiterschicht (69) diffundiert wird, um die erste und die zweite polykristalline Halbleiterschicht zu einer gleichförmigen Schicht zu integrieren, wobei außerdem der Fremdstoff in die Basiszone (24) zur Erzeugung einer Emitterzone (25) diffundiert wird, daß Abschnitte (36a, 366, 37a, 37 b) der zweiten Isolierschicht (78) auf den Seitenflächen der ersten undthat the collector zone (23) and the base zone (24) are formed by diffusion with foreign matter according to predetermined patterns, that the first insulating layer (33) is formed on the surface of the semiconductor substrate (21) with the exception of those portions on which the emitter terminal electrode (40 ) and the collector terminal electrode (39) are to be arranged that on the first insulating layer (33) a first polycrystalline semiconductor layer (68) is formed, which is doped with an impurity with a high concentration, that on the first polycrystalline semiconductor layer (68) a second polycrystalline semiconductor layer (69) is formed which is not doped with foreign matter, that the first and the second polycrystalline semiconductor layer (68, 69) are etched according to predetermined patterns to form first and second inverted frustoconical connecting bodies (34, 35) on the collector zone ( 23) or on the base zone (24) to form that the foreign matter in the first n polycrystalline semiconductor layer (68) is diffused into the second polycrystalline semiconductor layer (69) in order to integrate the first and the second polycrystalline semiconductor layer into a uniform layer, the impurity also diffusing into the base zone (24) to produce an emitter zone (25) is that portions (36a, 366, 37a, 37 b) of the second insulating layer (78) on the side surfaces of the first and zweiten Anschlußkörper (34,35) und den innerhalb deren horizontaler Projektion liegenden Bereichen der Oberfläche des Halbleitersubstrats (21) ausgebildet werden, daß die Kollektoranschlußelektrode (39)second connection body (34,35) and the areas lying within their horizontal projection the surface of the semiconductor substrate (21) are formed that the collector terminal electrode (39) und die Emitteranschlußelektrode (40) auf den ersten bzw. zweiten Anschlußkörpern (34, 35) ausgebildet werden,and the emitter terminal electrode (40) are formed on the first and second terminal bodies (34, 35), respectively, und daß die Basis-Anschlußelektrode (41,42) auf der Basiszone (24) ausgebildet wirdand that the base terminal electrode (41,42) on the Base zone (24) is formed ίο 3. Verfahren nach Anspruch 2, gekennzeichnetίο 3. The method according to claim 2, characterized durch folgende Verfahrensschritte zum Ausbilden der umgekehrt kegelstumpfförmigen polykristallinen Anschlußkörper (34,35):by the following process steps for forming the inverted frustoconical polycrystalline connecting bodies (34,35):
DE2633714A 1975-07-28 1976-07-27 Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production Expired DE2633714C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50091090A JPS5215262A (en) 1975-07-28 1975-07-28 Semiconductor device and its manufacturing method

Publications (2)

Publication Number Publication Date
DE2633714A1 DE2633714A1 (en) 1977-02-03
DE2633714C2 true DE2633714C2 (en) 1984-12-06

Family

ID=14016812

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2633714A Expired DE2633714C2 (en) 1975-07-28 1976-07-27 Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production

Country Status (7)

Country Link
US (1) US4128845A (en)
JP (1) JPS5215262A (en)
CA (1) CA1042559A (en)
DE (1) DE2633714C2 (en)
FR (1) FR2319978A1 (en)
GB (1) GB1514370A (en)
NL (1) NL180264C (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5351985A (en) * 1976-10-22 1978-05-11 Hitachi Ltd Semiconductor wiring constitution
NL7703941A (en) * 1977-04-12 1978-10-16 Philips Nv PROCESS FOR THE MANUFACTURE OF A SEMI-CONTROLLED DEVICE AND DEVICE, MANUFACTURED BY APPLICATION OF THE PROCESS.
US4160991A (en) * 1977-10-25 1979-07-10 International Business Machines Corporation High performance bipolar device and method for making same
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
NL190710C (en) * 1978-02-10 1994-07-01 Nec Corp Integrated semiconductor chain.
US4236122A (en) * 1978-04-26 1980-11-25 Bell Telephone Laboratories, Incorporated Mesa devices fabricated on channeled substrates
JPS577959A (en) * 1980-06-19 1982-01-16 Toshiba Corp Semiconductor device
US4446613A (en) * 1981-10-19 1984-05-08 Intel Corporation Integrated circuit resistor and method of fabrication
JPS6080267A (en) * 1983-10-07 1985-05-08 Toshiba Corp Semiconductor ic device and manufacture thereof
JPH0719838B2 (en) * 1985-07-19 1995-03-06 松下電器産業株式会社 Semiconductor device and manufacturing method thereof
US4922318A (en) * 1985-09-18 1990-05-01 Advanced Micro Devices, Inc. Bipolar and MOS devices fabricated on same integrated circuit substrate
US4883772A (en) * 1986-09-11 1989-11-28 National Semiconductor Corporation Process for making a self-aligned silicide shunt
US4904980A (en) * 1988-08-19 1990-02-27 Westinghouse Electric Corp. Refractory resistors with etch stop for superconductor integrated circuits
US6060375A (en) * 1996-07-31 2000-05-09 Lsi Logic Corporation Process for forming re-entrant geometry for gate electrode of integrated circuit structure
US5895960A (en) * 1996-09-03 1999-04-20 Lucent Technologies Inc. Thin oxide mask level defined resistor
US7208361B2 (en) * 2004-03-24 2007-04-24 Intel Corporation Replacement gate process for making a semiconductor device that includes a metal gate electrode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1154201B (en) * 1960-06-28 1963-09-12 Intermetall Process for the simultaneous contacting of numerous semiconductor components
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3756877A (en) * 1970-10-05 1973-09-04 Tokyo Shibaura Electric Co By dielectric material method for manufacturing a semiconductor integrated circuit isolated
US3738880A (en) * 1971-06-23 1973-06-12 Rca Corp Method of making a semiconductor device
US3780359A (en) * 1971-12-20 1973-12-18 Ibm Bipolar transistor with a heterojunction emitter and a method fabricating the same
US3860836A (en) * 1972-12-01 1975-01-14 Honeywell Inc Stabilization of emitter followers
JPS5513426B2 (en) * 1974-06-18 1980-04-09

Also Published As

Publication number Publication date
JPS5215262A (en) 1977-02-04
DE2633714A1 (en) 1977-02-03
US4128845A (en) 1978-12-05
CA1042559A (en) 1978-11-14
GB1514370A (en) 1978-06-14
FR2319978A1 (en) 1977-02-25
NL180264B (en) 1986-08-18
NL7608309A (en) 1977-02-01
FR2319978B1 (en) 1978-12-15
NL180264C (en) 1987-01-16

Similar Documents

Publication Publication Date Title
DE2745857C2 (en)
DE1589810C3 (en) Passivated semiconductor component and method for its manufacture
DE2633714C2 (en) Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production
DE2618445C2 (en) Method of manufacturing a bipolar transistor
DE2615754C2 (en)
DE2928923C2 (en)
DE2125303A1 (en) A method for manufacturing a semiconductor device and a semiconductor device manufactured by this method
DE3024084A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS
DE2449012C2 (en) Process for the production of dielectrically isolated semiconductor areas
DE2641752B2 (en) Process for the production of a field effect transistor
DE2517690A1 (en) METHOD OF MANUFACTURING A SEMI-CONDUCTOR COMPONENT
DE2365056A1 (en) PROCESS FOR PRODUCING SEMICONDUCTOR DEVICES WITH LOCAL OXIDATION OF A SILICON SURFACE
DE2133976B2 (en) Monolithically integrated semiconductor device
DE2617482A1 (en) METHOD FOR DIELECTRIC INSULATION OF INTEGRATED SEMI-CONDUCTOR ARRANGEMENTS
EP0028786B1 (en) Ion implantations method
DE2219696C3 (en) Method for producing a monolithically integrated semiconductor device
DE2752335B2 (en) Method of manufacturing a junction field effect transistor with a vertical channel
DE2930780C2 (en) Method of manufacturing a VMOS transistor
DE1564136C3 (en) Method for manufacturing semiconductor components
DE1514656A1 (en) Method for manufacturing semiconductor bodies
DE2532608A1 (en) MONOLITHICALLY INTEGRATED CIRCUIT AND PLANAR DIFFUSION PROCESS FOR PRODUCTION
DE2657822C2 (en)
DE1927645A1 (en) Method of manufacturing a semiconductor element
DE1769271C3 (en) Method of manufacturing a solid-state circuit
DE2139631B2 (en) Method for producing a semiconductor component, in which the edge of a diffusion zone is aligned with the edge of a polycrystalline silicon electrode

Legal Events

Date Code Title Description
D2 Grant after examination
8363 Opposition against the patent
8327 Change in the person/name/address of the patent owner

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

8328 Change in the person/name/address of the agent

Free format text: WENZEL, H., DIPL.-ING., 2000 HAMBURG KALKOFF, H., DIPL.-ING. WREDE, H., DIPL.-ING., PAT.-ANW., 5810WITTEN

8365 Fully valid after opposition proceedings