DE2251997C3

DE2251997C3 - Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten

Info

Publication number: DE2251997C3
Application number: DE19722251997
Authority: DE
Inventors: Volker Von Dipl.-Ing. 8120 Weilheim Ehrenstein
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1972-10-24
Filing date: 1972-10-24
Publication date: 1985-03-14
Also published as: DE2251997B2; DE2251997A1

Description

Die Erfindung bezieht sich auf ein Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten, gemäß dem man die Fehlerstelle in der Leiterbahn mit einem Feinband überbrückt und mittels Aufsetzelekroden das Feinband beiderseits der Fehlerstelle gegen die Leiterbahn drückt und sodann durch Auslösen eines die Aufsetzelektroden und das Feinband durchfließenden Stromimpulses das Feinband mit der Leiterbahn metallisch verbindet

Ein derartiges Verfahren ist aus der Zeitschrift »Feinwerktechnik« Bd. 75 (1971), Seiten 201 bis 206, bekannt. Mit dem dort geschilderten Reparaturverfahren sollen bei der Herstellung von elektrischen Schaltungsplatten gelegentlich auftretende Fehler, die zu unzulässig weit eingeschnürten oder unterbrochenen Leiterbahnen führen, behoben werden. Sind diese Fehlerstellen erkannt, so werden vergoldete Feinbänder aus Nickel oder auch Feinbänder aus Kupfer darüberlegt und mit den Leiterbahnen metallisch verbunden. Da die elektrischen Schaltungsplatten nach dem Bestücken mit Bauteilen einem Lötprozeß unterworfen werden, wird die Reparatur der Leiterbahnen durch das Mikro-Widerstandsschweißen durchgeführt, bei welchem sichergestellt ist, daß durch die beim Löten auftretenden Temperaturen die Reparaturstellen keinen Schaden erleiden und sich die Verbindungen nicht wieder lösen. Andererseits haftet dem bekannten Reparaturverfahren der Nachteil an, daß bei einer zu hohen Schweißenergie ein im Basismaterial der elektrischen Schaltungsplatten enthaltenes Harz unmittelbar unter der Schweißstelle so stark erhitzt wird, daß es den gasförmigen Zustand erreicht und eine Aufwölbung der Leiterbahn verursacht Dieses Aufwölben bedingt eine Querschnittsverringening der Leiterbahn oder bei noch weiterer Erhöhung der Schweißenergie ein Abreißen der Leiterbahn. Diese durch nicht sachgerechte Behandlung der Schaltungsplatten beim Mikro-Widerstandsschweißen auftretenden Fehler sollen durch die Einhaltung optimaler Einstellwerte für die Schweißspannung und die Schweißzeit vermieden werden. Für sämtliche Leiterbahnbreiten und -Varianten wird dabei ein optimaler Einstellbereich mit Schweißspannungen zwischen 0,7 und 1,1 Volt und Schweißzeiten zwischen 3 und 6 msec angestrebt Bei Leiterbahnen mit Reinzinn- oder Mischzinn-Oberzügen müssen diese Überzüge beidseitig der Schadstelle entfernt werden, da sonst neben dem Verschweißeil zusätzlich ein Verlöten auftritt und bei überwiegenden Lötverbindungen eine gute Verbindung nur vorgetäuscht wird. Außerdem würde das Löt beim Schweißvorgang in Form von Perlen und Knoten von der Leiterbahn wegspritzen und dadurch ggf. Kurzschlüsse zwischen benachbarten Leiterbahnen verursachen.

In der Druckschrift »Microelectronics and Reliability« Bd. 5 (1966), S. 203 bis 206, wird das Verbinden von Anschlüssen elektrischer Bauteile mit Leiterbahnen elektrischer Schaltungsplatten beschrieben, wobei diese Verbindungen durch Schweißen, Hartlöten oder Löten oder auch durch Mischformen mit teilweisem Verschweißen hergestellt werden. Da Hartlötverbindungen bevorzugt werden, geht der Trend bei den Steuergeräten zu längeren Stromimpulsen. Beim Hartlöten werden nämlich allgemein längere Impulszeiten benutzt als beim Schweißen. Diese Forderungen werden beispielsweise durch ein Steuergerät mit Impulszeiten zwischen 1 msec und 9,9 see erfüllt Aussagen über die Verwendung von Hartloten oder Hartlctplattierungen werden nicht gemacht Vielmehr wird dart* hingewiesen, daß über optimale Oberflächenschichlen der miteinander zu verbindenden Materialien und deren Beeinflussung durch die zur Herstellung der Verbindungen verfügbaren Geräte noch keine Erkenntnisse vorliegen.

Aus der Zeitschrift »Feingerätetechnik« 20. Jahrg., Heft 2 (1971), S. 52 und 53, ist das Kontaktieren von Kupferiackdraht an elektrische Schaltungsplatten bekannt, wobei als Zwischenschicht eine galvanisch abgeschiedene oder durch Schwallverzinnen aufgebrachte Lotplattierung verwendet wird. Nach dem Aufsetzen einer Bügelelektrode auf die zu verbindenden Teile verdampft in einer ersten Verbindungsphase der Lack, und es entsteht eine normale Lötverbindung. In einer zweiten Verbindungsphase entsteht in dem Spalt zwischen Draht und Leiterbahn eine Zinn/Kupfer-Legierung, bei welcher es sich um eine kupferreiche Bronze handelt. Bei der zweiten Verbindungsphase entsteht also eine Hartlötverbindung. Das Auftreten der zweiten Verbindungsphase wird dabei durch entsprechende Verfahrensparameter erreicht, wobei Impulsdauern von 20 msec als optimal ermittelt wurden.

An sich ist es möglich, die Feinbänder weich auf die beschädigte Leiterbahn aufzulöten. Indessen besteht sodann der Nachteil, daß bei einer späteren physikalischen oder chemischen Behandlung der Leiterplatte Korrosionen an der Verbindungsslelle auftreten. Insbesondere kann es vorkommen, daß sich das Feinband beim maschinellen Löten der Leiterplatte, z. B. in einem Schwallötband, ablöst. Auch ist die Anwendung von Zinn bei mit Gold plattierten Leiterbahnen wegen der zu erwartenden intermetallischen brüchigen Zinn-Gold-

Phase nicht ratsam.

Der Erfindung liegt die Aufgabe zugrunde, das eingangs genannte Reparaturverfahren zu verbessern derart, daß einerseits Schaden während der Reparatur /ermieden und andererseits eine gegen Erwärmung !widerstandsfähige und dauerhafte, die Schadstelle aberbrückende Verbindung geschaffen wird. Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß man ein ein eutektisches Material tragendes Feinband mit seinem Eutektikum derart auf die Schadstelle der Leiterbahn legt, daß die Schadstelle überbrückt wird, und unter Einhaltung eines auf höchstens 10 msec begrenzten Stromimpulses bei einer Elektrodenspannung von weniger als 1 Volt das Feinband durch Hartlöten mit der Leiterbahn verbindet

Bei Anwendung des erfindungsgemäßen Verfahrens entsteht eine dauerhafte und auch zuverlässige Kontaktverbindung an der zu reparierenden Schadstelle der Leiterbahn. Bedingt dadurch, daß man ein ein eutektisches Material tragendes Feinband verwendet, kacn die zum Aufschmelzen des Eutektikums erforderliche Temperatur wesentlich geringer als die sonst übliche Schweißtemperatur gehalten werden. Das Feinband ist sodann mit der Leiterbahn hart verlötet Es hat sich gezeigt, daß sich bei mit Edelmetall, z. B. Gold, plattierten Leiterbahnen die Plattierung bei einer mechanischen Belastung leicht von der aus Kupfer bestehenden Leiterbahn löst Um diesen Nachteil auszuschalten, ist es erforderlich, die Edelmetallplattierung vor dem Hartlöten im Bereich der Fehlerstelle zu entfernen. Dies geschieht vorteilhaft durch Abschleifen, Abschmirgeln oder Abschaben der Leiterbahnplattierung.

Als Feinband verwendet man vorteilhaft eine Folie mit einer Stärke von weniger als 50μπι, vorteilhaft bestehend aus PdCu 10—20, das eine aus einem eutektischen Material, vorzugsweise AgCu 15—35, gebildete Hartlotschicht trägt

Beim Hartlöten ist darauf zu achten, daß man den Andruck der Elektroden auf das Feinband und somit auch auf die Leiterbahn auf höchstens 50 N/mm², mindestens jedoch 20 N/mm², begrenzt, bei der Reparatur von schmalen Leiterbahnen mit einer Breite von 100 μπι ergibt sich hierbei eine bevorzugte Andruckkraft von etwa 3 N. Durch die-se Maßnahme wird ebenfalls eine Beschädigung der Leiterbahnen während des Hartlötvorganges vermieden.

Der besondere Vorteil der erfinderischen Verfahrensweise besteht auch darin, daß das Trägermaterial der Schaltungsplattsn, z. B. Epoxyd, während des Hartlötens keine Beschädigung erfährt Es entsteht beim Hartlöten keine in die Tiefe gehende Schweißlinse, die den tragenden Querschnitt an dieser Stelle vermindert Die

Verbindung ist flächenhaft, so daß sich eine größere Festigkeit ergibt Das Verfahren läßt sich auch zum Überbrücken von Blankkupferbahnen verwenden, die an sich nicht schweißbar sind, wobei durch die Hartplattierung der Kupferfeinbänder die Leitfähigkeit

m unbeeinflußt bleibt

Im nachfolgenden wird anhand der Zeichnung das erfindungsgemäße Verfahren näher erläutert

Auf einer Schaltungsplatte 1, z.B. bestehend aus Epoxydharz, sind elektrische Leiterbahnen 2 aufge-

bracht Diese Leiterbahnen besitzen z. B. eine Stärke 5 von 50 μπι. Ihre Breite beträgt etwa ϊ50μΐη. Diese Leiterbahnen bestehen aus Kupfer und sind zum Schutz gegen Korrision mit einer Edelmetallschicht 3, vorzugsweise mit Gold, plattiert An einem Or< innerhalb der Leiterbahn 2 befindet sich eine Unterbrecht!: ig 4. Diese Unterbrechung ist zu reparieren.

Zunächst wird die Goldplattierung im nahen Bereich der Unterbrechung 4 entfernt Das Entfernen der Goldplattieiung kann durch Abschleifen der Oberfläche

der Leiterbahn 2 geschehen. Es wird sodann ein Feinband 5 über die Schadstelle gelegt Dieses Bändchen ist zweischichtig und besteht vorzugsweise aus PdCu 15 und trägt eine Schicht 6 aus einem eutektischen Material, vorzugsweise aus AgCu 28. Nach erfolgtem Belegen der Schadstelle mit dem Feinband werden zunächst rechts oder links benachbart von der Schadstelle Aufsetzelektroden auf die Oberfläche des Feinbandes positioniert Der Aufsetzdruck F beträgt gemäß dem Beispiel 3 N. Der Abstand A der Aufsetzelektroden, nämlich der Elektrodenspalt ist mit 0,2 mm bemessen. Es wird sodann der »Schweißstrom« eingeschaltet. Es fließt hierbei kurzzeitig, d. h. höchstens 10 msec lang ein Strom von ca. 100 Ampere bei einer Elektrodenspannung von 0,6 Volt Die Hartlötung erfolgt im Bereich des Elektrodenspaltes, und zwar zwischen der Leiterbahnoberfläche und dem Eutektikum, wie bei 8 durch eine Linse angedeutet.

Nach erfolgtem Hartlöten wird die Schalungsplatte in Richtung des Pfeiles 9 versetzt, wobei nunmehr die Schweißelektroden 7 und T wie gestrichelt angedeutet erneut aufgesetzt werden. Es erfolgt nun die Hartlötung bei 10. Die Schadstelle 4 ist jetzt dauerhaft und zuverlässig mit einem Feinband überbrückt.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten, wobei man die Fehlerstellen mittels eines Feinbandes überbrückt und mitteis Aufsetzelektroden das Feinband beiderseits der Fehlerstelle gegen die Leiterbahnen drückt und sodann durch Auslösen eines die Aufsetzelektroden und das Feinband durchfließenden Stromimpulses das Feinband mit der Leiterbahn metallisch verbindet, dadurch gekennzeichnet, daß man ein eutektisches Material tragendes Feinband mit seinem Eutektikum derart auf die Schadstelle der Leiterbahn legt daß die Schadstelle überbrückt wird, und unter Einhaltung is eines auf höchstens 10 msec begrenzten Stromimpulses und bei einer Elektrodenspannung von weniger als 1 VoU das Feinband durch Hartlöten mit der Leiterbahn verbindet

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet daß man bei mit Edelmetall plattierten Leiterbahnen vor dem Auflegen des Feinbandes benachbart von der Schadstelle die Edelmetallplattierung von der Leiterbahn entfernt

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet daß man Leiterfeinbänder mit einer Stärke von weniger als 50μΐη, bestehend aus Cu bzw. PdCu 10—20, die eine aus einem eutektischen Material A^Cu 15—35 gebildete Hartlotschicht tragen, verwendet

4. Verfahren nach einem der Ansprüchen 1 bis 3, dadurch gekennzeichnet daß m^n den Andruck der Elektroden auf höchstens 50 N/mm², jedoch auf mindestens 20 N/mm² begrenzt.

35