DE2230686C3 - Verfahren und Anordnung zum Betrieb eines Informationsspeichers - Google Patents

Verfahren und Anordnung zum Betrieb eines Informationsspeichers

Info

Publication number
DE2230686C3
DE2230686C3 DE2230686A DE2230686A DE2230686C3 DE 2230686 C3 DE2230686 C3 DE 2230686C3 DE 2230686 A DE2230686 A DE 2230686A DE 2230686 A DE2230686 A DE 2230686A DE 2230686 C3 DE2230686 C3 DE 2230686C3
Authority
DE
Germany
Prior art keywords
control
signals
address
control circuits
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2230686A
Other languages
English (en)
Other versions
DE2230686A1 (de
DE2230686B2 (de
Inventor
Irving Tze Poughkeepsie Ho
Teh-Sen Fishkill Jen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2230686A1 publication Critical patent/DE2230686A1/de
Publication of DE2230686B2 publication Critical patent/DE2230686B2/de
Application granted granted Critical
Publication of DE2230686C3 publication Critical patent/DE2230686C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6221—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors combined with selecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

kennzeichnet, daß das steuerbare Schaltelemenl ein Thyristor (74) ist
6 Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Thyristor (74) in monolithischer Bauweise hergestellt ist (F i g. 5).
7 Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Treibstromquelle positivei Spannung (+V) an den außenliegenden P-Bereich des Thyristors (74) angeschlossen ist, daß die Adreßsignale, Setz- oder Rückstellsignale führenden Leitungen mit mindestens einem dei inneren Bereiche negativen oder positiven Leitfähigkeitstyps verbindbar sind und daß der außenliegende N-Bereich über einen Lastwiderstand (R) mit Erde verbunden ist, wobei der Strom für die Ansteuerung von Speicherzellen zwischen dem genannten ~N-Bereich und dem Lastwidersland (R) abgenommen wird.
S. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß ein aus Dioden (70, 72) bestehendes UND-Glied an den inneren P-Bereich für die Zuführung von Adreßsignalen angeschlossen ist und daß die Leitungen (76) für Setzsignale und die Leitungen (78) für Rückstellsignale über entsprechend gepolte Dioden (80, 82) an den inneren N-Bereich angeschlossen sind.
9. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß alle Signale führenden Leitungen über logische Schaltkreiselemente mit dem gleichen inneren P-Bereich des Thyristors verbunden sind.
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die logischen Schaltkreiselemente einen Mehrfachemittertransistor (120) enthalten, dessen Emitter mit jeweils einer Adreßleirung verbunden sind, dessen Basis an die Setz- bzw. Rückstell-Leitung angeschlossen ist, und an dessen Kollektor die Steuerleitung (130) für den Thyristor (74) angeschlossen ist.
11. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß alle Signale führenden Leitungen über entsprechend gepolte Dioden (138, 140,142,144) an e'en mit der Steuerleitung des Thyristors (74) verbundenen Schaltungsknoten (136) angeschlossen sind.
Die Erfindung bezieht sich auf ein Verfahren und einer Anordnung zum Betrieb eines Informationsspeichers, dessen Speicherzellen in Matrixform angeordnet sind, und dessen Ansteuerungssschaltungen die Pegel der Steuersignale für die Speicherzeller zeitweilig verringern.
Bei der Herstellung monolithischer integriertei Speicheranordnungen mit ihren Zugriffsschaltunger ist die Verringerung des Stromverbrauchs eine primäre Betrachtung. Ursprünglich wurden große Anstrengungen bei der Verminderung der Größe und des Strombedarfs der Speichcranordnungen selbsi gemacht. Mit fortschreitender Technologie und mil dem Lirreichen der gesteckten Ziele bei der Verminderung des Stromverbrauchs in der Speicher-
«J "W
mordnung selbst verlagerten sich die Anstrengungen Ausführung dieser Schaltungen in der heute verwsn-
im Hinblick auf eine weitere Stromverminderung auf deten monolithischen integrierten Schaltungsbauweise
üe Bedienungs- oder Ansteuerungsstromkreise, bei- erreicht
spielsweise auf die Decodieranordnungen. Die Erfindung wird an Hand der Zeichnungen im
Es ist bereits ein impulsbetriebeies Decodier- 5 einzelnen erläutert. Es zeigt
svstem bekamt (US-PS 3 573758), welches die Fig. 1 schematisch eine Speicheranordnung mit
Richtung dieser Anstrengungen aufzeigt Die De- einer Speichermatrix und Decodierschaltungen tür
codiertreiber werden impulsbetrieben, um den Strom- die Ansteuerung der Speicherzellen,
verbrauch für die Ansteuer- oder Decordierschalt- Fig. 2 bis 2C Schaltbilder, Kennlinie und ipankreise eines monolithischen integrierten Speichers zu *o nungskurven zur Erläuterung eines ersten Austun-
verriflgera Das bedeutet, daß die Decodierstrom- rungsbeispiels einer selbsthaltenden Ansteuerungs-
kreise dann auf einem minimal notwendigen Strom- schaltung, die für die Anwendung in der m Mg.
neoel eehalten werden, wenn kein Zugriff stattfindet, gezeigten Speicheranordnung geeignet ist,
Sder wenn keine Information aus dem oder in dem Fig. 3, 3A und 4, 4A Schaltbilder von zwei wei-
Sneicher gelesen wird. Wenn jedoch in einem gege- 15 ieren Ausführungsbeispielen von Ansteuerungsscnai-
benen Arbeitszyklus auf den Speicher Zugriff aus- iungen mit ihren zugehörigen Spannungskurven, me
geübt wird, werden die Eingangsleitungen zu den ebenfalls für die Anwendung in der in Fig. l gezeig-
Pecodiertreibem für den gesamten Arbeitszyklus auf ten Speicheranordnung geeignet sind, und
einen notwendigerweise hohen Pegel angehoben. Es Fig. 5 eine monolithische A"sfuh o"^fJSen der
wird demnach eine Stromersparnis lediglich in einer ·» Thyristor, wie er in allen Ausfuhrungsbeispielen aer
Zeitperiode, in welcher kein Zugriff stattfindet, er- Ansteuerungsschaltung gemäß den H&A ·> um» t
reicht gebraucht wird. .
Der Erfindung liegt die Aufgabe zugrunde, Ver- Fig. 1 zeigt schematisch eine "»°"^isdhe Sp«-
fahren und Anordnungen der eingangs genannten chermatrix 10 mit zugehörigen y-Decodl^"f 1Jr"
Art zum Betrieb eines Informationsspeichers anzu- »5 gen 12 und ^Decocüerechaltungen 14 fur die An
geben die den zuvor diskutierten Nachteil der be- steuerung in den Koordinatenrichtungen. In dem bekannten Anordnung vermeiden und damit die Wärme- schrieben Beispiel enthält die t S.^e™a^rte" entwicklung monolithischer Halbleiterspeicher ver- eine^elzahl ^^^S^lTSSS^
"'S Aufgabe wird dadurch gelöst, daß selbst- 30 schaltung genügt die Daistellung einer £ ^Abhaltende Ansteuerungsschaltungen derart betrieben Ordnung. Die Aurfuhrangsforin to Spwcherzeuen werden, daß nur in den kurzen Zeitabschnitten des selbst ist nicht Gegenstand der Erfindung. Der Umschaltvorgangs zum Setzen der ausgewählten An- Speicher kann demnach irgendwie *B als^e* Steuerungsschaltungen bei Ansteuerung der Speicher- wertspeicher oder ds Sicher nut waWfrnm ^u zelle, auf die Zugriff ausgeübt werden soll, Strom 35 griff ausgelegt sein. Die Y?>e™™"yln™h" au den Adreßleifungen dir ausgewählten Ansteue- erhält z. B. zwei Adreßsignak· KljmcIYl auf en ^schaltungen entnommen wird und in der übrigen sprechenden Eingabeleitungen 16^ und 18,^e jewe s Zykluszeit, während der sich diese Ansteuerung^ an eine Schaltung 20 bzw. 22 zur Bildung.des bem schahungen dann in ihrem selbsthaltenden Schalt- wertes und des ^»"^E^^l^SS-zustand befinden, die angesteuerten Speicherzellen 4· schlossen sind. Diese Schaltungen !«fern entspre mTt den Treibströmen beaufschlagt werden. chende Komplement- und echte Ausgangssignale auf
Eine vorteilhafte Anordnung zur Durchführung die Adreßlpitungen 26, 28.^Mund:η. dieses Verfahrens ist dadurch gekennzeichnet, daß In ähnlicher ™™*erh?*n u in ^q^kXI
% Ansteuerungsschaltung ein steuerbares Schalt- die ^f^^^&^ Αί die element mit mehreren Anschlüssen enthält, deren 45 und Xl über die Einleitungen M una ^ ester zur Steuerung der Impedanz der Schaltstrecke ebenfalls an entsprechende |ch*ung« M und « über Dioden mit Adreßsignalen beaufschlagbar ist, ange^^„^.^JrSe S dfe Adreßderen zweiter ebenfalls zur Steuerung der Impedanz echten und Komplementeignaie aui
έ sets ixxi1« =~S£ES tfe
^Weitere vorteilhafte Ausgestaltungen und Weiter- . Um die ^S^^Ä'MltuS
bildungen dieses Verfahrens und der Anordnung zur χ«^»^Γ ^„^ί^ «und an ein!
Durchführung des Verfahrens sind den Unteranspru- g£g™™£ £ Td in K Richtung an eine Setz
14SSrATdIe Vorteile eines verminderten * 5S?» "^d an eine Rückstelleitung 60 ange
ÄÄ ^Ansteuerungsschaltungen sind so eingerichte,
daß Jeweils nur eine Ansteuerungsschaltung 50 in der kehrt, wenn Strom /64 in einer der Zeichnung^ent-
der V-Richtung gememsam eine einzelne Speicher- wird oder wenn die Spannung am Anschluß 96 zelle in der Speichermatrix 10 ansteuern, worauf ungefähr 0,75 Volt über dem der Kathode der Vierte» dn AäwSSSl über einen Leseverstärker 5 schichtdiode liegt, dann schattet der Thynstor 74 um St was schenSiEh als Ausgabeleitung 64 dar- in den leitenden Zustand^ d. h. me« Zustand 6 ,,' - t niedriger Impedanz, der dem Arbeitspunkt 98 ent-
Die Fig. 2 bis 2C zeigen ein Ersatzschaltbild, die spricht Durch Steuerung der Achtung des Stromes Kennlinie ein Schaltbild und die Betriebssteuer- oder der Spannung am Anschluß 96 laßt sich der υJI™ fiir Hnen Thvristor wie er direkt als « Th>Tistor 74 demnach in einen von zwei stabilen SSS^^SSl-l-^^v^Ä wer- Arbeitspunkten umschalten Der Schaltzustand ist rien kann so wie es mit der Bezugsziffer 50 in seiner Natur nach selbsthaltend. F?g 1 digetterist D™ ASreßsignalf Yl und Yl . In ähnlicher Weise ist der Schaltzustand des Thywerden auf den beiden Eingangsleitungen 66 bzw. 68 nstors 74 steuerbar durch die Richtung des_ Stromes empfangen und entsprecheil den Echt-Komplement- 15 /65 der aus dem oberen N-Bereich 101 über den «•3Z HipHiirch die in Fie 1 gezeigten Schal- Anschluß IW entnommen oder in diesen eingespeist 25«V eräugt werden Snen^f Eingangs- wird. Der Thynstor kann so eingeschaltet (98) oder e"Sen 66 und 68 sind an ein aus den Dioden 70 ausgeschaltet (92) werden indem man den Strom /65 und 72 gebildetes UND-Glied angeschlossen. Der in aus dem N-Bereich 101 darsteUungsgemaß entnimmt monolithisch integrierter Bauweise ausgeführte Steuer- «o oder fur den Aus-Zustand einen Strom durch den bare iiTlbleiter-Gteichrichter (Thyristor 74) ist sehe- Anschluß 100 in entgegengesetzter Richtung einmatisch als Bauelement dargestellt. In diesem spe- spc;st. Bezüglich der_ Spannung; des N-Berejches 101 ziellen Ausführungsbeispiel werden die Setz- bzw. kann man diesen als die Anode des PNPN-HaIb-Rückstellsignale an die Leitungen 76 und 78 über lerterbauelemente ansehen. Der Thynstor ist ausgcdie Dioderf 80 und 82 angelegt Das Ausgangs- »5 schaltet, wenn der obere PN-Übergang der PNPN-Adreßsignal, welches an eine Speicherzelle zur An- Vierschichtdiode vorwärts nicht vorgespannt ist. SeuerunTgeliefert wird, ist als das von der Ausgabe- Wenn beide Anschlüsse 100 und 96 gesteuert werleitung M abgenommene Ausgangssignal VMS dar- den, kann der T^ynstor nur eingeschaltet werden, Bestellt Der Thyristor 74 besteht seinem Wesen nach wrm alle seine drei PN-Übergange in Durchlaßlus einem NPN-Transistor 86 und einem PNP- 30 richtung vorgespannt sind.
Transistor 88 Ein Lastwiderstand R ist an den Die an Hand der Fig.2A und 2B erläuterte Ar-
N-Emitteranschluß des Ersatzschaltbild-Transistors beitsweise eines Thyristors wird nun in den Betneb 86 angeschlossen der Ansteuerungsschaltung übertragen, wie sie in der
Die Adreßsignale Yl uuJ YZ, angelegt über das Fig. 2 gezeigt ist Die Richtung des durch die Ströme aus der? Dioden 70 und 72 gebildete UND-Glied, 35 IbI und IbI gebildeten Stromflusses wird selektiv werden an den mittleren oder P-Bereich des NPN- gesteuert durch das wahlweise Anlegen der Adreß-Transistors 86 so angelegt, daß sie einen Strom /61 signale Yl und Yl an die Eingangsleitungen 66 und in der durch den Pfeil angegebenen Richtung liefern, 68 und durch Anlegen der Setz- und Rückstellsignale die für bestimmte relative Polaritäten der Adreß- an die Leitungen 76 und 78. ..,.,.,,
signale Yl und Yl gültig ist In ähnlicher Weise 40 In dem Ausführungsbeispiel nach Fig.2 wird der fließt der Strom /62 in der dargestellten Richtung Thyristor 74 wahlweise so gesteuert, daß er ein Ausvon der mittleren oder N-Schicht des PNP-Transistors gangssignal Vm von ungefähr + 3,0 V bei einer 88 weg, entsprechend den zugehörigen Spannungs- Speisespannung von + 4,0 V auf folgende Weise Polaritäten, wie später noch genauer beschrieben liefert
ζ£^ 45 Die Eingangsleitungen 66 und 68 werden jeweils
Fig 2A zeigt eine Betriebskennlinie für einen auf einem Wert gehalten, der etwas höher ist als Thyristor der nach Darstellung des Schaltbildes in 4 3,0 V, und gleichzeitig damit wird durch kurz-Fi g 2b'als vierschichtiges PNPN-Halbleiterbau- zeitiges Anlegen eines Setzsignals die Leitung 76 auf element aufgebaut ist. Das in Fig. 2B gezeigte ungefähr + 3,0V abgesenkt Das über die ganze Schaltbild entspricht in seiner Betriebsweise völlig So Zykluszeit andauernde Anlegen der Adreßsignale dem Ersatzschaltbild für den ab Bauelement in der Fl und Yl bringt des unteren PN-Übergang des Fig 2 dargestellten Thyristor. Transistors 86 auf ein schwebendes Potential. In die-
Etae PNPN-Vierschklrtdiode hat üblicherweise sem Fall wird dadurch der Strom /61 praktisch eine Strom-Spannungskennlinie, wie sie durch die gleich NuD. Da /61 gleich Null ist, wird während stark ausgezogene Kurve 90 dargestellt ist, und die » der ganzen Zykluszeit durch die Adreßleitungen dei Un. /61= /62 = 0 gilt. Wenn /61 oder /62 einen selektierten Ansteuenmgsschaltung kein Strom verendlichen Wert hat, entspricht sie mehr der gestri- braucht. Die Adreßsignale TT und/oder Y2 geben chett dargestellten Kennlinie 91. Im gesperrten die Spannung an, die kurzzeitig in der Zykluszeh ar Zustand, d. h im Zustand hoher Impedanz, steht der die anderen, nicht selektiertes Ansteuerungsschaltun Thyristor im Arbeitspunkt 92. welcher durch den 60 gen angelegt wird, wie sie durch die Ansteuerung» Schnittpunkt seiner Kennlinie 90 mit der Wider- schaltungen St in F i g. 1 dargestellt sind, standsgeraden 94 definiert ist. Eine Möglichkeit, den Das kurzzeitige Anlegen eines relativ niedrigei
Thyristor 74 in den gesperrten Zustand gemäß Ar- Setzsignals an die Leitung 7» veranlaßt den Stron behspunkt 92 zu versetzen, besteht darin. Strom /64 IbI aus dem N-Bereich des Transistors 88 m de aus dem Anschluß 96 in der gezeigten Richtung zu «s dargestellten Richtung zu fließen und den Thyristo entnehmen oder die Spannung am Anschluß 96 gleich 74 in einen Zustand niedriger Impedanz oder höh« oder niedriger zu machen als die des unteren N-Be- Stromftasses zu schalten, der dem vorher in F i g. 2 / reiches, der Kathode der Vierschichtdiode. Umge- als Arbeitspunkt 98 gezeigten Zustand entspricht Ii
diesem Zustand bleibt bis zum Anlegen eines kurzzeitigen RückstelHmpuIses die Ausgabeleitung 84 auf einem relativ hohen Pegel und in diesem Beispiel bei ungefähr + 3,0 V. Dieses Ausgangssignal Vaus bewirkt die Ansteuerung oder Adressierung einer Speicherzelle in der Gruppe der Speichermatrix 10 während des Ansteuerungszyklus.
Alle anderen möglichen Kombinationen der Adreßsignale in y-Richtung, 7TYZ, 7172 und Yi 72, setzen den unteren PN-Übergang ihres zugehörigen NPN-Transistors im Ersatzschaltbild des Thyristors in den Sperrzustand, und somit können diese nicht gewählten Ansteuerungsschaltungen nicht eingeschaltet werden. Diese nicht selektierten Ansteuerungsschaltungen veibrauchen daher nur einen kleinen Strom in der kurzen Zeitspanne, während die Adreß- und Setzleitungen gepulst werden. Das Adreßsignal für die nicht gewählten Ansteuerungsschaltungen wird in F i g. 2 C bezeichnet durch TT und/oder 72.
Oft ist eine Speicherzelle so angelegt, daß für die ao Ansteuerung ein positives Signal in der einen Koordinatenrichtung und ein relativ negatives Signal in der anderen Richtung benutzt wird. In einem solchen Fall kann die Grundschaltung leicht durch den Zusatz der Leitung 110, des Widerstandes Rl und des as NPN-Transistors 112 so ergänzt werden, daß sie ein relativ negatives Ausgangssignal auf die Ausgangsleitung 114 liefert und damit für diesen Positiv-Negativ-Wahlbetrieb brauchbar ist. Wenn ein Positiv-Positiv-Wahlschema verwendet wird, ist diese in gestrichelten Linien dargestellte zusätzliche Schaltung nicht nötig. Für die in Fig. 1 gezeigte Kombination wird angenommen, daß ein Positiv-Positiv-Betrieb oder der Negativ-Negativ-Betrieb für den Speicher benutzt wird, da alle Ansteuerungsschaltungen 50 der F i g. 1 identisch aufgebaut sind.
Wenn der Arbeits- oder Adreßzyklus für eine bestimmte Speicherzelle einmal abgeschlossen ist, wird kurzzeitig an die Leitung 78 ein Rückstellimpuls angelegt, um den Thyristor 74 in den Zustand hoher Impedanz zurückzuschalten, der dem in der F i g. 2 A gezeigten Arbeitspunkt 92 entspricht. Der an die Leitung 78 angelegte, relativ positive Rückstellimpuls von ungefähr + 4,0 V veranlaßt den Strom Ib 2, in einer der eingezeichneten Richtung entgegengesetzten zu fließen
Die in F i g. 3 dargestellte Schaltung ist mit der in F i g. 2 gezeigten im wesentlichen identisch, jedoch werden hier zusätzlich die Setz-. Rückstell- und die Adreßsignale Yl und Yl gesteuert. Diese Steuerung wird verwirklicht durch einen Doppelemitter-Transistor 120 in Transistor-Transistor-gekoppelter Verknüpfungsschaltung. Wie bereits in F i g. 2 gezeigt, enthält die selbsthaltende Ansteuerungsschaltung der F i g. 3 ebenfalls einen monolithisch integrierten ThyristoT 74. Ein Ausgangsanschluß 122 liefert ein Ausgangssignal K005. Beim gleichzeitigen Anlegen der Adreßsignale YX und Yl an die Emitteranschlüsse des Doppelemitter-Transistors 120 und des kurzzeitigen Setzsignal« an d~n Basisanschluß des Doppelemitter-Transistors 12Φ über die Eingangsleitung 124 und den Widerstand R 2. fließt ein Strom /66 in der angegebenen Richtung. Wenn demnach Spannungen mit den angegebenen relativen Polaritäten an den Doppelemitter-Transistor 120 angelegt werden, arbeitet dieser als konventionelle Transistor-Transistorgekoppelte Verknüpfungsschaltung, und es kann kein Strom über die Basis-Emitter-Dioden fließen, sondern der gesamte Strom fließt über die Basis-Kollektor-Anschlüsse. Dadurch wird ein relativ positives Ausgangssignal Vaus von ungefähr + 3,0 V am Ausgangsanschluß 122 erzeugt. Diese selbsthaltende Ansteuerungsschaltung hat dieselbe Arbeitsweise wie die oben an Hand F i g. 2 beschriebene, nur werden in diesem Fall die Adreß-, Setz- und Rückstellsignale über eine an den Thyristor 74 angeschlossene Steuerleitung 130 angelegt.
F i g, 4 zeigt eine weitere Ausbildung der oben in Verbindung mit den F i g. 2 und 3 beschriebenen Schaltungen, welche jedoch ebenfalls als Grundbestandteil den Thyristor 74 verwendet. Fig.4A zeigt die notwendigen Adreßsignale Yl und Yl, welche an die Adreß-Eingangsleitungen angelegt werden müssen, sowie die Setz- und Rückstellsignale, damit man das Ausgangssignal V0115 erhält. Wieder werden diese Funktionen kombiniert und alle diese Signale an den gleichen Bereich von einer der vier Schichten des Thyristors 74 über den gemeinsamen Schaltungsknoten 136 angelegt. Das Setzsignal wird über eine Eingangsdiode 138, das Rückstellsignal über eine Eingangsdiode 140 und die Adreßsignale Yl und Yl über ein aus den Dioden 142 und 144 bestehendes UND-Glied angelegt. Die in F i g. 4 gezeigte selbsthaltende Ansteuerungsschaltung arbeitet ähnlich wie die oben beschriebenen Schaltungen, nur müssen jetzt entgegengesetzt gepolte Eingangsdioden 138 und 1.40 verwendet werden, um die Richtung des Stromes in dem P-Bereich des NPN-Transistors 86 der Ersatzschaltung des Thyristors zu steuern. In den F i g. 3 und 4 sind die Spannungsverläufe für die Adreßsignale 71 und/oder 72 von gleicher Art, wie die in F i g. 2 C dargestellten.
F i g. 5 zeigt im stark vergrößerten Schnittbild eine monolithische Ausführungsform für die Herstellung der Vierschichtdiode, die auch als Thyristor 74 bezeichnet wird. Dieses Schaltelement wird auf einem monolithischen P-Substrat 150 hergestellt, in welchem zunächst ein N + -Diffusionsbereich 152 ausgebildet wird. Über dem P-Substrat 150 wird anschließend ein P-leitender Bereich 154 epitaxial aufgewachsen. Mit üblichen Diffusionsschritten werden dann der N-Bereich 156 und der P-Bereich 158 eingebracht. Um das Schaltelement zu isolieren, werder in der P-leitenden Epitaxialschicht 154 ringförmig( N-leitende Diffusionsbereiche gebildet, die in dei Schnittdarstellung als Bereiche 160 und 162 erkenn bar sind. Dann werden entsprechende Kontakte füi den vierschichtigen PNPN-Thyristor hergestellt. Di« Bereiche 158, 156 und die P-leitende epitaxial· Tasche 164 entsprechen dem vorher mit 88 bezeich neten PNP-Transistor des Ersatzschaltbildes. Di Bereiche 156, 164 und 152 entsprechen dem vorhe mit 86 bezeichneten NPN-Transistor des Eirsatzschalt bildes. Das Herstellungsverfahren für die monolithi sehe Ausführung des Thynstors ist nicht Gegenstan< der Erfindung, sondern wird hier zur Erläuterun and zum besseren Verständnis für eine derartig Vierschichtdiode beschrieben, die in hoher Packung! dichte in monolithischen Speichern verwendet wei den kann.
Hierzu 3 Blatt Zeichnungen
509 630 TU

Claims (5)

2 Patentansprüche:
1. Verfahren zum Betrieb eines Informations- S Speichers, dessen Speicherzellen in Matrixfonn angeordnet sind, und dessen Ansteuerungsschaltungen die Pegel der Steuersignale für die Speicherzellen zeitweilig verringern, dadurch gekennzeichnet, daß selbsthaltende Ansteuerungsschaltungen (50) derart betrieben werden, daß nur in den kurzen Zeitabschnitten des Umschaltvorgangs zum Setzen der ausgewählten Ansteuerungsschaltungen (50) beim Ansteuern der Speicherzelle, auf die Zugriff ausgeübt wer- ts den soll, Strom aus den Adrcßleitungen (26, 28, 30, 32,42,44,46,48) der ausgewählten Ansteuerungsschaltungen (50) entnommen wird und in der übrigen Zykluszeit, während der sich diese Ansteuerungsschaltungen (50) dann in ihrem ™ selbsthaltenden Schaltzustand befinden, die angesteuerten Speicherzellen mit den Treibströmen beaufschlagt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangssignale (VAUS) as der ausgewählten selbsthaltenden Ansteuerungsschaltungen (50) während einer ersten Zeitperiode zur Durchführung des Zugriffs auf die ausgewählte Speicherzelle der Speichermatrix (10) aufrechterhalten werden und die Adreßleitungen der nicht ausgewählten selbsthaltenden Ansteuerungsschaltungen (50) nur während einer zweiten Zeitperiode, die kürzer ist als die erste Zeitpenode, von den Adreßsignalen (YT und/oder Yl, Fig. 2C) erregt werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgangssignale (VAUS) der ausgewählten selbsthaltenden Ansteuerungsschaltungen (50), nachdem diese durch Anlegen von Adreßsignalen minimalen Schwellwertpegels in den Zustand niedriger Impedanz geschaltet worden sind, während der ersten Zeitperiode einen hoben Pegel aufweisen.
4. Anordnung zur Durchführung des Verfahrens nach einem oder mehreren der Au-Sprüche 1 bis 3, dadurch gekennzeichnet, daß jede Ansteuerungsschaltung (50) ein steuerbares Schaltelement mit mehreren Anschlüssen (F i g. 2) enthält, deren erster zur Steuerung der Impedanz der Schaltstrecke über Dioden (70, 72) mit Adreßsignalen (YT und/oder Yl, Fig. 2C) beaufschlagbar ist, deren zweiter ebenfalls zur Steuerung der Impedanz der Schaltstrecke etwa gleichzeitig mit dem Adreßsignal an dem ersten Anschluß über eine Diode (80) mit einem Setzsignal und eine vorgegebene Zeitperiode später über eine entgegengesetzt gepolte Diode (82) mit einem Rückstellsignal beaufschlagbar ist, deren dritter Anschluß mit einer Treibstromquelle verbunden ist, und deren vierter Anschluß mit einem Lastwiderstand (R) sowie einer Ausgabeleitung (84) verbunden ist, auf welch letzterer in dem Zeitraum zwischen den etwa gleichzeitigen Vorderflanken des Adreß- sowie Setzsignals und der Vorderflanke des Rückstellsignals ein Ausgangssignal (VAUS) die angesteuerten Speicherzellen treibt.
5. Anordnung nach Anspruch 4, dadurch ge-
686
DE2230686A 1971-06-30 1972-06-23 Verfahren und Anordnung zum Betrieb eines Informationsspeichers Expired DE2230686C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15831671A 1971-06-30 1971-06-30

Publications (3)

Publication Number Publication Date
DE2230686A1 DE2230686A1 (de) 1973-01-11
DE2230686B2 DE2230686B2 (de) 1974-12-12
DE2230686C3 true DE2230686C3 (de) 1975-07-24

Family

ID=22567558

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2230686A Expired DE2230686C3 (de) 1971-06-30 1972-06-23 Verfahren und Anordnung zum Betrieb eines Informationsspeichers

Country Status (10)

Country Link
US (1) US3740730A (de)
JP (1) JPS5320177B1 (de)
CA (1) CA958485A (de)
CH (1) CH534409A (de)
DE (1) DE2230686C3 (de)
FR (1) FR2143710B1 (de)
GB (1) GB1380830A (de)
IT (1) IT951497B (de)
NL (1) NL7207389A (de)
SE (1) SE384092B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006008292A1 (de) * 2006-02-22 2007-08-30 Infineon Technologies Ag Überlastschutz für steuerbare Stromverbraucher

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795898A (en) * 1972-11-03 1974-03-05 Advanced Memory Syst Random access read/write semiconductor memory
US3855577A (en) * 1973-06-11 1974-12-17 Texas Instruments Inc Power saving circuit for calculator system
US3934233A (en) * 1973-09-24 1976-01-20 Texas Instruments Incorporated Read-only-memory for electronic calculator
NL7314271A (nl) * 1973-10-17 1975-04-21 Philips Nv Vastestof-geheugeninrichting.
US4031413A (en) * 1975-01-10 1977-06-21 Hitachi, Ltd. Memory circuit
JPS533120A (en) * 1976-06-30 1978-01-12 Canon Inc Control circuit
US4288862A (en) * 1977-12-21 1981-09-08 Nippon Telegraph And Telephone Public Corp. Memory circuit
US4422162A (en) * 1980-10-01 1983-12-20 Motorola, Inc. Non-dissipative memory system
US4357687A (en) * 1980-12-11 1982-11-02 Fairchild Camera And Instr. Corp. Adaptive word line pull down
US4413191A (en) * 1981-05-05 1983-11-01 International Business Machines Corporation Array word line driver system
JPS5968889A (ja) * 1982-10-08 1984-04-18 Toshiba Corp 半導体記憶装置
US4613958A (en) * 1984-06-28 1986-09-23 International Business Machines Corporation Gate array chip
US5687121A (en) * 1996-03-29 1997-11-11 Aplus Integrated Circuits, Inc. Flash EEPROM worldline decoder

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292036A (en) * 1964-08-06 1966-12-13 Transitron Electronic Corp Controllable digital storage display circuitry
US3510850A (en) * 1968-04-30 1970-05-05 Gen Electric Drive circuitry for negative resistance device matrix
US3609712A (en) * 1969-01-15 1971-09-28 Ibm Insulated gate field effect transistor memory array
US3628050A (en) * 1969-02-17 1971-12-14 Scm Corp Recorder control circuit
US3624620A (en) * 1969-06-23 1971-11-30 Honeywell Inc Memory address selection circuitry

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006008292A1 (de) * 2006-02-22 2007-08-30 Infineon Technologies Ag Überlastschutz für steuerbare Stromverbraucher
US7626795B2 (en) 2006-02-22 2009-12-01 Infineon Technologies Ag Overload protection for controllable current consumers
DE102006008292B4 (de) * 2006-02-22 2011-09-15 Infineon Technologies Ag Überlastschutz für steuerbare Stromverbraucher

Also Published As

Publication number Publication date
SE384092B (sv) 1976-04-12
NL7207389A (de) 1973-01-03
IT951497B (it) 1973-06-30
CA958485A (en) 1974-11-26
FR2143710A1 (de) 1973-02-09
JPS5320177B1 (de) 1978-06-24
DE2230686A1 (de) 1973-01-11
CH534409A (de) 1973-02-28
FR2143710B1 (de) 1974-12-27
US3740730A (en) 1973-06-19
GB1380830A (en) 1975-01-15
DE2230686B2 (de) 1974-12-12

Similar Documents

Publication Publication Date Title
DE2230686C3 (de) Verfahren und Anordnung zum Betrieb eines Informationsspeichers
DE60037299T2 (de) Elektrolumineszensanzeige mit aktiver Matrix
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE2742526A1 (de) Elektrisch programmierbarer mos- festwertspeicher
DE2159192B2 (de) Feldeffektspeichertransistor mit isolierter Gate-Elektrode
DE2021824B2 (de) Monolithische halbleiterschaltung
DE3934303A1 (de) Adressdecoder fuer nichtfluechtige speicher
DE69715109T2 (de) TRIAC-Anordnung, deren Gatterreferenzspannung an gemeinsame Elektrode auf Rückseite gelegt wird
DE3689998T2 (de) Festkörperrelais mit einer Thyristor-Entladeschaltung.
DE1295647B (de) Logische Schaltung mit einem mehrere Eingaenge aufweisenden Dioden-Eingangsgatter
DE2946025C2 (de)
DE2156805A1 (de) Monolithischer Speicher mit bipolaren Transistoren
DE2901538A1 (de) Speicherschaltung und variabler widerstand zur verwendung in derselben
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
DE2460225B2 (de) Schreib-lese-verstaerker
DE2558489C3 (de)
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE2657293C3 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE2359153C2 (de) Integrierte Treiberschaltung
EP0000169A1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE2121437A1 (de) Integrierter Schaltkreis mit nur einer Speisespannungsquelle
DE2539967C2 (de) Logikgrundschaltung
EP0003030B1 (de) Dynamische bipolare Speicherzelle
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.
DE69532315T2 (de) Halbleitervorrichtung zur Speisung, Rückleitung und Entmagnetisierung einer induktiven Last

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee