DE2558489C3 - - Google Patents

Info

Publication number
DE2558489C3
DE2558489C3 DE2558489A DE2558489A DE2558489C3 DE 2558489 C3 DE2558489 C3 DE 2558489C3 DE 2558489 A DE2558489 A DE 2558489A DE 2558489 A DE2558489 A DE 2558489A DE 2558489 C3 DE2558489 C3 DE 2558489C3
Authority
DE
Germany
Prior art keywords
transistor
base
npn transistor
memory element
complementary transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2558489A
Other languages
English (en)
Other versions
DE2558489A1 (de
DE2558489B2 (de
Inventor
Ichiro Yokohama Ohhinata
Shinji Fujisawa Okuhara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2558489A1 publication Critical patent/DE2558489A1/de
Publication of DE2558489B2 publication Critical patent/DE2558489B2/de
Application granted granted Critical
Publication of DE2558489C3 publication Critical patent/DE2558489C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
    • H03K3/352—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region the devices being thyristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein Halbleiter-Speicherelement nach dem Oberbegriff des Patentanspruchs '.
Bekanntlich hat ein Halbleiterbauelement mit einer pnpn-Vierschichtenstruktur oder eine Halbleitereinheit aus einem pnp-Transistor und einem npn-Transistor, die so zusammengeschaltet sind, daß sie wirkungsmäßig eine pnpn-Vierschieb tenstruktur bilden, eine Selbsthaltefunktion und wird als Speicherelement verwendet Ein Speicherelement mit pnpn-Vierschichtenstrukfur hat gegenüber einem Flipflop-Speicher den großen Vorteil, daß die Nichtleitungs- oder Aus-Halteleistung (Ruheleistung) zu Null gemacht werden kann.
Jedoch haben derartige herkömmliche Halbleiter-Speicherelemente die folgenden Nachteile:
(1) Die Betriebs- oder Schaltgeschwindigkeit ist nicht ausreichend hoch,
(2) die I .eistungsaufnahme ist groß, und
(3) der EIN-Haltestrom ändert sich mit am Speicherelement anliegender Quellenspannung.
In diesem Zusammenhang ist ein steuerbares Silizium-Schaltelement bekanntgeworden (vgl. Electronic Applications Vol. 27, Nr. 1, Seiten 1 bis 11), das ein pnpn-Vierschichten-Halbleiter ist, der aufbaumäßig einem kleinen Thyristor nahekommt, nur daß alle vier Elektroden zugänglich sind, und wirkungsmäßig mit einem Niederleistungs-Transistor in Kombination mit einer Halte-Schaltung vergleichbar ist. Dabei kann dieses steuerbare Silizium-Schaltelement wirkungsmäßig durch zwei komplementäre Transistoren ersetzt werden, in deren Zuleitungen Widerstände angeordnet sind, insbesondere ein Emitterwiderstand, durch den ein Abschalten der leitenden Transistoren erreichbar ist (vgl. dort insbesondere F i g. 3 und 4). Dieses steuerbare Silizium-Schaltelement soll insbesondere in Ringzählern, Ansteuerschaltungen für Ziffernanzeigeröhren und Drucker sowie verschiedenen Gate-Schaltungen verwendet werden, wobei mit ihm vor allem große Ströme zu schalten sind, insbesondere das steuerbare Silizium-Schaltelement jeweils einer Ziffer der Ziffernanzeige zugeordnet ist und zum sowohl Schalten als auch Speichern dient.
Demgegenüber ist es Aufgabe der Erfindung, ein Halbleiter-Speicherelement der eingangs genannten Art zu schaffen, das eine hohe Arbeitsgeschwindigkeit und eine AUS-Halteleistung Null aufweist, ferner mit niedriger Leistung betreibbar ist und in seiner Kennlinie kaum weder durch Änderungen in der Quellenspannung noch durch Ungleichmäßigkeiten in der Kennlinie von zugeschalteten Widerständen, Transistoren od. dgl. beeinflußbar ist.
Die Lösung dieser Aufgabe erfolgt durch die Lehre nach dem Kennzeichen des Patentanspruchs 1.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Die beiden komplementären Transistoren bilden eine Mitkopplungs-Schleife, die zusätzlich mit einer weiteren
Rückkopplungs-Schleife ausgestattet ist, die sich über 4ie p-Ieitende Basis und den n-Ieitenden Emitter der beiden komplementären Transistoren erstreckt, wodurch im EIN-Haltfczustand des Speichereli:ments die beiden komplementären Transistoren stromstabilisierend betrieben werden und der in der weiteren Rückkopplungs-Schleife enthaltene npn-Transistor in seinem Leitungszusitand (Zustand gesteuerter Sättigung) stabilisiert ist Das Speicherelement kann so bei hoher Geschwindigkeit und niedriger Leistungsaufnahme arbeiten.
Außerdem ist das Halbleiter-Speicher^lement in seiner Kennlinie praktisch unabhängig von Änderungen in der angelegten Quellenspannung und Ungleichmäßigkeiten der Kennlinie von zugeschalteten Widerständen, Transistoren od. dgl.
Anhand der Zeichnung wird die Erfindung näher erlädtert Es zeigt
Fig. 1 und 2 den Aufbau bestehender S^icherelemenie mii pnpn-Vierschichtenstruktur,
Fig. 3 ein Schaltbild eines Ausführungsbeispiels des erfindungsgemäßen Speicherelements,
Fig.4, 5 und 6 weitere Ausführungsbeispiele des erfindungsgemäßen Speicherelements und
F1 g. 7 ais Beispiel Kennlinien des in F i g. 6 dargestellten Speicherelements.
Zum besseren Verständnis der Erfindung werden zunächst bestehende Speicherelemente näher erläutert.
Der Grundaufbau eines bereits bestehenden Speiche;-relements ist in Fig. 1 näher gezeigt. Ein pnp- und ein in npn-Transistor Q\ und Qi sind so zusammengeschaltei, daß sie wirkungsmäßig eine pnpn-Vierschichtenstruktur bilden. Ein Schutzwiderstand R\ verhindert eine fehlerhafte Leitung aufgrund eines dem Speicher mit pnpn-Vierschichtenstruktur anhaftenden dv/dt-Gcschwindigkeits- oder Rate-Effekts, und ein Widerstand Ri begrenzt den Haltestrom. Wie der allgemein bekannten pnpn-Vierschichtenstruktur haftet diesem Speicherelement eine innere Milkopplungs-Schleife an, so daß der zum Transistor Qi vom Anschluß EIN gespeiste Basisstrom durch den Transistor φ verstärkt wird, und der verstärkte Strom, der am Kollektor des Transistors Qi auftritt, wird dann in die Basis des Transistors Qi gespeist, wo der Basisstrom weiter verstärkt und vom Kollektor des Transistors Q\ zurück zur Basis des Transistors Qi gespeist wird, wo der Basisstrom weiter verstärkt wird usw. Sobald einmal ein vorbestimmter Basisstrom zum Transistor (?? gespeist wird, werden die Transistoren Q\ und Q2 im EIN- oder leitenden Zustand gehalten, selbst wenn der von außen zum Transistor Q> gespeiste Basisstrom aufhört, d. h. eine pnpn-Vierschichtenstruktur mit dem in der Fig. 1 dargestellten Aufbau hat eine Selbsthalte-Funktion. Bei einem Speicherelement dieser Art wird das Leiten oder EIN-Halten durch Sättigen der Transistoren ζ)( und Q2 bewirkt. Aus diesem Grund ist eine relativ lange Zeit erforderlich, um den Speicher in den nichtleitenden oder Offen- oder AUS-Zustand zu schalten, da die während der Sättigung gespeicherte elektrische Ladung vollständig entladen werden muß. Ein anderer Nachteil des in der Fig. 1 dargestel'ten Speicherelements liegt darin, daß der EIN-Haltestrom /«· sich nach einer Änderung der Quellenspannung VLV ändert, was ebenfalls zu großen Änderungen in der Zeitdauer zum AUS-Schalten der Schaltung führt.
Die F i g. 2 zeigt den Aufbau eines anderen bereits bestehenden Speicherelement!,, bei dem ein Widerstand Λ3 verwendet wird. Dieser Widerstand R3 beschränkt die Sättigung der Transistoren (?i und Qi, wenn die Schaltung im leitender oder EIN-Zustand ist. und legt eine Vorspannung in Rückwärtsrichtung an die Basis des Transistors Q\ im AUS-Zustand des Speicherelements, wodurch ein fehlerhafter Betrieb aufgrund des dv/df-üeschwindigkeitseffektes vermieden wird. Jedoch können mit einem derartigen Schaltungsaufbau Änderungen der durch die Widerstände R2 und Rs fließenden Ströme /«-i und /„-2 nicht verhindert werden, wenn sich die Quellenspannungen Kv ι und Vn^ ändern, da die Transistoren Q\ und Q2 als Spannungsstabilisiereinheit im EIN-Haltezustand des Speicherelements arbeiten. Unter diesen Umständen begegnen Versuche, die Leistungsaufnahme zu verringern und eine hohe Betriebsgeschwindigkeit zu erreichen, großen Schwierigkeiten. Tatsächlich müssen die Widerstandswerte der Widerstände so gewählt werden, daß ein ausreichender Strom gewährleistet ist, um die Schaltung im EIN-Zustand unter Berücksichtigung möglicher Änderungen in der Quellenspannung zu hallen, um Toleranzwerie oder Ungleichmäßigkeiten in den Kennlinien der Widerstände und Transistoren sowie Änderungen in den Temperaturkennlinien zu erzeugen. Folglich ist es schwierig oder beträchtlich unpraktisch, die Leistungsaufnahme zu verringern und die Betriebsgeschwindigkeit zu erhöhen
In der F i g. 3, die ein Ersatzschaltbild des Grundaufbaus eines Ausführungsbeispiels des erfindungsgemäßtn Speicherelements zeigt, sind jeweils ein pnp-Transistor Q und npn-Transistor Qi vorgesehen, die zu einer Halbleitereinheit zusammengeschaltet sind, die wirkungsmäßig einer pnpn-Vierschichtenstruktur entspricht. Eine Diode D\ bildet mit einem npn-Transistor Qi eine zusätzliche Rückkopplungs-Schleife zusammen mit der eigenen oder inneren Mitkopplungs-Schleife der Halbleitereinheit der pnpn-Vierschichtenstruktur. An den Emitter des Transistors Q\ ist ein Widerstand Ri angeschlossen, der das Leiten oder den EIN-Haltestrom begrenzt, während ein Lasiwiderstand R^ mit dem Kollektor des npn-Transistors Qi verbunden ist.
Im Betrieb der in der Fig.3 dargestellten Schaltung wird das EIN-Halten des Speichers durch das Zusammenwirken der drei Transistoren Q\, Qi und Qi erzeugt. Das heißt, der Kollektorstrom des Transistors Ci erzeugt einen Kollektorstrom des Transistors (?3 durch die Shunt- oder Nebenschluß-Diode D\ zusätzlich zum Basisstrom für den Transistor Qi. Dies bedeutet eine Verringerung der Rückkopplungsgröße des Stromes für die Transistoren Q\ und Q2, die so weniger im Sättigungsbereich arbeiten. Andererseits bewirkt der Emitterstrom des Transistors Qi einen Basisstrom für den Transistor Q<. Wenn der Transistor Qi eingeschaltet ist, nimmt er den Strom von der Diode A und entweder vom Ausgang A US 1 oder vom Ausgang 41752 auf. Der Strom vom Ausgang AUS\ oder vom Ausgang AUS2 erfordert seinerseits zwingend den Basisstrom des Transistors Qi oder den Emitterstrom des Transistors Qi, der den verringerten Rückkopplungsstrom zu den Transistoren Q\ und Qi aufgrund des Nebenschlußstromes durch die Diode A kompensiert oder erhöht und so zum EIN-Haliebetrieb beiträgt. Das heißt, der Ausgangsstrom wächst an, der Emitterstrom des Transistors Qi wächst entsprechend an, so daß die Transistoren Q\ und Q2 dazu neigen, im Sättigungsbereich zu arbeiten. Wenn dagegen der Ausgangsstrom abnimmt, nimmt der Emitterstrom des Transistors Qi ebenfalls ab, so daß die Transistoren Q\ und Qi dazu neigen, im aktiven Bereich zu arbeiten. Auf diese Weise arbeiten die Transistoren
Qi, Q2 und Qi in drei weiter unten beschriebenen Arbeitsbereichen abhängig von der Größe des Ausgangsstromes.
Im ersten Arbeitsbereich können die Transistoren Q\, Q2 und Qi nicht im EIN- oder leitenden Zustand gehalten werden. Dies entspricht einer sehr niedrigen Speisekapazität des Ausgangsstromes. Das heißt, wenn der Ausgangsstrom sehr klein ist, nimmt der Emillerstrom des Transistors Q2 entsprechend dem Basisstrom des Transistors Qi ab, was zu einer Verringerung der Mitkopplungsgröße führt. Folglich wird der Gegenkopplungsstrom durch die Diode D\ relativ größer als der Mitkopplungsstrom, so daß die Schaltung nicht im EIN-Zustand gehalten werden kann.
Der zweite Arbeitsbereich entspricht dem Fall, in dem eine große Speise- oder Versorgungskapazität des Ausgangsstromes verfügbar ist. Wenn die Transistoren Q] und Q2 im gesättigten Bereich betrieben werden, kann der Transistor Qi mit einem maximalen Basisstrom versorgt werden. Wenn ein Ausgangsstrom verfügbar ist, der größer als der durch den Transistor Qi abhängig vom Basisstrom hierzu aufgenommene Strom ist, kann der Transistor Qi im aktiven Bereich betrieben werden. Kurz gesagt: Der zweite Bereich entspricht dem Zustand der Schaltung, in dem die Transistoren Q\ und Q2 im Sättigungsbereich betrieben werden, während der Transistor Qi im aktiven Bereich arbeitet. Die Diode D] ist dann im Sperr- oder AUS-Zustand. Tatsächlich wird die Schaltung im EIN-Zustand gehalten.
Der drille Arbeitsbereich wird durch den ersten und den zweiten Bereich festgelegt, d. h. er liegt zwischen dem unteren Grenzwert des Ausgangsslromes, bei dem die Schaltung im EIN-Zustand gehalten werden kann, und dem oberen Grenzwert des Ausgangsstromes, bei dem die Transistoren Q\ und Q2 im aktiven Bereich betrieben werden, während der Transistor Qi im gesteuerten Sättigungsbereich arbeilet. Da in diesem dritten Bereich die Transistoren Q\ und Q2 im aktiven Bereich arbeiten, während der Transistor Qi in einem gesteuerten und gesättigten Zustand arbeilet, indem der Strom von der Diode Di und der Ausgangsstrom aufgenommen wird, wird das Speicherelement im stabilisierten EIN-Zustand gehalten. In diesem Zusammenhang bedeutet der Ausdruck »gesteuerter Sättigungszustand« des Transistors Qi den Zustand, in dem das Potential am Kollektor des Transistors Qi durch die Schleife aus der Diode D] und den Transistoren Q2 und Qi festgelegt wird, so daß der Transistor Q1 in einer geringen Sättigung oder einem leicht gesättigten Zustand gehalten wird.
Wie aus den obigen Erläuterungen hervorgeht, wird der EIN-Haltezustand des in der Fig. 3 dargestellten erfindungsgemäßen Speicherelements erzeugt, wenn entweder die Transistoren Qi und Q2 oder der Transistor Qi gesättigt sind. Wenn insbesondere der dritte Bereich ausgewählt wird, d.h. wenn der Ausgangsstrom so eingestellt wird, daß die Transistoren Qi und Q2 im aktiven Bereich betrieben werden, während der Transistor Qi bei gesteuerter Sättigung arbeitet, kann der Ausschall-Betrieb der Schaltung mit sehr hoher Geschwindigkeit durchgeführt werden, indem der Strom vom Eingang EIN abgenommen wird. Wenn die Transistoren Q\ und Q2 im aktiven Bereich betrieben werden, führt eine Änderung in der Quellenspannung Vor in vorteilhafter Weise zu einer vernachlässigbaren Änderung des Stromwertes /«· ohne nachteiligen Einfluß auf den Betrieb mit hoher Geschwindigkeit. Der Strom /^ der durch die Transistoren Qi und Q2 fließt, wird durch den Ausgangsstrom unabhängig vom Widerstand R2 bestimmt, bis die Sättigung erreicht ist. Demgemäß kann ein relativ größerer Toleranzbereich für den Widerstandswert des Widerstandes R2 erlaubt werden, was wiederum die Herstellung des Speicherelements als integrierte Schaltung erleichtert.
Es soll daran erinnert werden, daß das EIN-Halten der in den F i g. 1 und 2 dargestellten Speicherelemente durch die gesättigten Transistoren Qi und Q2 erfolgt. Im Gegensatz hierzu wird das EIN- oder Leitungs-Halten des in der Fig.3 dargestellten erfindungsgemäßen Speicherelements durch die in den aktiven Bereich angesteuerten Transistoren Q] und Q> bewirkt. Daraus geht hervor, daß der zum Halten des in Fig. 3 dargestellten Speicherelements im EIN-Zustand erforderliche Strom kleiner als der EIN-Haltestrom für die in den F i g. 1 und 2 dargestellten Schaltungen ist. Auf diese Weise kann erfindungsgemäß eine kleine Leistungsaufnähme erzielt werden. Der Transistor Qi kann durch zwei Transistoren in Darlington-Schaltung ersetzt werden. Die Schaltung aus dem pnp-Transistor Q] und dem npn-Transistor Q2 kann durch ein einziges Bauelement mit pnpn-Vierschichtenstruktur, wie z. B.
einen Thyristor mit p-Steuerelektrode oder n-Steuerelektrode, ersetzt werden. Das gleiche gilt auch für die weiter unten beschriebenen Ausführungsbeispiele.
Die Fig.4 zeigt ein zweites Ausführungsbeispiel des erfindungsgemäßen Speicherelements, das sich von der Schallung der Fig.3 dadurch unterscheidet, daß drei zusätzliche Widerslände Ru Rj und R* vorgesehen sind. Der Widerstand R] dient zum Schutz der Schaltung vor einem fehlerhaften Leiten, das möglicherweise aufgrund des dv/dz-Geschwindigkeitseffekies hervorgerufen werden kann, der während der Anstiegszeit der Quellenspannung V1x auftritt. Der Widerstand dieser Art wird oft für das bisher beschriebene Bauelement mit pnpn-Vierschichtenstruktur verwendet. Der Widerstand Ri trägt dazu bei, daß die Transistoren Pi und Q2 im aktiven Bereich betrieben werden. Wie in einem weiter unten beschriebenen Versuch gezeigt wird, können die Transistoren Q\ und φ dank des Widerstandes Ri im aktiven Bereich selbst bei einem kleineren Ausmaß der Quellenspannung Vn- betrieben werden.
was zu einem verringerten Leistungsverbrauch führt. Schließlich dient der Widerstand Ra zur Entladung der im Transistor Qi gespeicherten elektrischen Ladung und ermöglicht einen schnelleren AUS-Betrieb. Bei der in der F i g. 4 dargestellten Schaltung wird der EIN-Haltezustand durch das Zusammenwirken der Transistoren Q], Q2 und Qi erzeugt Das heißt, drei Betriebszustand-Bereiche können abhängig von der Größe des Ausgangsstromes wie bei dem Speicherelement der F i g. 3 durch wahlweises Einstellen des Widerstandswertes erhalten werden, so daß die Basis des Transistors Qi durch den Emitterstrom des Transistors Q2 angesteuert werden kann. Mit der in der F i g. 4 gezeigten Schaltung kann ein ausgezeichnetes Speicherelement erzielt werden, indem der Ausgangsstrom so eingestellt wird, daß die Transistoren Q] und Q2 im aktiven Bereich arbeiten, während der Transistor Qi im gesteuerten Sättigungsbereich betrieben wird.
Die F i g. 5 zeigt ein drittes Ausführungsbeispiel des erfindungsgemäßen Speicherelements. Seine Schaltung unterscheidet sich von der in der F i g. 4 dargestellten Schaltung dadurch, daß die Widerstände R2 und Λ3 mit Strom von getrennten Spannungsquellen Kri und V^2 anstelle der einzigen Spannungsquelle Vn-der Schaltung
der Fig.4 versorgt werden. Zusätzlich ist ein Widerstand /?6 zur Einstellung des Betriebszustandes zwischen der Basis des pnp-Transistors Q\ und dem Kollektor des npn-Transistors Qi vorgesehen, wobei die Transistoren Qi und Qi wirkungsmäßig einer pnpn-Vierschichtenstruktur entsprechen. Weiterhin ist ein Widerstand R7 zwischen der Diode D\ und dem Kollektor des Ausgangstransistors Q3 vorgesehen, um den Ausgangspegel und die Sättigungssteuerung des Transistors Q3 einzustellen.
Die Fig.6 zeigt ein viertes Ausführungsbeispiel des erfindungsgemäßen Speicherelements, wobei Dioden D3 und Di jeweils zwischen der Diode D\ und dem Kollektor des Ausgangstransistors Qi und zwischen dem Emitter des npn-Transistors Qi und der Basis des Ausgangstransistors Q3 der in Fig.4 gezeigten Schaltung vorgesehen sind. Durch einen derartigen Schaltungsaufbau kann ein Speicherelement mit einer hohen Ausgangsdurchbruchsspannung und einem hohen Schwellenwert erhalten werden.
F i g. 7 zeigt experimentell gemessene Kennlinien der in F i g. 6 dargestellten Schaltung, nämlich das Verhalten des Quellenstromes lm der für den EIN-Haltezustand erforderlich ist, bezüglich Änderungen in der Quellenspannung Vco wobei der Widerstandswert des Widerstandes R3 zum Steuern der Sättigung der Transistoren Qt und Q2 als Parameter dient.
Es ist ersichtlich, daß bei den Speicherelementen der Fig. 1 und 2 ohne Gegenkopplungs-Schleife oder Dioden D\ und D3 der Quellenstrom /«. linear mit dem Anwachsen der Quellenspannung VO- zunimmt. Dagegen erfährt beim erfindungsgemäßen Speicherelement der Quellenstrom eine weitgehende Stabilisierung bereits lediglich durch die Rückkopplungs-Schleife mit den Dioden D\ und D3. Wenn zusätzlich der Widerstand R3 zur Erniedrigung des Widerstandswertes angeschlossen ist, um die Transistoren Qt und Q2 im aktiven Bereich zu betreiben, kann ein vollständig stabilisierter Strom erhalten werden, um die Schaltung im EIN-Zustandzu halten.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1. Halbleiter-SpeicherelemenU mit
    — zwei komplementären Transistoren, die so zusammengeschaltet sind, daß sie wirkungsrnäßig einem Vierschichtenhalbleiter entsprechen, und
    einer Gegenkopplungs-Anordnung,
    dadurch gekennzeichnet,
    — daß die Gegenkopplungs-Anordnung (Du Qh; A, Ri, Qh; Du D3, Qh, D2) mindestens eine Diode (D,) und einen npn-Transistor ((?j) aufweist, und
    — daß die beiden komplementären Transistoren (Qu Q2) durch Leitendwerden den npn-Transistor (Qi) in seinen leitenden Zustand einstellen und damit die Gegenkopplungs-Anordnung wirksam machen, um das Speicherelement im EIN-Zustand zu halten (F ig. 3; 4; 5; 6).
    2. Halbleiter-Speicherelement nach Anspruch 1,
    dadurch gekennzeichnet,
    — daß ein η-leitender Emitter des Speicheirelements (Ci, Q2) mit der Basis des npn-Transistors (Qi) und eine p-leitende Basis der beiden komplementären Transistoren (Qu Q2) mit dem Kollektor des npn-Transistors (φ) über die Diode (Di) verbunden sind, wodurch der npn-Transistor (Qi) in den leitenden Zustand einstellbar ist, indem Strom von außen in den Kollektor des npn-Transistors (Qi) gespeist wild (F ig. 3;4;5;6).
    3. Halbleiter-Speicherelement nach Anspruch 2,
    gekennzeichnet durch
    — einen ersten Widerstand (Rz) zwischen dem p-leitenden Emitter und der η-leitenden Basis der beiden komplementären Transistoren (F i g. 4,6).
    4. Halbleiter-Speicherelement nach einem der Ansprüche 1 bis 3,
    gekennzeichnet durch
    — einen zweiten Widersland (R\) zwischen der p-leitenden Basis und dem η-leitenden Emitter der beiden komplementären Transistoren (Qi, Q2) und einen dritten Widerstand (Ri) zwischen Basis, und Emitter des Transistors (Qi) (F i g. 4,5,6).
    5. Halbleiter-Speicherelement nach einem der Ansprüche 1 bis 4,
    gekennzeichnet durch
    — eine Reihenschaltung aus der Diode (Di) und einem vierten Widerstand (fa) zwischen der p-leitenden Basis der beiden komplementären Transistoren (Q\, Q2) und dem Kollektor des npn-Transistors (Qi), wobei der erste Widerstand (/?)) an die η-leitende Basis der beiden komplementären Transistoren (Qi, Q2) angeschlossen ist (Fig. 5).
    b. Halbleiter-Speicherelement nach einem der Ansprüche 1 bis 4,
    gekennzeichnet durch
    — eine weitere Diode (D2) zwischen dem n-ldtenden Emitter der beiden komplementären Transistoren (Qu Q2) und der Basis des npn-Transistors (Qi) und eine Reihenschaltung aus der Diode (Di) und einer dritten Diode (D)) zwischen der p-leitenden Basis der beiden komplementären Transistoren (
    Q2) und dem Kollektor des npn-Transistors
    (Fig. 6).
    7. Halbleiter-Speicherelemenl nach Anspruch 1,
    dadurch gekennzeichnet,
    — daß die Diode (Di) unmittelbar an ihrer Anode mit der D-leitenden Basis der beiden komplementären Transistoren (Qu Qi) und an ihrer Kathode mit dem Kollektor des npn-Transistors (φ) verbunden ist, dessen Basis an den η-leitenden Emitter der beiden komplementären Transistoren (Qu Q2) angeschlossen ist und dessen Kollektor und Emitter mit jeweiligen Vorspannungen (Vee) beaufschlagbar sind (F ig. 3,4).
DE19752558489 1974-12-27 1975-12-24 Speicher Granted DE2558489A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14863774A JPS5710511B2 (de) 1974-12-27 1974-12-27

Publications (3)

Publication Number Publication Date
DE2558489A1 DE2558489A1 (de) 1976-07-15
DE2558489B2 DE2558489B2 (de) 1979-03-01
DE2558489C3 true DE2558489C3 (de) 1979-10-25

Family

ID=15457235

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752558489 Granted DE2558489A1 (de) 1974-12-27 1975-12-24 Speicher

Country Status (4)

Country Link
US (1) US4031412A (de)
JP (1) JPS5710511B2 (de)
CA (1) CA1052908A (de)
DE (1) DE2558489A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455361A (en) * 1977-10-13 1979-05-02 Hitachi Ltd Semiconductor switch circuit
GB8621357D0 (en) * 1986-09-04 1986-10-15 Mcallister R I Hinged barrier semiconductor integrated circuits
US4742249A (en) * 1986-11-25 1988-05-03 Rca Licensing Corporation RF switch with diode network and control latch sharing common element
US5173619A (en) * 1988-05-26 1992-12-22 International Business Machines Corporation Bidirectional buffer with latch and parity capability
US5107507A (en) * 1988-05-26 1992-04-21 International Business Machines Bidirectional buffer with latch and parity capability
US6229161B1 (en) * 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
US6690038B1 (en) 1999-06-05 2004-02-10 T-Ram, Inc. Thyristor-based device over substrate surface
US7456439B1 (en) 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
US6727528B1 (en) 2001-03-22 2004-04-27 T-Ram, Inc. Thyristor-based device including trench dielectric isolation for thyristor-body regions
WO2002082504A2 (en) * 2001-04-05 2002-10-17 T-Ram, Inc. Data restore in thyristor-based memory
US6965129B1 (en) 2002-11-06 2005-11-15 T-Ram, Inc. Thyristor-based device having dual control ports
US6944051B1 (en) 2003-10-29 2005-09-13 T-Ram, Inc. Data restore in thryistor based memory devices
US9269422B2 (en) * 2013-09-30 2016-02-23 Simon Peter Tsaoussis Two transistor ternary random access memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3105158A (en) * 1960-06-29 1963-09-24 Daystrom Inc Step counter having storage capacitor discharge through tranistor driven to saturation with diode regenerative feedback
US3343104A (en) * 1964-07-30 1967-09-19 Westinghouse Electric Corp Gate turn-off device driving a power switching semiconductor device
US3569945A (en) * 1969-01-06 1971-03-09 Ibm Low power semiconductor diode signal storage device

Also Published As

Publication number Publication date
DE2558489A1 (de) 1976-07-15
JPS5710511B2 (de) 1982-02-26
CA1052908A (en) 1979-04-17
JPS5176937A (de) 1976-07-03
DE2558489B2 (de) 1979-03-01
US4031412A (en) 1977-06-21
AU8794075A (en) 1977-07-07

Similar Documents

Publication Publication Date Title
DE3838962C2 (de)
DE2558489C3 (de)
DE2166507A1 (de) Bezugsspannungsschaltung
DE1295647B (de) Logische Schaltung mit einem mehrere Eingaenge aufweisenden Dioden-Eingangsgatter
DE2510406A1 (de) Halbleiterschalter
DE2718696C3 (de) Halbleiterschalterkreis
DE2636198C3 (de) Schaltungsanordnung zum Konstanthalten einer Spannung zwischen einer Eingangsund einer Ausgangsklemme
DE2364103A1 (de) Als negator ausgebildeter logischer schaltkreis
DE1021965B (de) Bistabiler Transistor-Roehre-Kippkreis
DE1054117B (de) Elektrische Schaltanordnung mit mehr als zwei stabilen Betriebszustaenden
DE2640621C3 (de) Halbleiter-Schalteinrichtung
DE2444060A1 (de) Treiberschaltung
DE2643935C2 (de) Halbleiter-Schalteinrichtung
DE1035776B (de) Transistor mit einem flachen Halbleiterkoerper und mehreren sperrfreien und sperrenden Elektroden
DE1065876B (de) Schaltkreis mit einem Transistor und einer Quelle konstanten Stromes
DE2426447C2 (de) Komplementäre Transistorschaltung zur Durchführung boole&#39;scher Verknüpfungen
DE3108514C2 (de) &#34;Verstärkerschaltung&#34;
DE3437371C2 (de)
DE1131269B (de) Bistabile Kippschaltung
DE3739872C2 (de)
DE1029872B (de) Fremdgesteuerte Transistorkippschaltung mit kurzer Abfallzeit
DE2728945C3 (de) Halbleiter-Schalteinheit mit 4-Elektroden-PNPN-Schaltern
DE2237764A1 (de) Schaltung zum bevorrechtigten inbetriebsetzen einer stufe einer elektronischen folgeschaltung mit halteschaltung
DE1638010C3 (de) Festkörperschaltkreis für Referenzverstärker
DE2928452C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8381 Inventor (new situation)

Free format text: OHHINATA, ICHIRO, YOKOHAMA, JP OKUHARA, SHINJI, FUJISAWA, JP

8339 Ceased/non-payment of the annual fee