DE2141915A1 - Mehrkanaliger Transistor-Treiberschaltkreis - Google Patents
Mehrkanaliger Transistor-TreiberschaltkreisInfo
- Publication number
- DE2141915A1 DE2141915A1 DE19712141915 DE2141915A DE2141915A1 DE 2141915 A1 DE2141915 A1 DE 2141915A1 DE 19712141915 DE19712141915 DE 19712141915 DE 2141915 A DE2141915 A DE 2141915A DE 2141915 A1 DE2141915 A1 DE 2141915A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- input
- drivers
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
Dr.-lng. Ηάη·6 f-.ü:-.t:HKE
Dipl.-lng. ΗϊΞίί« Γ <VöULAri
Dipl.-lng. ΗϊΞίί« Γ <VöULAri
±
<L
1 41 915.6
l b. Jan. ία η
eingegangen
North American Rockwell Corporation, 1700 East Imperial Highway, El Segundo, California, V.St.A
Mehrkanaliger Transistor-Treiberschaltkreis
Die Erfindung betrifft einen mehrkanaligen Transistor-Treiberschaltkreis
und insbesondere eine solche bchaltung, bei welcher eine bis vier Feldeffekttransistortreibersdaaltungen
in Mehrfach- oder MuItipiexschaltung mit einer entsprechenden
Anzahl Empfängerschaltungen unter Steuerung eines kehrphasentaktsignalzyklus betrieben werden, wobei das Steuern
der Steuerungseingänge (Treibereingänge) zu der Empfängerschaltung synchronisiert wirde
Bei herkömmlichen Vierphasenmikroelektronik-Schaltungen ist eine Steuerungsstufe (Treiber) für einen Empfänger vorhanden.
Cx/Bre
209824/0893
2U1915
Die Steuerungsstufe und die Empfänger sind normalerweise
in verschiedenen Halbleiterplättchen vorgesehen. Als Ergebnis sind ein Satz Eingangs-/Ausgangselemente und Zwischenleitungen
für jede Steuerungs- Empfängerschaltungskombination erforderlich. Da jedoch die meisten Steuerungseingänge lediglich zu bestimmten Zeitabschnitten verfügb
bar sind, wäre es vorzuziehen, wenn eine Anzahl Steuerungsschaltungen, die von nachfolgenden Phasen eines Mehrphasentaktzyklus
gesteuert werden zusammengeschaltet oder an einem gemeinsamen Ausgangspunkt in Multiplexschaltung betrieben
werden könnten. In diesem Fall würde es notwendig sein, Samplingschaltungen an den Empfängereingängen zusätzlich
vorzusehen, um eine Einblendung irrtümlicher Informationen iß einen Empfänger vor dem erforderlichen Phasenintervall
oder Zeitabschnitt zu verhindern.
Ein Vierphasentaktschema kann größere, d.h. doppelt breite Phasentaktsignale, und/oder kleinere Phasentaktsignale einfacher
Breite umfassen. Beispielsweise sind 0 -\+2Ύ ^2+3~und
0. .-Taktsignale Beispiele für größere Phasentaktsignale.
0A-» 0 -j 0,-,uud 0.-Taktsignale aind Beispiele für kleinere
Phasentaktsignale.
Die Erfindung schafft eine phasensynchronisierte Steuerung3-Empfängerschaltungskombination,
welche die Notwendigkeit von
209824/0893
separaten EingangS7&usgangsstiften und Leitungen zwischen
jeder Steuerungsschaltung und Empfänger an dem gleichen oder an separaten Halbleiterplättchen beseitigt. Als Ergebnis
kann der für jeden Empfänger erforderliche Raumaufwand reduziert werden.
Kurz gesagt umfaßt die Erfindung eine Vielzahl Feldeffekttransistorsteuerungsschaltungen
an einem Halbleiterplättohen mit einem gemeinsamen (in Multiplexschaltung betriebenen)
Ausgang und einer entsprechenden Anzahl Feldeffekttransistorempfängerschaltungen,
die normalerweise an einem unterschiedlichen Halbleiterplättchen angeordnet sind und einen
gemeinsamen Eingang aufweisen, der mit dem gemeinsamen Ausgang verbunden ist.
Die Steuerungsschaltungen werden synchron von verschiedenen Phasen eines Mehrpahsentaktsignales zwecks aufeinanderfolgenden
Durchschaltern von Steuerungseingängen zu dem gemeinsamen Ausgang gesteuert, Feldeffekttransistorsamplingschaltungen
zwischen dem gemeinsamen Eingang und den Empfängerschaltungen werden ebenfalls synchron von den Phasen
der Mehrphasentakte gesteuert, um den Ausgang während der Phase stichprobenartig zu prüfen, bei der ein Steuerungseingang zu dem Ausgang durchgeschaltet wird, d.h. bei der
Phase, nach welcher das Steuerungseingangssignal von der
209824/0893
Steuerungsschaltung zum Eingang isoliert worden ist.
In einem Vierphasensystem werden eine bis vier Feldeffekttransistor-Steuerungssehaltungen
mit einer entspaohenden Anzahl Empfängersamplingschaltungen verwendet. Die genaue
Zahl der Steuerungsschaltungen, die in Multiplexschaltung
^ betrieben werden, bestimmt die Art des verwendeten Taktsignales,
d.h. größere-größere oder größere-kleinere Taktsignale. Wenn vier Steuerungsschaltungen benutzt werden,
werden kleinere Phasentaktsignale verwendet, um Informationen über die Steuerungsschaltungen in die Empfänger einzutasten.
In dem bevorzugten Ausführungsbeispiel werden Anreicherungsbetriebs-MOS-Feldeffekttransistoren
vom P-Typ verwendet, dit in einem Siliziumplättchen angeordnet sind. Jedoch können
P auch Vorrichtungen vom N-Typ, Verarmungsbetriebsartvorrichtungen,
komplementäre Feldeffekttransistoren, MNOS-Vorrichtungen,
Silizium-Gate-Vorrichtungen und andere Arten Feldeffekttransistoren verwendet werden, die der Fachwelt bekannt
sind. Die Art und Kombination der Feldeffekttransistoren wird von den Erfordernissen der besonderen Anwendung
bestimmt.
Bei dem bevorzugten Ausführungsbeispiel wird eine logische Regel befolgt, gemäß der ein negatives Spannungsniveau eine
209824/0893
logische 1 oder "wahr" und in welcher ein elektrisches Erdspannungsniveau
eine logische 0 oder "falsch" darstellt. Andere logische Abmachungen, welche unterschiedliche Spannungsniveaus
erfordern, liegen ebenfalls innerhalb des Rahmens der Erfindung.
Die Erfindung wird nachfolgend an Ausführungsbeispielen anhand der Zeichnung näher erläutert.
In der Zeichnung zeigen!
Pig. 1 eine schematische Darstellung einer Ausführungsform
einer Steuerungs-Empfängerschaltungskombination, welche größere Phasentaktsignale zum Durchschalten der
Eingänge zu zwei Feldeffekttransistorsteuerungsschaltungen zu einem in Multiplexsohaltung betriebenen Ausgang
verwendet, der synchron von Feldeffekttransistorsamplingschaltungen
stichprobenartig überprüft wird, die Eingänge für eine entsprechende Anzahl Steuerungsschaltungen liefern.
Fig. 2 ein Schaltbild von zwei FeldeffekttransistorSteuerungsschaltungen, die an einem gemeinsamen Punkt in Multiplexschaltung
betrieben werden, einschließlich einer entsprechenden Anzahl Feldeffekttransistorempfängersamplingschaltungen,
die ebenfalls mit dem in Multiplex-
209824/0893
2H1915
schaltung betriebenen Ausgang verbunden sind, wobei die Steuerungs- und Samplingschaltungen von größeren
und kleineren Phasentaktsignalen gesteuert werden.
Fig. 5 ein Schaltbild von vier Feldeffekttransistörsteuerungs·
schaltungen, die an einem gemeinsamen Ausgang in Multifc
plexsehaltung betrieben werden und einen gemeinsamen
Eingang zu vier Feldeffekttransistorsamplingschaltungen
für vier Empfängerschaltungen liefern, in welchen die Steuerungs- und Samplingschaltungen synchron
von größeren und kleineren Phasentaktsignalen gesteuert werden.
In Pig. 1 ist schematisch eine Ausführungsform eines Vierphasensteuerungs-
oder Treibersystems gezeigt, welches ^ Steuerungsschaltungen oder Treiber 1 und 2 umfaßt, die an
einem gemeinsamen Punkt 3 in Multiplexschaltung betrieben
werden. Die Steuerungs schaltungen 1 und 2 schließen TJmkehreingangsstufen
4 bzw. 5 ein, wenn ein nichturagekehrter Ausgang erforderlich ist. Die Steuerungsschaltungen sind an einem
Halbleiterplättchen vorgesehen, das mittels der gestrichelten Linie 6 dargestellt ist. Die Empfänger (nicht gezeigt),
die jeder der Steuerungsschaltungen 1 und 2 entsprechen, befinden sich an einem separaten Plättchen, das
durch die gestrichelte Linie 7 dargestellt ist.
209-824/0893
21A1915
Samplingschaltungen 8 und 9 verbinden den Multiplex "betriebenen
Ausgang von einer Steuerungsschaltung zu dem geeigneten Empfänger.
Die Steuerungsschaltungen enthalten einen Kanal zum Durchschalten eines Eingangssignales, das eine logische 1 oder
einen "wahren Zustand" darstellt, zu dem gemeinsamen Ausgang
3 und einen separaten Kanal zum Durchschalten einer logischen 0 oder eines "falschen Zustandes" von dem Eingang
zu dem Ausgang 3. Der Logik-O-Kanal für die Steuerungsschaltung 1 ist mit der Bezugsziffer 10, und der Logik-1-Kanal
mit der Bezugsziffer 11 bezeichnet. Der Logik-O-Kanal
für die Steuerungsschaltung 2 trägt die Bezugsziffer
12, und der Logik-1-Kanal für die Steuerungsschaltung 2 trägt die Bezugsziffer 13. Die simultane Ausgangsstufe beider
Steuerungsschaltungen trägt die Bezugsziffer 14.
Die Umkehreingangsstufe 4 umfaßt einen Feldeffekttransistor 15 und einen Feldeffekttransistor 16, die in Reihe zwischen
Speisespannung V an der Klemme 17 und Erde an der Klemme geschaltet sind. Der Feldeffekttransistor 15 wird von dem
größeren Phasentaktsignal 0.. 2 gesteuert. Der Feldeffekttransistor
16 wird von einem Eingangssignal an der Klemme 19 gesteuert, die mit der Gate-Elektrode des Feldeffekt-
209824/0893
2U1915
transistors 16 verbunden ist. Der gemeinsame Punkt 20 zwischen den Feldeffekttransistoren 15 und 16 der Inverter
stufe (Umkehrstufe) 4 ist als ein Eingang der
Steuerungsschaltung 1 am gemeinsamen Punkt 21 zwischen den beiden Kanälen 10 und 11 geschaltet. Der Tp~EinSanS
ist direkt mit dem Punkt 21 verbunden, wenn ein nichtumgekehrter Ausgang erforderlich ist.
Der Kanal 10 umfaßt Feldeffekttransistoren 22 und 23 in Reihenschaltung zwischen den Klemmen 24 für die Speisespannung
V und der Klemme 25 für Erde. Der Feldeffekttransistor 22 wird von dem größeren Phasentakt signal 0·ζ+λ
gesteuert. Der Feldeffekttransistor 23 wird von dem Eingangssignal gesteuert, das am gemeinsamen Punkt 21 erscheint.
Der Feldeffekttransistor 26 ist an den Mittelpunkt 27 zwi- ^ sehen den Feldeffekttransistoren 22 und 23 und der Gate-Elektrode
28 des Feldeffekttransistors 29 geschaltet, der einen Teil der Ausgangsstufe 14 umfaßt. Der Feldeffekttransistor
26 wird von dem größeren Phasentakt signal $-z+/\ gesteuert.
Der Feldeffekttransistor 26 isoliert die Gate-Elektrode 28 und den Punkt 30 von dem Steuerungseingang
während gewisser Phasen des Schaltungsbetriebes, wie nachfolgend näher beschrieben ist.
209824/0893
Der Kanal 11 umfaßt einen Feldeffekttransistor 31, der zwischen dem gemeinsamen Punkt 21 und der Gate-Elektrode
32 des Feldeffekttransistors 33 gescnaltet ist. Der Feldeffekttransistor
31 wird von dem größeren Phasentaktsignal 0*+2 gesteuert. Ein Kondensator 34 ist zwischen der Source-Elektrode
35 des Feldeffekttransistors 33 und dessen Gate-Elektrode 32 geschaltet, um die Spannung von der Source-Elektrode
zu der Gate-Elektrode während der Betriebsphasen zurückzuführen. Diese Rückführ- oder Rückkopplungsspannung
verstärkt die Spannung an der Gate-Elektrode, um wesentlich die Leitfähigkeit des Feldeffekttransistors 33 zu erhöhen.»
Die erhöhte Leitfähigkeit des Transistors reduziert wesentlich den Schwellenverlust am Transistor, um eine relativ
hohe Spannung an der Source-Elektrode 35 zu schaffen. Die Drain-Elektrode 36 ist mit der Klemme 37 für das größere
Phasentaktsignal 0-ζ,λ verbunden. Die Source-Elektrode 35
ist mit der Gate-Elektrode 65 des Feldeffekttransistors 37 verbunden, der einen Teil der Ausgangsstufe 14 umfaßt. Der
Feldeffekttransistor 37 ist zwischen den gemeinsamen Ausgang 3 und die Klemme 38 für die Speisespannung V geschaltet.
Der Feldeffekttransistor 39 ist parallel zu dem Feldeffekttransistor
37 zwischen den Ausgang und die Speisespannung geschaltet. Die Gate-Elektrode 40 des Feldeffekttransistors
39 ist mit dem Kanal 13 der Steuerungsschaltung 2 verbunden.
209824/0893
Der multiplexbetriebene Ausgang 3 ist als ein Eingang zu
den Empfängerschaltungen auf einem separaten Plättchen geschaltet. Der Eingang zu den Empfängerschaltungen trägt
die Bezugsziffer 41 zwischen den Samplingfeldeffekttransistoren 8 und 9. Der Feldeffekttransistor 8 entspricht
der Steuerungsschaltung 1. Mit anderen Worten, der FeIdeffekttransistor
8 prüft stichprobenartig den multiplexen Ausgang der Steuerungsschaltung 1, um einen Eingang zu
einer Empfängerschaltung (nicht gezeigt) zu liefern. Der Feldeffekttransistor 8 wird von dem größeren Phasentaktsignal
j2L, , gesteuert. Ähnlich prüft der Feldeffekttransistor
9» der von dem größeren Phasentaktsignal $<i,n ^e~
steuert wird, den multiplexen Ausgang 3, um einen Eingang zu einer Empfängerschaltung (nicht gezeigt) von der Steuerrungsschaltung
3 zu liefern.
Die Inverterstufe 5 umfaßt Feldeffekttransistoren 42 und 43» die in Reihe zwischen die Klemme 44 für die Speisespannung
V und die Klemme 64 für Erde geschaltet sind. Der Transistor 42 wird von dem größeren Phasentaktsignal 0^+λ
und der Transistor 43 von dem Eingangssignal an der Klemme 46 gesteuert.
Der Eingang 48 zu der Steuerungsschaltung 2 ist mit dem Mittelpunkt 47 zwischen den Feldeffekttransistoren 42 und
20982A/0893
H1915
verbunden, die die Eingangs-Inverterstufe umfassen. Der
Kanal 12 der Steuerungsschaltung 2 wird von den Feldeffekttransistoren
49 und 50 gebildet, die in Reihe zwischen die Klemme 51 für die Speisespannung 5 und die
Klemme 52 für Erde geschaltet sind. Der Feldeffekttransistor 49 wird von dem größeren Phasentaktsignal ^1+o und
der Feldeffekttransistor 50 von dem Eingang gesteuert, der
an der Klemme 48 erscheint. Der Feldeffekttransistor 53 ist in Reihe zwischen den Mittelpunkt 54 der Feldeffekttransistoren
49 und 50 und den Punkt 30 geschaltet, der einen Eingang an den Feldeffekttransistor 29 der Ausgangsstufe
14 liefert. Der Feldeffekttransistor 53 wird von dem grösseren
Phasentaktsignal J^1+2 gesteuert.
Der Kanal 13 der Steuerungsschaltung 2 umfaßt einen Feldeffekttransistor
55, der in^eihe zwischen den Eingangspunkt 48 und die Gate-Elektrode 56 des Feldeffekttransistors
57 geschaltet ist. Der Feldeffekttransistor 55 wird von dem größeren Phasentaktsignal 0·ζ+/, gesteuert. Die Drain-Elektrode
58 des Feldeffekttransistors 57 ist mit der Klemme 59 für das größere Phasentaktsignal ^1+2 verbunden. Die
Source-Elektrode 60 ist mit der Gate-Elektrode 40 des Feldeffekttransistors
39 verbunden, der einen Teil der Ausgangsstufe 14 umfaßt.
209824/0893
Ein Kondensator 61 ist zwischen die Drain-Elektrode 60 und
die Gate-Elektrode 95 geschaltet, um Sapnnung von der Source-Elektrode
zu der Gate-Elektrode zurückzuführen und somit die Leitfähigkeit des Feldeffekttransistors 57 zu erhöhen, wie
dies in Verbindung mit dem Feldeffekttransistor 33 beschrieben
ist. Der Rückführkondensator, der in der gezeigten Weise
fc geschaltet ist, verwirklicht einen Bootstrap-Steuerungsfeldeffekttransistor.
Wie in Fig. 1 gezeigt ist, wird die Ausgangsstufe 14 von den
Steuerungsschaltungen 1 und 2 zeitlich in Abschnitte eingeteilt (time shared). Der gemeinsame Punkt 3 ist ebenfalls
zeitlich in Abschnitte eingeteilt. Als Ergebnis der zeitlichen Einteilung der Ausgänge und der Ausgangsstufe ist
die an einem Halbleiterplättchen erforderliche Steuerungsschaltungsflache
vermindert. Die Einginge sind als Eingang T2 und Eingang T4 für die Eingänge 19 bzw. 46 bezeichent.
12 und T4 zeigen an, daß die Eingänge zu verschiedenen Phasenzeiten
des Mehrpaasentaktzyklus verwendbar sind, der die Phasen 1 bis 4 umfaßt.
Zwecks Beschreibung der Arbeitsweise sei angenommen, daß die Eingänge direkt mit den Punkten 21 und 48 für die Steuer rungsschaltungen
1 und 2 verbunden sind. Als erstes Beispiel
209824/0893
- 15 - 2U1915
für die Arbeitsweise sei weiter angenommen, daß der Eingang eine logische 1, d.h. "wahr" ist. Demzufolge ist während j2L
der Punkt 21 und deshalb die Gate-Elektrode 32 unabhängig auf ein Spannungsniveau vorgeladen, das eine logische 1
darstellt. Bei dem gezeigten Ausführungsbeispiel ist ein negatives Spannungsniveau angenommen, um einen "wahren"
oder logischen 1-Zustand darzustellen. Während ^L wird der
Eingang ausgewertet, und da angenommen wurde, daß der Eingang eine logische 1 ist, bleiben der Punkt 21 und die Gate-Elektrode
32 auf dem negativen Spannungsniveau. Der Feldeffekttransistor 31 wird während $.. und jtfg von ^em Taktsignal
0*+2 eingeschaltet gehalten.
Während ^L+* ist der Feldeffekttransistor 33 eingeschaltet,
während der Rückführkondensator 34 die Gate-Elektrode 32 übersteuert, so daß die Source-Elektrode 35 auf das Spannungsniveau des Taktsignales ^+4 getrieben wird. Als Ergebnis
wird der Feldeffekttransistor 37 relativ hart eingeschaltet, um den gemeinsamen Punkt 3 auf ungefähr Speisespannungsniveau
V zu treiben, das den Eingang logisch 1 darstellt. Deshalb ist erkennbar, daß die logische 1 an dem Eingang zum muliplexbetriebenen
Ausgang ohne umkehrung durohgesohaltet wird. Gleichzeitig wird der Feldeffekttransistor 8 von dem ^+/
Taktsignal eingeschaltet, um den Eingangsknotenpunkt 62 auf ungefähr die Speisespannung V zu laden. Der Feldeffekttran-
209824/0893
2U1915
sistor 9 1st während der 0^-Zeit zu 0^+2 ausgeschaltet,
um den anderen Empfänger (nicht gezeigt) zu isolieren.
, Zusätzlich sind während der #,+.-Zeit der Punkt 27 und
der Punkt 30 mit der Klemme 35 über die Feldeffekttransistoren
26 und 23 verbunden. Da die Klemme 35 an Erde liegt, wird die G-ate-Elektrode 28, die in Reihe mit den Punkten 30
und 27 geschaltet ist, nach Erde entladen. Mit anderen Worten, da der Eingang am Punkt 21 "wahr" ist, wird der !Feldeffekttransistor
23 eingeschaltet. Während 0-x^a ist der
Feldeffekttransistor 26 ebenfalls eingeschaltet, um den elektrischen
Reihenweg an Erde zum Entladen der Ladung an der Gate-Elektrode 28 zu vervollständigen.
Der Eingangspunkt 48 und die Gate-Elektrode 56 des Feldeffekttransistors
57, der den Kanal 13 und die Steuerungsschaltung 2 umfaßt, sind unabhängig auf ein negatives Spannungsniveau
während 0^ gesetzt. Während 0. des ^L .-Taktes
wird der Eingang zur Steuerungsschaltung 2 ausgewertet, so
daß die Ladung am Punkt 48 und demzufolge die Gate-Elektrode 56 bedingt entladen werden.
Unter der Annehme, daß der T.-Eingang eine logische 0 bei
0. ist, wenn der Eingang ausgewertet wird, wird die Gate-Elektrode 56 nach Erde entladen. Als Ergebnis ist der FeId-
20982A/0893
effekttransistor 57 während der jZ^-Zeit nicht eingeschaltet,
so daß der Feldeffekttransistor 39 während der jZLg-Zeit
ausgeschaltet gehalten ist. Jede negative Ladung an der Gate-Elektrode 40 des Feldeffekttransistors 39 wird während
JZL entladen, wenn die Gate-Elektrode 56 unabhängig auf ein
negatives Spannungsniveau gesetzt ist. Zu dieser Zeit ist der Feldeffekttransistor 57 eingeschaltet, um das "falsche"
Spannungsniveau von $«+p m^ der Gate-Elektrode 40 des Feldeffekttransistors
39 zu verbinden. Eine ähnliche Verbindung trat beim Feldeffekttransistor 33 während 0* ein. Die Drain-Elektrode
36 ist mit Erde des 0, .-Taktes verbunden, was
während ^L+2 "falsch" ist.
Da der T.-Eingang als "falsch" angenommen ist, ist der Punkt
54 auf Speisespannungsniveau Y weniger einem Schwellenwert während j#«+2 geladen. Der Feldeffekttransistor 50 wird während
0A,n von deü3 "falschen Zustand" des Einganges ausgeschaltet
gehalten. Deshalb wird das Speisespannungsniveau, das einen logischen 1-Zustand darstellt, während j2L+2 an
die Klemme 30 geliefert, um den Feldeffekttransistor 29 einzuschalten. Als Ergebnis liegt der gemeinsame Punkt 3
an Erde oder "falschem" Spannungsniveau. Das "falsche" Spannungsniveau an der Klemme 3 wird durch den Feldeffekttransistor
9 zur Eingangsklemme 63 für den Empfänger, der der Steuerungsschaltung 2 entspricht, während #1+2 durchgeschaltet.
2Q9824/0893
Während 0-z+a bleibt der Feldeffekttransistor 57 ausgeschaltet,
um den Feldeffekttransistor 37 ausgeschaltet zu halten. Obwohl das Betriebsbeispiel lediglich Fälle ausgewählt hat,
bei denen T2- und T^-Eingänge logische 1 bzw. logische 0
waren, sollte es verständlich sein, daß drei andere mögliche
Eingangszustände existieren. Da jede Steuerungsschaltung von verschiedenen größeren Phasentaktsignalen gesteuert wird, ist
der Betrieb synchronisiert. Demzufolge wird ohne Rücksicht auf die Eingangszustände die korrekte Information durch jede
Steuerungsschaltung während geeigneter Durchschaltphasen der
größeren Phasentaktsignale durchgeschaltet. Auf ähnliche Weise wird die Information, wenn sie an dem Ausgang 3 erscheint,
durch einen geeigneten Samplingtransistor zum entsprechenden Empfänger durchgeschaltet.
Es sei hervorgehoben, daß logische O-Eingänge oder "falsche
Eingänge" zum Ausgang 3 über den Feldeffekttransistor 29 der Ausgangsstufe 14 durchgeschaltet werden. Die logischen "wahren
Eingangszustände" werden zum Eingang 3 über die Feldeffekttransistoren 37 oder 39 für die Steuerungsschaltung 1
bzw. 2 durchgeschaltet.
Die in Fig. 2 gezeigte Ausführungsform ist im wesentlichen die gleiche wie die in Fig. 1 gezeigte. Der Unterschied zwischen
den beiden Schaltungen ist die Art des verwendeten Taktsignales, um einen Eingang zu dem in Multiplexschaltung be-
209824/0893
2H1915
triebehen Ausgang 3 durchzuschalten. In Fig. 2 werden sowohl
kleinere Phasentaktsignale als auch größere Phasentakt signale verwendet.
Da die Schaltungen im wesentlichen die gleichen Teile umfassen,
sind die in Fig. 1 benutzten Bezugsziffern verwendet, urn entsprechende Teile der Ausführungsform nach
Fig. 2 zu kennzeichnen. Da der Betrieb der "beiden Schaltungen im wesentlichen gleich ist, wird hier lediglich eine
kurze Beschreibung der Arbeitsweise gegeben. Die Inverterstufen 4 und 5 sind zur Vereinfachung fortgelassen.
Es sei hervorgehoben, daß zwei Eingänge vom Typ T2, die
in Fig. 1 gezeigt sind, von beiden Steuerungsschaltungen 1 und 2 der Ausführungsform nach Fig. 2 stichprobenartig
geprüft werden. Die Tp-Eingänge sind verfügbar, um während der Phase 2 zu steuern. Die Eingänge sind in Fig. 2 als
"^2 (A) un<^ ^2 (B) Sezeig~k· Demzufolge, anstatt einen Tp-Eingang
während 0-ζ,λ zu prüfen, wie dies in Verbindung mit
der Steuerungsschaltung 1 beschrieben ist, wenn der Feldeffekttransistor 35 eingeschaltet ist, werden zwei Tg-Eingänge,
die den Phasen 3 und 4 entsprechen, in verschiedenen Phasen von den verschiedenen Steuerungsschaltungen 1
und 2 stichprobenartig geprüft. T^-Eingänge, die als T
und T, f-r,\ bezeichnet sind, werden auf ähnliche Weise bei
4 {&)
* und 02 geprüft.
209824/0893
2U1915
Das Heinere Phasensignal 0, ersetzt das größere Phasensignal
$2+4 in· der Steuerungsschaltung 1. Da die Steuerungsschaltung
2 verwendet wird, um einen Tg-Eingang während 0. zu prüfen,
werden in ähnlicher Weise die £L+2-Signale der Steuerungsschaltung 2 durch ^-Signale ersetzt. Das 0- .-Signal an
der Gate-Elektrode des Feldeffekttransistors 55 wird durch ein 0. 2~Signal ersetzt.
Im Betrieb, werden die Klemmen 21 und 48 und auch die Gate-Elektroden
32 und 56 unabhängig auf eine negative Spannung während 0* gesetzt. Während 0^ wird ein Eingang zu einer
vorhergehenden Stufe (nicht gezeigt) für jede der Steuerungsschaltungen ausgewertet, so daß sich das Spannungsniveau an
den Klemmen 21 und 48 als Funktion der Eingänge zu den vorhergehenden Stufen bedingt ändert. Zum Zweck der Beschreibung
einer Ausführungsform sei angenommen, daß der Eingang zur vorhergehenden Stufe "falsch" war, so daß die Klemmen 21
und 48 am Ende einer 02-2\ia.se geladen bleiben. Die Gate-Elektroden
32 und 56 sind während 0, isoliert, der Feldeffekttransistor
37 ist von dem ^-Taktsignal durch den Feldeffekttransistor 33 eingeschaltet, um eine negative
Spannung zum Ausgang 3 zu liefern. Der Feldeffekttransistor 8 ist ebenfalls eingeschaltet, um eine negative Spannung an
den Ausgang zur Klemme 32 für die Steuerungsschaltung einzulegen,
die dem Empfänger 1 entspricht.
209824/0893
2U1915
Auf ähnliche Weise wird der Feldeffekttransistor 39 von
dem 0.-Taktsignal während 0. eingeschaltet, um wiederum den
Ausgang mit einem negativen Spannungsniveau zu verbinden. Das negative Spannungsniveau wird durch den Feldeffekttransistor
9 zu der Klemme 63 für den entsprechenden Empfänger durchgeschaltet.
Wenn der Eingang am Ende von 0~ "falsch" wäre, wurden die
Feldeffekttransistoren 33 und 57 ausgeschaltet bleiben, und die Feldeffekttransistoren 37 und 39 würden während
fiL bzw. 0. nichtleitend sein. Während 0~ wurden die FeIdeffekttransistoren
22 und 26 eingeschaltet bleiben, um den Feldeffekttransistor 29 einzuschalten. Als Ergebnis
würde während 0, ein "falsches Spannungsniveau" am Ausgang
3 erscheinen. Das "falsche Spannungsniveau", d.h. Erde, wird durch den Feldeffekttransistor 8 zur Eingangsklemme
32 während JZL übertragen. Während 0. würden die Feldeffekttransistoren
22 und 26 ausgeschaltet bleiben.
Auch werden während 0. die Feldeffekttransistoren 49 und 53 von den Taktsignalen 0. eingeschaltet, um ein negatives
Spannungsniveau mit der Gate-Elektrode 28 des Feldeffekttransistors 29 zu verbinden. Der Feldeffekttransistor 29
ist eingeschaltet, um den Ausgang 3 mit Erde zu verbinden. Erde, d.h. das "falsche Spannungsniveau", wird durch den
209824/0893
Feldeffekttransistor 9 zur Empfängereingangsklemme 63 durchgesehalte
t.
In Pig. 3 ist ein von Pig. 1 unterschiedliches Ausführungsbeispiel gezeigt, wobei die Schaltung zusätzliche Steuerungsschltungen
(Treiber) 64 und 65 und zusätzliche Samplingfeldeffekttransistoren 66 und 67 aufweist, um die Ausgänge von
den Steuerungsschaltungen 64 und 65 an die Eingangsklemmen 68 und 69 der entsprechenden Empfänger (nicht gezeigt) zu
liefern. Tatsächlich ist Fig. 3 eine Schaltung nach Fig. 2
zum stichprobenartigen Prüfen der Eingänge T2 (A) und T2 (B)
mit zusätzlichen Empfängern 66 und 67 zum Prüfen von T, (A)
und T. (B). Die Steuerungsschaltung nach Fig. 1 ist in Fig.
3 so abgeändert, daß die Steuerungsschaltungen 64 und 65 die T.-Eingänge während 0* und 0~ prüfen. Die 0* 2~Signale
der Steuerungsschaltung 2 werden durch ein 0*-Einphasensignal
ersetzt, um T. (A) zu prüfen, und werden von dem ^-Einphasensignal
zum Prüfen von T. (B) ersetzt. Kurz gesagt wird der T2 (A)-Eingang während 0, stichprobenarig überprüft und zu
einem Empfänger durch den Feldeffekttransistor 8 durchgeschaltet. Der T2 (B)-Eingang wird während 0. überprüft und durch
den Feldeffekttransistor 9 zu einem Empfänger während 0, durchgeschaltet. Der T. (A)-Eingang wird während 0* geprüft
und durch den Prüffeldeffekttransistor 66 während 0^ zu einem
Empfänger durchgeschaltet. Der T. (B)-Eingang wird während 0^
überprüft und zu dem Feldeffekttransistor 67 zu einem Empfänger während JZL durchgeschaltet.
209824/0893
Die Arbeitsweise eines jeden Kanals einer jeden Steuerungssch
ltung mit der Arbeitsweise identisch, die in Verbindung mit Pig. 1 beschrieben ist, und wird aus diesem Grunde nicht
wiederholt. Auf ähnliche Weise sei es verstanden, daß verschiedene Kombinationen von Eingängen vorgesehen sein können,
und daß, wenn ein Eingang geprüft wird, die anderen Eingänge von dem multiplexbetriebenen Ausgang 3 isoliert sind.
20982A/0893
Claims (1)
- North American Rockwell Corp.- N 643 -eingegangen nm π u.iaNeue Patentansprüche1.)Mehrkanaliger Transistor-Treiberschaltkreis für die Übertragung von Steuersignalen an verschiedene Empfänger, mit einer Vielzahl von Feldeffekttransistor-Treibern und einer der Vielzahl von Feldeffekttransistor-Treibern entsprechenden Vielzahl von Feldeffekttransistor-Abtastkreisen, wobei die den Feldeffekttransistor-Treibern entsprechenden Feldeffekttransistor-Abtastkreise durch Taktsignale entsprechender Phase getaktet werden, wodurch die an den Treibern anliegenden Eingangssignale an deren Ausgänge durchgeschaltet und synchron hierzu durch die entsprechenden Abtastkreise abgetastet werden, gekennzeichnet durch Transistor-Treiber mit je zwei Kanälen (l,2;64,o5) für die Verarbeitung von Eingangssignalen, die einen ersten und einen zweiten logischen Zustand darstellen, einen jeweils ersten (1,64) dieser Kanäle zur Verarbeitung des einen ersten logischen Eingangszustand darstellenden Signals, die an einen gemeinsamen Punkt geführt sind, einen ersten Feldeffekttransistor (2j5), dessen Gatt-Elektrode an diesem gemeinsamen Punkt lie^t und der zwischen einem den ersten logischen Zustand darstellenden209824/0893eingegangenSpannungsx^ert (Masse) und einem gemeinsamen Ausgangs für die Vielzahl der Feldeffekttransistor-Treiber liegt., eine Vielzahl von parallelgeschalteten Feldeffekttransistoren (!57)i von denen einzelne mit ihren Gatts (40,65) mit den Einzelkanälen (2,1) der Feldeffekttransistor-Treiber verbunden sind, die einen zweiten logischen Eingangszustand darstellende Signale verarbeiten, wobei die parallelgeschalteten Feldeffekttransistoren zwischen einem den zweiten logischen Zustand darstellenden Spannungswert (V) und dem gemeinsamen Ausgang (3) liegen, und wobei jeder der Feldeffekttransistor-Treiber durch wiederkehrende Taktsignale (0) bestimmter Phasenlage gesteuert wird, um Signale, die die logischen Eingangszustände darstellen, als Funktion des logischen Zustands eines Eingangssignals durcn die ersten Feldeffekttransistoren (23) oder die parallelgeschalteten Feldeffekttransistoren (37) hinaurcnsuscnalten, wodurch der Ausgang (3) inuitiplexartig allen Treibern gemeinsam isu.2.) Schaltkreis nach Ansprucn 1, dadurch gekennzeichnet,- dass der Eingang für jeden Treiber (l) vfährend bestimmter Phasenzeiten (P1 „) eines wiederkearenden Hauptpnasensignals zurDurcüschaltung an den Ausgang (3) verfügbar ist, der Eingang für jeden Treiber nach der Pnase (0-,) an den gemeinsamen Ausgang dureiigeschaltet ist. während der der Eingang verfügbar ist. und der Schaltkreis zwei verschiedene Eingänge (Tt-(A). T^(A)) und zwei Feldeffekttransistor-Treiber (1..Ö4) n\\£veist, die durcn jeueiis eines von .-./ei ..ieaerkenrenuen209824/0893
BAD ORIGINAL2U1915tv* eingegongen amHaupttaktsignaien (0,+o ^+4) getaktet werden.j?.) Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass an den Eingängen des Schaltkreises zwei Eingangssignale (T2(A), T2(b)) liegen, die sich in ein einziges Phasenintervall (0-, ,0), zv/ei aufeinanderfolgende Phasenabschnitte, teilen, und dass jeder der Treiber durch zwei aufeinanderfolgende wiederkehrende Nebentaktsignale (0-,, 0^) getaktet wird.4.) Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass an seinen Eingängen vier verschiedene E"ngangssignale (T2(A,B), T4(A,B)) liegen, die sich in zwei aufeinanderfolgende Phasenintervalle (01+p,0-*,u), die mit wiederkehrenden Nebentaktsignalen in Beziehung stehen, teilen, dass der Schaltkreis vier Treiber (1,2,64,65) aufweist, dass zwei (1,2) der Treiber aufeinanderfolgende Phasenabschnitte des einen Eingangssignals (Γ2 )während aufeinanderfolgender Phasenintervalle (#L, 0Λ unabhängig auf den gemeinsamen Ausgang (4l) durchschalten und die zv/ei anderen Treiber (64,65) das andere Eingangssignal (Τ4) während aufeinanderfolgender Phasenintervalle (0-,, 0n), die den aufeinanderfolgenden Phasenintervallen {0-*, 0u) folgen, unabhängig auf oen gemeinsamen Ausgang durchschalten, dass jeder· der Treiber durch ein bestimmtes Nebentaktsignal (0) getaktet v.ird, das den aufeinanderfolgenden Phasenintervallen entspricht, und dass Feldeffekttransistor-Abtastkreise (0,9,66,67) durch Nebentai-.'tsignale getaktet werden, die uen T? ktsignalen für "Ugeordneter. Treiber entsprechen.,,_ . 209824/089 3 BAD ORSGINAL
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US7170270A | 1970-09-14 | 1970-09-14 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2141915A1 true DE2141915A1 (de) | 1972-06-08 |
DE2141915B2 DE2141915B2 (de) | 1981-07-09 |
DE2141915C3 DE2141915C3 (de) | 1982-03-25 |
Family
ID=22103013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2141915A Expired DE2141915C3 (de) | 1970-09-14 | 1971-08-20 | Transistor-Treiberschaltkreis |
Country Status (5)
Country | Link |
---|---|
US (1) | US3641366A (de) |
JP (1) | JPS5617862B1 (de) |
CA (1) | CA943277A (de) |
DE (1) | DE2141915C3 (de) |
FR (1) | FR2107619A5 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3852531A (en) * | 1970-09-30 | 1974-12-03 | Design Elements Inc | Answer-originate data communication system |
US3795827A (en) * | 1972-08-31 | 1974-03-05 | Nortec Electronics Corp | Controlled squarewave voltage generating electronic circuit |
US3806738A (en) * | 1972-12-29 | 1974-04-23 | Ibm | Field effect transistor push-pull driver |
US4041330A (en) * | 1974-04-01 | 1977-08-09 | Rockwell International Corporation | Selectable eight or twelve digit integrated circuit calculator and conditional gate output signal modification circuit therefor |
DE2556735C3 (de) * | 1975-12-17 | 1979-02-01 | Deutsche Itt Industries Gmbh, 7800 Freiburg | MOS-Leistungsstufe zum Erzeugen zweier nichtüberlappender Taktsignale |
US4061933A (en) * | 1975-12-29 | 1977-12-06 | Mostek Corporation | Clock generator and delay stage |
US4010385A (en) * | 1976-01-09 | 1977-03-01 | Teletype Corporation | Multiplexing circuitry for time sharing a common conductor |
US4204131A (en) * | 1977-10-11 | 1980-05-20 | Mostek Corporation | Depletion controlled switch |
US4317275A (en) * | 1977-10-11 | 1982-03-02 | Mostek Corporation | Method for making a depletion controlled switch |
US6002274A (en) * | 1995-09-29 | 1999-12-14 | Dallas Semiconductor | Oversampled state machine for jitter tolerant pulse detection |
US5939908A (en) * | 1996-06-27 | 1999-08-17 | Kelsey-Hayes Company | Dual FET driver circuit |
KR20000064908A (ko) * | 1997-02-07 | 2000-11-06 | 요트.게.아. 롤페즈 | 트랜지스터화한 2 포트 가변 콘덕턴스 네트워크 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE892602C (de) * | 1948-10-02 | 1953-10-08 | Fritz Dr Schroeter | Verfahren zur gleichzeitigen UEbertragung mehrerer drucktelegraphischer Nachrichten |
DE1961491A1 (de) * | 1966-03-28 | 1971-12-02 | Eshbaugh Robert W | Tennisschlaegerrahmen und Verfahren und Vorrichtung zur Herstellung desselben |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3439185A (en) * | 1966-01-11 | 1969-04-15 | Rca Corp | Logic circuits employing field-effect transistors |
US3506845A (en) * | 1966-05-05 | 1970-04-14 | Rca Corp | Networks of elements for implementing threshold functions |
US3517210A (en) * | 1968-03-15 | 1970-06-23 | Gen Instrument Corp | Fet dynamic data inverter |
US3560765A (en) * | 1968-12-04 | 1971-02-02 | Nat Semiconductor Corp | High speed mos read-only memory |
US3564299A (en) * | 1969-01-16 | 1971-02-16 | Gen Instrument Corp | Clock generator |
US3575613A (en) * | 1969-03-07 | 1971-04-20 | North American Rockwell | Low power output buffer circuit for multiphase systems |
-
1970
- 1970-09-14 US US71702A patent/US3641366A/en not_active Expired - Lifetime
-
1971
- 1971-06-28 CA CA116,769A patent/CA943277A/en not_active Expired
- 1971-08-20 DE DE2141915A patent/DE2141915C3/de not_active Expired
- 1971-08-26 JP JP6554571A patent/JPS5617862B1/ja active Pending
- 1971-09-13 FR FR7132977A patent/FR2107619A5/fr not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE892602C (de) * | 1948-10-02 | 1953-10-08 | Fritz Dr Schroeter | Verfahren zur gleichzeitigen UEbertragung mehrerer drucktelegraphischer Nachrichten |
DE1961491A1 (de) * | 1966-03-28 | 1971-12-02 | Eshbaugh Robert W | Tennisschlaegerrahmen und Verfahren und Vorrichtung zur Herstellung desselben |
Also Published As
Publication number | Publication date |
---|---|
DE2141915C3 (de) | 1982-03-25 |
JPS5617862B1 (de) | 1981-04-24 |
CA943277A (en) | 1974-03-05 |
US3641366A (en) | 1972-02-08 |
FR2107619A5 (de) | 1972-05-05 |
DE2141915B2 (de) | 1981-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2222521C3 (de) | N-stufiger Ringzähler | |
DE19854730A1 (de) | LCD-Quellentreiber | |
DE2259257A1 (de) | Verstaerkerschaltung | |
DE2625007A1 (de) | Adressenpufferschaltung in einem halbleiterspeicher | |
DE2639555C2 (de) | Elektrische integrierte Schaltung | |
DE2225428A1 (de) | Schieberegister unter verwendung komplementaerer feldeffekttransistoren | |
DE2141915A1 (de) | Mehrkanaliger Transistor-Treiberschaltkreis | |
DE2225315B2 (de) | Mehrphasen-taktgeber | |
DE1953975C3 (de) | Hochgeschwindigkeits-Mehrphasengatter | |
DE4305677A1 (en) | Test circuit, esp. for LSI circuits - has clock, test data and test control inputs, and is connected between two circuit stages | |
DE2808558C3 (de) | Schaltung zur Unterdrückung von Störungen (Rauschen) auf Mehrphasen-Taktsignalleitungen | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE2001538B2 (de) | Dynamisches Schieberegister | |
DE2447160A1 (de) | Dynamisches schieberegister | |
DE3332443A1 (de) | Signal-umsetzungsschaltung | |
DE2727241C3 (de) | Durch Taktsignalquelle angesteuertes Logikgatter | |
DE2640653A1 (de) | Binaere frequenzteilerschaltung | |
DE1212142B (de) | Schaltungsanordnung zur Erzeugung mehrerer phasenverschobener Impulszuege | |
DE2450882A1 (de) | Komplementaere mos-logische schaltung | |
DE68903292T2 (de) | Logikschaltungen des multiplexertyps. | |
DE3105147A1 (de) | Integrierte digitale halbleiterschaltung | |
DE1953478B2 (de) | Dynamischer Verzögerungskreis | |
DE2255210A1 (de) | Datenspeicherschaltung | |
EP0297276B1 (de) | Generatorschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) |