DE2133661C2

DE2133661C2 - Pufferspeicher-Einrichtung mit einem Speicher

Info

Publication number: DE2133661C2
Application number: DE2133661A
Authority: DE
Inventors: Roy Alfred Monrovia Calif. Wilson
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1970-07-06
Filing date: 1971-07-06
Publication date: 1983-09-08
Also published as: US3680055A; GB1356287A; NL175470C; JPS548266B1; DE2133661A1; NL7109296A; BE769573A; CA946981A; FR2100309A5

Description

Die Erfindung betrifft eine Pufferspeicher-Einrichtung mi: einem Speicher, dessen Schreibleitungen mit den Ausgangsleitungen eines binären Informationsgebers und dessen Leseleitungen mit einem Informationsempfänger gekoppelt sind, mit einem Schreibadressen- -to zähler und einem Leseadressenzähler für den Speicher sowie mit einer den jeweiligen Zählerstand des Schreibadressenzählers und des LeseadressenzähletS vergleichenden und das Einschreiben in den vollen bzw. das Auslesen aus dem leeren Speicher verhindernden ·*> Steuereinrichtung.

Die Erfindung betrifft einen Pufferspeicher mit Lese- und Schreibadressenvergleich zur Besetztanzeige bei der Datenübertragung zwischen Sende- und Empfangsvorrichtungen. '°

Bei der Übertragung von Daten von einer Vorrichtung zu einer anderen können Probleme dadurch entstehen, daß die beiden Vorrichtungen nicht immer zur selben Zeit miteinander Verbindung aufnehmen können. Bei einer Datenverarbeitungsanlage zum " Beispiel können verschiedene Eingangsvorrichtungen vorgesehen sein, etwa Scheiben, Bänder, Kartensortierer und dergleichen, welche eine Reihe von Datensignalen an eine gemeinsame Empfangseinrichtung des Systems senden. Die Empfangseinrichtung kann zum ^h0 Beispie! der Hauptreehnef sein, eine spezielle Eingangs-Ausgangssteuereinheit, etwa eine Multiplexeinrichtung, oder ein kleiner Rechner zum Ausführen von Dateniibertragungsaufgaben. In jedem Fall muß bei der Empfangseinrichtung eine Zeitteilung der Empfangsbe- ^h> rei tschaft in bezug auf mehrere angeschlossene Sendeeinrichlungen vorgesehen sein. Wegrn dieser Zeitteilung kann es vorkommen, daß die Empfangseinrichtung nicht mit einer besonderen Sendeeinrichtung, die gerade Daten ausgeben will, in Verbindung treten kann. Es ist daher üblich, einen Pufferspeicher zwischen der Sendeeinrichtung und der Empfangseinrichtung anzuordnen. Dieser Pufferspeicher dient zum Speichern der aus der Sendeeinrichtung ausgegebenen Daten, bis die Empfangseinrichtung hierfür empfangsbereit ist In manchen Fällen kann man im vorhinein voraussagen, daß die Sendeeinrichtung gelegentlich mehrere Daten ausgeben wird, bevor die Empfangseinrichtung diese aufnehmen kann. In derartigen Fällen verwendet man mehrere zusätzliche Pufferregister, um eine zusätzliche Speicherkapazität bereitzustellen. Bei einem typischen Mehrfach-Pufferregisie'- bedient die Empfangseinrichtung eine Zwischenstelle nur. wenn sämtliche Register des Puffers gefüllt werden. Die Empfangseinrichtung nimmt daher den Überschuß an Daten auf. nachdem sämtliche Pufferregister gefüllt worden sind. Da die Empfangseinrichtung Daten nur aufnimmt, wenn sämtliche Pufferregister voll sind, kann eine unzulässige Verzögerung in der Übermittlung der Daten eintreten. Wenn zum Beispiel die Sendeeinrichtung die Daten lediglich einmal zu dem Mehrfachpufferregister übertragen hat, wenn die Empfangseinrichtung bereit ist zum Bedienen der Zwischenstation, findet die Empfangseinrichtung den Puffer nicht gefüllt vor und geht zur Prüfung einer anderen Zwischenstation über. Daher müssen die Daten in einem der Pufferregister dort bleiben, bis die Empfangseinrichtung wieder dienstbereit für die Zwischenstation ist. Der Umstand, daß die Empfangseinrichtung diese Zwischenstation nicht bedient hat und den Puffer teilweise besetzt gelassen hat. erhöht die Wahrscheinlichkeit eines Datenüberschusses bei dem Puffer.

Pufferregister werden ferner bei der Übermittlung von Daten von Nichtrealzeitvorrichtungen verwendet. Eine Datenverarbeitungsanlage erzeugt zum Beispiel Daten zum Veranlassen eines Druckers zum Drucken von Rechnungsergebnissen. Die Datenverarbeitungsanlage kann dabei typischerweise von e.nem Halteindikatorsignal gesteuert werden, so daß sie Da?en an eine Zwischenstation leitet, wenn diese bereit ist. oder aber die Daten vorübergehend behält, wenn die Zwischenstation nicht aufnahmebereit ist. Die Anordnung eines Pufferregisters zwischen der Datenverarbeitungsanlage und dem Drucker ermöglicht, daß die Datenverarbeitungsanlage ihre Ausgabedaten weniger häufig zurückhalten muß. weil der Drucker noch nicht aufnahmebereit ist. Auch -n diesen Fällen wurden bisher Pufferregister verwendet, die von der Datenverarbeitungsanlage erst voll aufgefüllt wurden, bevor der Drucker die zuerst übermittelten Daten erhielt.

Aus der Literaturstelle »IBM Technical Disclosure Bulletin«, Vol. 2. Nr. 5, Februar I960. Seiten 86-89, ist eine Pufferspeicher-Einrichtung der eingangs genannten Art bekannt, die einen Speicher mit einer Anzahl adressierbarer Speicherstellen enthält, dessen Schreibleitungen mit den Ausgangsleitungen eines binären Informationsgebers und dessen Leseleitungen mit einem Informationsempfänger zum Eingeben und Auslesen von digitalen Daten gekoppelt sind. Die Schreibadresse sowie die Leseadresse ist durch einen Schreibadressenzähler bzw. einen Leseadressenzähler bestimmt. Darüber hinaus weist die bekannte Pufferspeicher-Einrichtung Überwachungseinrichtungen auf, die den Bereiischaftszustand des Speichers melden. Zur Adressierung der jeweiligen Speicherstellen sind für den Schreib- und Lesevorgang getrennte Zähleinrichtungen

vorgesehen, die mit einer Vergleichseinrichtung verbunden sind, um festzustellen, ob der Speicher leer oder voll ist.

Eine gleichartige Pufferspeicher-Einrichtung ist aus der Literaturstelle »IBM Technical Disclusore Bulletin«, VoL 9, Nr. 4, September 1966, Seiten 374, 375, bekannt, bei der ebenfalls ein Speicher vorgesehen ist, dessen Schreibleitungen mit den Ausgangsleitungen eines binären Informationsgebers und dessen Leseleitungen mit einem Info'-mationsempfänger gekoppelt sind. Bei der bekannten Einrichtung ist sowohl die Schreibadresse als auch die Leseadresse durch einen Schreibadressenzäiiler bzw. einen Leseadressenzähler bestimmt. Darüber hinaus ist eine Steuereinrichtung vorgesehen, die ein weiteres Einschreiben in einen vollen Speicher sowie ein weiteres Auslesen aus einem leeren Speicher verhindert. Diese SteuereinrichEung umfaßt eine Vergleichsschaltung, die bei Gleichheit des Zählstandes des Leseadressenzählers und des Schreibadressenzählers die Annahme entweder eines weiteren Schreibbefehls oder eines weiteren Lesebefehls unterbindet. Bei der hier benötigten Faüunterschcidung wird überprüft, ob der die Gleichheit der Zählerstände bewirkende vorhergehende Befehl ein Schreibbefehl oder ein Lesebefehl war. War der vorhergehende Befehl ein Schreibbefehl, so ist der Speicher vo!l und die Annahme eines weiteren Schreibbefehls wird gesperrt, während bei einem vorangegangenen Lesebefehl der Speicher als leer anzusehen ist und die Annahme eines weiteren Lesebefehls gesperrt wird. Diese bekannte Pufferspeicher-Einrichtung führt jedoch nur dann nicht zu einem konstant vollen Speicher, wenn tatsächlich Lesebefehle von außen in einer den Schreibbefehlen im Mittel annähernden gleichen Häufigkeit auftreten. Dies bedeutet für den Informationsempfänger, daß er eine Einrichtung zum periodischen Abtasten, d. h. zur periodischen Abgabe von Lesebefehlen, aufweisen muß. Arbeiten der Informationsgeber und der Informationsempfänger unabhängig voneinander, so wird bei dem Abtasten des Pufferspeichers mitteis der periodisch auftretenden Lesebefehle häufig festgestellt werden müssen, daß nichts abzurufen ist. Durch diesen unnötigen Abtastvorgang geht erhebliche Zeit verloren, da dies nicht zum eigentlichen Aufgabenbereich des Informationsempfängers gehört.

Aus der DE-AS 12 47 050 ist eine Pufferspeicher-Einrichtung zur Weitergabe unregelmäßig anfallender Digitaldaten in gleichmäßigen Zeitabständen bekannt, bei der ein nach Maßgabe der Dateneingar.gszeit wirksam werdender Schreibbefehlsgeber sowie ein nach Maßgabe des Ausgabetaktes wirksam werdender Lesebefehlsgeber vorgesehen ist, der die Ausspeicherung des jeweils ältesten Zelleninhaltes des Speichers in ein Ausgaberegister bewirkt. Darüber hinaus ist ein mit dem Speicher verbundener Schreib-Adreßzähler sowie ein Lese-Adreßzähler vorgesehen, deren Ausgänge mit einer Vergleichsschaltung verbunden sind, in der die vom Schreib-Adreßzähler sowie vom Lese-Adreßzähler abgegebenen Adressen miteinander verglichen werden und die einen Sperrsignalausgang zum Lesebefehlsgeber sowie einen durch Schreibbefehle vorwärts und durch Lesebefehle rückwärts geschalteten Füllzustandszähler mit einem Sperrsignalausgang zum Schreibbefehlsgeber aufweist. Auch bei dieser bekannten Einrichtung kann in den Speicher nur eingeschrieben werden, wenn er nicht voll ist und nur gelesen werden, wenn er nicht leer ist. Dabei dient der von dem Lesebefehlsgeber bzw. gern Schreibbefehlsgeber ge-

steuerte Lese-Adreßzähler bzw. Schreib-Adreßzähler zur Gewinnung einer Regelgröße, um den Informationsgeber in der Geschwindigkeit der gelieferten Informationseinheiten an die zeitliche Steuerung des Informationsempfängers anzupassen.

Aufgabe der vorliegenden Erfindung ist es, eine Pufferspeicher-Einrichtung mit einem Speicher der eingangs genannten Art zu schaffen, die in einfacher Weise dem Informationsgeber das Vorhandensein abzulesender Informationseinheiten anzeigt.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Steuereinrichtung ein Logiknetzwerk enthält, welches die Ausgangssignale des Schreibadressenzählers und des Leseadressenzählers einzeln miteinander vergleicht und den Belegungszustand des Speichers signalisierende Lese-Aufforderungssignale für den Informationsempfänger erzeugt, und daß eine von einem Lese-Aufforderungssignal gesteuert Anordnung vorgesehen ist, welche bei vollem Speicher und mindestens einem wei'eren Einschreibwunsch des Informationsgebers das Einschreiben eines weiteren Wortes sperrt und ein Öbcriaufsigna! in einen dem zuletz: in dem Speicher abgespeicherten Wort zugeordneten Speicherplatz schreibt.

Durch die Zuweisung der Anzeige vorhandener, abzulesender Informationseinheiten an den Informationsgeber sind sowohl der Informationsgeber als auch der Informationsempfänger von einer derartigen Meldung befreit. Darüber hinaus wird nicht nur angezeigt, daß eine Informationseinheit lesebereit gehalten wird, sondern darüber hinaus mit dem Ablesen einer Informationseinheit mitgeteilt, daß der Informationsgeber noch eine oder mehrere Informationseinheiten zur Abgabe bereithält, die in der Pufferspeicher-Einrichtung nicht mehr abgespeichert werden konnten. Die Pufferspeicher-Einrichtung zeichnet sich durch ihren einfachen Aufbau mit einfachen Logikschaltungen aus. Die Meldesignale der Pufferspeicher-Einrichtung können darüber hinaus auch noch mit einer abg;-»tuften Dringlichkeit versehen werden, die es dem Informationsempfänger gestattet, im Rahmen einer verdrahteten Prioritätseinrichtung auf die Meldungen der Pufferspeicher-Einrichtung abgestuft zu reagieren.

Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels soll der der Erfindung zugrunde liegende Gedanke näher erläutert werden. Es zeigt

Fig. 1 ein Blockschaltbild der Pufferspeicher-Einrichtung,

F i g. 2 einen Aufbau der Steuereinrichtung gemäß F i g. 1 und

F i g. 3 ein Impulsdiagramm der Steuereinrichtung gemäß F i g. 2.

F i g. 1 zeigt ein Blockschaltbild der Pufferspeicher-EinrMuung. Ein digitaler Informationsgeber 1 überträgt Daten über den Pufferspeicher 10. wobei der Speicher 12 eine zeitweilig; Speicherung von Informationseinheiten einschließlich von Daten ermöglicht und diest Informationseinheiten dann zu einem digitalen Informationsträger 2 weitergibt. Der Informationsgeber 1 und der Informationse.npfänger 2 können eine Realzeit-Datenquelle bilden bzw, eine unterbrechbare Datenverarbeitungsanlage. Der Informationsgeber 1 ;ind der Informationsempfänger 2 können auch als Nichtrealzeitquelle ausgebildet sein, etwa als Datenverarbeitungsanlage bzw. Ausgangseinrichtung, etwa ein Zeilendrucker.

Bei der Ausführungsform nach Fig. I ist der Inforniationsgeber 1 eine Zweikanal-Multiplex-Real-

/citquellc, welche in einer Aufeinanderfolge Datenzeichen erzeugt, die aus sieben parallelen Daienbits bestehen. Neben diesen Datenbits erzeugt der Informationsgeber 1 ein Kanalanzeigesignal, nämlich eine !.falls die Daten von dem einen Kanal erzeugt werden, und eine 0, wenn die Daten von dem anderen Kanal erzeugt werden. Der Informationsgeber 1 bildet ferner ein Bereitschaftssignal, nämlich eine I, auf einer getrennten Bereitschaftsleitung, wenn er zum Abgeben von Datenzeichen an den Pufferspeicher 10 bereit ist. Die sieben Datenbits und das Kanalanzeigebit gelangen von dem Informationsgeber I zu einer Schreib-Torschahung II. Diese umfaßt 10 UND-Gatter 11-0 bis 11-9, von denen die UND-Gatter 11-0 bis 11-7 jeweils mit einem Eingang an den Informationsgeber 1 gekoppelt sind, um von diesem die sieben Datenbits und das Kanalanzeigebit aufzunehmen. Zur Vereinfachung der Zeichnung sind die UND-Gatter 11-1 bis 11-5 nicht dargestellt und nur durch eine gestrichelte Linie angedeutet.

Das von dein !nforruaüGnsgcbcT 5 erzeugic ucreuschaftssignal gelangt an eine Steuereinrichtung 18. Diese bildet einen wesentlichen Teil des Pufferspeichers 10, und der Aufbau derselben ist daher an Hand von Fig. 2 näher beschrieben. Zum Verständnis der Schaltung von Fig. 1 ist es nur erforderlich zu wissen, daß die Steuereinrichtung 18 gesteuert wird von der Eingabe in den Speicher 12 und dem Ablesen aus demselben, um Besetztanzeigesignale zu bilden, welche den Besetztzustand des Speichers 12 wiedergeben und welche nützlich sind bei der Steuerung des Datenflusses. Zwei dieser Signale sind ein Datenschreibsignal und ein Überschußsignal, welche über die Leitungen DVKS und OWSan die Schreibtorschaltung 11 geleitet werden.

Die Ausgänge der UND-Gatter 11-0 bis 11-9 erzeugen eine Informationseinheit, welche an den Speicher 12 gelangt. Die Informationseinheit besteht aus sieben Datenbits, dem Kanalanzeigebit für den Informationsgeher 1 und zwei weiteren Kontroübits. Der Speicher 12 weist vier adressierbare Stellen auf zum Speichern von vier verschiedenen Informationseinheiten. Natürlich kann auch eine größere oder kleinere Anzahl von adressierbaren Stellen in dem Speicher 12 vorgesehen sein. Die Anzahl derselben wird ausgewählt auf Grund der erwarteten Anzahl von Informationseinheiten, die in den Speicher 12 eingegeben werden müssen, bevor der Informationsempfänger 2 diese Daten aufnehmen kann. Bei dem beschriebenen Ausführungsbeispiel umfaßt eine Informationseinheit sieben Datenbits und drei Steuerbits. Es können natürlich auch eine höhere oder kleinere Anzahl von Datenbits pro Zeichen verwendet werden, je nach Art des verwendeten Liformationsgebers 1. Es müßten dann mehr oder weniger UND-Gatter bei der Schreibtorschaltung 11 vorgesehen sein. Der Speicher 12 kann in üblicher Weise aufgebaut sein. Im vorliegenden Ausführungsbeispiel umfaßt er eine Anzahl als integrierte Schaltungen ausgebildete Register, und zwur wegen der hohen Geschwindigkeit, mit der solche Register Signale weitergeben können.

Die besondere Stelle innerhalb des Speichers 12 zum ' Speichern einer ankommenden Informationseinheit wird durch den Schreibadressenzähler 16 ausgewählt Einzelheiten des Aufbaus dieses Zählers sind nicht näher beschrieben, da derartige Schaltungen an sich bekannt sind. Es sei nur erwähnt, daß dieser Schreibadressenzäh- ' !er je ein Adreßregister umfaßt, welches zum bestimmen eines unterschiedlichen, von einer Anzahl von Zuständen in einer Folge dient, deren Anzahl gleich dor Zahl der adressierbiiren Stellen innerhalb des Speichers 12 ist. Man kann daher sagen, daß jeder Zustand des Adreßregisters einer bestimmten dieser adressierbaren Stellen zugeordnet ist. Dccodierschaltung innerhalb der Schreibadressen WAR-16 wird von dem Zustand des Adressenregislers gesteuert und erzeugt ein Freigabesignal auf einer der Ausgangsleitungen des Schreibadressenzählers. Dieser hat vier getrennte Ausgangsleitungen WO bis W3 zum Weiterleiten eines Adreßsignals an den Speicher 12.

Wenn der Informationsgeber I zum Abgeben von Daten bereit ist, werden sieben Datenbits und ein Kanalanzeigebit an die Schreibtorschaltung 11 geleitet und ein Bcreitschaftssignal an die Steuereinrichtung 18. Falls keine freie Stelle in dem Speicher 12 vorhanden ist. gibt die Steuereinrichtung 18 auf das Bereitschaftssginal hin den Wert I als Datenschreibsignal an die UND-Gatter 11-1 bis 11-8 auf der Leitung DWS sowie den Wert 0 auf der Leitung OWS an das UND-Gatter SJ-S. Das Daicnschroibsigna' gib; die einzelnen UND-Gatter 11-0 bis 11-7 frei, so daß die sieben Datenbits und das Kanalanzeigebit von dem Informationsgeber 1 in die besondere Stelle in dem Speicher 12 eingegeben wird, welche von einem Signal auf einer der Leitungen WO bis W3 ausgewählt wird. Das Signal I auf der Leitung D WS gelangt auch auf das UND-Gatter 11-8 und schreibt den Wert I in die entsprechende Bitposition der Speicherstelle ein, und das Signal 0 auf der Leif.vng OWS bewirkt das Einschreiben einer 0 in die entsprechende Bitposition, wodurch angezeigt ist, daß die aufgenommene Informationseinheit ein von dem Informationsgober 1 herrühiendes Datenzeichen umfaßt.

Nachdem die Informationseinheit in dem Speicher 12 gespeichert worden ist. stellt die Steuereinrichtung 18 wieder fest, ob der Speicher 12 voll ist. Wenn dies nicht der Fall ist. gibt die Steuereinrichtung ein Steuersignal an das Schr?ibadressenreg!ster WAR-16, um das Adreßregister in demselben in den nächsten Zustand weiterzuschalten. Das Schreibadressenregister macht daher eine Zuordnung in eine andere Stelle des Speichers 12. in die dann die nächstfolgende Informationseinheit eingegeben werden kann.

Der Pufferspeicher 10 umfaßt ferner einen Leseadressenzähler 15 und eine Lesetorschaltung 13, welche auf Anforderung den Informationsempfänger 2 ansprechen und ein Ausgeben einer gespeicherten Informationseinheit an den Informationsempfänger 2 bewirken. Der Leseadressenzähler 15 kann identisch aufgebaut sein wie der Schreibadressenzähler 16 und ein Adreßregister umfassen zum Bestimmen von vier verschiedenen Zuständen für die Zuordnung zu den vier adressierbaren Stellen des Speichers 12. Der Leseadressenzähler ist über vier Leitungen RO bis R 3 mit dem Speicher 12 verbunden. Auf einer dieser Leitungen wird ein Freigabesignal erzeugt, welches dem Zustand des Adreßregisters in dem Leseadressenzähler 15 entspricht, um eine besondere Stelle in dem Speicher 12 auszuwählen, die mit der Lesetorschaltung 13 gekuppelt werden soll.

Die Leitungen RO bis R 3 des Leseadreßzählers und die Leitungen WO bis W3 des Schreibadressenzählers sind mit der Steuereinrichtung 18 verbunden. Je nach den Signalen auf diesen Leitungen, die die relativen Zustände der beiden Adreßzähler angeben, gibt die Steuereinrichtung 18 ein Signa! ANPi ab, das einer niederen Priorität entspricht, ein Signal ANP2, das einer höheren Priorität entspricht, und ein Signal NWO,

das die Bedeutung »nächstes Wort besetzt« hat. Diese Signale werden an den Informationsempfänger 2 geleitet.

Nachdem dieser durch die vorerwähnten Signale festgestellt hat. ob der Speicher 12 eine Informationseinheit enthält, erzeugt der Informationsempfänger 2 ein Lesesignal, wenn es zum Abfragen einer Informationseinheit bereit ist. Dieses l.csesignal ist jeweils an einen ,-r;r beiden Eingänge der UND-Gatter 13-0 bis 13-9 innerhalb der Lesetorschaltung 13 angeschlossen. Die anderen Eingänge dieser UND-Gatter sind mit dem Speicher 12 verbunden und nehmen die in diesen gespeicherte Informationseinheit auf, welche durch den Leseadressenzähler 15 zugeordnet wird. Bei Vorhandensein eines Lesesignals werden die zehn UND-Gatter 13-0 bis 13-9 freigegeben, so daß die gewählte Informationseinheit gelesen und an den Informationsempfänger 2 weitergegeben werden kann. Das Lesesignal gelangt auch an den Leseadressenzähler 15 und ucwiiki. daß das steuerbare Ädressenregister in demselben in den nächsten Zustand gelangt, der der Zuordnung der nächsten adressierbaren Stelle in dem Speicher 12 entspricht, aus der eine Informationseinheit dann abgelesen wird.

Es seien nunmehr mehrere unterschiedliche Ereignisfolgen im Betrieb des Pufferspeichers betrachtet. Zuerst werden der Schreibadressenzähler 16 und der Leseadressenzähler 15 durch nicht dargestellte Einrichtungen eingestellt, so daß sie eine entsprechende Zuordnung zu derselben Speicherstelle in dem Speicher 12 herstellen. Wenn zum Beispiel die erste Stelle zugeordnet wurde, führen die Leitungen WO und RO das Signal I. Wenn der Informationsgeber 1 nun Daten abgibt und ein Bereitschaftssignal aussendet, erzeugt die Steuereinrichtung 18 ein Signal 1 auf der Leitung DWS und gibt daher Schreibtorschaltung 11 frei, so daß eine die übertragenen Daten enthaltende Informationseinheit in die erste Stelle des Speichers ! 2 eingegeben wird. Unmittelbar danach erzeugt die Steuereinrichtung 18 auf der mit dem Schreibadressenzähler gekuppelten Leitung + 1 ein Signal, wodurch das Adressenregister in demselben in den nächsten Zustand geschaltet wird, der einer Zuordnung zu der zweiten Stelle in dem Speicher 12 entspricht. Nunmehr ist das Signal 1 auf der Ausgangsleitung Wi des Schreibadressenzählers vorhanden, welches an die Steuereinrichtung 18 rückgekoppelt wird.

Diese Schaltung spricht auf die Differenz der Zustände zwischen dem Schreibadressenzähler und dem Leseadressenzähler an, welches durch das Signal 1 auf der Leitung RO und das Signal 1 auf der Leitung Wi gegeben ist, und leitet ein Prioritätssignal ANP1 an den Informationsempfänger Z

Nun sei zuerst angenommen, daß der Informationsempfänger 2 nach Empfang des Prioritätssignals bereit ist, bevor der Informationsgeber 1 Daten aussenden kann. Der Informationsempfänger 2 gibt ein Signal über die Lesesignalleitung an die Lesetorschaltung 13 und gibt die zehn UND-Gatter in demselben frei, die daher die Informationseinheit in der ersten Stelle, wie sie durch den Leseadressenzähler zugeordnet wurde, empfängt und diese Informationseinheit an den Informationsempfänger 2 weiterleitet Das Lesesignal gelangt auch an den Leseadressenzähler und bewirkt, daß das Adressenregister in demselben m den nächsten Zustand geschaltet wird. Am Ende des Lesevorgangs sind daher sowohl der Schreibadressenzähler 16 als auch der Leseadressenzähler 15 ein und derselben Stelle zugeordnet, nämlich der zweiten Stelle in dem Speicher 12. Die Steuereinrichtung 18 spricht auf die Gleichheit der Zustände in dem Schrcibadressenzähler und dem Lcseadressenzählcr in der Weise an. daß das am • Ausgang ANP 1 vorhandene Signal gelöscht wird.

Nunmehr sei angenommen, daß der Leseadresscnzähler in dem Zustand 0 ist und der Schreibadressenzähler in dem Zustand I. Es sei ferner angenommen, daß der Informationsempfänger 2 zeitweise das Prioritätssignal ANP ¹I ignoriert und der Informationsgeber 1 wieder Daten ausgibt, bevor der Informationsempfänger 2 die in der ersten Stelle des Speichers 12 gespeicherte Informationseinheit aufnehmen kann. Wenn der Informationsgeber 1 Daten aussendet sowie ein Bereits-

'"> Schaftssignal, gibt die Schreibtorschaltung 11 eine Informationseinheit in die zweite Speicherstelle des Speichers 12 weiter, welche durch den Schreibadressenzähler 16 zugeordnet wurde. Die Steuereinrichtung 18 erzeugt wieder ein Signal auf der Leitung +1 und

-'" bewirkt daher, daß der Schreibadressenzähler die dritte Stelle in dem Speicher zuordnet. Dem entspricht ein Signal I auf der Leitung W-2. Da bei diesem Beispiel der Informationsempfänger 2 noch keine Informationseinheit aus der ersten Stelle abgerufen hat. sind nunmehr zwei Informationseinheiten in dem Speicher 12 gespeichert.

Die Steuereinrichtung 18 gibt diesen Umstand wieder durch Erzeugen eines Signals I auf der Leitung NWO, die zu dem Informationsempfänger 2 führt, wobei dieses

^!" Signal, wie bereits oben erwähnt, bedeutet, daß das nächste Wort besetzt ist. Der Informationsempfänger 2 stellt diesen Zustand fest und erzeugt automatisch zwei aufeinanderfolgende Signale auf der Leseleitung, so daß die in dem Speicher 12 gespeicherten Informationsein-

'"' heiten beide abgelesen werden.

Schließlich sei noch ein Beispiel betrachtet, bei dem der Informationsgeber 1 Daten fünfmal aufeinanderfolgend aussendet, während der informationsempfänger 2 keine Informationseinheit abrufen kann. Sodann wird

^ln eine Informationseinheit in den Speicher 12 eingegeben, und der Schreibadressenzähler inkrementiert, um auf die nächste Stelle für die drei ersten Datenübertragungen vom Informationsgeber 1 hinzuweisen. Es ist nunmehr lediglich nur noch eine Stelle in dem Speicher

¹' 12 frei, welche verfügbar ist zum Speichern einer Informationseinheit mit Daten aus dem Informationsgeber 1. In diesem Zustand erzeugt die Steuereinrichtung 18 ein einer hohen Priorität entsprechendes Signal auf der Leitung ANP2, um den Informationsempfänger 2 zu

'" verständigen, daß der Speicher 12 bald voll sein wird.

Der Informationsempfänger 2 ist so beschaffen, daß er dieses Signal als Unterbrechungssignal für eine vorrangige Priorität erkennt.

Nunmehr sei angenommen, daß aus dem gleichen

" Grund der Informationsempfänger 2 zeitweise selbst dieses höhere Prioritätssignal der Leitung ANP2 nicht aufnimmt und weiterhin irgendeinen anderen Vorgang ausführt Wenn nun der Informationsgeber 1 Daten ein viertes Mal aussendet, wird eine Informationseinheit in die vierte Stelle des Speichers 12 eingeschrieben, so daß dieser voll ist Die Steuereinrichtung 18 stellt dies fest und erzeugt daher kein Signal auf der Leitung +1 an den Schreibadressenzähler 16, so daß dieser keine Zuordnung zu der nächsten Speicherstelle vornimmt

Wenn nun der Informationsgeber 1 Daten und ein Bereitschaftssignal ein fünftes Mal aussendet erzeugt die Steuereinrichtung 18 ein Signal 1 auf der Leitung OWS anstatt auf der Leitung DWS. Daher werden die

UND-Gatter 11-0 bis 11-8 nicht freigegeben, und die neu gesendeten Daten werden nicht über die bereits in der vierten Speicherstcllc eingeschriebenen Daten geschrieben. Das UND-Gatter 11-9 spricht jedoch auf das Signal I auf der Schrcibübcrfordcrungslciiung an und schreibt den Kontrollwert I in die betreffende Bitposition der "icnui Speicherstcllc ein. Hierdurch wird angezeigt, daß eine Kapazitälsübcrfordcrung des Speichers vorliegt, so daß eine entsprechende Korrektur vorgenommen werden muß. Wenn der Informationsempfänger 2 schließlich verfügbar ist und Informationseinheiten aus dem Pufferspeicher 10 abrufen kann und diese Informationseinheiten nacheinander abfragt, stellt sie auf Grund des Kontrollsysicms 1 bei der betreffenden Informationseinheit fest, daß eine Kapazilütsüberforderung vorlag.

F i g. 2 zeigt den Aufbau der Steuereinrichtung 18. Die verwendeten Flip-Flops DWS-24, OWS-26, F/F2S Voll und F/F29 Überschuß sind vom J/K-Typ und bilden integrierte Schaltungen. Die durch Halbkreise darge stellten UND-Gatter mit einem darin befindlichen Punkt sind in üblicher Weise verdrahtet. Wenn die Ausgänge von zwei derartigen UND-Gattern direkt zusammengeschaltet werden, entspricht das am gemeinsamen Ausgang auftretende Signal einer logischen ODF.R-Verkniipfung der beiden jeweils anderen Eingängen der UND-Gatter anstehenden UND-Funktionen. Der Inverter 21 ist von üblicher Bauart und erzeugt das logische Komplement des Eingangswertes. Das als Halbkreis dargestellte ODER-Gatter 27-6 mit einem darin befindlichen Pluszeichen ist von üblicher Bauart. Der Taktgeber 30 ist ein normaler, freilaufender Oszillator, dereinen kontinuierlichen Fluß von Impulsen erzeugt, die in den Figuren CP. genannt sind. Es sei erwähnt, daß üei diesem Ausführungsbeispiel die Steuereinrichtung zwar ihren eigenen Taktgeber hat, daß die Takte jedoch auch von einer äußeren Taktimpulsquelle hergenommen werden können. Die Steuereinrichtung kann natürlich auch anders aufgebaut sein und die gleichen Funktionen auch ohne Verwendung des Taktgebers ausführen. Dieser wird in dem bevorzugten Ausführungsbeispiel deswegen verwendet, weil die logische Schaltung sich dadurch vereinfacht.

Die Schaltungskreise zum Erzeugen des niederen Prioritätssignals für den Informationsempfänger 2 auf der Leitung ANP1 umfaßt ein Logiknetzwerk mit UND-Gatter 20-1, 20-2, 20-3 und 20-4, deren Ausgänge zusammengeschaltet sind und eine ODER-Verknüpfung bilden. Der gemeinsame Ausgang ist mit dem Eingang eines Inverters 21 verbunden. Das Signal RO von dem Schreibadressenzähler 16 und das Signal WO von dem Leseadressenzähler 15 sind an die Eingänge des UND-Gatters 21-1 geleitet. Wenn eines dieser beiden Signale, jedoch nicht beide den Wert 1 haben, führt der Ausgang des Inverters 21, der mit der Leitung ANP \ verbunden ist, das Signal 1. Das niedere Prioritätssignal gelangt also an den Informationsempfänger 2, während der Schreibadressenzähler 16 eine Speicherstelle zuordnet, weiche von W\ adressiert war, während der Leseadressenzähler eine Speicherstelle zuordnet, die durch RO adressiert ist Wenn andererseits beide Signale WO und RO gleich 1 sind, führt die Leitung ANPi das Signal 0. Wenn also der Schreibadressenzähler 16 und der Leseadressenzähler die erste Speicherstelle zuordnen, entsprechend einem der möglichen Zustände bei Speicherung von Informationseinheiten in dem Speicher 12, erzeugt die Steuereinrichtung 18 kein niederes Prioritätssignal. Das Gleiche geschieht auch.

wenn Sclireibadiessen/äliler 16 und l.eseadressenzählcr

15 die /weite, dritte oder vierte Speicherstcllc gleichzeitig zuoiutien. Die Eingänge an das UND-Gatter 20-2 sind dann R I und Wl, die Eingänge an das UND-Gatter 20-3 sind R 2 und W2, und die Eingänge an das UND-Gatter 20-4 sind /?3 und W4. Die UND-Gatter 20-1 bic 20-4 arbeiten also als Komparator und vergleichen die von dem Schrcibadrcssenzähler 16 und dem Leseadrcsscnzähler 15 bestimmten Zustände und erzeugen ein Signal, wenn Schreibadressen/.ähler

16 und Lcscadressenzahlcr 15 verschiedene Speichersteilen zuordnen.

Nunmehr seien die Schaltungskreise betrachtet, die ein Signal erzeugen zum Angeben, daß das nächste Wort bcset/.t ist (im folgenden auch Woribesetztsignal genannt). Diese Schallungskrcise sind in F i g. 2 mit NWO bezeichnet und umfassen acht UND-Gatter 22-< bis 22-8. welche zu einer ODER-Schaltung miteinander verknüpft sind. Das Wortbesctztsignal hat den Wert 1. .„ηπη /-ι*-»,· ^"''hreibMdressenZiihlcr !6 einen Zustand annimmt, der wenigstens um zwei von dem Zustand des Leseadressenzählers 15 abweicht. Zum Beispiel sind die Eingänge an das UND-Gatter 22-1, nämlich RO und W2, beide gleich 1, wenn der Schrcibadresscnzählcr 16 zwei Zustände vor dem Zustand des Lescadressenzählers 15 ist. Unter diesen Umständen gibt das UND-Gatter 22-1 ein Signal I auf die Leitung NWO. In ähnlicher Weise sind die Eingänge des UND-Gatters 22-2. nämlich RO und W3, beide in dem Pegelzustand 1, wenn der Schreibadressenzähler 16 drei Zustände vor dem Zustand des Leseadressenzählers 15 ist. Daher folgt das UND-Gatter 22-2 das Signal auf der Leitung NWO. Die Tätigkeit der UND-Gatter 22-3 bis 22-8 für die anderen Zustände des Leseadressenzählers 15 ist dementsprechend und läßt sich an Hand von Fig. 2 leicht verfolgen.

Die Schaltung zum Erzeugen eines höheren Prioritätssignals auf der Leitung ANP2 umfaßt UND-Gatter 27-1, 27-2, 27-3 und 27-4, welche zu einer ODER-Schaltung miteinander verknüpft sind und mit ihrem gemeinsamen Ausgang an die Leitung ANP2 angeschlossen sind. Die Leitungen RO und W3 bilden die Eingänge des UND-Gatters 27-1, die Leitungen R 1 und WO die Eingänge des UND-Gatters 27-2. die Leitungen R 2 und Wl die Eingänge des UND-Gatters 27-3, und die Leitungen /?3 und W2 die Eingänge des UND-Gatters 27-4. Ein höheres Prioritätssignal wird jedes Mal dann erzeugt, wenn der Speicher 12 drei Informationseinheiten enthält und lediglich nur noch eine Stelle zum Speichern einer weiteren Informationseinheit übrig hat, bevor er voll ausgelastet ist. Auf diesen Speicherbesetztzustand antwortet der Schreibadressenzähler 16, welcher einen Zustand einnimmt, der drei Zustände vor dem Zustand des Leseadressenzählers 15 ist Letzteres nimmt einen Zustand an, in dem R 0 das Signal 1 führt, und die Leitung W3 des Schreibadressenzählers 16 nimmt ebenfalls den Zustand 1 an. Das UND-Gatter 27-1 spricht auf die beiden Eingangssignale 1 an und gibt ein Signal 1 auf die Leitung ANP2. Die UND-Gatter 27-2bis 27-4 ergeben ein Ausgangssignal 1 für die andere mögliche Bedingung, bei der der Schreibadressenzähler 16 drei Zustände vor dem Zustand des Leseadressenzählers 15 ist Dies ergibt sich bei Betrachtung der Eingänge bei F i g. 2. Die übrigen Schaltungen der Steuereinrichtung lassen sich an den Kurvendarstellungen von F i g. 3 in ihrer Funktion am besten erläutern, welche den Verlauf der verschiedenen Signale beim Funktionsablauf zeigt

Il

wenn tier Informationsgeber I sechs aufeinanderfolgende Male Daten aussendet, bevor dor Informationsempfänger 2 eine Informationseinheit aufnehmen kann. Dieses Beispiel ist zwar etwas abwegig, da es gewöhnlich nicht häufig vorkommt, es zeigt jedoch vollständig die Wirkungsweise der Schaltung.

Die von dem Taktgeber 30 erzeugten Taktimpulse sind in der ersten Zeile von F i g. 3 dargestellt. Die einzelnen Taktimpulse sind mit fo bis n» bezeichnet. Sie haben einen gleichbleibenden Abstand und dienen zur Taktsteuerung der Eingänge der vier Flip-Flops 24, 26, 28 und 29. Die Zeilgrundlinien sind in Fig. 3 unterbrochen, um Zeitperioden anzudeuten, während denen der Informationsgeber 1 das Aussenden von Daten vorbereitet. Es können alo tatsächlich beispielsweise zwischen den Taktimpulsen Is und U eine größere Anzahl von Taktimpulsen vorhanden sein.

Die Schaltung innerhalb der Steuereinrichtung 18 zum Erzeugen des Signals D WS in Fig. 3, welches an die Schreibtorschaitung ti von Fig. i angekuppelt ist, erzeugt den Ausgangswert I an dem Flip-Flop 24. Die Leitung DWS ist zurückgeführt an den Eingang K des Flip-Flop 24. Jedesmal, wenn der Flip-Flop 24 den Wert 1 auf der Leitung D WS erzeugt, stellt er sich dabei selbst auf den Freigabezustand und wird beim nächstfolgenden Taktimpuls, der über den Eingang Cvom Taktgeber 30 kommt, wieder zurückgestellt.

Der Eingang /des Flip-Flop 24 ist mit dem Ausgang des UND-Gatters 23 verbunden, dessen Eingänge das Bereitschaftssignal von dem InfL-rmationsgeber 1 und d^s Kapazitätsauslastungssignal von dem 0-seitigen Ausgang des Flip-Flop 28 erhält. Das Kapazitätsauslastungssignal hat den Wert 1, solange der Speicher 12 noch nicht ausgelastet ist. Andernfalls hat es den Wert 0. Wenn daher der Informationsgeber 1 ein Bereitschaftssignal abgibt, während der Speicher 12 noch nicht ausgelastet ist. wird das UND-Gatter 23 freigegeben und gibt den Wert ! an den Eingang /des Flip-Flop 24. Dadurch erfolgt eine Freigabe des Flip-Flop, der dann durch einen Taktimpuls geschaltet wird. Bei dem nächstfolgenden Taktimpuls wird der Flip-Flop 24 wieder zurückgestellt.

Gemäß F i g. 3 hat das Signal DWSden Wert 1 zu den Zeiten r_t, u, fs und in, da unmittelbar vor den betreffenden Taktimpulsen sowohl das Bereitschaftssignal als auch das Kapazitätsauslastungssignal den Wert 1 haben. Bei dem nächstfolgenden Taktimpuls nimmt das Signal DWS wieder den Wert 0 an, also zu den Zeiten f2, is, fiund tu-

Nunmehr sei der Flip-Flop 26 von OWS betrachtet, der das Schreibüberforderungssignal erzeugt. Dieses Signal ist am 1 -seitigen Ausgang des Flip- Flop 26 und ist an die Schreibtorschaltung 11 von Fig. 1 angeschaltet und bewirkt, daß das UND-Gatter 11-9 ein Überforderungsanzeigebit in den Speicher 12 gibt. Die Leitung OVKS ist an den Eingang K zurückgeführt. Jedesmal, wenn dieser Flip-Flop das Signal 1 auf der Leitung OWS erzeugt, gibt er sich selbst frei und wird von dem nächstfolgenden Taktimpuls, der am Eingang C anliegt, wieder zurückgeschaltet.

Der Eingang /des Flip-Flop 26 ist mit dem Ausgang des UND-Gatters 25 gekuppelt, welches die Eingangssignale OV vom 0-seitigen Ausgang des Flip-Flop 29, das Bereitschaftssignal vom Informationsgeber 1 und das Kapazitätsauslastungssignal von dem Einerausgang des Flip-Flop 28 erhält. Wenn der Informationsgeber 1 also ein Bereitschaftssignal erzeugt, nachdem der Speicher 12 ausgelastet, jedoch noch nicht überfordert

ist, wird das UND-Gatter 25 freigegeben und gibt ein Signal I an den Eingang / des Flip-Flop 26. Dieser Flip-Flop wird dadurch freigegeben und durch den Taktimpuls geschaltet. Beim nächstfolgenden Taktimpuls wird der Flip-Flop 26 wieder zurückgeschaltet.

Gemäß F i g. 3 hat das Signal OWS den Wert 1 zur Z^it in. da unmittelbar vor dem zu diesem Zeitpunkt auftretenden Taktimpuls das Bercitschaftssignal, das Kapazitätsauslastungssignal und das Signal ÖFsämtlich gleich 1 sind. Das Signal OVKS wird wieder zu 0 bei dem nächstfolgenden Taklimpuls zur Zeit tu.

Das Signal + 1 der Steuereinrichtung 18 wird vom UND-Gatter 31 erzeugt und an das Schreibadressenregister WAR-\f> von F i g. I geleitet, so daß das in diesem befindliche Adressenregisler um eine Stelle weitergeschaltet und der nächsten Stelle des Speichers zugeordnet wird, welche eine Informationseinheit speichert. Die Eingänge des UND-Gatters 31 sind das Signal DVKS, das Taktimpulssignal und das Kapazitätsauslastungssignal. Wie in F i g. 3 gezeigt, sind diese drei Eingänge gleichzeitig auf dem Pegel 1 zu den Zeiten h, /5 und Λ».

Der Kapazitätsauslastungs-Flip-Flop 28 erzeugt ein Kapazilätsauslastungssignal, welches am I-seitigen Ausgang des Flip-Flop 28 zur Zeit in gleich 0 ist und danach den Wert 1 hat.

Der Eingang /des Flip-Flop 28 ist mit dem Ausgang des UND-Gatters 27-5 gekuppelt, dessen Eingänge das Bereitschaftssignal und das höhere Prioritätssignal von der Leitung ANP2 aufnehmen. Gemäß Fig. 3 ist letzteres Signal gleich 1 zur Zeit fo, da der Speicher 12 zu dieser Zeit drei Informationseinheiten aufgenommen hat. Wenn das vierte der sechs Bereitschaftssignale empfangen wird, wird das UND-Gatter 27-5 freigeschaltet und der Taktimpuls zur Zeit /n bewirkt eine Umschaltung des Flip-Flop 28. Der Eingang K dieses Flip-Flop ist mit dem Ausgang des ODER-Gatters 27-6 verbunden, weiches das Signal i erzeugt, wenn dessen Lesesignal oder Rückstelleingangssignal gleich I ist. F i g. 3 zeigt nicht die Rückstellung des Flip-Flop 28, da bei dem gewählten Ausführungsbeispiel der Informationsempfänger 2 nicht zur Aufnahme einer Informationseinehit bereit ist und daher keines dieser Sipnale an die Steuereinrichtung 18 geleitet wird.

Der Überforderungs-Flip-Flop 29 ist mit seinem Eingang / an den Ausgang des UND-Gatters 28 angeschaltet, dessen Eingänge das Kapazitätsauslastungssignal sowie das Signal O VKS empfangen. Wenn diese beiden Signale gleich 1 sind, wird das UND-Gatter 28 freigeschaltet, so daß der nächste Taktimpuls den Flip-Flop 28 umschaltet. Der Eingang K des Flip-Flop 28 ist mit dem Rückstellsignal von der Empfangseinrichtung 2 gekuppelt. Gemäß Fig.3 wird der Flip-Flop 28 zur Zeit tu umgeschaltet, da unmittelbar vor dem betreffenden Taktimpuls sowohl das Kapazitätsauslastungssigna! als auch das Signal OVKSgleich 1 sind.

Es sei erwähnt, daß die oben beschriebene Schaltung in verschiedener Weise abgeändert werden kann. Zum Beispiel kann die Steuereinrichtung 18 einen Aufwärts-Abwärtszähler aufweisen, der mit dem Speicher 12 gekuppelt ist und zum Anzeigen des Besetztzustandes desselben dient. Dieser Aufwärts-Abwärtszähler wird jeweils um eine Einheit weitergeschaltet, wenn eine Informationseinheit in den Speicher 12 eingeschrieben wird, und wird jeweils um eine Einheit heruntergeschaltet, wenn eine Informationseinheit aus dem Speicher abgelesen wird. Der Zählwert 0 zeigt also an, daß der Speicher leer ist, der Zählwert 1 zeigt an, daß eine

Informationseinheit in dem Speicher gespeichert ist. usw. Weiterhin können die Zustände des Schreibadressenzählers 16 und des Leseadressenzäblers mittels üblicher Verfahren verglichen werden durch Komple-Subtraktion. Wenn der Schreibadressenzähler und der Leseadressenzähler beide dieselbe Stelle zuordnen, ist der Unterschied der Zustände gleich 0. Die Komplementbildungs- und Addierschaltung würde also anzei-

mentbilden und Addieren. Dies entspricht einer "· gen. daß der Speicher (2 leer ist

Hierzu 3 Blatt Zeichnungen

Claims

Patentanspruch:

Pufferspeicher-Einrichtung mit einem Speicher, dessen Schreibleitungen mit den Ausgangsleitungen s eines binären Informationsgebers und dessen Leseleitungen mit einem Informationsempfänger gekoppelt sind, mit einem Schreibadressenzähler und einem Leseadressenzähler für den Speicher sowie mit einer den jeweiligen Zählerstand des Schreib- in adressenzählers und des Leseadressenzählers vergleichenden und das Einschreiben in den vollen bzw. das Auslesen aus dem leeren Speicher verhindernden Steuereinrichtung, dadurch gekennzeichnet, daß die Steuereinrichtung (18) ein ιϊ Logiknetzwerk (20-1 bis 20-4, 22-1 bis 22-8, 27-1 bis 27-4) enthält, welches die Ausgangssignale (WO bis W3, RO bis Λ 3) des Schreibadressenzählers (16) und des Leseadressenzählers (15) einzeln miteinander vergleicht und den Belegungszustand des x> Speichers ti 2) signalisierende Lese-Aufforderungssignaie (ANP I, NWO. ANP2) für den Informationsempfänger (2) erzeugt, und daß eine von einem Lese-Aufforderungssignal (ANP2) gesteuerte Anordnung (28, 16, 11-9) vorgesehen ist. weiche bei r> vollem Speicher (12) und mindestens einem weiteren Einschreibwunsch des Inforc lationsgebers (1) das Einschreiben eines weiteren Wortes sperrt und ein Überlaufsignal (OWS) in einen dem zuletzt in dem Speicher (12) abgespeicherten Wort zugeordneten ω Speicherplatz schreibt.