DE2121976A1 - Vorrichtung zur Feststellung von Informationen - Google Patents
Vorrichtung zur Feststellung von InformationenInfo
- Publication number
- DE2121976A1 DE2121976A1 DE19712121976 DE2121976A DE2121976A1 DE 2121976 A1 DE2121976 A1 DE 2121976A1 DE 19712121976 DE19712121976 DE 19712121976 DE 2121976 A DE2121976 A DE 2121976A DE 2121976 A1 DE2121976 A1 DE 2121976A1
- Authority
- DE
- Germany
- Prior art keywords
- delay
- clock
- output
- information bit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
Dipl.-Ing. Heinz Bardehfe . 2121978
Patentanwalt
D-8 München 26, Postfach 4
• Telefon 0811/292555
• Telefon 0811/292555
Mein Zeichen: P 1189
Anmelder: Honejnsrell Information Systems Ine«,
200 Smith Street
Waltham/Massachusetts, V.St.A.
Waltham/Massachusetts, V.St.A.
4. Mai 1971
Vorrichtung zur Feststellung von Informationen
Die Erfindung bezieht sich auf die magnetische Signalaufzeichnung und insbesondere auf Einrichtungen zur Feststellung
von fehlenden Daten- und Taktbits, die mit einem Zwei-Frequenz- oder Phaaencodier-Verfahren aufgezeichnet
sind.
Es ist bereits eine Anzahl, von Verfahren zur Darstellung
und Aufzeichnung von binären Informationen auf einem magnetischen Aufzeichnungsträger entwickelt worden. Dieser
Paktor spielt eine besondere Rolle insofern, als die Datenverarbeitungs&eschwindigkeiten
erhöht worden sind und als die Forderung nach höherer Dichte in der magnetischen Aufzeichnung
entsprechend zugenommen hat. Ein derartiges Verfahren ist generell als Doppel-Übergangs-Aufzeichnungsverfahren
bekannt, das eine Phasenkodierung und eine Doppelfrequenzcodierung benutzt. Bei der Doppelfrequenzcodierung
folgen Taktbits und Datenbits abwechselnd<Binander in einem
Informationsbitstrom. Das Auftreten eines Datenbits ist dabei kennzeichnend für eine erste Binärzahl, während das
109 848/1737
Niehtauftreten eines Datenbits kennzeichnend ist für eine
aweite Binärzahl. Die Taktbits treten gewöhnlich auf. Bei der Phaseneodierung ist die Polarität des jeweils aufgezeichneten
Übergangs kennzeichnend für die Bits, die in einer bestimmten Datenzelle gespeichert sind. Dabei ist
ein zusätzlicher Übergang zwischen jedem Paar τοη entsprechenden Bits erforderlich* Das Fehlen eines Taktbits
ist kennzeichnend für einen Wechsel in der Binärzahl der folgenden Datenbits.
Um das Lesen der !Pakt- und Datenbits zu vereinfachen, ist
es wünschenswert» zwischen den Bits einen maximalen Abstand vorzusehen, das heisst einen einer Hälfte einer Periode entsprechenden
Abstand, Die Periode umfasst dabei sowohl eine Taktzelle an ihrem Anfang als auch eine Datenzelle. In mit
hoher Dichte arbeitenden Aufzeiehnungssystemen tritt jedoch
eine schwierige Verschiebung der aufgezeichnetes ülakt- und
Datenbits auf, und zwar zufolge der magnetischen Zusammendrängungs
der mechgtnisehen Zitterbewegungen und der Auswirkungen,
wie sie durch elektrische Schaltungen innerhalb des Datenaufzeichnungs- und Datenleseverfahrens hervorgerufen
werden. Diese Verschiebung der aufgezeichneten Bits verschiebt die Takt- und Datenbits iß ihren normalen Posi-.
tionen innerhalb des Informationsbitstromes. Diese Verschie-"
bung kann dann zu einer fehlerhaften Decodierung führen, was wiederum zu einer fehlerhaften Erzeugung der Daten- oder
Taktbits oder zu einem fehlerhaften Ansprechen auf ein Datenbit führen kann.
Es gibt bereits eine Anzahl von Vorrichtungen zur Ermittelung
von Informationen, die durch Anwendung des Doppelübergangs-Verfahrens
aufgezeichnet worden sind. Eine derartige bekannte Vorrichtung benutzt eine Schaltung zur Erzeugung eines konstanten
Phasenbezugssignals, das mit demselben Frequenz
109848/1737
synchronisiert ist, wie die die Daten darstellende Signalfolge.
Das Datensignal und daa Bezugssignal werden dabei unter Bildung eines Signals zusammengefasst, das zur Abtastung der bedeutsamen
Übergänge über die gesamte nominelle Bitperiode dient. Bei einer anderen derartigen bekannten Vorrichtung wird ein
System benutzt, gemäss dem eine feste Zeitspanne zur Abtastung des Auftretens eines bedeutsamen Übergangs bereitgestellt wird.
Dabei kann ein Sägezahngenerator sur Bestimmung der Zeitspanne benutzt werden. Bei einem anderen bekannten Verfahren wird
während des Lesevorgangs ein phasenstarrer F^equenznachlauf- *
Oszillator verwendet. Der durch die Leseimpulse kontinuierlich synchronisierte sogenannte Schwungradoszillator wird anstatt
der Leaeausgangsimpulse selbst'zur Lieferung einer Zeitbezugsgrösse
benutzt. Bezüglich der betreffenden Leseausgangsimpulse
sei bemerkt, dass diese den augenblicklichen Zeitschwankungen unterworfen sind. Diese und andere bekannte Vorrichtungen, die
zur Feststellung von Informationen benutzt werden, welche durch
Anwendung des Doppelübergangsverfahrens aufgezeichnet worden sind, zeigen jedoch sowohl einzeln oder in Kombination Nachteile
Mnsichtlich ihrer Genauigkeit, die nämlich auf die
G-enauigkeit der Zeitkonstanz einer Zeitsteuereinrichtung begrenzt
ist, als welche ein Oszillator oder ein Sägezahngenerator verwendet wird. DarübeiJhinaus sind einige der bekannten
Vorrichtungen in der Fähigkeit beschränkt, grosse Verschiebungen in den Takt- und Datenbits aufzunehmen. Ferner können einige
dieser bekannten Vorrichtungen nicht ohne weiteres sich an eine Frequenzänderung in dem empfangenen Informationsbitstrom
anpassen. Derartige bekannte Einrichtungen neigen ferner dazu, 'kritische Bauelemente zu verwenden, und ausserdem sind sie
kompliziert herzustellen und teuer und in dem elektrischen Abgleich kritisch.
Der Erfindung liegt demgemäss die Aufgabe zugrunde, eine verbesserte
Informationsfeststellvorrichtung zu achaffen.
10 9 8 4 8/1737
G-elöat wird, die vorstellend aufgezeigte Aufgabe erfindungs- - ·
gemäss durch eine Informationsfeststellvorrichtung, die dadurch gekennzeichnet ist,
a) dass eine .Impulsgeneratoreinrichtung mit, einem Eingang
und einem Ausgang vorgesehen ist, wobei dem Eingang ein
Informationsbitstrom zugeführt wird, wobei zwischen dem
Eingang und dem Ausgang eine erste Verzögerungszeitspanne
' · eingeführt wird und am Ausgang von dem Informationsbit-
strom ein Strom von Impulsen abgegeben wird, deren Breite
.;- abhängt von der ersten VerzögerungsZeitspanne und von
der Zeitspanne zwischen aufeinanderfolgenden Informations-
»bits, und
- - „ . .. - - -
- - „ . .. - - -
b) dass mit dem Ausgang Einrichtungen verbunden sind, die
aus dem Impulsstrom ein Ausgangssignal erzeugen, das
kennzeichnend ist für ein fehlendes Bit für den Fall, dass
die Breite eines Impulses des Impulsstroms grosser ist als ,ein ausgewählter Wert.
Bei einer bevorzugten Ausfuhrungsform der Erfindung wird der
InformationsfestStellvorrichtung ein Informationsbitstrom
zugeführt, der abwechselnd Datenbits und Taktbits enthält. Diese Vorrichtung enthält eine erste Verzögerungseinrichtung
mit einer ersten Verzögerungszeit zur Verzögerung des Informationsbitstromes.
Der Informationsbitstrom und der verzögerte "' Informationsbitstrom werden einer Impuls'erzeugereinriehtung
zugeführt, die einen Strom von Impulsen erzeugt, deren Breite jeweils von der ersten Verzögerungszeit und von der Zeitspanne
zwischen aufeinanderfolgenden Bits der Takt- und Datenbits abhängt. Der betreffende Impulsstrom wird dem Eingang eines
digitalen Tiefpassfilters zugeführt, welches ein Ausgangs- signal
abgibt, das kennaichnend ist für ein fehlendes Bit in dem Informationsbitstrom, und zwar für den Fall, dass die
Breite irgendeines Impulses grosser ist als ein vorgewählter
Wert. Das betreffende Filter enthält eine zweite Verzögerungseinrichtung mit einer zweiten Verzögerungszeit zur Verzögerung
1098A8/1737
des Impulsstromes und eine Gattereinriohtung, die sowohl den
Impulsstrom als auch den verzögerten Impulsstrom aufnimmt und ein Ausgangssignal erzeugt, das kennzeichnend ist für das
fehlende Bit. Bei der Doppelfrequenzcodierung ist das betreffende Ausgangssignal kennzeichnend für ein fehlendes Datenbit,
während bei der Phasencodierungsaufzeichnung das Ausgangssignal
kennzeichnend ist für ein fehlendes Taktbit.
Anhand von Zeichnungen wird die Erfindung nachstehend an Ausführungsbeispielen näher erläutert.
Pig. 1 zeigt schematisch in einem Bloekdiagrajnm eine Informationsfeststellvorrichtung
zur Verwendung bei einer Doppelfrequenzcodierungsaufzeichnung.
Fig, 2 zeigt sohematiseh in einem Bloekdiagramm eine Informationsfeststellvorriehtung
zur Verwendung bei einem Phasencodierverfahren,
Pig. 3 zeigt in einem Zeitdiagramm Signale für die in Fig. 1 dargestellte Vorrichtung.
Fig. 4 zeigt in einem Zeitdiagramm Signale für die in Fig. 2
dargestellte Vorrichtung.
G-emäss Fig. 1 enthält die Informationsfeststellvorrichtung
nach der Erfindung einen ein fehlendes Informationsbit feststellenden Detektor mit einem ersten Schaltungskreis 10 und
einem zweiten Schaltungskreis 12. Diese beiden Schaltungskreise 10 und 12 liegen zwischen einer Eingangsklemme 16 und einer
Ausgangsklemme 18. Ferner enthält der Detektor eine Taktbit-Trennschaltung
14, die zwischen der auch als Fehlbit-Detektoranordnung bezeichneten Anordnung 10 und 12 und einer zweiten
Ausgangsklemme 20 vorgesehen ist. Die Schaltung 10 dient dabei dazu, einen Strom von Inpilsen zu erzeugen, deren Breite
10984 8/1737
jeweils von der Verzögerung der Schaltung 10 abhängt, sowie
von dem zeitlichen Abstand zwischen aufeinanderfolgenden Bits und von der Dauer derartiger an der Klemme 16 aufgenommener
«* Bits. Die Schaltung 12 ist ein digitales Tiefpassfilter, das
ein Auegangssignal abgibt,-wenn äie Breite der Impulse von
der Schaltung 10 grosser ist als ein bestimmter Wert.
Die Schaltung 10 enthält· ein Verzögerungsglied 22 und ein
Flipflop 24. Das Flipflop 24 weist vorzugsweise einen Umschalteingang
T und einen Übersteuerungs- oder Gleichstrom-Rückstelleingang
auf. Der Ausgang des Verzögerungsgliedes
fc ist mit dem Umsehalteingang verbunden, während die Eingangsklemme 16 mit dem Gleichetrom-Eückstelleingang verbunden ist.
Die Schaltung 12 enthält ein Verzögerungsglied 26 und ein Gatter 28. Das Verzögerungsglied 26 ist vom selben Typ wie
das Verzögerungsglied 22. Beide Verzögerungsglieder können vom sogenannten konzentrierten Verzögerungsleitungstyp sein.
Es sei jedoch bemerkt, dass irgendeine Schaltung, die auf ihr zugeführte Impulse hin eine Verzögerung ausführt, hier
verwendet werden könnte. Derartige Verzögerungsschaltungen könnten eine monostabile Kippschaltung oder eine getaktete
bistabile Kippschaltung, etsr. enthalten. Das Gatter 28 erzeugt
zum Beispiel auf seinen Eingängen gleichzeitig zugeführte positive Signalpegel hin einen negativen Ausgangsimpuls.
ρ Das eine Eingangssignal des Gatters 28 wird vom Ausgang
der Schaltung 10 her aufgenommen, während das andere Eingangssignal
für das Gatter 28 vom Ausgang des lik'zi^rungsgliedes
26 geliefert wird. Dieses Verzögerungsglied 26 nimmt sein
Eingangssignal am Ausgang der Schaltung 10 auf. Die Verzögerungsglieder
bzw. Verzögerungsschaltungen 22 und 26 können veränderbar sein (wie eine angezapfte Verzögerungsleitung) j um eine Anpassung an unterschiedliche Frequenzen
des an der Klemme 16 aufgenommenen Informationsbitstrojns
zu bewirken.
1098A8/1737
Die Taktbit-Trennsohaltung H enthält ein Flipflop 30 und
ein Gatter 32, daa zum Beispiel auf die gleichzeitige Zuführung von EingangsSignalen hin einen positiven Ausgangsimpuls
erzeugt. Beide Flipflops 24 und 30 können vom be-
aas kannten JK-Typ sein, wie zum Beispiel insbesondere /als JK-Mssber-Slave-Flipflop
bezeichnete Flipflop, das von der Firma Texas Instruments Inc. unter der Nummer SN 1M2_ erhältlieh
ist. Derartige JK-Flipflops eignen sich dafür, auf Übergänge
von einem positiven zu einem negativen Zustand hin anzusprechen. Der Gleichstrom-Set z-tfbersteuerungseingang des Flipflops 30
ist mit dem Ausgang der Schaltung 12 verbunden, während der ' Umschalteingang mit einem Eingang des Gatters 32 an dem Ausgang
des Verzögerungsgliedes 22 angeschlossen ist. Der andere Eingang des Gatters 32 ist an dem Ausgang des Flipflops 30
angeschlossen.
Die Informationsfeststellschaltung gemäss Mg. 1 eignet sich in Verbindung mit einer Informationsaufzeichnung, bei
der die Information durch zwei Frequenzen aufgezeichnet ist, wie dies am besten unter Bezugnahme auf das Zeitdiagramm gemäss
Pig. 3 verständlich werden wird. Die Signalfolge A1 zeigt
einen idealen Doppelfrequenz-Iuformationsbitstrom, wie er von
einem magnetischen Aufzeichnungsträger aufgenommen worden ist. Wie ersichtlich sind die Taktbits normalerweise vorhanden;
demgegenüber sind die Datenbits, die kennzeichnend sinä für eine erste Binäzahl, vorhanden, während die Datenbits, die kennzeichnend sind für eine zweite Binärzahl, fehlen.
Ein Taktbit ist dabei in einer Taktzelle enthalten, während ein Datenbit in einer Datenzelle enthalten ist. Die Taktzelle
geht der Datenzelle jeweils voran, beide Zellen liegen innerhalb
einer vollen Periode. Es sei bemerkt, dass für Synchronisierzwecke
bei einigen Aufzeiehnungssystemen ein Taktbit
an einem bestimmten Punkt des magnetischen Aufzeichnungsträgers
weggelassen wird. Es dürfte ersichtlich sein, dass dieses weggelassene Taktbit von der in Hg. 1 dargestellten
Schaltung auch erkannt werden kann.
109848/1737
Die Signalfolge Ap stellt den typischen Doppelf r'equenz-Info-rmationsbitstrom
dar. Zwischen den Zeitpunkten TQ und Tp ist eine lange Taktzelle dargestellt, das -heisst das
Datenbit tritt spät auf oder das Taktbit könnte zu früh aufgetreten
sein. Zwischen den Zeitpunkten Tq und T.ρ ist eine
kurze Datenzelle gezeigt. In diesem Beispiel tritt das Taktbit früh auf. Zwischen den Zeitpunkten T, und T7 ist eine
kurze Periode veranschaulicht, in der ein Datenbit fehlt und
in der die Taktbits zueinander geführt worden sind. Die Signalfolge
Α, stellt einfach eine Umkehrung der Signalfolge Ap
dar, und im Zuge der weiteren Erläuterung der Schaltung gemäss fc Fig. 1 wird auf die Signalfolge A, Bezug genommen.
Die Verzögerungszeiten der Verzögerungsglieder 22 und 26 sind entsprechend der kürzestmöglichen Zellenzeit^ entsprechend
der kürze stmöj-ichen Periode und entsprechend der
längstmöglichen Zellenzeit gewählt. Demgemäss ist das Verzögerungsglied
22 so eingestellt, dass die Verzögerungszeit zwischen der Eingangsklemme 16 und dem Ausgang des llipflops
24 kurzer ist als die kürzestmögliche Zellenzeit. Dieses Verfahren
führt zur Anpassung an die Schaltungsverzögerung des
llipflops 24. Das Verzögerungsglied 26 ist so eingestellt, dass es eine Verzögerungszeit besitzt, die ein wenig kürzer
ist als die Verzögerungszeit des Verzögerungsgliedes 22. W Zur weiteren Verbesserung des Betriebs sollte ferner die Gesamtsumme
der VerzÖgerungszeiten der Verzögerungsglieder 22
und 26 und der durch das Plipflop 24 hervorgerufenen Verzögerungszeit
kleiner sein als die kürzestmögliche Periode, aber grosser als die längstmögliche Zellenzeit. Die Dauer
der Takt- und Datenbits kann zwar variieren, die oben betrachteten
Zeitwerte müssen aber eingehalten werden.
Unter Bezugnahme auf die in fig. 1 dargestellte Schaltung
und auf das in Pig. 3 dargestellte Zeitdiagramm sei nunmehr
109848/ 1.737
die Arbeitsweise der Informationsfeststellvorrichtung gemäss
der Erfindung näher erläutert. Die an der Klemme 16 aufgenommene Eingangssignalfolge A, wird verzögert, um eine zum
Zeitpunkt. T1 .beginnende Signalfolge B zu erzeugen. Die
durch das Verzögerungsglied 22 bewirkte Verzögerungszeit zwischen den Zeitpunkten Tq und T1 ist. dabei gleich oder
ein wenig kürzer als die kürzestmögliche Zellenzeit, wie
dies in diesem Beispiel zwischen den Zeitpunkten Tq und T^p
gezeigt ist. Die Signalfolgen A und B werden" demgemäss dem
Gleichstrom-Rückstelleingang bzw. dem Umsehalteingang des
I1IiPfIOpS 24 zugeführt, das daraufhin die Signalfolge O
erzeugt. Diese Signalfolge O ist ein Strom von Impulsen, deren Breite von der Verzögerung des Verzögerungsgliedes
und von der Zeitspanne zwischen aufeinanderfolgenden Bits der Signalfolge A., abhängt. In der Signalfolge O tritt
dabei ein Übergang von einem positiven zu einem negativen
Wert hin auf, wenn in der Signalfolge A, ein Übergang von einem positiven Wert zu einem negativen Wert erfolgt. Die
Signalfolge B schaltet das Flipflop 24 um, wenn in der
Signalfolge B ein Wechsel von einem positiven Wert zu einem negativen Wert erfolgt. Eine Ausnahme hiervon ist jedoch
dann gegeben, wenn die Signalfolge A, sich im negativen
Zustand befindet. Demgemäss liefert die Signalfolge A., einen
von einem positiven zu einem negativen Wert hin verlaufenden Übergang in der Signalfolge O zu den Zeitpunkten Tq, T2, T.,
T„ und Tq. Die Signalfolge B bewirkt die Umschaltung zu
den Zeitpunkten T1, T,, T5, T& und T13. Die Signalfolge B
bewirkt diese Umschaltung jedoch nicht zum Zeitpunkt T1 ρ>
da nämlich zu1diesem Zeitpunkt die Signalfolge A, im negativen
Zustand war oder gleichzeitig in den negativen Zustand
überging. Demgemäss wird die Breite der Impulse der Signalfolge O geändert; die betreffende Impulsbreite hängt von
den zuvor erwähnten Bedingungen ab. Es sei hier bemerkt, dass die Gleichstrom-Rückstell-ÜbersteuerungiS-Eigenschaft des
Flipflops 24 in der Schaltung 10 die Aufnahme eines ein-
1 09848/ 1 737 .
laufenden Informationsbitstroms und die Verarbeitung eines
einlaufenden Informaticnsbitstroma ermöglicht, in welchem
grosse Zellen- und Periodenänderungen auftreten.
Die SignäEfolge C stellt einen Impulsstrom mit Impulsen
variierender Breiten dar. Diese Impulse werden durch das lirzöerungsglied 26 um eine Zeitspanne verzögert, die etwas
kurzer ist als die Verzögerungszeitspänne, diejdurch das Verzögerungsglied 22 hervorgerufen wird. Diese verzögerte Signalfolge
ist als Signalfolge D dargestellt. Die beiden Signalfolgen Ο und D werden den Eingängen des Gatters 28 zugeführt,
das daraufhin an der Klemme 18 eine Ausgangssignalfolge
E abgibt, und zwar dann, wenn beide Signälfolgen G
und D im positiven Zustand sind. Diese Bedingung ist zwischen den Zeitpunkten Tg und T7 erfüllt, weshalb demgemäss ein
derartiger in der Signalfolge E auftretender Impuls kennzeichnend ist für ein fehlendes Datenbit, was generell in
der Signalfolge A~ zwischen den Zeitpunkten T,- und Tg angezeigt
ist. Demgemäss wird ein Ausgangssignal, das heisst der negative Impuls der Signalfolge E, erzeugt, wenn die
Impulse der Signalfolge C grosser sind als ein ausgewählter
Wert. Auf diese Weise wird durch den breitesten Impuls der Signalfolge Cs in diesem lall zwischen den Zeitpunkten T1-
und T7 das Ausgangssignal erzeugt. Es dürfte einzusehen
sein, dass in dem Jail, dass"die Verzögerungszeit des Verzögerungsgliedes
26 grosser gewählt würde als die Verzögerungszeit des Verzögerungsgliedes 22, was dazu führen würde, dass
die Signalfolge D zum Beispiel zum Zstpunkt T1 beginnen
würde, zumindest ein Fehler-Ausgangsimpuls in der Signalfolge
E auftreten würde, und zwar beginnend zum Zeitpunkt T^.
Es dürfte ferner einzusehen sein, dass dann, wenn das ilipflop
24 nicht die Übersteuerungseigensehaft aufwiese, ein Übergang
von einem negativen zu einem positiven Wert hin in der Signalfolge
G zum Zeitpunkt T12 auftreten Und damit die Abgabe
1098A8/1737'
eines Fehler-Ausgangsimpulses in der Signälfolge E bewirken könnte, der zum Zeitpunkt T^- beendet wäre. Weitere Probleme
ergäben sich, zum Beispiel dann, wenn die Gesamtverzögerungszeit
der Verzögerungsglieder 22 und 26 nicht kleiner wäre als die kürzestmögliche Periode und grosser als die längstmögliche
Zellenzeit.
Der Zweck der Schaltung 14 besteht darin, die Taktbits zu gewinnen, die mit den Datenbits abwechselnd auftreten. Das
Auftreten eines negativen Impulses in der Signalfolge E zwischen aufeinanderfolgenden Taktimpulsen in der Signalfolge G
zeigt an, dass ein Datenbit mitjeinem zweiten Binäwert vorhanden
ist, das heisst mit einem Binärwert Null. Demgegenüber
zeigt das Fehlerr eines negativen Impulses in der Signalfolge E zwischen aufeinanderfolgenden Taktimpulsen der Signalfolge
G an, dass ein Datenbit mit einem ersten Binärwert oder mit dem binären Wert 1 vorhanden war. Wie im Falle des Flipflops
24 erläutert, wird durch die Signalfolge B das Flipflop 30 umgeschaltet, während die Signalfolge E, die das Ausgangssignal
darstellt, eine Übersteuerung an dem Gleichstrom-Setzeingang des Flipflops 30 bewirkt. Demgemäss bewirkt die Signalfolge
E, dass die Ausgangssignalfolge F des Flipflops 30 von
einem negativen zu einem positiven Zustand sich ändert, und zwar im vorliegenden Beispiel zum Zeitpunkt Tg. Demgemäss
bewirkt die Signalfolge B, dass das Flipflop 30 seinen
Zustand entsprechend einer TJmeehaltwirkung im vorliegenden
Beispiel zu den Zeitpunkten Τ|4 T-, T^, TQ, T12 und T15
ändert und die Impulse der Signalfolge ]? abgibt. Die Impulse
der Signalfalge G werden dabei dann erzeugt, wenn die Polaritäten
der Signalfolge F und der Signalfolge B jeweils negativ sind. Die Taktimpulse werden demgemäss beginnend zu den
Zeitpunkten T.., T1-, Tg und T..., erzeugt? sie können darüber
hinaus zur Verschiebung der betreffenden Information in hier
nicht näher dargestellte Empfängsregister benutzt werden.
109848/1737
- 12 - 2121971
Vorstehend ist eine Vorrichtung in Verbindung mit einer
Doppelfrequenz-Codierinformation betrachtet worden. Die der
in Fig. 1 dargestellten Vorrichtung entsprechende Vorrichtung
kann nun auch zur Ermittlung von Informationen verwendet
werden, die unter Anwendung von Phasencodierverfahren aufgezeichnet sind. Dabei ist zusätzlich eine bistabile Anzeigeeinrichtung
36 zu der in Fig. 1 dargestellten Schaltung erforderlich, wie dies aus Fig. 2 hervorgeht. Im folgenden
sei unter Bezugnahme auf Fig. 2 und 4 die Arbeitsweis e der betreffenden Vorrichtung bei Vorliegen einer phasencodierten
Information betrachtet. Eine derartige phasencodierte Information
tritt als Signalfolge A. in Fig. 4 auf. Die invertierte
Signalfolge dieser Signalfolge wird dem Eingang der Schaltung 10 Λ zugeführt. Wie ersichtlich bewirkt das Fehlen eines Taktbits
eine Änderung der Binärzahlanzeige der folgenden Datenbits. Der Ausgang der Schaltung 12 zeigt nunmehr ein fehlendes
Taktbit an, wie dies durch die Signalfolge E' veranschaulicht
ist. Der Ausgang der Schaltung 14 zeigt die Datenbits an, wie sie in der Signalfolge G-' , veranschaulicht sind. Der Zustand
der Signalfolge H am Ausgang der bistabilen Anzeigeeinrichtung 36 bestimmt dabei, ob die Datenbits der Signalfolge G' die erste oder zweite Binärzahl anzeigen. Die bistabile
Einrichtung 36 kann ein Flipflop sein, das einen Umschalteingang
aufweist und das mittels eines Taktbits gesteuert werden muss, so dass die Ausgangsanzeige zu der gewünschten Anzeige
nicht entgegengesetzt sein wird. Der von positiven zu negativen Werten hin erfolgende Übergang in der Signalfolge
E1 bewirkt die Umschaltung des Flipflops 36 zwischen den
Zuständen 40 und 42. Die Datenbits der Signalfolge E1 treten
dabei dann auf, wenn die Signalfolge H sich im Zustand 40
befindet^ wodurch das Vorhandensein einer binären 1 angezeigt wird, während die Datenbits, die während der Zeitspanne
auftreten, während der die Signalfolge" H sich im Zustand 42
befindet, das Vorhandensein einer binären Null anzeigen.
109848/1737
Die Datenbits der Sign alf olge 0' können im übrigen noch.
als S ahle be impul se verwendet werden", wie dies bezüglich,
der Taktimpulse der Signalfolge G in Fig. 3 ausgeführt
worden ist.
109848/1737
Claims (1)
- PatentansprücheVorrichtung zur Feststellung von Informationen, dadurch gekennzeichnet,. daß eine Impulserzeugereinrichtung (10) vorgesehen ist, die zur Aufnahme eines Informationsbitstromes an ihrem Eingang (16) dient, daß zwischen dem Eingang und dem Ausgang-der Impulserzeugereinrichtung (10) eine eine erste Verzögerungszeit einführende erste Verzögerungseinrichtung (22) vorgesehen ist, daß an dem Ausgang (c) der Impulserzeugereinrichtung (1O) von dem Informationsbitstrom ein Impulsstrom auftritt, in welchem die Impulsbreite von.der ersten Verzögerungszeit und von der Zeit zwischen aufeinanderfolgenden Informationsbits abhängt, und daß mit dem Ausgang (C) der Impulserzeugereinrichtung (10) Einrichtungen (12) gekoppelt sind, die auf die Zuführung des Impulsstroms hin ein Ausgangssignal erzeugen, das in dem Fall das Fehlen eines Bits anzeigt, daß ein Impuls des Impulsstroms in seiner Breite einen ausgewählten Wert überschritten hat,2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Informationsbitstrom abwechselnd Takt- und Datenbits umfaßt und daß die erste Verzögerungszeit kürzer ist als die minimal mögliche Zeit zwischen entsprechenden Punkten der Takt- und Datenbits.3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Impulserzeugereinrichtung (10) ein digitales Tiefpaßfilter (12) enthält.4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das digitale Tiefpaßfilter (12) eine zweite, den Impulsstrom aufnehmende und einen verzögerten Impulsstrom abgebende Verzögerungseinrichtung (26) mit einer zweiten109848/1737isVerzögerungszeitspanne, welche kürzer ist als die erste VerzögerungsZeitspanne,und eine Gattereinrichtung (28) enthält, die ein Aus gangs signal erzeugt·, 'wenn der Impulsstrom und der verzögerte Impulsstrom in einem ausgewählten Zustand sind.5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Verzögerungszeit und die zweite Verzögerungszeit eine Gesamtverzögerungszeit festlegen, die kurzer ist' als die kürzestmöglicht Zeit zwischen entsprechenden Punkten entsprechender Bits und die größer ist als die längstmögliche Zeit zwischen entsprechenden Punkten der Takt- und Datenbits.6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der ersten Verzögerungseinrichtung (22) eine bistabile Einrichtung (24) nachgeordnet ist, die sowohl den Informationsbitstrom als auch den durch die erste Verzögerungseinrichtung (22) verzögerten Informationsbits trom aufnimmt, ein einem ersten Zustand entsprechendes Ausgangssignal abgibt, wenn ein ausgewählter Übergang in dem Informationsbitstrom auftritt, und ein einem zweiten Zustand entsprechendes Ausgangssignal abgibt, wenn ein ausgewählter Übergang in dem verzögerten Informationsbitstrom auftritt.7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß das Ausgangssignal der bistabilen Einrichtung, (24) im ersten Zustand verbleibt, wenn der Informationsbit-„strom im ersten Zustand ist.8. Vorrichtung nach Anspruch 6 zur Ermittelung einer doppelfrequenzcodierten Information, dadurch gekennzeichnet, daß das Ausgangssignal der bistabilen Einrichtung kennzeichnend ist für "'. .eifte Binärzahl, und daß109848/1737Trenneinrichtungen (14) vorgesehen sind, die die Taktbits von den Datenbits trennen, während eine ausgewählte PhasenbeZiehung mit dem Ausgangssignal beibehalten wird,9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Trenneinrichtungen (14) eine zweite bistabile Einrichtung (30), die zur Aufnahme des Ausgangssignals und des verzögerten Informationsbitstroms dient und die eine Signalfolge, abgibt, welche zwischen einem ersten und zweiten Zustand änderbar ist, wenn ein ausgewählter Übergang in einem Informationsbit des verzögerten Informationsbitstroms auftritt, und die ein einem zweiten Zustand entsprechendes Ausgangssignal abgibt, wenn ein ausgewählter Übergang in dem Ausgangssignal aufgetreten ist, und eine Gattereinrichtung (32) enthaiiJ^welche so geschaltet ist, daß sie ein,Ausgangstaktbit abgibt, wenn der verzögerte Informationsbitstrom und die Signalfolge in einem ausgewählten Zustand sind,10. Vorrichtung nach Anspruch 2 zur Ermittelung einer. phasencodierten Information, dadurch gekennzeichnet,· daß ein für das Fehlen eines Taktbits kennzeichnendes Ausgangssignal abgegeben wird, daß die Datenbits, die kennzeichnend sind für eine erste Binärzahl, und die Datenbits, die kennzeichnend sind für eine zweite Binärzahl, abwechselnd zwischen aufeinanderfolgenden fehlenden Taktbits gruppiert sind, und daß Einrichtungen (14) vorgesehen sind,, die die Binär zahl der Datenbits anzeigen und die eine erste bistabile Einrichtung enthalten, deren Eingang zur Aufnahme des Ausgangssignals dient, welches den Ausgang dieser ersten bistabilen Einrichtung zwischen einem ersten und einem zweiten Zustand umschaltet und damit das Vorhandensein von Datenbits anzeigt, die kennzeichnend sind für die erste bzw„ zweite Binärzahl*10 9848/173711.·Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß Trenneinrichtungen (14) zur Trennung der Datenbits von den Taktbits vorgesehen sind, währenddessen eine ausgewählte Phasenbeziehung mit dem Ausgangssignal beibehalten wird, das kennzeichnend ist für fehlende Taktbits, und daß die Trenneinrichtungen (14) eine zweite bistabile Einrichtung (30), die zur Aufnahme des Ausgangssignals und eines verzögerten Informationsbitstroms, von der Impulserzeugereinrichtung (10) dient und die eine Signalfolge erzeugt, welche zwischen einem ersten und zweiten Zustand umschaltet, wenn ein ausgewählter Übergang irgendeines Informationsbits des verzögerten Informationsbitstroms aufgenommen wird}und die ein einem zweiten Zustand ent- ° sprechendes Signal abgibt, wenn ein ausgewählter Übergang des Ausgangssignals ermittelt wird, und eine Gattereinrichtung (32) enthaii5fndie ein Ausgangsdatenbit erzeugt, wenn der verzögerte Informationsbitstrom und die Signalfolge in einem ausgewählten Zustand sind*"12. Vorrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die zweite Verzögerungseinrichtung (26) die Signalfolge um eine Zeitspanne verzögert, welche kürzer ist als die Verzögerungszeitspanne der ersten Verzögerungseinrichtung (22), und daß die der zweiten Verzögerungseinrichtung (26) zugehörige Gattereinrichtung (28) ein Signal erzeugt, das kennzeichnend ist für ein fehlendes Bit des Informationsbitstroms, wenn die Signalfolge und die verzögerte Signalfolge in einem ausgewählten Zustand sind»13« Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die erste bistabile Einrichtung (24) in dem ersten Zustand verbleibt, wenn der Informationsbitstrom im . ersten Zustand ist.109848/173 714ο Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die bistabile Einrichtung (24) ein JK-Flip£lop enthält,15. Vorrichtung nach Anspruch 1 2, dadurch gekennzeichnet, daß die erste und zweite Verzögerungseinrichtung (22,26) eine Gesamtyerzögerungszeit einführen, die kürzer ist als die kürzestmögliche Zeitspanne zwischen entsprechenden Punkten gleicher Bits» "16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die beiden Verzögerungseinrichtungen (22,26) eine GesamtverzögerungsSeit einführen, die größer ist als die größtmögliche Zeitspanne zwischen entsprechenden Punkten der Takt- und DatenMts.17· Vorrichtung nach eimern der Ansprüche 1 bis 16» dadurch gekennzeichnet, daß die Signale jeweils in der ¥eise dargestellt sind, daß eine Taktzelle einer Datenzeile ; in jeder Periode vorangeht, daß die Taktzelle ein Taktbit enthält und daß die Datenzelle ein Datenbit enthält, das kennzeichnend ist für ein erstes bzw. zweites Binärsignal,18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet,a^. daß die erste Verzögerungszeit nicht größer ist als ™ die kürzestmögliche Zellenzeit,,b) daß die zweite Versögerungszeit kürzer ist als die erste Verzögerungszeit, und 'c) daß die Summe der ersten und des» zweitem Verzögerringszeit kürzer ist als die kürzestmögliche Per-ioöe und größer als die längstraögliche Zellenzeit.1-9» Vorrichtung nach Anspruch 18S dadurch gekennzeichnet, daß die erste Verzögerungseinrichtung (22) -ana die zweite Verzögerungseinrichtung (26) abwechselnd mit der Frequenz der -aufgezeichneten Binärsignale wirksam schaltbar sind0.1C S 8 k 8 / 1 7 3 7 ./320. Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß die Impulserzeugereinrichtung (10) eine bistabile Einrichtung (24) mit einem Umschalteingang (T), einem Rückstelleingang (DC) und einem Ausgang enthält, daß der Umschalteingang (T) zur Aufnahme der verzögerten Binärsignale dient, daß der Rückstelleingang (DC) zur Aufnahme der Binärsignale dieny, daß die bistabile Einrichtung (24) einen einem ersten Zustand entsprechenden Impulsstrom am Ausgang erzeugt, wenn ein erster Übergang des Takt- oder Datenbits am·Rückstelleingang (DC) festgestellt wird, und einen einem zweiten Zustand entsprechenden Impulsstrom, wenn der erste Übergang der Takt- oder Datenbits an dem Umschalteingang (T) festgestellt ist und die Binärsignale an dem Rückstelleingang (DC) im zweiten Zustand sind.109848/1737
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3428570A | 1970-05-04 | 1970-05-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2121976A1 true DE2121976A1 (de) | 1971-11-25 |
Family
ID=21875445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712121976 Pending DE2121976A1 (de) | 1970-05-04 | 1971-05-04 | Vorrichtung zur Feststellung von Informationen |
Country Status (7)
Country | Link |
---|---|
US (1) | US3652943A (de) |
JP (1) | JPS57565B1 (de) |
CA (1) | CA933283A (de) |
DE (1) | DE2121976A1 (de) |
FR (1) | FR2091130A5 (de) |
GB (1) | GB1344351A (de) |
NL (1) | NL7106053A (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS494451A (de) * | 1972-04-22 | 1974-01-16 | ||
US3828312A (en) * | 1973-02-20 | 1974-08-06 | Ddi Communications Inc | Digital data change detector |
US4034348A (en) * | 1976-06-28 | 1977-07-05 | Honeywell Information Systems, Inc. | Apparatus, including delay means, for sampling and recovering data recorded by the double transition recording technique |
US4110557A (en) * | 1976-12-27 | 1978-08-29 | Sperry Rand Corporation | Phase lock oscillator for use in data processing system |
US4142159A (en) * | 1977-11-07 | 1979-02-27 | The United States Of America As Represented By The United States Department Of Energy | Missing pulse detector for a variable frequency source |
US4311962A (en) * | 1979-09-04 | 1982-01-19 | The Bendix Corporation | Variable frequency missing pulse detector |
US4473805A (en) * | 1981-12-14 | 1984-09-25 | Rca Corporation | Phase lock loss detector |
JPS61501123A (ja) * | 1984-02-09 | 1986-05-29 | グレイタ− ユニオン シアタ− サプライズ ピ−テイ−ワイ リミテツド | パリティ−チェック装置 |
US4628269A (en) * | 1984-05-23 | 1986-12-09 | Motorola, Inc. | Pulse detector for missing or extra pulses |
US4553426A (en) * | 1984-05-23 | 1985-11-19 | Motorola, Inc. | Reference pulse verification circuit adaptable for engine control |
JPS62151053A (ja) * | 1985-12-25 | 1987-07-06 | Iwatsu Electric Co Ltd | ノイズ除去回路 |
SE450186B (sv) * | 1986-07-07 | 1987-06-09 | Rydborn S A O | Sett och anordning for overvakning av att flera efter varandra foljande signaler har huvudsakligen samma vagform |
JPH04280507A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | ディジタルノイズ消去方式 |
US5210444A (en) * | 1991-12-20 | 1993-05-11 | The B. F. Goodrich Company | Duty cycle meter |
-
1970
- 1970-05-04 US US34285A patent/US3652943A/en not_active Expired - Lifetime
-
1971
- 1971-02-01 CA CA104196A patent/CA933283A/en not_active Expired
- 1971-04-19 GB GB2365171*A patent/GB1344351A/en not_active Expired
- 1971-05-03 FR FR7115885A patent/FR2091130A5/fr not_active Expired
- 1971-05-04 DE DE19712121976 patent/DE2121976A1/de active Pending
- 1971-05-04 NL NL7106053A patent/NL7106053A/xx unknown
- 1971-05-04 JP JP2893871A patent/JPS57565B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CA933283A (en) | 1973-09-04 |
NL7106053A (de) | 1971-11-08 |
US3652943A (en) | 1972-03-28 |
JPS57565B1 (de) | 1982-01-07 |
FR2091130A5 (de) | 1972-01-14 |
GB1344351A (en) | 1974-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3119014C2 (de) | Verfahren zum Verschlüsseln von Video- und Audiosignalen | |
DE102012205315B4 (de) | Schnellverriegelungs-Taktdaten-Wiederherstellung für Phasenschritte | |
DE3119013C2 (de) | Verfahren und Einrichtung zum Verschlüsseln von Videosignalen | |
DE2121976A1 (de) | Vorrichtung zur Feststellung von Informationen | |
DE2702959A1 (de) | Synchronisationssignal-wiedergewinnungsschaltung fuer grundband-datensignale | |
DE2045794A1 (de) | Datendemodulator mit Verwendung von Vergleichen | |
DE2740347A1 (de) | Vorrichtung zum einfuegen und ausblenden von zusatzinformation in einen bzw. aus einem digitalen informationsstrom | |
DE68912348T2 (de) | Verfahren zur phasenregelung eines taktgebers in bezug auf ein datensignal. | |
DE3818843A1 (de) | Verfahren und schaltungsanordnung zur rueckgewinnung eines bittaktes aus einem empfangenen digitalen nachrichtensignal | |
DE2114250B2 (de) | Verfahren zur automatischen Einstellung eines Transversalfilters zur Impulsentzerrung | |
DE69830541T2 (de) | Takt-extraktionsschaltkreis | |
DE2514529A1 (de) | Digitales dekodiersystem | |
DE69111669T2 (de) | Phasenkorrekturschaltung für Signale in einem System mit doppelten digitalen Leitungen. | |
DE69116494T2 (de) | Rahmensynchronisierungsanordnung | |
DE1963677C3 (de) | Dekodierer | |
DE3327114C2 (de) | Pulsgenerator zur Erzeugung von Abtastimpulsen | |
DE1242688B (de) | Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen | |
DE2531926A1 (de) | Empfaenger fuer schnelle wiedergewinnung der rahmensynchronisation | |
DE2133660A1 (de) | Codierer | |
DE3102421C2 (de) | FM-Empfänger für Signale mit Senderkennung | |
DE3750096T2 (de) | Bitsynchronisierungsschaltung. | |
DE3311896A1 (de) | Frequenzbestimmungseinrichtung | |
DE2326658A1 (de) | Datentrennvorrichtung | |
DE3313063A1 (de) | Digitale phasenstarre schleife | |
DE3631801A1 (de) | Automatische phasenregelschaltung insbesondere fuer ein videomagnetbandgeraet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHA | Expiration of time for request for examination |