DE2117365A1 - Integrierte Schaltung und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Schaltung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2117365A1
DE2117365A1 DE19712117365 DE2117365A DE2117365A1 DE 2117365 A1 DE2117365 A1 DE 2117365A1 DE 19712117365 DE19712117365 DE 19712117365 DE 2117365 A DE2117365 A DE 2117365A DE 2117365 A1 DE2117365 A1 DE 2117365A1
Authority
DE
Germany
Prior art keywords
integrated circuit
insulating layer
molybdenum
tungsten
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712117365
Other languages
English (en)
Inventor
William Ernest Scotia; Brown Dale Marius Schenectady; N.Y. Engeler (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE2117365A1 publication Critical patent/DE2117365A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Anmelder: General Electric Company, Schenectady, New York, N-Y. USA
, Integrierte Schaltung und Verfahren zu ihrer Herstellung.
Die Erfindung betrifft eine integrierte Schaltung aus Halbleitermaterial und ein Verfahren zur Herstellung einer elektrischen Isolierschicht zwischen Elementen der integrierten Schaltung auf einem Halbleitersubstrat.
Bei integrierten Schaltungen besteht die Schwierigkeit, eine geeignete elektrische Isolation zwischen Komponenten oder Elementen der Schaltung vorzusehen, und gleichzeitig einen gut wärmeleitenden Weg zu Wärmesenke vorzusehen. Dadurch ist der Nachteil bedingt, daß die Möglichkeiten integrierter Schaltungen nicht vollständig ausgenutzt werden können. Obwohl zahlreiche Verfahren und Vorrichtungen zur Beseitigung dieser Schwierigkeiten vorgeschlagen wurden, ist deren Anwendbarkeit insbesondere deshalb begrenzt, weil diese Verfahren verhältnismäßig kompliziert oder teuer sind.
Es ist deshalb Aufgabe der Erfindung, ein Verfahren zur Herstellung einer integrierten Schaltung anzugeben, deren Komponenten oder Elemente elektrisch voneinander isoliert sind, wobei jedoch ein gut wärmeleitender Weg zu einer Wärmesenke vorhanden ist. Ferner soll eine derartige integrierte Schaltung mit einer Anzahl von elektrisch isolierten Elementen mit einem einzigen gut wärmelei-
109844/1611
tenden Weg zu einer Wärmesenke versehen werden. Ferner soll das Verfahren unter Verwendung von Verfahrensschritten durchführbar sein, die in der Haltleitertechnik üblich sind.
Diese Aufgabe wird durch ein Verfahren erfindungsgemäß gelöst, bei dem eine Isolierschicht auf der Oberfläche eines Halbleitersubstrats mit integrierten Schaltungselementen erzeugt wird, über der eine Schicht aus gut wärmeleitendem Material wie einem Metall ausgebildet wird, bei dem die gut wärmeleitende Schicht und die dünne Isolierschicht in Bereichen entfernt werden, wo einzelne Schaltungselemente voneinander getrennt werden sollen, und bei dem das Halbleitermaterial von der Rückseite des Substrats wahlweise entfernt wird, und das gut wärmeleitende Material mit einer Wärmesenke verbunden wird.
Zusammenfassend gibt deshalb die Erfindung ein Verfahren an, bei dem eine elektrische Isolation zwischen integrierten Schaltungen und ein gemeinsamer gut wärmeleitender Weg zu einer Wärmesenke vorgesehen sind. Bei dem Verfahren wird eine Isolierschicht über der Oberfläche eines Halbleiterplattchens ausgebildet, welches integrierte Schaltungen enthält. Über dieser Isolierschicht wird eine Schicht aus gut wärmeleitendem Material ausgebildet. Teile der gut wärmeleitenden Schicht und der Isolierschicht werden in Bereichen zwischen einzelnen integrierten Schaltungen entfernt. Das Halbleitermaterial wird zwischen integrierten Schaltungselementen entfernt und ein gut wärmeleitender Weg wird zwischen der gut wärmeleitenden Schicht und einer geeigneten Wärmesenke ausgebildet.
Anhand der Zeichnung soll die Erfindung näher erläutert werden. Es zeigen:
Fig. 1 eine perspektivische Ansicht eines Halbleiterplattchens in dem mehrere verbundene integrierte Schaltungen ausgebildet sind; und
Fig. 2 bis 6 Verfahrensschritte bei der Durchführung des Verfahrens gemäß der Erfindung.
1 0 9 8 A A / 1 6 1 1
Bei dem in Fig. 1 dargestellten Ausführungsbeispiel sind eine Anzahl von integrierten Schaltungen Io auf einem Halbleitersubstrat 11 ausgebildet. Jede integrierte Schaltung Io wird auf dem Substrat 11 in an sich bekannter Weise ausgebildet. Beispielsweise kann jede integrierte Schaltung Transistoren, Dioden, Widerstände oder Kondensatoren enthalten, die beispielsweise durch Diffusion ausgewählter Dotiermaterialien in dem Halbleitersubstrat ausgebildet werden. Durch bekannte Vetffahrensschritte ist es möglich, eine Vielzahl von Schaltungselementen auszubilden, die miteinander verbunden sein können, um eine große Anzahl von integrierten Schaltungen auf einem einzigen Halbleitersubstrat auszubilden.
Fig. 2 zeigt einen Querschnitt entlang der Linie 2-2 in Fig. 1, woraus die Einzelheiten einer typischen integrierten Schaltung deutlicher erkennbar sind. Das Halbleitersubstrat 11 ist n-leitend und weist mehrere Diffusionsbereich auf. Die integrierte Schaltung Io kann beispielsweise einen ersten Transistor 12 enthalten, der aus einem p-leitenden Diffusionsbereich besteht, in dem ein flacher η-leitender Diffusionsbereich 14 ausgebildet st. Angrenzend an den ersten Transistor ist ein zweiter p-leitender Diffusionsbereich vorgesehen, um einen Widerstand 15 zu bilden. Der Widerstand 15 kann- ebenfalls durch Diffusionen eines Dotiermaterials in das Substrat ausgebildet werden. Nach der Diffusion wird ein schützender und passivierender Überzug 16, der beispielsweise aus Siliziumdioxyd besteht, über der Oberfläche des Substrats niedergeschlagen oder thermisch aufgewachsen, in die Oxydschicht werden dann Öffnungen eingeätzt, um einen elektrischen Anschluß für ausgewählte Teile des Halbleitersubstrats vorzusehen.
Elektrische Verbindungen zwischen Schaltungselementen werden vorzugsweise ausgebildet, indem eine Metallschicht über der Oxydoberfläche aufgetragen wird und indem die Metallschicht ausgeätzt' wird, un. die gewünschten elektrischen Verbindungen zu schaffen. Bei dem Ausführungsbeispiel in Fig. 2 ist eine elektrische Verbindung zwischen dem η-leitenden Bereich 14 und dem Widerstand 15 durch eine gemusterte Metallschicht 17 gegeben, die beispielsweise
109844/161 1
aus Molybdän, Wolfram, Aluminium oder Gold besteht. Verfahren zur Ausbildung derartiger Verbindungen verschiedener Schaltungselemente sind bekannt und sind nicht Gegenstand der Erfindung.
Bei diesem Ausführungsbeispiel der Erfindung erfolgt die elektrische Isolation zwischen Schaltungselementen und dem gut wärmeleitenden Weg zwischen den Schaltungselementen und einer Wärmesenke entsprechend der Darstellung in den Figuren 3 bis 6. Zuerst wird eine dünne Isolierschicht 18 über der Oberfläche der integrierten Schaltungen ausgebildet. Die Isolierschicht 18 kann z.B. ein Oxyd sein, ein Nitrit oder aus Kombinationen von Oxyden und Nitriden von Silizium bestehen. Es können auch zahlreiche andere bekannte Isolierschichten Verwendung finden. Die Hauptanforderung besteht darin, daß die Isolierschicht einen niedrigen thermischen Ausdehnungskoeffizienten hat, der nahezu gleich den thermischen Ausdehnungskoeffizienten des Substrats ist. Beispielsweise hat Silizium einen thermischen Ausdehnungskoeffizienten
—6
von etwa 5 χ Io pro Grad C. Obwohl es auch wünschenswert ist, daß die Isolierschicht eine verhältnismäßig große Wärmeleitfähigkeit hat, ist diese Eigenschaft nicht erforderlich, wenn die Schichtdicke hinreichend gering ist, so daß die Wärmeleitung durch die Isolierschicht kein bedeutsamer Faktor bei der Ermittlung der Wärmeübertragung von einer integrierten Schaltung zu einer Wärmesenke ist. Wenn die Isolierschicht 18 beispielsweise aus Siliziumnitrit oder Siliziumdioxyd besteht, erzeugt eine Schichtdicke
ο
zwischen 2ooo und 5ooo A einen zufriedenstellend wärmeleitenden Weg. Es ist ersichtlich, daß sowohl dünnere als auch dickere Schichten Verwendung finden können. Dünnere Schichten bewirken jedoch im allgemeinen eine unerwünschte Nebenschlußkapazität zwischen der integrierten Schaltung und der Wärmesenke, während dickere Schichten eine schlechte Wärmeleitfähigkeit zu der Wärmesenke ergeben. Deshalb findet bei der Durchführung der Erfindung vorzugsweise eine Schichtdicke der Isolierschicht 18 Verwendung, die mit der zulässigen Nebenschlußkapazität und dem Wärmeverlust verträglich ist.
1 0 9 8 4 kl 1.61 1
. Eine Isolierschicht aus Siliziumnitrit kann z.B. auf die Oberfläche der integrierten Schaltung durch eine thermische Trennreaktion von entwässertem Ammoniakgas aufgetragen werden, das über die Oberfläche des Plättchens strömt, während dieses auf eine so hohe Temperatur erhitzt wird, wie es die verschiedenen Schaltungselemente gestatten. Ein derartiges Verfahren ist aus der US-PS 3, 385 729 bekannt. Schichten aus Siliziumdioxyd können beispielsweise aufgedampft werden, mit Hilfe von Materialien wie SiH4 und Sauerstoff. Über der Oberfläche der Isolierschicht wird eine Schicht aus einem Material 19 aufgetragen, welches eine gute thermische Leitfähigkeit und einen niedrigen Ausdehnungskoeffizienten hat, wie beispielsweise Molybdän, Wolfram oder Legierungen von Molybdän und Wolfram. Die Schicht 19 kann durch verschiedene bekannte Verfahren ausgebildet werden. Z.B. kann eine Schicht aus Molybdän oder Wolfram auf einer integrierten Schaltung durch pyrolytische Reduktion von Molybdän-Tetrachlorid (MoCl1-) oder Wolfram-Hexafluorid (WF1O ausgebildet werden, während
die integrierte Schaltung auf einer Temperatur von etwa 5oo C gehalten wird. Wahlweise kann eine Schicht aus Molybdän oder Wolfram durch Aufsprühen von einer Kathode ausgebildet werden. Diese und andere Verfahren zur Herstellung derartiger Schichten sind an sich bekannt. Gewünschtenfalls kann eine dünne Schicht aus einem benetzenden Material wie elektrodenlosem Nickel zugesetzt werden, um die Benetzbarkeit während des Lötvorgangs zu verbessern. Es sei angenommen, daß die Isolierschicht 18 Siliziumnitrit ist und die Schicht 19 aus dem gut wärmeleitenden Material Molybdän. Jede dieser Schichten wird dann durch photolithographische Ätzverfahren gemustert, oder durch sonstige Verfahren dieser Art, wobei die Molybdän- und Siliziumnitrit-Schichten in denjenigen Bereichen entfernt werden, wo die einzelnen integrierten Schaltungen voneinander getrennt werden sollen,wobei diejenigen Bereiche ungeätzt bleiben, welche die einzelnen Schaltungen bedecken. Verfahren zum Ätzen von Metallschichten und Isolierschichten sind an sich bekannt.
Fig. 4 zeigt das Halbleitersubstrat, nachdem die Molybdän- und Siliziumnitrit-Schichten in denjenigen Beaichen entfernt sind, wo
1Q9844/1611
"*■ Ό "■"*
die integrierten Schaltungen getrennt werden sollen. Diese Bereiche sind durch die Bezugszeichen 2o und 21 gekennzeichnet. Fig. 4 zeigt ferner, daß sich die Leiter 22 und 23, welche einen Kontakt zu dem Transistor 12 und dem Widerstand 15 herstelLen, linear entlang der Oberfläche des Halbleitersubstrate entlang einem ausreichenden Abstand erstrecken, damit diese Leiter mit Elektroden angrenzender Schaltungen verbunden werden können, oder mit Elektroden einer sonstigen Einrichtung.
Um die Abtrennung jeder integrierten Schaltung zu vervollständigen, wird die Oberfläche des Substrats mit einem geeigneten Wachs 24 bedeckt. Das Substrat wird dann umgedreht, wie in Fig. 5 dargestellt ist. Das Halbleitermaterial 12 kann dann photolithographisch geätzt werden, zwischen diskreten Schaltungselementen, die sonst elektrisch kurzgeschlossen wären, weil das Halbleiterraaterial vorhanden ist. In entsprechender Weise kann das Halbleitermaterial 12 zwischen den integrierten Schaltungen entfernt werden. Ferner kann die Dicke des Halbleitermaterials 12 gewünschten Falls verringert werden. Wie in Fig. 5 dargestellt ist, wird das Halbleitersubstrat 12 in allen Bereichen weggeätzt, ausgenommen in den Bereich^nwelche den ersten Transistor und den Widerstand 15 umgeben. Jede integrierte Schaltung 11 und die Schaltungselemente werden nun elektrisch voneinander isoliert, bleiben aber mechanisch miteinander verbunden, aufgrund der Schichten aus Siliziumnitrit und Molybdän, und sindelektrisch durch die Leiter 22 und 23 verbunden.
Wie in Fig. 6 dargestellt ist, wird dann jede integrierte Schaltung von dem Wachs befreit und geeignet mit einer Wärmesenke verbunden, vorzugsweise entlang einem Weg mit einem geringen thermischen Widerstand. Wie dargestellt ist, kann dies durch Verlöten mit einer ??ärmeserike 25 mit einem geeigneten Eutektikum oder Lötmittel 26 erfolgen, beispielsweise mit. Au-Si, Au-Ge, Ag-Si, Ag-Ge, Sn oder Pb* In dieser Weise ist eine gemeinsame thermische Verbindung für alle einzelnen Schaltungselemente geschaffen, wobei die elektrische Isolation dazwischen gewährleistet
109844/1611
ist. Dann kann ein elektrischer Kontakt 27 für den n-leitenden Bereich des Transistors 12 hergestellt werden, beispielsweise durch eine Druckausübung bei erhöhter Temperatur. Die freiliegenden Halbleiteroberflächen können dann mit einem Schutzüberzug 28 überzogen werden, der beispielsweise aus Siliziumdioxyd besteht. Die Leiter 22 und 23 können beispielsweise mit Elektroden 29 bzw. 3o verbunden sein.
Aus der vorangegangenen Beschreibung ist ersichtlich, daß ein verbessertes Verfahren geschaffen wurde, das eine elektrische Isolation zwischen integrierten Schaltungen und Schaltungselementen mit einem gut wärmeleitendem Verbindungsweg zwischen der integrierten Schaltung und der Wärmesenke ermöglicht. Obwohl das Verfahren die Verbindung mit lediglich zwei integrierten Schaltungen beschrieben wurde, ist es auch auf kompliziertere Konfigurationen anwendbar, bei denen eine große Anzahl von Schaltungen und Schaltungselementen elektrisch voneinander isoliert werden sollen. Durch Anwendung dieses Verfahrens wurden die hauptsächlichen Schwierigkeiten der bekannten Strahl-lßiter-Technologie überwunden.
Wenn eine elektrischeIsolation entweder nicht erforderlich oder durch andere !Anstände gewährleistet ist, kann der gut wärmeleitende Verbindungsweg zwischen den Halbleiterelementen und einer Wärmesenke trotzdem entsprechend der Lehre der Erfindung Verwendung finden.
- Patentansprüche -
10 9 8 4 4/1611

Claims (12)

• - 8 Patentansprüche
1.) Verfahren zur Herstellung einer elektrischen Isolation zwischen Elementen einer integrierten Schaltung aus einem Halbleitersubstrat, wobei eine wärmeleitende Verbindung zu einer Wärmesenke vorgesehen wird, dadurch gekennzeichnet, daß eine Isolierschicht über der Oberfläche der Elemente der integrierten Schaltung ausgebildet wird, daß über dieser Isolierschicht eine Schicht aus thermisch gut leitendem Material ausgebildet wird, daß ausgewählte Teile des Halbleitersubstrats zwischen Elementen der integrierten Schaltung entfernt werden, um dazwischen eine elektrische Isolation zu gewährleisten, und daß eine Verbindung mit einem niedrigen thermischen Widerstand zwischen dem gut wärmeleitenden Material und der Wärmesenke ausgebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht eine Dicke zwischen 2.000 und 5.000 R hat.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das gut wärmeleitende Material ein Metall ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das gut wärmeleitende Material Molybdän, Wolfram oder eine Legierung von Molybdän und Wolfram ist. ,
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die ausgewählten Teile des Halbleitersubstrats durch ein fotolithografisches Ätzverfahren entfernt werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht aus Siliziumnitrid, Siliziumdioxyd oder Kombinationen von Siliziumnitrid und Siliziumdioxyd besteht.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Entfernung ausgewählter Teile des Halblei-
109844/161 1
tersubstrats eine Einhüllung der Elemente der integrierten Schaltung mit einem Schutzüberzug erfolgt.
8. Integrierte Schaltung, die nach einem der vorhergehenden Ansprüche hergestellt ist und zur Verbindung mit einer Wärmesenke geeignet ist, gekennzeichnet durch ein Halbleitersubstrat, auf dessen einer Oberfläche Schaltungselemente ausgebildet sind, durch eine Isolierschicht über dieser einen Oberfläche und durch ein gut wärmeleitendes Material über dieser Isolierschicht, um von den Schaltungselementen entfernte Wärme zu der Wärmesenke zu leiten.
9. Integrierte Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß das gut wärmeleitende Material Molybdän, Wolfram oder eine Legierung von Molybdän und Wolfram ist.
10. Integrierte Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Isolierschicht aus Siliziumnitrid, Siliziumdioxyd oder Kombinationen von Siliziumnitrid und Siliziumdioxyd besteht.
11. Integrierte Schaltung nach Anspruch 10, dadurch g e kennze ichnet , daß die Isolierschicht eine Dicke zwischen 200 und 5.000 A* hat.
12. Integrierte Schaltung nach Anspruch 10, -dadurch gekennzeichnet, daß das gut wärmeleitende Material Molybdän, Wolfram oder eine Legierung von Molybdän und Wolfram ist.
109844/1611
Leerseite
DE19712117365 1970-04-13 1971-04-08 Integrierte Schaltung und Verfahren zu ihrer Herstellung Pending DE2117365A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US2765070A 1970-04-13 1970-04-13

Publications (1)

Publication Number Publication Date
DE2117365A1 true DE2117365A1 (de) 1971-10-28

Family

ID=21838979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712117365 Pending DE2117365A1 (de) 1970-04-13 1971-04-08 Integrierte Schaltung und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (1) US3686748A (de)
DE (1) DE2117365A1 (de)
FR (1) FR2086028A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0011443A1 (de) * 1978-11-08 1980-05-28 Hitachi, Ltd. Integrierte Halbleiterschaltung

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769688A (en) * 1972-04-21 1973-11-06 Rca Corp Method of making an electrically-insulating seal between a metal body and a semiconductor device
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US4918505A (en) * 1988-07-19 1990-04-17 Tektronix, Inc. Method of treating an integrated circuit to provide a temperature sensor that is integral therewith
GB2222721B (en) * 1988-08-23 1993-07-28 Nobuo Mikoshiba Cooling semiconductor devices
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5521420A (en) * 1992-05-27 1996-05-28 Micro Technology Partners Fabricating a semiconductor with an insulative coating
US5403729A (en) * 1992-05-27 1995-04-04 Micro Technology Partners Fabricating a semiconductor with an insulative coating
JPH0798460A (ja) * 1992-10-21 1995-04-11 Seiko Instr Inc 半導体装置及び光弁装置
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
JPH10508430A (ja) * 1994-06-09 1998-08-18 チップスケール・インコーポレーテッド 抵抗器の製造
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
US8907473B2 (en) * 2009-02-02 2014-12-09 Estivation Properties Llc Semiconductor device having a diamond substrate heat spreader

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL275554A (de) * 1961-04-19 1900-01-01
CH440478A (de) * 1963-07-01 1967-07-31 Asea Ab Verfahren zum Herabsetzen der Durchlasspannung in einem gleichrichtenden Halbleiterkörper und Anordnung zur Ausführung des Verfahrens
US3414968A (en) * 1965-02-23 1968-12-10 Solitron Devices Method of assembly of power transistors
US3343255A (en) * 1965-06-14 1967-09-26 Westinghouse Electric Corp Structures for semiconductor integrated circuits and methods of forming them
US3453722A (en) * 1965-12-28 1969-07-08 Texas Instruments Inc Method for the fabrication of integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0011443A1 (de) * 1978-11-08 1980-05-28 Hitachi, Ltd. Integrierte Halbleiterschaltung

Also Published As

Publication number Publication date
US3686748A (en) 1972-08-29
FR2086028A1 (de) 1971-12-31

Similar Documents

Publication Publication Date Title
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE3781247T2 (de) Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips.
DE1514818C3 (de)
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE1298630B (de) Integrierte Schaltungsanordnung
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2117365A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE6606541U (de) Halbleiteranordnung
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2250918C2 (de) Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung
DE1764378A1 (de) Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2040929A1 (de) Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE69735919T2 (de) Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern
DE3022726A1 (de) Schichtanordnung zur passivierung, die ueber dem ort einer maske von selbst ausgerichtet ist, und verfahren zum erzeugen derselben
DE2818525A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE2945385A1 (de) Halbleiter-anordnung und verfahren zu ihrer herstellung
DE1904118A1 (de) Halbleitervorrichtung mit verbessertem Elektrodenanschlussaufbau
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE3522168A1 (de) Verfahren zum erden oder masseverbinden von planaren bauelementen und integrierten schaltkreisen sowie nach diesem verfahren erhaltenes erzeugnis
DE2003423C3 (de) Verfahren zum Kontaktieren von Halbleiteranordnungen
DE102018109433B3 (de) Verfahren zur stabilisierung einer halbleiteranordnung
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung