DE2114296B2 - Einrichtung zum Umsetzen von Fernsehsignalen einer Zeilennorm in eine andere Zeilennorm - Google Patents

Description

Die Erfindung betrifft eine Einrichtung zum Umsetzen von Fernsehsignalen eines Teilbildes aus einer ersten Zeilennorm in eine zweite Zeilennorm, mit einem Eingang für Videoeingangssignale der ersten Zeilennorm, einer Verzögerungsvorrichtung zum Verzögern der Videoeingangssignale um eine Gesamtzeit, die

mindestens gleich -iner Zeilendauer dieser Signale ist, mindestens zwei Signalkanälen, von denen jeder mit einer Multipliziervorrichtung versehen ist, die die Verzögerungsvorrichtung mit einer Signaladdiervorrichtung verbindet, um der Addiervorrichtung Signalinformationen aus entsprechenden Teilen aufeinanderfolgender Zeilen zuzuführen, und einem Interpolator, der derart betreibbar ist, daß er die Multipliziervorrichtungen derart einstellt, daß sie die durch sie zur Addiervorrichtung hindurchgehende Signalinformation mit Koeffizienten multiplizieren, die der Signifikanz der in vorbestimmten Zeilen mit der ersten Zeilennorm enthaltenen Information gegenüber der in vorbestimmten Zeilen mit einer Zwischenzeilennorm enthaltenen Information entsprechen, so daß die Addiervorrichtung Videosignale für die Zwischenzeilennorm erzeugt

Bei einer bekannten Einrichtung dieser Art (The Royal Television Society Journal, VoL 12, Nr. 1, 1968, Seiten 12 bis 16) schließt sich an die Addiervorrichtung eine Kette aus Verzögerungsgliedern an, die zum Teil binär abgestufte Verzögerungszeiten aufweisen und wahlweise überbrückt oder eingeschaltet werden, um zusätzliche Zeilen in ein Bild einzufügen. Anschließend ist noch eine Zeilen- und Bildfrequenzanpassung erforderlich.

Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung der gattungsgemäßen Art anzugeben, die eine Umsetzung der Zwischenzeilennorm in die zweite Zeilennorm mit einfachen Mitteln ermöglicht

Erfindungsgemäß ist diese Aufgabe dadurch gelöst, daß die Einrichtung eine Speichervorrichtung um Speichern der Videosignale mit Zwischenzeilennorm, die von der Addiervorrichtung erzeugt werden, und eine Lesevorrichtung zum Auslesen der Speichervorrichtung zur Bildung von Videosignalen mit der zweiten Zeilennorm aufweist, wobei die Speichervorrichtung mehrere Speichereinheiten aufweist die mit der Addiervorrichtung über ein Verteilersystem verbunden sind, das derart betätigbar ist daß es die Videosignale aus der Addiervorrichtung, die während Zeilenperioden der ersten Zeilennorm auftreten, der Reihe nach in die Speichereinheiten leitet, und wobei die Lesevorrichtung derart betreibbar ist, daß sie der Reihe nach zu den Speichereinheiten während einer Dauer Zugriff hat die der Zeilendauer der zweiten Zeilennorm entspricht

Hierbei empfängt und speichert die Speichervorrichtung die ihr zugeführten Videosignale, und die Lesevorrichtung liest die gespeicherten Signale in derselben Reihenfolge aus, in der sie in die Speichervorrichtung eingelesen wurden, jedoch mit einer Geschwindigkeit die der zweiten Zeilennorm angepaßt ist Die Forderung, daß das ausgangsseitige Videosignal eine Zeilendauer aufweisen muß, die der zweiten Zeilennorm entspricht, wird selbsttätig durch den Betrieb der Lesevorrichtung erfüllt Wenn die Zeilendauer der zweiten Zeilennorm größer als in der ersten Zeüennorm ist, kann die Lesevorrichtung nicht mit der Ausgabe der Addiervorrichtung Schritt halten. Dies <vird jedoch dadurch wieder ausgeglichen, daß beim Auslesen Zeilen mit Zwischenzeilennorm ausgelassen werden. Wenn die Zeilenfrequenz der zweiten Zeüennorm größer als die der ersten ist, wird einfach die Betriebsgeschwindigkeit der Lesevorrichtung entsprechend gesteigert Drei Speichereinheiten sind ein hinreichendes Minimum. Ein Verteilersystem aus einem oder mehreren elektronischen Schaltern wird gegenüber einem Verteiler mit mechanischen Schaltmitteln bevorzugt

Bei dieser Einrichtung entsprechen die in den zwei

oder mehr Signalkanälen entlanggeleiteten Signale zwei oder mehreren aufeinanderfolgenden Teilen des Teilbildes. Die Signale für einen Kanal können ohne Verzögerung zugeführt werden, und die Verzögerungsvorrichtung für eine Einrichtung mit π Kanälen braucht daher keine Gesamtverzögerung von mehr als π — 1 Zeilenfolgeperioden aufzuweisen. Die Verzögerungsvorrichtung kann so ausgebildet sein, daß sie das Abgreifen von Signalen mit den gewünschten Verzöge rungen ermöglicht doch ist dies nicht erforderlich, da oder wenn die erforderlichen Verzögerungen alle ganzzahlige Vielfache und gleich der Zeilenfolgepriode oder Zeilendauer sind. Vorzugsweise ist die Verzögerungsvorrichtung so ausgebildet, daß die Verzögerungs- vorrichtung in Form einer Gruppe von Verzögerungseiniteiten ausgebildet ist, von denen jede eine Verzögerungszeit aufweist, die gleich einer Zeilenperiode der Signale mit der ersten Zeüennorm ist Die Multipliziervorrichtung modifiziert den Wert eines Signals nach einem Verfahren, das einer Multiplikation mit einem Koeffizienten entspricht Ein Beispiel einer Multipliziervorrichtung, die verwendet werden kann, wenn nur positive Koeffizienten in einem analogen System erforderlich sind, ist ein Potentiome ter. Um mit negativen Koeffizienten zu multiplizieren und/oder mechanische Bauteile zu vermeiden, kann eine Verstärkungsregelvorrichtung, eine Vorrichtung mit steuerbarem Übertragungsbeiwert verwendet werden. In einem digitalen System wird der Wert eines Signals numerisch und nicht durch eine Signalamplitude dargestellt und dementsprechend benötigt man eine digitale Multipliziervorrichtung.

Die Umsetzung der ersten Zeüennorm ist eine Zwischenzeilennorm geschieht praktisch derart daß man mindestens zwei aufeinanderfolgende Zeilen der ersten Norm zur Bildung der gewünschten Zeile der Zwischennorm verwendet und diesen Vorgang für jede Zeile des Teilbildes mit Zwischenzeilennorm wiederholt

In der Zwischenzeilennorm ist die Anzahl der Zeilen pro Teilbild und die Zeilenfolgeperiode die gleiche wie in der ersten Zeüennorm. Der Inhalt der Zeilen wurde jedoch durch den Interpolator in einer vom Interpolationszyklus abhängigen Art geändert Wenn die zweite Zeüennorm weniger Zeilen als die erste aufweisen soll, ist es zweckmäßig, einen Interpolator mit einem Interpolationszyklus zu verwenden, der bewirkt, daß das Teilbild der Zwischenzeilennorm die erforderliche Bildinformation für die zweite Zeüennorm mit einer Anzahl von Zeilen enthält die gleich der Anzahl der Zeilen in der zweiten Zeüennorm ist, und die übrigen Zeilen des Teilbildes redundant sind, so daß ein Teilbild mit der zweiten Zeüennorm durch Unterdrückung der redudanten Zeilen gebildet werden kann. Diese redudanten Zeilen sind vorzugsweise dunkel, doch können sie irgendwelche unerwünschten oder störenden Signale enthalten.

Alle Informationen in den Zeilen der ersten Zeüennorm werden bei der Erzeugung der Zeilen mit Zwischennorm und der zweiten Zeilennorm berücksichtigt, doch wird die ihnen zugeordnete Signifikanz oder Wertigkeit vom Interpolator gesteuert Zeitweilig kann die >n den beiden Zeilen zu beiden Seiten der Zeile der ersten Norm enthaltene information ebenfalls vollstän dig unberücksichtigt bleiben. Zu anderen Zeiten kann die Information in den beiden Zeilen einfach gemittelt werden (der Mittelwert daraus gebildet werden) und die in anderen Zeilen unberücksichtigt bleiben. Zu anderen

Zeiten, wenn die Situation weniger einfach ist, führt der Interpolator entsprechende Einstellungen der Multipliziervorrichtungen durch.

Im einfachsten Fall enthält die Einrichtung zwei Signalkanäle mit Multipliziervorrichtungen, die vom Interpolator eingestellt werden, so daß sie die durch diese beiden Kanäle laufenden Signale im erforderlichen Maße berücksichtigen kann.

Es hat sich jedoch als vorteilhaft herausgestellt, mehr als zwei und vorzugsweise vier Signalkanäle zu verwenden, z. B. eine Verzögerungsvorrichtung in Form einer Folge von drei Verzögerungseinheiten. Bei vier Signalkanälen lassen sich die Zeilen mit Zwischennorm besser aus den Zeilen der ersten Norm interpolieren. Es hat sich in der Tat gezeigt, daß sich eine bessere Auflösung senkrecht der Zeilenrichtung erzielen läßt, wenn vier Zeilen der ersten Norm derart berücksichtigt werden, daß man bestimmten Zeilen eine negative Signifikanz oder Wertigkeit (auch Gewicht genannt) zuordnet, die von der Phasenbeziehung der betreffenden Zeile mit Zwischenzeilennorm, die erzeugt wird, gegenüber den Zeilen der ersten Norm abhängt Dies läßt sich dadurch erreichen, daß der Interpolator derart betreibbar ist, daß er die Multipliziervorrichtungen so einstellt, daß diese die Signalinformation mit Signifikanzkoeffizienten multiplizieren, die in einem Bereich liegen, der negative und positive Werte umfaßt Die Verbesserung des Auflösungsvermögens ist so, wie sie durch Verringern der Aperturverzerrung des Teilbildes der zweiten Zeilennorm erwartet werden kann.

Obwohl oder selbst wenn die Zeilen der ersten Norm eine andere Steigung — im wiedergegebenen Bild — als die Zeilen der zweiten Norm aufweisen, hat sich überraschenderweise herausgestellt, daß die Interpolationskoeffizienten konstant gehalten werden können, während sie auf bestimmte Zeilen der ersten Norm angewandt werden, ohne die Bildqualität merklich zu verschlechtern.

Die redundanten Zeilen mit Zwischenzeilennorm können dadurch unterdrückt oder ausgelassen werden, daß die Schreibvorrichtung so ausgebildet und gesteuert wird, daß sie aus der Speichervorrichtung Signale löscht, die zu den auszulassenden Zeilen gehören. Das Auslassen oder Löschen erfolgt jedoch vorzugsweise zwischen der Addiervorrichtung und der Speichervorrichtung, um die Speicherkapazität klein zu halten. Dementsprechend besteht eine Weiterbildung darin, daß, wenn die Zeilendauer der zweiten Norm größer als die der ersten ist, das Verteilersystem derart betreibbar ist, daß es den Durchgang von Videosignalen aus der Addiervorrichtung in die Speichervorrichtung während vorbestimmter Zeilenperioden der ersten Zeilennorm unterbricht, so daß die Anzahl von Zeilenperioden, in denen die Videosignale in die Speichereinheiten durchgelassen werden, gleich der Anzahl von Zeilen pro Teilbild mit der zweiten Zeilennorm ist

Wenn dagegen die Zeilenperiodendauer oder Zeilenfolgeperiode (auch Zeilendauer genannt) der zweiten Norm kleiner als die der ersten ist, müssen anstelle einer Unterdrückung Zeilen in das TeHbDd mit Zwischenzeilennorm eingefügt werden. Diese zusätzlichen Zeilen können durch Verwendung eines zusätzlichen Interpolators, zusätzlicher Multipliziervorrichtungen und Addiervorrichtungen, die der Speichervorrichtung zusätzliche Zeilensignale zuführen, erzeugt werden.

Bei der Speichervorrichtung kann es sich um eine digitale Speichervorrichtung handeln. Dann ist die Einrichtung mit einem Analog/Digital-Umsetzer versehen, der die analogen Signale in digitale Signale umsetzt, bevor sie in die Speichervorrichtung eingegeben werden. Die Lesevorrichtung ist dann zwischen der Speichervorrichtung und einem Digital/Analog-Umset zer angeordnet. Die Multipliziervorrichtungen können ebenfalls digital arbeiten. In diesem Falle ist der Analog/Digital-Umsetzer zwischen dem Eingang und den Multipliziervorrichtungen angeordnet Vorzugsweise liegt er zwischen dem Eingang und der Verzöge- rungsvorrichtung, bei der es sich beispielsweise um eine Gruppe von digitalen Speichereinheiten vom Schieberegistertyp handeln kann.

Wenn der Analog/Digital-Umsetzer an dieser bevorzugten Stelle angeordnet wird, arbeitet die Einrichtung

i"> rein digital.

Vorzugsweise sollten die Inkremente oder Abstufungen der Signalamplitude sehr klein gehalten werden, so daß der zur Darstellung der Signalamplitude jedes Bildelementes durch mehrere Ziffern, z. B. acht Ziffern, erforderliche Aufwand vertretbar ist Die zur Herstellung der Verzögerungsvorrichtung und der Speichereinheiten erforderlichen Speicher, die derzeit mit wirtschaftlich vertretbarem Aufwand herstellbar sind, haben Betriebsgeschwindigkeiten, die nicht dazu ausreichen, die Informationen mit der gewünschten hohen Geschwindigkeit bzw. Impulsfolgefrequenz zu verarbeiten. Diese Schwierigkeit wird entsprechend einer Weiterbildung der Erfindung dadurch beseitigt, daß der Analog/Digital-Umsetzer derart betreibbar ist, daß er ein digitales Ausgangssignal erzeugt, dessen Signalpegel durch binäre Zahlen aus mehreren Ziffern dargestellt ist, und die digitalen Speichereinheiten in N Untergruppen unterteilt und so angeordnet und ausgebildet sind, daß sie gleichzeitig in Betrieb sind, und daß jede Untergruppe mit dem Speicher über eine eigene Multipliziervorrichtung, Addiervorrichtung und Verteile.* in Verbindung steht so daß die Informationskapazität jeder Speichereinheit gleich dem N-fachen einer einzigen Untergruppe ist wobei N eine kleine ganze Zahl, z. B. 3, ist Der Analog/Digital-Umsetzer arbeitet vorzugsweise im Parallelbetrieb, und zur Darstellung einer Signalamplitude werden vorzugsweise acht binäre Ziffern verwendet Vorzugsweise ist jede Untergruppe aus mehreren Gruppen von Speichern gebildet von denen jede Gruppe einen Speicher für jeden Wert einer Ziffernsteile aufweist

Es sei darauf hingewiesen, daß die aktive Zeit während der Bildinformation vorhanden sein kann, kleiner als die Zeilenperiodendauer ist Wenn die

so Synchronisierimpulse für die Zeilen des Teilbildes mit der zweiten Zeilennorm durch eine von der beschriebenen getrennte Einrichtung erzeugt werden, kann die Zeit die nicht von Bildinformationen beansprucht wird, berücksichtigt werden, um Speicherkapazität der

Speichervorrichtung einzusparen.

Wenn Schieberegister zum Speichern der Ausgangssignale der Multipliziervorrichtungen verwendet werden, kann die in den unerwünschten Zeilen enthaltene Information gewünschtenfalls in diese eingegeben

eo werdea In diesem Falle wird die unerwünschte

Information nicht ausgelesen, sondern automatisch

gelöscht, wenn erneut Informationen in diese Register eingegeben werdea

Die Erfindung und ihre Weiterbildungen werden im

folgenden anhand von Zeichnungen näher beschrieben, die ein bevorzugtes Ausfuhrungsbeispiel darstellen. Das Ausführungsbeispiel nach den Fig. 1—5 dient zum Umsetzen der Signale der Teilbilder eines 625-Zeilen-

sprungsystems und des Teilbildes eines 405-Zeilensprungsystems. Andere Umsetzungen können ebenfalls durch entsprechende Abänderung der Einrichtung bewirkt werden.

F i g. 1 stellt ein vereinfachtes Blockschaltbild der Gesamteinrichtung dar.

Die Fig.2—5 stellen ausführliche Blockschaltbilder des größeren Teils einer bevorzugten Ausführungsform der Einrichtung dar.

F i g. 6 dient zur Erläuterung der Art und Weise, in der den Zeilen verschiedene Wertigkeiten bei der Interpolation zugeordnet werden.

Fig.7 stellt den Interpolator dar, der bei der Einrichtung nach den F i g. 2—5 verwendet wird, und

Fig.8 stellt die Folgesteuerung dar, die bei der Einrichtung nach den F i g. 2—5 verwendet wird.

Die Einrichtung nach F i g. 1 hat einen 625-Zeilennorm-Eingang 1 und einen 405-Zeilennorm-Ausgang 2. Eine Synchronisiersignal-Umsetzeinheit 13 dient zur Erzeugung von Synchronisiersignalen für die Ausgangsseite in der richtigen Beziehung zu den Synchronisiersignalen auf der Eingangsseite.

Die die Bildinformation enthaltenen Signale werden über drei Verzögerungseinheiten 3,6 und 9 geleitet, von denen jede das Signal um eine Zeilendauer (oder Zeilenfolgeperiode) des 625-Normbildes verzögert. Die Signale, die über Kanäle 20, 23, 26 und 29 geleitet werden, enthalten daher gleichzeitig die Signalinformation von vier aufeinanderfolgenden Zeilen des Eingangsbildes und sind in Phase.

Multipliziervorrichtungen 402, 427, 453 und 478 in den Kanälen 20, 23, 26 und 29 multiplizieren die Signalinformation in diesen Kanälen mit Interpolationskoeffizienten, die durch einen Interpolator 401 vorgegeben werden. Sie können als Verstärkungsregler angesehen werden.

Eine Addiervorrichtung addiert die Ausgangssignale der Multipliziervorrichtungen zur Bildung eines Signals mit einer Zwischennorm in dem beschriebenen Sinne, deren Zeilen über einen von einer Folgesteuerung 501 betätigten Verteiler A in Speicher 12,15 und 18, die in Drehung verwendet werden, gleitet werden.

Die Folgesteuerung 501 betätigt ferner eine Vorrichtung D, die Videosignale der gewünschten 405-Zeilennorm aus dem Speicher holt Geeignete Synchronisierimpulse aus der Umsetzeinheit 13 werden diesen Signalen mit Hilfe einer Verarbeitungsvorrichtung 115 zugesetzt bevor sie zum Ausgang 2 gelangen.

In der Zeichnung sind der Verteiler und die Vorrichtung D der Einfachheit halber als mechanische Schalter dargestellt doch werden vorzugsweise rein elektronische Bauelemente oder deren Kombinationen verwendet.

Soweit beschrieben, kann es sich bei der Einrichtung nach Fig. 1 um eine analoge Einrichtung handeln. Bei einer vollständig digitalen Einrichtung ist ein Analog/ Digital-Umsetzer 207 an der durch gestrichelte Linien dargestellten Stelle vorgesehen, während die Verzögerungseinheiten 3,6 und 9, die Multipliziervorrichtungen 402,427,453 und 478, die Addiervorrichtung 444 und die Speicher 12,15 und 18 alle in digitaler Form ausgebildet sind und der Prozessor P (auch Verarbeitungsvorrichtung genannt) einen Digital/Analog-Umsetzer enthält Die vollständig digitale Einrichtung wird anhand der F i g. 2—5 im einzelnen beschrieben.

F i g. 2 zeigt unter anderem eine Synchronisiersignalumsetz- und Videoverarbeitungseinheit Diese Einheit liefert ein Signal der 625-Zeilennorm am Videoausgang 2001 und addiert 405 Zeilensynchronisierimpulse zum umgesetzten (405-Zeilen-) Signal, das sie am Videoeingang 2002 empfängt, bevor sie es zum Ausgang 2 durchläßt. Außerdem hat sie vier Impulsausgänge H 405 und f/625 für den Interpolationsgenerator 401 und die Folgesteuerung 501 sowie 2006 und 2007 für den Analog/Digital-Umsetzer und den Digital/Analog-Umsetzer. Die die Synchronisierungsumsetzung bewirkenden Teile sind mit 102-109,113,117a und 1176 und 118

ίο bis 120 gekennzeichnet. Ihre Funktion ergibt sich aus der Darstellung nach F i g. 2. Eine weitere Erläuterung ist daher nicht erforderlich, zumal der Aufbau einer derartigen Verarbeitungseinheit im Bereich des fachmännischen Könnens liegt

F i g. 2 zeigt ferner einen Interpolationskoeffizientengenerator, der nachstehend beschrieben wird.

In dem Analog/Digital-Umsetzer 207 nach Fig.3 werden die 625-Zeilensynchronisierimpulse zum Auslösen eines monostabilen Kippgliedes 201 verwendet und während der Laufzeit dieses Kippgliedes von etwa vier Mikrosekunden wird dessen Ausgangssignal zum Dämpfen der von dem getriggerten Oszillator 202 erzeugten Schwingung verwendet, deren Frequenz normalerweise bei 11 MHz liegt. Am Ende der Laufzeit wird der Oszillator in einer speziellen Phasenlage erneut ausgelöst und nach einer weiteren Verzögerung von etwa vier Mikrosekunden, die durch das monostabile Kippglied 203 bestimmt werden und während denen sich die Schwingung stabilisiert, öffnet sich das Tor 205, so daß dieses Signal erstens dem Analog/Digital-Umsetzer 207 Taktimpulse zuführen und zweitens einen dreistufigen Ringzähler 206 ansteuern kann, der die 3-Phasen-TaktimpuIse Φ1\ν, $2W und $3W (W für write = schreiben) liefert die von dem 3-Wege-Spalter 208 und anderswo verwendet werden. Die Impulse der Phase 1 werden nach einem 192:1-Impulsfolgefrequenzteiler 204 zugeführt der ebenfalls dazu verwendet wird, das Tor 205 derart zu steuern, daß genau 192 Impulse an jedem der 3-Phasenausgänge während jedes Zeilenintervalls auftreten. Jedes dieser Signale ist eine rechteckförmige Schwingung mit einem Tastverhältnis (Verhältnis von Zeichen zu Pause) von 1 :2. Ein ähnliches System, das mit 7,13 MHz arbeitet wird zur Erzeugung der Lese-Taktimpulse verwendet, die zur Steuerung des in Fig.5 dargestellten Addierers und Digital/Analog-Umsetzers dienen.

Es wurde bereits beschrieben, wie die Taktimpulse für den Analog/Digital-Umsetzer 207 erzeugt werden. Das Videosignal, das festgeklemmt doppelseitig begrenzt (abgeschnitten) und gefiltert worden ist wird in eine normale Binärform mit acht Ziffern, die 256 Signalwerte ergeben, umgesetzt Die niedrigste Bitstelle stellt eine Änderung von etwa drei Millivolt dar. Die Ausgangsignale des Analog/Digital-Umsetzers 207 sind parallel, d.h. alle acht Bits, die zusammen die analoge Eingangsgröße darstellen, erscheinen gleichzeitig an ihren getrennten Ausgangsanschlüssen. Die Bitfolgefrequenz aller dieser Ausgangssignale beträgt 1 MHz. Da dies für derzeit verfügbare Speicher jedoch zu schnell ist, muß sie verringert werdea Dies wird dadurch erreicht, daß alle diese Ausgangssignale drei Verriegelungsschaltungen zugeführt werden, die jeweils durch die drei Phasen Φ1W, $2W und $3W synchronisiert werden. Dadurch werden die von jedem Ausgang des Analog/Digital-Umsetzers abgenommenen Bits der Reihe nach auf drei getrennte Leitungen verteilt, so daß sie jeweils eine Bitfolgefrequenz von 3,67 MHz aufweisen. Da der Umsetzer acht Ausgange aufweist, erhält

man drei getrennte 8-Bit-Datenhauptkanäle, die symbolisch mit 2"$1W, 2"Φ2\ν und 2"Φ3\ν gekennzeichnet sind, wobei η die ganzen Zahlen 0 bis 7 darstellt und W auf »schreiben« (write) hinweist. An dieser Stelle trennen sich diese drei Hauptkanäle zur getrennten gleichzeitigen Verarbeitung ihrer digitalen Informationen. Nur die Einrichtung für die Phase 3 (Φ3) ist in F i g. 4 dargestellt. Für die anderen beiden Phasen sind ähnliche Einrichtungen vorgesehen. Jedes Bit gelangt über einen Datenhauptkanal in einen Eingabepuffer (403—4110) und von dort in ein ^-Bit-Schieberegister (411—4118). Der Inhalt des Schieberegisters wird über einen Ausgabepuffer (419—426) in den Eingabepuffer (428—435) eines zweiten Schieberegisters geleitet. Dieser Vorgang dauert solange an, bis jedes Signal drei Schieberegister durchlaufen hat. Die Schieberegister werder von den gleichen Phasentaktimpulsen betätigt, wie sie in dem 3-Weg-Spalter, d. h. in der Phase 3W, verwendet werden.

Um dn Bit durch ein Schieberegister schrittweise hindurel izuschieben, sind 192 Taktimpulse erforderlich. Da während jeder Informationszeile 192 Impulse auftreten, sind die Ausgangssignale jedes Schieberegisters genau die gleichen wie die Eingangssignale eine Zeile zuvor. Das Eingangssignal und das Ausgangssignal des ersitcn Schieberegisters und die Ausgangssignale des zweiten und dritten Schieberegisters stellen jederzeit entsprechende Punkte in vier aufeinanderfolgenden Zeilen des ursprünglichen 625-Zeilensignals vertikal übereinander dar. Da man die Helle der vier Punkte kennt, sie wird durch binäre Ziffern dargestellt, wird die gewünschte Helle in irgendeinem Punkt zwischen den beiden mittleren Zeilen durch Interpolation ermittelt Bei der Interpolation werden aus der Phasenbeziehung zwischen den 625- und 405-Synchronisierimpulsen vier Koeffizienten gebildet, deren Summe gleich 1 gesetzt wird Dann wird die Helle aller vier Punkte mit ihrem jeweiligen Koeffizienten multipliziert, und schließlich werden die so gebildeten Produkte addiert.

Für diesen Zweck erzeugt der Interpolationsgenerator (F i g. 7) vier digitale Wörter, von denen jedes den Koeffizienten für die Multipliziervorrichtung 420, 427, 453 oder 478 darstellt, die er steuert, und werden die Ausgangssignale der Multipliziervorrichtungen von der Addiervorrichtung 444 addiert.

Das interpolierte Signal der Zwischennorm hat eine 405-Zeifen-Struktur, doch beträgt die Länge jeder Zeile noch 64 Mikrosekunden. Nur etwa zwei Zeilen von jeweils drei, genau 81 Zeilen von jeweils 125 werden verwendet Die anderen 44 aus jeder Gruppe ä 125 Zeilen werden unterdrückt und die übrigen zeitlich gedehnt, um eine normale Zeilenstruktur zu erzielen. Wenn die Signale a'Jer drei Phasen in diesem Stadium vereinigt, in analoge Form umgesetzt und auf einem mit 625 Zeilen arbeitenden Monitor wiedergegeben würden, würde das Bild und seine Struktur als ein 405-Zelen-Bild erscheinen, doch wären diese Zeilen in kleinen !Gruppen gebündelt bzw. zusammengedrängt Wenn die Geschwindigkeit der Teilbildabtastung (bzw. Teilbild-Zeitablenkung) entsprechend moduliert würde, würde sich das wiedergegebene Bild nicht von dem durch eiüi 405-ZeiIensignal erzeugten unterscheiden.

Der nächste Schritt ist das Auslassen unerwünschter Zeilen und das zeitliche Strecken bzw. Dehnen der übrigenL Wenn nach dem Füllen eines Schieberegisters die Taktimpulsfolgefrequenz erhöht wird, dann verringert sich auch die Zeit, die zum Leeren des Registers benötigt wird, im selben Verhältnis. Auf diese Weise kann jede Zeile gedehnt werden. Außerdem läßt sich die Wiedergabe einer Zeile durch Einschalten eines zusätzlichen Intervalls zwischen dem letzten der höherfrequenten Taktimpulse und dem Beginn der niederfrequenten Taktimpulse entsprechend verzögern.

Das Ausgangssignal des Addierers wird Toren

502—509, 528-535 und 554-561 zugeführt. Dadurch, daß man alle Tore während einer unerwünschten Zeile geschlossen hält, läßt sich diese Zeile unterdrücken. Die

ίο Wirkungsweise dieses Einrichtungsteils ist leichter verständlich, wenn man annimmt, daß das Verhältnis der gewünschten Anzahl und der Gesamtzahl der Zeilen genau 2 :3 ist und daß die Schieberegister im Speicher 12 leer sind. Die Tore 502—509 und das Tor 518 öffnen sich, wobei jene die Signale aus dem Addierer zum Speicher 12 zur gleichen Zeit durchlassen, zu der dieses Tor Schreibtaktimpulse zum gleichen Speicher durchläßt. Am Ende der Zeile schließen alle diese Tore, während sich die entsprechenden Tore 528—535 im Speicher 15 öffnen und so die nächste Zeile und die nächsten Schreibtaktimpulse zu den Schieberegistern 536—543 durchlassen. Gleichzeitig öffnet sich das Tor 519, so daß es Lesetaktimpulse zu den Schieberegistern im Speicher 12 durchläßt, und die Tore 520—527 öffnen sich ebenfalls, um das Ausgangssignal zum Datenhauptkanal 2"Φ3ΙΙ durchzulassen. Die Schreiboperation der nächsten Zeile im Speicher 15 ist abgeschlossen, und die Tore 528—535 sowie das Tor 544 schließen. In diesem Zeitpunkt ist zwei Drittel des Inhalts des Speichers 12 ausgelesen. Das Auslesen des restlichen Informationsinhalts des Speichers 12 wird fortgesetzt, bis alle Informationen ausgelesen sind, wenn die Tore 520—527 und 511 schließen und die Tore 546 bis 553 und das Tor 545 im Speicher 15 öffnen, um das Auslesen dieses Speichers zu beginnen. Wenn etwa ein Drittel der zuletzt genannten Information ausgelesen ist ist eine der eingeschriebenen Zeilen ausgelassen, wie dies gewünscht wird, und die angenommene Ausgangslage wieder hergestellt Der einzige, restliche Teil des Zyklus, der noch nicht beschrieben wurde, ist der, daß die Leseoperation beim Speicher 15 bis zum Abschluß fortgesetzt wird.;

Der Zweck des Speichers 18 wurde noch nicht erklärt Er ist für Zeilenverhältnisse zwischen 3 :2 und 2 :1 erforderlich. Bei der Umsetzung einer 625-Zeilennorm in eine 405-Zeilennorm ist das Verhältnis 125 :81.

Die Steuersignale U bis Z für die Lese- und Schreibtore 518,519,544,545,570 und 571 werden von einer Folgesteuerung erzeugt die in F i g. 8 dargestellt

so ist

Die Eingabe- und Ausgabepuffer in den Speichern 3,6 und 9 können mit den Eingabe- und Ausgabetoren in den Speichern 12, 15 und 18 identisch sein, d. h. die Speichereinheiten können alle identisch sein.

Die Datenhauptkanäle 2"$3R, 2°Φ2Κ und 2"$1R für die drei Phasen führen zu der Vereinigungsvorrichtung 308, die in Fig.5 dargestellt ist und die umgekehrte Funktion wie der 3-Weg-Spalter 208 hat Die vereinigten Signale werden dann dem Digital-Analog-Umsetzer 309 zugeführt Das auf diese Weise gebildete analoge Signal wird erneut abgetastet und dem Eingang 2002 der Synchronisiersignalumsetz- und Videoverarbeitungseinheit zugeführt, die in Fi g. 2 dargestellt ist und wo es gefiltert und verarbeitet wird. Dabei werden Synchronisierimpulse für die 405-Zeilennorm zugesetzt bevor es dem Ausgang 2 zugeführt wird.

Die Wahl der Interpolationskoeffizienten wird anhand von Fig.6 erläutert Diese Figur stellt fünf

aufeinanderfolgende Zeilen L I, L 2, L 3, L 4 und L 5 des Teilbildes der ersten Norm dar. Zur Vereinfachung wird die Interpolation anhand einer Abtastöffnung betrachtet, die in Richtung der Pfeile nach unten bewegbar ist, wenn sich die Zeilen der Teilbilder der ersten und der Zwischennorm in ihrer relativen Phasenlage ändern. In allen Fällen ergibt sich die Größenordnung der Wertigkeit der beiden betrachteten Zeilen aus den Horizontalschnittpunkten der öffnung mit den Zeilen.

Die öffnung A 1 ist ein Rechteck mit einer Höhe von genau einem Zeilenabstand. Die öffnung A 1 ordnet nur jeweils einer Zeile eine Wertigkeit zu. In dem dargestellten Fall wird nur der Zeile L 3 durch ihre zugehörige Multipliziervorrichtung eine Wertigkeit zugeordnet

Die öffnung A 2 ist ein gleichschenkliges Dreieck, dessen Grundlinie eine Höhe von zwei Zeilenabständen aufweist. Die öffnung A 3 ist ein Trapez mit einer maximalen Höhe von 1,5 Zeilen und einer mittleren Höhe von einer Zeile.

Die öffnung A 4 hat eine Höhe von zwei Zeilenabständen und eine Breite, die sich in Abhängigkeit von der Höhe nach einer Sinusquadratfunktion (auch erhöhte oder potenzierte Kosinusschwingung genannt) ändert

Die öffnung A 5 ist komplizierter. Sie hat eine Höhe von genau vier Zeilenabständen und kann daher vier Zeilen gleichzeitig eine Wertigkeit zuordnen. Sie hat einen mittleren Teil, der den im mittleren Bereich zwischen zwei negativen Teilen liegenden Zeilen eine positive Wertigkeit zuordnet, während die negativen, gestrichelt dargestellten Teile den in diesen Bereichen liegenden Zeilen eine negative Wertigkeit zuordnen.

Die öffnungen A 1 und A 5 allein ergeben eine gute Auflösung von Vertikalen. Die öffnung A 1 ergibt jedoch schräge Zeilen, die unzulässig abgestuft sind. Die geringfügige Abstufung, die bei der öffnung A 5 auftritt, ist zulässig.

Vorzugsweise haben daher die den Multipliziervorrichtungen vom Interpolationsgenerator 401 zugeführten Interpolationsfaktoren die Wirkung der öffnung A 5. Die Funktion sin x/x ist eine günstige mathematische Funktion für die Auslegung, erfordert jedoch einen zu großen Speicheraufwanri, so daß zweckmäßigerweise andere Funktionen mit gedämpftem periodischen Verlauf, die in graphischer Darstellung ähnlich aussehen, einschließlich Stufen- oder Dreieckfunktionen mit empirisch ermittelten Stufenwerten oder Steigerungen verwendet werden.

Nach F i g. 2 wird das Ausgangssignal des spannungsgesteuerten Oszillators 111 durch 125 geteilt und das resultierende Signal zur Steuerung der Zweifachzeilenfrequenzübergänge der Ausgangssignalsynchronisier- und -dunkeltastschwingungen und außerdem nach einer Teilung durch 2 zur Steuerung der Zeilenfrequenzübergänge verwendet Das Ausgangssignal des Oszillators 111 betätigt auch einen 2:1-Frequenzteiler-Zähler 117Z), der seinerseits einen 81 :1-Frequenzteiler 117a betätigt Das Ausgangssignal dieses Teilers 117a wird mit den vom Zeilenmultivibrator 109 erzeugten Zeilenimpulsen im Phasenvergleicher 110 verglichen, der den Oszillator 111 steuert Die Blöcke 110,111,1176 und 117a bilden einen phasenstarren Kreis, dessen Ausgangsfrequenz von 625Hz gleich der der Zeilensynchronisierimpulse des Eingangsvideosignals ist

Ein zweites Ausgangssignal von 2^53/2 MHz des 2:1-Frequenzteilers 1176 bildet das Eingangssignal eines Zählers 572. Der Zähler 572 besteht aus einem 3 :1-Frequenzteiler, dem ein binärer 64 :1-Frequenzteiler mit einer Voreinstellvorrichtung nachgeschaltet ist, die den 3:1- und den 64 :1-Frequenzteiler auf einen vorbestimmten Zählwert einstellt, von dem die Eingangsimpulse schrittweise subtrahiert werden. Es dürfte jedoch am einfachsten sein, den Zähler 572 als einen 41 V₃-Zähler zu betrachten, von dessen Zählerstand mit jedem Eingangsimpuls ein Drittel subtrahiert wird, so daß er 125 Zustände einnimmt, von denen der letzte null

to ist.

Es ist wichtig, daß der Zustand null nicht nur kurzzeitig andauert, sondern ebensolange andauert, wie die anderen Zustände. Kurzzeitige oder flüchtige Zustände, die den Zählwerten 27 und darüber entsprechen, können toleriert werden, vorausgesetzt, daß sie gestattet sind.

Der Zustand der Binärzähler, mit Ausnahme der höchsten Stelle, wird einer Verriegelungsvorrichtung 573 zugeführt, die mit der Eingangszeilenfrequenz H625 abgetastet wird. Das Ausgangssignal dieser Verriegelungsvorrichtung stellt die relative Phasenlage der ausgangs- und eingangsseitigen Synchronisierimpulse dar. Nur 81 der 125 Zählerzustände werden zur Erzeugung von Zeilen in der 405-Zeilennorm verwendet, was dem Zählen des 64 :1-Zählers von 26 bis 0 entspricht

Es hat sich herausgestellt, daß das Ignorieren der Bruchteile ('/3 oder V3) des Zählmusters zulässig kleine Interpolationsschritte ergibt, während sich die Anzahl von Interpolationsmustern, die erforderlich sind, auf V3 verringert

Der Auslassungsgenerator 574 erzeugt jedesmal einen Impuls, wenn das 625-Zeilensignal außerhalb der Zeit auftritt, die durch den Bereich der Zustände 0 bis 26 begrenzt ist

Wenn eine einfache lineare Interpolation genügt, kann das Ausgangssignal der Verriegelungsvorrichtung, das in binärer Form vorliegt als der eine Multiplizierkoeffizient verwendet werden, während der zweite durch Subtrahieren des ersten Koeffizienten von 26 gebildet wird.

Eine kompliziertere Interpolation wird in der Einrichtung durch Verwendung eines Festspeichers erzielt Da die bevorzugten Interpolationsfunktionen symmetrisch sind, kann die Speicherkapazität des Festspeichers halbiert werden, wenn man die Zustände 0 bis 26 auf 0 bis 13 (d. h. einen aus 14 vorbestimmten Werten) und ein zusätzliches Umschaltsignal (plus oder minus) umkodiert Der Umkodierer 576 hat 14Ausgangsleitungen, entsprechend den Zahlen 0 bis 13, und einen Vorzeichenausgang. Wenn der Auslassungs- oder Unterdrückungsimpuls auftritt, werden alle 14 Ausgangsleitungen gesperrt
Die 14 Ausgangsleitungen steuern einen Festspei- eher, der vier Matrizen 577,578,579 und 580 aufweist, wie es in Fig.7 dargestellt ist Jede Matrix enthält 14 geradlinige Leiter auf der einen Seite einer isolierenden Platte und acht geradlinige Leiter auf der gegenüberliegenden Seite. Überall dort, wo sich zwei Leiter kreuzen, können sie durch eine Diode verbunden sein, die durch die Platte hindurchgeht Durch entsprechende Anordnung von Diodensteckern (die in Fig.7 als Punkte dargestellt sind) können die Matrizen daher zur Abgabe von binären Signalen von bis zu acht Ziffern veranlaßt werden, die als Interpolationskoeffizienten A, B, C und D wirken, und zwar jedesmal dann, wenn eine der 14 Ausgangsleitungen Strom führt Die Dioden sind so angeordnet, daß sich eine

Interpolationskurve ergibt, die der in Fig.6 bei AS dargestellten ähnelt Jede Matrix entspricht nur einem Teil der Kurve. Um das Verständnis zu erleichtern, ist die Kurve über jeder Matrix in Fig.7 nochmals dargestellt, wobei derjenige Teil oder diejenigen Teile der Kurve, dem oder denen die Matrix zugeordnet ist, als ununterbrochene Linie dargestellt und der Rest als unterbrochene Linie dargestellt ist bzw. sind. Das vom Umkodierer 576 abgegebene Umschaltsignal (plus oder minus) wählt die Multipliziervorrichtung aus, der der Koeffizient aus jeder Matrix zugeführt wird. Bei einem positiven Signal geben die Matrizen jeweils Ausgangssignale Q B, D und A ab. Bei einem negativen Signal geben sie Ausgangssignale B, Q A und D ab. Die von dem Umschaltsignal betätigten Umschaltvorrichtungen 577a 578a, 579a und 580a sind in F i g. 7 dargestellt

Die Anzahl der Ziffern in den als Interpolationskoeffizienten verwendeten Signalen ist — in der als Beispiel dargestellten Einrichtung — die gleiche wie die Anzahl der zur Darstellung einer Signalamplitude verwendeten Ziffern. Diese Gleichheit ist jedoch nicht notwendig.

Fig.8 stellt die Folgesteuerung (vgl. 501 in Fig. 1) zur Bildung der Signale U, V, W, X, Vund Zdar, die die in F i g. 4 dargestellten Tore steuern.

Die Zeilenimpulse für die Eingangs- und Ausgangssignale werden jeweils Impulsformer 581 und 582 zur Bildung schmaler Impulse zugeführt Für das Umsetzen von 625 in 405 Zeilen werden nur etwa zwei von jeweils drei Zeilen der Zwischennorm verwendet, und es muß dafür gesorgt sein, daß das Weiterschalten von einem Speicher zum nächsten in der richtigen Reihenfolge erfolgt

Wenn ein Auslassungsimpuls auftritt, verhindert er, daß ein auf der 625-ZeiIen-Seite gebildeter Impuls einem eingangsseitigen 3 :1-Impulsfrequenzteiler 583 zugeführt wird und daß dieser (583) einem der Speicher ein Einschaltsignal zuführt Wenn der Auslassungsimpuls nicht vorhanden ist wird der 3 :1-Frequenzteiler jedesmal um einen Schritt weitergeschaltet wenn ein eingangsseitig gebildeter Impuls eintrifft Der ausgangsseitige 3 :1-Impulsfrequenzteiler 584 wird jedesmal um einen Schritt weitergeschaltet wenn

ein auf der 405-Zeilen-Seite gebildeter Impuls eintrifft,

so daß das Auslesen der Informationen aus den

Speichern der Reihe nach ausgelöst wird. Nach jeweils 125 Eingangszeilen und 81 Ausgangszei-

len tritt eine Koinzidenz zwischen den Ausgangsimpulsen der beiden Impulsformer 581 und 582 auf. Diese Koinzidenz wird zur Rückstellung der 3 :1-Impulsfrequenzteiler verwendet, falls sie außer Tritt geraten. Dadurch wird verhindert daß gleichzeitig Informatio nen in einen Speicher eingeschrieben oder aus diesem ausgelesen werden.

Die soweit beschriebene Einrichtung ist unmittelbar zum Umsetzen der Leuchtdichtesignalkomponente eines Farb(wert)signals zur Bildung eines Schwarz- Weiß-Signals (eines monochromatischen Signals) geeig net Eine digitale oder analoge Chrominanzumsetzeinheit kann zusätzlich für die getrennte Verarbeitung von Farbartsignalen (Chrominanzsignalen) verwendet werden. Bei einer bevorzugten Anordnung wird die Chrominanz (auch Farbdifferenz genannt) in Β— Υ und R-Y Digitalsignale zur Interpolation umgesetzt Die Chrominanz-Auflösung (Chrominanz-Zeichenschärfe oder Chrominanz-Bildschärfe) kann geringer als die Helle-Auflösung sein, so daß man mit einer verhältnis mäßig geringen Speicherkapazität auskommt ohne auf Mehrphasensysteme zurückgreifen zu müssen. Durch Verwendung einer Einrichtung mit acht Speichermodulen zusätzlich zu den 18 Modulen, die in den Verzögerungseinheiten und Speichereinheiten nach F i g. 4 verwendet werden, erhält man hinreichend gute Ergebnisse.

Hierzu 7 Blatt Zeichnungen

Claims (12)

Patentansprüche:

1. Einrichtung zum Umsetzen von Fernsehsignalen eines Teilbildes aus einer ersten Zeilennorm in eine zweite Zeilennorm, mit einem Eingang für Videoeingangssignale der ersten Zeilennorm, einer Verzögerungsvorrichtung zum Verzögern der Videoeingangssignale um eine Gesamtzeit, die mindestens gleich einer Zeilendauer dieser Signale ist, mindestens zwei Signalkanälen, von denen jeder mit ^lü einer Multipliziervorrichtung versehen ist, die die Verzögerungsvorrichtung mit einer Signaladdiervorrichtung verbindet, um der Addiervorrichtung Signalinformationen aus entsprechenden Teilen aufeinanderfolgender Zeilen zuzuführen, und einem ^)S Interpolator, der derart betreibbar ist, daß er die Multipliziervorrichtungen derat einstellt, da§ sie die durch sie zur Addiervorrichtung hindurchgehende Signalinformation mit Koeffizienten multiplizieren, die der Signifikanz der in vorbestimmten Zeilen mit der ersten Zeilennorm enthaltenden Information gegenüber der in vorbestimmten Zeilen mit einer Zwischenzeilennorm enthaltenen Information entsprechen, so daß die Addiervorrichtung Videosignale für die Zwischenzeilennorm erzeugt, dadurch gekennzeichnet, daß die Einrichtung eine Speichervorrichtung (A, 12, 15, 18) zum Speichern der Videosignale mit Zwischenzeilennorm, die von der Addiervorrichtung (444) erzeugt wurden, und eine Lesevorrichtung (D) zum Auslesen der Speichervorrichtung zur Bildung von Videosignalen mit der zweiten Zeilennorm aufweist, wobei die Speichervorrichtung (A, 12, 15, 18) mehrere Speichereinheiten (12, 15, IS) aufweist, die mit der Addiervorrichtung (444) über ein Verteilersystem ^J5 (A) verbunden sind, das derart betätigbar ist, daß es die Videosignale aus der Addiervorrichtung (444), die während Zeilenperioden der ersten Zeilennorm auftreten, der Reihe nach in die Speichereinheiten (12,15,18) leitet, und wobei die Lesevorrichtung (D) «° derart betreibbar ist, daß sie der Reihe nach zu den Speichereinheiten während einer Dauer Zugriff hat, die der Zeilendauer der zweiten Zeilennorm entspricht.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungsvorrichtung (3, 6, 9) in Form einer Gruppe von Verzögerungseinheiten (3, 6, 9) ausgebildet ist, von denen jede eine Verzögerungszeit aufweist, die gleich einer Zeilenperiode der Signale mit der ersten Zeilennorm ist

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Verzögerungsvorrichtung aus drei Verzögerungseinheiten (3, 6, 9) besteht und die Anzahl der Signalkanäle (20, 23, 26, 29), die jeweils mit einer Multipliziervorrichtung (402,427,453,478) versehen sind, gleich vier ist.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß, wenn die Zeilendauer der zweiten Norm größer als die der ersten ist, das Veirteilersystem (Λ/derart betreibbar ist, daß es den Durchgang von Videosignalen aus der Addiervorrichtung in die Speichervorrichtung (A, 12, 15, 18) während vorbestimmter Zeilenperioden der ersten Zeilennorm unterbricht, so daß die Anzahl von Zeilenperioden, in denen die Videosignale in die Speichereinheiten (12,15,18) durchgelassen werden, gleich der Anzahl von Zeilen pro Teilbild mit der zweiten Zeilennorm ist.

5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Speichervorrichtung aus drei Speichereinheiten (12,15,18) gebildet ist

6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Speichervorrichtung (A, 12,15,18) eine digitale Speichervorrichtung ist und ein erster Analog/Digitai-Umsetzer (207) der Speichervorrichtung (A, 12,15,18) vorgeschaltet ist und die Bildabtastvorrichtung (D) zwischen der Speichervorrichtung und einem zweiten Digital/ Analog-Umsetzer (115) angeordnet ist

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Multipliziervorrichtungen (402, 427,453,478) digitale Multipliziervorrichtungen sind und der erste Analog/Digital-Umsetzer (207) zwischen dem Eingang <1) und den Multipliziervorrichtungen angeordnet ist

8. Einrichtung nach Anspruch 2 und einem der Ansprüche 6 bis 7, dadurch gekennzeichnet, daß der erste Analog/Digital-Umsetzer (207) zwischen dem Eingang (1) und der Verzögerungsvorrichtung (3,6, 9) angeordnet und die Verzögerungsvorrichtung aus mehreren digitalen Speichereinheiten (3, 6, 9) in Form von Schieberegistern besteht

9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der erste Analog/Digital-Umsetzer (207) derart betreibbar ist, daß er ein digitales Ausgangssignal erzeugt, dessen Signalpegel durch binäre Zahlen aus mehreren Ziffern dargestellt ist und die digitalen Speichereinheiten (3, 6, 9) in N Untergruppen (2«P1W, 2<*2W, 2«P3W) unterteilt und so angeordnet und ausgebildet sind, daß sie gleichzeitig in Betrieb sind, und daß jede Untergruppe mit dem Speicher über eine eigene Multipliziervorrichtung (z. B. 420; 427, 478, F i g. 4), Addiervorrichtung (444, Fig.4) und Verteiler (502-509, 520-527,528-535, 546-553, 554-561,572-579) in Verbindung steht, so daß die Informationskapazität jeder Speichereinheit gleich dem Anfachen einer einzigen Untergruppe ist, wobei N eine kleine ganze Zahl, zum Beispiel 3, ist.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß jede Untergruppe für jede Ziffer einen Speicher (510-517, 536-543, 562-569) aufweist

11. Einrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Anzahl der Signalkanäle (20, 23, 26, 29) gleich vier ist, so daß eine Zeile der zweiten Norm durch Interpolation von vier Zeilen der ersten Norm erzeugt wird.

12. Einrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Interpolator derart betreibbar ist, daß er die Multipliziervorrichtungen so einstellt, daß diese die Signalinformation mit Signifikanzkoeffizienten multiplizieren, die in einem Bereich liegen, der negative und positive Werte umfaßt.