DE2048942C3 - Verfahren zur Herstellung von Leiterplatten - Google Patents

Verfahren zur Herstellung von Leiterplatten

Info

Publication number
DE2048942C3
DE2048942C3 DE19702048942 DE2048942A DE2048942C3 DE 2048942 C3 DE2048942 C3 DE 2048942C3 DE 19702048942 DE19702048942 DE 19702048942 DE 2048942 A DE2048942 A DE 2048942A DE 2048942 C3 DE2048942 C3 DE 2048942C3
Authority
DE
Germany
Prior art keywords
circuit boards
metal foil
printed circuit
copper foil
production
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19702048942
Other languages
English (en)
Other versions
DE2048942B2 (de
DE2048942A1 (de
Inventor
Horst Dr 3500 Kassel Hirschfeld
Original Assignee
Aeg Isolier- Und Kunststoff Gmbh, 3500 Kassel
Filing date
Publication date
Application filed by Aeg Isolier- Und Kunststoff Gmbh, 3500 Kassel filed Critical Aeg Isolier- Und Kunststoff Gmbh, 3500 Kassel
Priority to DE19702048942 priority Critical patent/DE2048942C3/de
Publication of DE2048942A1 publication Critical patent/DE2048942A1/de
Publication of DE2048942B2 publication Critical patent/DE2048942B2/de
Application granted granted Critical
Publication of DE2048942C3 publication Critical patent/DE2048942C3/de
Expired legal-status Critical Current

Links

Description

45
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Leiterplatten für gedruckte Schaltungen.
Für die Herstellung von Leiterplatten geht man von einem ein- oder beidseitig kupferkaschierten Basismaterial aus, wobei zum Kaschieren des Basismaterials Kupferfolie mit einer Stärke von etwa 20 bis um eingesetzt wird
Ätzt man aus dieser Kupferfolie die Leiterzüge heraus, so tritt unvermeidbar eine Unterätzung ein, da der Angriff der Ätzflüssigkeit nahezu in gleicher Weise auch auf die Flanken der Leiterzüge erfolgt.
Verstärkt wird diese Unterätzung in all den Fällen, in denen der eigentliche Leiterzug mit einem Fotooder Galvanoresist abgedeckt ist, denn unter der ätzfesten Abdeckung sammelt sich Ätzflüssigkeit und bewirkt so eine verstärkte Ätzung der Flanken. Es liegt auf der Hand, daß eine solche Unterätzung der Leiterzüge bei der Herstellung von Feinleiterplatten besonders stört und der Reduzierung der Leiterzüge unter eine bestimmte Breite entgegensteht.
Mit der fortschreitenden Miniaturisierung der Leiterplatten und der Entwicklung immer kleinerer und komplizierterer Bauelemente ist jedoch die Forderung nach immer geringeren Leiterbreiten nicht zu übergehen.
So werden heute bereits serienmäßig Leiterplatten mit einer Leiterbahnbreite von 0,2 mm gefertigt; Leiterbahnbreiten von 0,1 mm werden angestrebt.
Um so schmale Leiterbahnen erreichen zu können, muß die Unterätzung ausgeschaltet oder wesentlich vermindert werden. Hierzu sind verschiedene Wege bekanntgeworden.
Verwendung einer möglichst dünnen Kupferfolie. Die dünnste zur Zeit lieferbare Kupferfolie hat eine Stärke von etwa 20 μηι. Diese Folie hat jedoch bisher gegenüber der bekannten 35- oder 70^im-Folie zwei wesentliche Nachteile, und zwar eine geringere Haftung und eine größere Porosität. Letztere ermöglicht, daß" beim Preßvorgang Bindemittel durch die feinen Löcher, sogenannte pinholes, der Folie durchtritt. Diese pinholes werden beim anschließenden Bürsten zur Reinigung der Oberfläche und Entfernung der durchgetretenen Bindemittelanteile noch vergrößert.
Die Herstellung einer noch dünneren Kupferfolie ist nach dem derzeitigen Stand der Technik nicht möglich; davon abgesehen würde eine noch dünnere Kupferfolie die Nachteile der derzeitigen 20-μηι-Ρο-üe in noch größerem Maße besitzen. Abgesehen von den Schwierigkeiten, eine so dünne Folie, bei der Herstellung des kupferkaschierten Basismaterials falten- und knitterfrei zu verlegen, wird die Haftung einer solchen Folie sehr schlecht sein, da die Oberflächenbehandlung, welche die Haftung der Folie zum Basismaterial bedingt, bei einer dünnen Folie auch wesentlich schwächer ausgebildet sein wird.
Gerade bei der Feinleitertechnik ist die Freiheit von Löchern eine besondere Forderung, da durch die schmalen Leiter sich bereits Löcher in der Größenordnung von 0,1 mm als Leiterunterbrechung auswirken können, daher wäre eine dünnere Folie wegen ihrer großen Porosität nicht verwendbar.
Einen weiteren Weg zur Vermeidung der Unterätzungen zeigt das sogenannte Additiv-Verfahren, bei dem man von mit Haftvermittler versehenem Basismaterial ausgeht, auf welches nach einer chemischen Vorbehandlung des Haftvermittlers stromlos Metallschichten, wie Kupfer, Nickel usw. aufgebracht werden. Dieses Additiv-Verfahren wird zwar in steigendem Umfang durchgeführt, es zeigt jedoch gegenüber dem Vorteil keiner oder einer sehr geringen Unterätzung folgende Nachteile:
Das Auftragen von Haftvermittlern ist technologisch problematisch, insbesondere hinsichtlich einwandfreier Oberflächen. Das chemische Behandeln des Klebers ist mit Risiken verbunden, da zu geringer oder zu starker Angriff zu Schwankungen bezüglich Haftung und Lötbad führt.
Haftung und Lötbad sind einwandfrei nur bei einer Stärke der Kupferfolie über 20 μΐη meßbar, also erst an fertigen Leiterplatten.
Die Oberfläche des Additiv-Kupfers ist meist für Fotodruck zu rauh.
Eine andere Variante schlägt auf einem sogenannten katalysierten Basismaterial eine wenige μπι, beispielsweise 5 μπι, dicke Kupferschächi nieder und bringt auf diese ebenfalls stromlos oder galvanisch die Leiterzüge auf.
Die Gefahr der Unterätzung wird hierbei — wie
beim reinen Additiv-Verfahren —■ praktisch ausgeschlossen, jedoch zeigt dieses Verfahren die oben beschriebenen Nachteile aller Additiv-Verfahren.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, bei der Herstellung von Leiterplatten mit feinen Leiterzügen die vorerwähnten Schwierigkeiten zu vermeiden unter voller Wahrung der erprobten Fertigungsverfahren.
Gegenstand der vorliegenden Erfindung ist ein Verfaiiren zur Herstellung vor Leiterplatten aus einem Isolierstoffträger, der mit einer Metallfolie handelsüblicher Dicke verpreßt ist, welches dadurch gekennzeichnet ist, daß durch Abtragen die Metallfoliendicke auf < ΙΟμίτι reduziert wird, worauf in an sich bekannter Weise entsprechend dem gewünschten Schaltbild Leiterzüge auf der Metallfolie verstärkt und die nicht gewünschte Fläche der Metallfolie entfernt wird.
Das Abtragen der Metallfolie auf die geringere Dicke kann mechanisch und/oder chemisch erfolgen, ao Vorteilhaft erfolgt das Abtragen einer Kupferfolie jedoch in bekannter Weile elektrochemisch, beispielsweise durch elektrolytisches Deplattieren. Dieses Verfahren ermöglicht ein besonders gleichmäßiges und über Strom und Zeit leicht steuerbares Abtragen des Metalls und gleichzeitig das Sammeln des abgetragenen Metalls an der Kathode in einem für die Wiederverwendung geeigneten Zustand. Das Abtragen der Kupferfolie auf eine Dicke von unier 10 μΐη muß jedoch nicht gleichmäßig auf der gesamten Fläche erfolgen, sondern es können beliebige Stellen, beispielsweise für spätere Kontakte vorgesehene Bereiche, entsprechend abgedeckt und wenig oder gar nicht abgetragen werden. Hierin liegt ein besonderer Vorteil des elektrochemischen Abtragens gegenüber dem Abtragen durch Schleifen.
Der Isolierstoffträger wird im galvanischen Kupferbad mit der kupferkaschierten Seite in gleichmäßigem Abstand gegen eine flächenförmige Gegenelektrode etwa gleicher Abmessung gebracht.
Die Kupferfolie wird als Anode, die flächenförmige Gegenelektrode als Kathode geschaltet; äquivalente Mengen an Kupfer der Folie können an der Kathode wieder abgeschieden werden. Nach Abtragen auf die gewünschte Folienstärke wird der kupferkaschierte Isolierstoffträger dem Bau entnommen und in bekannter Weise bedruckt. Im gleichen Bad können anschließend durch Schaliung der früheren Kathode als Anode und des kupfe.kaschierten Isolierstoff!rägers als Kathode die Leiterzüge aufgebaut werden.
Man kann vor dem Abtragen der Kupferfolie die Platten bohren oder stanzen und nach dem Abtragen, vor oder nach dem Bedrucken, die Bohrimgswandungen besecdern, solern man von nicht kernkatalysiertern Material ausgeht, und so im nachfolgenden elektrochemischen Aufbau der Leiterzüge die Bohrungen gleichzeitig durchkontaktieren.
Der Aufbau der Leiterzüge kann auch in verschiedenen Stufen erfolgen, beispielsweise nach zwischenzeitlichem Abdecken von Teilen, die nicht weiter verstärkt werden sollen.
Als Ausführungsbeispiel für die vorliegende Erfindung ist in der Abbildung schematisch das Herstellungsverfahren der Leiterplatten dargestellt worden.
Als Basismaterial 1 wird ein an sich bekannter isolierstoffträger, z. B. Epoxidharz-Glashartgewehe, verwendet, welcher mit einer etwa 35 um dicken Kupferfolie 2 verpreßt wird.
Im zweiten Verfahrensgang wird dann die Kupferfolienschicht auf über die Hälfte der Dicke reduziert; je nach den zu stellenden Anforderungen wird eine Schichtdicke von unter 10 um angestrebt.
Auf diese so reduzierte dünne Kupferfolienschicht 3 wird dann in an sich bekannter Weise eine Abdeckung 5 für das Schaltbild aufgebracht und anschließend das Schaltbild 4 auf chemischem oder galvanischem Wege verstärkt.
Nach Entfernen der Abdeckung 5 und der darunterliegenden dünnen Metallfolienschicht verbleibt eine Leiterplatte mit den mehrschichtig aufgebauten Leiterzügen 3, 4.
Da als Basismaterial eine verhältnismäßig dünne Kupferfolienschicht Anwendung findet, braucht mit der Gefahr einer Unterätzung nicht gerechnet zu werden.
Als Basismaterial können je nach den zu stellenden Anforderungen auch Isolierstoffträger verwendet werden, welche bereits Katalysatormaterial zum beschleunigten Abscheiden von Metall enthalten, beispielsweise für die Durchplattierung von Bohrungen.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Palentansprüche:
1. Verfahren zur Herstellung von Leiterplatten aus einem mit einer Metallfolie haiu! ' iliüclicr Dicke verpreßten Isolierstoffträger, durch gekennzeichnet, daß durch Abnagen die Metallfoliendicke (2) auf < 10 μΐη reduziert wird, worauf in an sich bekannter Weise entsprechend dem gewünschten Schaltbild Leiterzüge (4) auf der Metallfolie (3) verstärkt und die nicht gewünschte Fläche der Metallfolie entfernt wild.
2. Verfahren zur Herstellung von Leiterplatten nach Anspruch 1, dadurch gekennzeichnet, daß eine etwa 35 (im dicke Kupferfolie mit einem Isolierstoffträger verpreßt, dann die Kupferfolie durch mechanisches und/oder chemisches, insbesondere elektrochemisches Abtragen auf die gewünschte Schichtdicke unter 10 μηι gebracht und nach Aufbringen einer Abdeckung für das Schaltbild und nach galvanischer oder chemischer Verstärkung der Leiterzüge des Schaltbildes die Abdeckung entfernt und die dünne Metallfolienschichl unter der Abdeckung weggeätzt wird.
3. Verfahren zur Herstellung von Leiterplatten nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Isolierstoffträger als Basismaterial verwendet wird, welcher mit der oxydierten Rückseite einer Metallfolie verbunden ist und bei dem die aufgebrachte Metallfolie von etwa 35 um Dicke auf dem Träger auf eine Schichtdicke <10 μηι verringert ist.
4. Verfahren zur Herstellung von Leiterplatten nach Anspruch 3, dadurch gekennzeichnet, daß als Basismaterial ein mit einer Kupferfolie verpreßter Isolierstoffträger verwendet wird, deren Schichtdicke durch mechanische und/oder chemische, insbesondere elektrochemische Abtragung auf dem Träger <10 μηι beträgt.
40
DE19702048942 1970-10-06 Verfahren zur Herstellung von Leiterplatten Expired DE2048942C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19702048942 DE2048942C3 (de) 1970-10-06 Verfahren zur Herstellung von Leiterplatten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702048942 DE2048942C3 (de) 1970-10-06 Verfahren zur Herstellung von Leiterplatten

Publications (3)

Publication Number Publication Date
DE2048942A1 DE2048942A1 (de) 1972-04-13
DE2048942B2 DE2048942B2 (de) 1974-08-08
DE2048942C3 true DE2048942C3 (de) 1977-11-03

Family

ID=

Similar Documents

Publication Publication Date Title
DE69121183T2 (de) Herstellung von leiterplatten unter benutzung selektiv ätzbarer metallschichten
EP0063347B1 (de) Prägefolie zum Aufbringen von Leiterbahnen
DE2847356C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung mit Widerstandselementen
DE2064861C3 (de) Verfahren zur Herstellung von gedruckten Schaltkarten. Ausscheidung in: 2065346 und 2065347 und 2065348 und 2065349
EP0227857B1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE2739494A1 (de) Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche
DE2541282A1 (de) Verfahren zur herstellung von durchgangsloechern in einem laminat
DE68918210T2 (de) Selektive Lötmetallbildung auf Leiterplatten.
EP0508946A1 (de) Metallfolie mit einer strukturierten Oberfläche
DE4203114A1 (de) Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben
DE3008143C2 (de) Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
DE1142926B (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE2015643A1 (de) Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen
DE3924716A1 (de) Verfahren zur herstellung von leiterplatten und aehnlichen gegenstaenden
DE2048942C3 (de) Verfahren zur Herstellung von Leiterplatten
DE2716545A1 (de) Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten
DE2040746A1 (de) Verfahren zur Herstellung von Leiterplatten
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
DE2264956C2 (de) Vormaterial für gedruckte Schaltungen
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE2048942A1 (de) Verfahren zur Herstellung von Leiterplatten
DE3006117A1 (de) Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen
EP0394678A2 (de) Mehrlagen-Leiterplatten für Feinleiter und Verfahren zu ihrer Herstellung