DE2047998A1 - Verfahren zum Herstellen einer Planaranordnung - Google Patents
Verfahren zum Herstellen einer PlanaranordnungInfo
- Publication number
- DE2047998A1 DE2047998A1 DE19702047998 DE2047998A DE2047998A1 DE 2047998 A1 DE2047998 A1 DE 2047998A1 DE 19702047998 DE19702047998 DE 19702047998 DE 2047998 A DE2047998 A DE 2047998A DE 2047998 A1 DE2047998 A1 DE 2047998A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon nitride
- nitride layer
- semiconductor
- insulating layer
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000002689 soil Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000002585 base Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
Description
Licentia Patent-Verwaltungs-GmbH
Frankfurt/Main, Theodor-Stern-Kai 1
Heilbronn, den 24. 9. 1970 PT-La/nae - HN 70/36
"Verfahren zum Herstellen einer Planaranordnung"
Bei Planaranordnungen mit Plastikgehäuse treten nach
längerem Betrieb bei hohen Spannungen und höheren Temperaturen nicht selten Instabilitäten auf, und zwar be-·
züglich des Sperrstroms und der Sperrspannung. Dies gilt insbesondere für hochsperrende Halbleiteranordnungen.
Der Erfindung liegt die Erkenntnis zugrunde, daß diese Instabilitäten auf die Durchlässigkeit thermischer Oxyde
gegenüber Fremdstoffen wie z.B. Alkali und Wasser zurückzuführen sind. Diese Fremdstoffe können von außen durch
das Plastikmaterial eindringen, weil Plastik bekanntlich nicht völlig undurchlässig ist, aber sie können auch aus
dem Plastikmaterial selbst stammen oder bei der Behandlung der Halbleiterscheibe in das Oxyd auf der Halbleiteroberfläche
eingebaut worden sein.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren
209815/1378
aufzuzeigen, welches die oben aufgeführten Nachteile nicht aufweist und welches eine bessere Passivierung von Halbleiteroberflächen
bzw. pn-Übergängen erzielt als bekannte Verfahren. Zur Lösung dieser Aufgabe wird nach der Erfindung
vorgeschlagen, daß bei der Herstellung von Planaranordnungen die auf der einen Oberflächenseite des Halbleiterkörpers
vorhandene Isolierschicht nach der Herstellung der Halbleiterzone(n) ganz oder teilweise entfernt und auf
dieser Oberflächenseite eine Siliziumnitridschicht aus
SiH4 und Np in einem Glimmfeld erzeugt wird. Diese Siliziumnitridschicht
tritt somit an die Stelle der ursprünglich als Diffusionsmaske vorhandenen Isolierschicht.
Das Abscheiden der Siliziumnitridschicht erfolgt beispielsweise bei einer Temperatur von ca. 3500C. Bei einer solchen
Temperatur sind keine nachträglichen Störungen der Halbleiteroberfläche oder des Halbleiterinneren zu befürchten.
Die Halbleiteroberfläche wird vor dem Abscheiden der Siliziumnitridschicht vorteilhafterweise in einem
Glimmfeld mit Sauerstoff oder einem Inertgas behandelt und dadurch gereinigt. Dies geschieht vorzugsweise in derselben
Apparatur, in der das Abscheiden der Nitridschicht erfolgt.
20981S/1378
Die Halbleiterzonen im Halbleiterkörper werden nach der Herstellung der Siliziumnitridschicht kontaktiert. Zu
diesem Zweck werden Kontaktierungsfenster in die Siliziumnitridschicht eingebracht und die durch die Kontaktierungsfenster
freigelegten Bereiche der Halbleiterzonen mit Kontaktierungsmaterial bedeckt. Dies geschieht z.B. durch
Aufdampfen.
Es besteht natürlich auch die Möglichkeit, gemäß einer Weiterbildung der Erfindung auf die Siliziumnitridschicht
noch eine oder mehrere andere Isolierschichten aufzubringen. Als Material für eine zusätzliche Isolierschicht eignet
sich beispielsweise Siliziumdioxyd. Diese Siliziumdioxydschicht wird beispielsweise vorteilhaft durch eine pyrolytische
Abscheidung von Siliziumdioxyd aus der Si H.-Op-Reaktion
oder beispielsweise zweckmäßigerweise in der gleichen Apparatur wie die Siliziumnitridschicht aus
Si H4 und O_ in einem Glimmfeld hergestellt. Die Erfindung
findet mit Vorteil bei sämtlichen Halbleiteranordnungen wie z.B. Dioden, Transistoren oder integrierten Schaltkreisen
Anwendung.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.
209815/1378
-A-
Zur Herstellung eines Planartransistors nach der Erfindung geht man beispielsweise von einem Halbleiterkörper aus
Silizium aus, bedeckt die eine Oberflächenseite dieses
Halbleiterkörpers vom Leitungstyp der Kollektorzone mit einer Isolierschicht als Diffusionsmaske, die z.B. aus
Siliziumdioxyd oder Siliziumnitrid besteht, und diffundiert durch Öffnungen in dieser Isolierschicht die Basis~
zone und die Emitterzone in den Halbleiterkörper ein.
Die Figur 1 zeigt den Planartransistor in demjenigen Stadium, in dem die Basiszone (2) und die Emitterzone (3)
bereits in den Halbleiterkörper 1 eindiffundiert sind. Auf der Halbleiteroberfläche befindet sich die als Diffusionsmaske
verwendete Isolierschicht 4, die beispielsweise aus Siliziumdioxyd besteht. Die stufenförmige Ausbildung
der Isolierschicht ist auf das Einbringen der Diffusionsfenster für die Basis- und Emitterzone zurückzuführen
.
Nach der Emitterdiffusion wird die Isolierschicht 4 gemäß der Figur 2 von der Halbleiteroberfläche entfernt und
gemäß der Figur 3 durch eine neue Isolierschicht 5 ersetzt, die nach der Erfindung aus einer Siliziumnitridschicht
besteht. Die Nitridschicht wird nach der Erfin-
9815/1378
dung in einem Glimmfeld erzeugt, und zwar durch thermische Zersetzung der Gase SiH4 und N?. Das Abscheiden der dabei
entstehenden Siliziumnitridschicht erfolgt beispielsweise
bei einer Temperatur von 3 500C. Vor dem Abscheiden der Siliziumnitridschicht
wird die Halbleiteroberfläche allerdings noch gereinigt, und zwar nach der Erfindung ebenfalls
durch ein Glimmfeld. Dabei wird eine Sauerstoffoder Inertgasatmosphäre benutzt. Diese Vorbehandlung erfolgt
nach der Erfindung vorteilhafterweise in der gleichen Apparatur wie das Abscheiden der Siliziumnitridschicht.
Nach der Herstellung der Siliziumnitridschicht werden in diese Isolierschicht gemäß der Figur 4 Öffnungen zur
Kontaktierung der Basis- und Emitterzone eingebracht, und zwar das Basiskontaktierungsfenster 6 und das Emitterkontaktierungsfenster
7. Die Kontaktierung der Kollektorzone erfolgt im Ausführungsbeispiel auf der der Emitterzone
gegenüberliegenden Seite durch Anbringen einer Kollektorelektrode am Halbleiterkörper, die allerdings in
den Figuren nicht eingezeichnet ist.
Die Figur 5 zeigt schließlich noch die Kontaktierung der Basis- und Emitterzone durch die Basiselektrode 8 und
die Emitterelektrode 9. Diese Elektroden werden beispielsweise durch Aufdampfen hergestellt.
209815/1378
Die Figuren 6 bis 8 entsprechen völlig den Figuren 3 bis 5 und unterscheiden sich von diesen Figuren lediglich
dadurch, daß die Halbleiteroberfläche nach dem Entfernen der ursprünglich als Diffusionsmaske vorhandenen Isolierschicht
4 nicht nur durch eine Siliziumnitridschicht 5 bedeckt vird, sondern gemäß einer Weiterbildung der Erfindung
zusätzlich noch durch eine weitere Isolierschicht lo, die beispielsweise aus Siliziumdioxyd besteht und auf die
Siliziumnitridschicht 5 aufgebracht ist. Die Isolierschicht Io wird beispielsweise durch pyrolytische Abscheidung von
Siliziumdioxyd aus der Si H .-0_-Reaktion oder vorteilhafterweise
in der gleichen Apparatur wie die Nitridschicht aus SiH. und 0_ im Glimmfeld hergestellt. Bei diesem Ausführungsbeispiel
müssen die Kontaktierungsfenster 6 und 7 gemäß der Figur 7 nicht nur in die Siliziumnitridschicht
5, sondern zuvor noch in die Isolierschicht Io Angebracht
werden. Das Einbringen der Kontaktierungsfenster erfolgt in beiden Fällen vorteilhafterweise mit Hilfe der photolithographischen
Technik.
20981K/1378
Claims (7)
- - 7 Patentansprüche/l) Verfahren zum Herstellen einer Planaranordnung, dadurch gekennzeichnet, daß die auf der einen Oberflächenseite des Halbleiterkörpers vorhandene Isolierschicht nach der Herstellung der Halbleiterzone(n) ganz oder teilweise entfernt und auf dieser Oberflächensdte eine Siliziumnitridschicht aus SiH. und N„ in einem Glimmfeld erzeugt wird.
- 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Abscheiden der Siliziumnitridschicht bei einer Temperatur von ca. 3500C erfolgt.
- 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Halbleiteroberfläche vor dem Abscheiden der Siliziumnitridschicht in einem Glimmfeld mit Sauerstoff oder einem Inertgas behandelt wird.
- 4) Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vorbehandlung mit Sauerstoff oder einem Inertgas und die Siliziumnitridabscheidung in der gleichen Apparatur durchgeführt werden.
- 5) Verfahren nach einem der Ansprüche 1 bis 4, dadurch209815/1378gekennzeichnet, daß auf die Siliziumnitridschicht noch eine weitere Isolierschicht aufgebracht wird.
- 6) Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß in die Siliziumnitridschicht bzw. auch in eine darauf befindliche Isolierschicht Kontaktierungsfenster zur Kontaktierung der im Halbleiterkörper befindlichen Halbleiterzone(n) eingebracht werden.
- 7) Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die weitere Isolierschicht in der gleichen Apparatur aufgebracht wird wie die Siliziumnitridschicht.209815/1378Leerseite
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702047998 DE2047998A1 (de) | 1970-09-30 | 1970-09-30 | Verfahren zum Herstellen einer Planaranordnung |
GB4239471A GB1339293A (en) | 1970-09-30 | 1971-09-10 | Method of manufacturing a planar semiconductor device |
AU33430/71A AU454548B2 (en) | 1970-09-30 | 1971-09-14 | Method of producing a planar arrangement |
US00184176A US3798062A (en) | 1970-09-30 | 1971-09-27 | Method of manufacturing a planar device |
FR7135311A FR2108122B1 (de) | 1970-09-30 | 1971-09-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702047998 DE2047998A1 (de) | 1970-09-30 | 1970-09-30 | Verfahren zum Herstellen einer Planaranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2047998A1 true DE2047998A1 (de) | 1972-04-06 |
Family
ID=5783765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702047998 Pending DE2047998A1 (de) | 1970-09-30 | 1970-09-30 | Verfahren zum Herstellen einer Planaranordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3798062A (de) |
AU (1) | AU454548B2 (de) |
DE (1) | DE2047998A1 (de) |
FR (1) | FR2108122B1 (de) |
GB (1) | GB1339293A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2458680A1 (de) * | 1973-12-14 | 1975-06-26 | Hitachi Ltd | Verfahren zur herstellung von dielektrisch isolierten substraten fuer monolithische integrierte halbleiterschaltkreise |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5922381B2 (ja) * | 1975-12-03 | 1984-05-26 | 株式会社東芝 | ハンドウタイソシノ セイゾウホウホウ |
DE2836911C2 (de) * | 1978-08-23 | 1986-11-06 | Siemens AG, 1000 Berlin und 8000 München | Passivierungsschicht für Halbleiterbauelemente |
FR3125770B1 (fr) | 2021-07-27 | 2023-10-06 | Psa Automobiles Sa | Procédé d’ouverture d’un véhicule et clef mains libres associée. |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3281915A (en) * | 1963-04-02 | 1966-11-01 | Rca Corp | Method of fabricating a semiconductor device |
US3503813A (en) * | 1965-12-15 | 1970-03-31 | Hitachi Ltd | Method of making a semiconductor device |
US3438873A (en) * | 1966-05-11 | 1969-04-15 | Bell Telephone Labor Inc | Anodic treatment to alter solubility of dielectric films |
US3455020A (en) * | 1966-10-13 | 1969-07-15 | Rca Corp | Method of fabricating insulated-gate field-effect devices |
NL162250C (nl) * | 1967-11-21 | 1980-04-15 | Philips Nv | Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen. |
US3607697A (en) * | 1968-04-18 | 1971-09-21 | Sprague Electric Co | Sputtering process for making a film of silica and silicon nitride |
US3658678A (en) * | 1969-11-26 | 1972-04-25 | Ibm | Glass-annealing process for encapsulating and stabilizing fet devices |
-
1970
- 1970-09-30 DE DE19702047998 patent/DE2047998A1/de active Pending
-
1971
- 1971-09-10 GB GB4239471A patent/GB1339293A/en not_active Expired
- 1971-09-14 AU AU33430/71A patent/AU454548B2/en not_active Expired
- 1971-09-27 US US00184176A patent/US3798062A/en not_active Expired - Lifetime
- 1971-09-30 FR FR7135311A patent/FR2108122B1/fr not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2458680A1 (de) * | 1973-12-14 | 1975-06-26 | Hitachi Ltd | Verfahren zur herstellung von dielektrisch isolierten substraten fuer monolithische integrierte halbleiterschaltkreise |
Also Published As
Publication number | Publication date |
---|---|
US3798062A (en) | 1974-03-19 |
FR2108122A1 (de) | 1972-05-12 |
AU454548B2 (en) | 1974-10-31 |
FR2108122B1 (de) | 1974-06-07 |
AU3343071A (en) | 1973-03-22 |
GB1339293A (en) | 1973-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2422195C2 (de) | Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von Halbleiteranordnungen | |
DE2655341A1 (de) | Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung | |
DE1913718A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE1817354A1 (de) | Halbleitervorrichtung | |
DE2047998A1 (de) | Verfahren zum Herstellen einer Planaranordnung | |
DE2841201C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2063726C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE1589063A1 (de) | Halbleiterbauclement mit einem Schutzueberzug und Verfahren zu seiner Herstellung | |
DE2253830A1 (de) | Integrierte halbleiteranordnung | |
DE1644028A1 (de) | Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers | |
DE1789204C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
CH628756A5 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung. | |
DE2641334C2 (de) | Verfahren zur Herstellung integrierter MIS-Schaltungen | |
DE1283204B (de) | Verfahren zum Eindiffundieren von zwei Fremdstoffen in einen einkristallinen Halbleiterkoerper | |
DE1414898A1 (de) | Verfahren zur Herstellung von Halbleitern | |
DE2026683A1 (de) | Zenerdiode | |
DE1090326B (de) | Verfahren zur Herstellung eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien abwechselnden Leitungstyps | |
DE1769271A1 (de) | Verfahren zum Herstellen einer Festkoerperschaltung | |
DE1544327C3 (de) | ||
DE2023289A1 (de) | ||
DE891300C (de) | Elektrisch unsymmetrisch leitendes System | |
DE1764398C (de) | Sperrschichtkondensator | |
DE1564106B2 (de) | Verfahren zum herstellen eines feldeffekttransistorelementes | |
DE1539851C3 (de) | Verfahren zur Herstellung einer Mehrzahl von innerhalb eines Halbleiterkörpers angeordneten Kapazitätsdioden | |
DE2149761C3 (de) | Thyristor mit isolierter Feldsteuerungselektrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |