DE2041497A1 - Halbleiterelement und Verfahren zur Herstellung desselben - Google Patents

Halbleiterelement und Verfahren zur Herstellung desselben

Info

Publication number
DE2041497A1
DE2041497A1 DE19702041497 DE2041497A DE2041497A1 DE 2041497 A1 DE2041497 A1 DE 2041497A1 DE 19702041497 DE19702041497 DE 19702041497 DE 2041497 A DE2041497 A DE 2041497A DE 2041497 A1 DE2041497 A1 DE 2041497A1
Authority
DE
Germany
Prior art keywords
plate
semiconductor element
carrier plate
silver
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702041497
Other languages
English (en)
Other versions
DE2041497B2 (de
Inventor
Yoshitada Yoneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE2041497A1 publication Critical patent/DE2041497A1/de
Publication of DE2041497B2 publication Critical patent/DE2041497B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/018—Compensation doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9265—Special properties
    • Y10S428/929—Electrical contact feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y10T428/12396—Discontinuous surface component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12701—Pb-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12722—Next to Group VIII metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/1275—Next to Group VIII or IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12778—Alternative base metals from diverse categories

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Ceramic Products (AREA)

Description

MITSUBISHI DENKI KABUSHIKI KAISHA, Tokio, Japan i
Halbleiterelement und Verfahren zur Herstellung desselben
Die Erfindung betrifft ein Halbleiterelement mit einem Plättchen aus halbleitendem Material mit mindestens einem pnübergang und einer Trägerplatte zum Stützen des Plättchens
und ein Verfahren zur Herstellung desselben, insbesondere die Verbindung eines Plättchens halbleitenden Materials mit einer dazugehörigen Trägerplatte.
Weil Halbleiterplättchen aus Halbleitermaterialien, wie z.B. aus Silizium oder Germanium hergestellt werden, die im
allgemeinen geringe Festigkeit haben und zerbrechlich sind, ist es allgemein üblich, solche Plättchen mit Trägerplatten,ζ.Β.
durch L'iten, zu verbinden. Die Verbindung der Trägerplatte mit
- Ii 109812/1174
2CHU97
der Halbleiterplatte kann durch Dazwischenlegen eines Lötmaterlales und Aufheizen der Zwischenlage durchgeführt werden, so dass eine Temperatur höher als der Schmelzpunkt des Lötmateriales hergestellt wird, um es zu schmelzen. Aluminium und seine Legierungen werden oft als Lötmaterialien verwendet. Bei einem aus Aluminium zusammengesetzten Lötmaterial ist es notwendig, das Aluminium auf eine hohe Temperatur, in der Regel auf 6oo° C, zu erwärmen, um es zu schmelzen. Solch eine hohe Temperatur kann bewirken, dass nach Fertigstellung der Verbindung in dem Halbleitermaterial für das einzelne Plättchen beim Abkühlen des Plättchens auf Raumtemperatur eine Wärmespannung erzeugt wird. Bekanntlich entwickelt sich die Wärmespannung aufgrund eines Unterschiedes im Wärmeausdehnungskoeffizienten der Materialien des Plättchens und der Trägerplatte und hat eine Grosse, welche von der Löttemperatur, der Materialart und der Form der Trägerplatte, der Materialart und -dicke der eingeschlossenen Lötschicht usw. abhängig ist. Eine Steigerung der Löttemperatur ergibt eine Steigerung der Grosse der Wärmespannung. Es ist festgestellt worden, dass ein Wachstum der in einem Material für Halbleiterplättchen entwickelten Wärmespannung zusätzlich zum Herbeiführen von Brüchen in dem Halbleiterplättchen eine starke Verschlechterung der elektrischen Charakteristiken wie z.B. einen Abfall der Spannungsfestigkeit, ein Anwachsen von Verlustströmen usw. für das hergestellte Element bewirkt, auch wenn das Plättchen nicht zu Bruch geht. Ferner kann Jeder Unterschied im Wärmeausdehnungskoeffizienten zwischen den Materialien des Halbleiterplättchens und der entsprechenden Trägerplatte ein Verbiegen des verbundenen Plättchens und der Trägerplatte bewirken, ähnlich wie bei einem Bimetall. Wenn eine Elektrode in zusammengepressten Kontakt mit einem Halbleiterplättchen und einer Trägerplatte, welche miteinander verbunden sind, gebracht wird, kann eine derartige Biegung den Kontakt der Elektrode mit der
1 0 9 8 1 ? / 1 1 7 '4 -5-
benachbarten Platte oder Halteplatte ungünstig beeinflussen, was wiederum dazu führt, dass die elektrischen und thermischen Widerstände zwischen den sich berührenden Teilen anwachsen ebenso wie die Widerstandsfähigkeit gegen den Überstrom nachlässt.
Wenn letztlich Halbleiterelemente sowohl in der Spannungsfestigkeit als auch in der Strombelastbarkeit angewachsen sind, können eingebaute Halbleiterplattchen anwachsend in grösseren Abmessungen geliefert werden, so dass Halbleiterplattchen mit einem Durchmesser ν·η beispielsweise 4o bis 50 mm hergestellt werden können. Bei derartigen Platt- f chen mit gr*ssen Abmessungen kann es wegen der höheren Temperaturen, wie oben beschrieben, nicht gestattet werden, die darauf einwirkende Wärmespannung zu vernachlässigen. Deshalb ist es sehr wünschenswert, die auf die Halbleiterplattchen einwirkende Wärmespannung zu vermindern.
Ausserdem können Hohlräume in einer Lötmaterialschicht erzeugt werden und es ist schwierig, die Bildung solcher Hohlräume zu vermeiden, besonders wenn ein Halbleiterplattchen mit grossen Abmessungen auf die entsprechende Trägerplatte mit einer gressen Kontaktfläche gelötet wird. Mit anderen Worten, es ist sehr schwierig, eine zuverlässige Lötung auf der gesamten Lötfläche durchzuführen, dadurch ™
führt die sich ergebende Lötfläche zu einem Anwachsen der elektrischen und thermischen Widerstände.
Ziel der Erfindung ist es, ein neues und verbessertes Halbleiterelement mit einem Plättchen aus halbleitendem Material, welches zuverlässig mit einer entsprechenden Trägerplatte bei niederen Temperaturen und auf der gesamten Verbindungsfläche verbunden ist, zu schaffen.
- 4 -109812/1174
204U9V
Dieses Ziel wird erfindungsgemäss dadurch erreicht, dass eine Verbindungsschicht aus geschmeidigem, metallischen Material Zwischen den Plättchen und der Trägerplatte lur Verbindung der Plättchen mit der trägerplatte vorgesehen
Die Schicht aus geschmeidigem, metallischen Material kann vorzugsweise aus Gold, Silber, Blei, einer Silber-Blei-LegieruÄg, Zinn, einer Silber-Zinn-Legierung oder Kadium hergestellt sein. .
Die Trägerplatte kann vorteilhaft aus einem metallischen Material hergestellt sein, dessen Wärmeausdehnungskoeffizient dem des für das Plättchen verwendeten Halbleitermaterial nahekommt.
Die Erfindung schafft auch ein Verfahren zur Herstellung eines Halbleiterelementes mit einem Plättchen au» Halbleitermaterial mit mindestens einem pn-übergang und einer zum Stützen mit ihr verbundenen Trägerplatte. Das Verfahren wird in Schritten so durchgeführt, dass eine erste Schicht aus geschmeidigem, metallischen Material auf einer der Hauptflächen des Plättchens angebracht wird, eine zweite Schicht aus geschmeidigem, metallischen Material auf der Oberfläche der Trägerplatte, die mit der Hauptfläche des Plättchens in Berührung gebracht werden soll, angebracht wird und die erste und zweite geschmeidige, metallische Schicht miteinander unter einem Druck in Kontakt gebracht werden, während die so vorbereitete Anordnung auf eine Temperatur die niedriger als der Schmelzpunkt jeder der Schichten liegt, aufgeheizt wird, um das Plättchen aus halbleitendem Material mit der Trägerplatte zu verbinden.
Vorzugsweise können die erste und zweite geschmeidige
metallische Schicht unter einem Druck von 1,5 bis 2,2 kg/mm
10981?/1174 - 5 -
miteinander in Kontakt gebracht werden und auf eine Temperatur zwis el
heizt werden.
peratur zwischen 15o° und 3oo° C unter diesem Druck aufge-
Die Erfindung wird deutlicher durch die folgende eingehende Beschreibung im Zusammenhang mit der Zeichnung. Es zeigen:
Pig. 1 einen Schnitt durch ein nach der Erfindung aufgebautes Halbleiterelement,
Pig. 2 ist ein auseinandergezogener Schnitt des in Pig. I dargestellten Elementes,
Fig. 3 ist ein Schnitt durch eine andere Art eines nach der Erfindung aufgebauten Halbleiterelementes und
Fig. 4 ist ein ause inande rge ζ ogener Schnitt des in Fig. j5 dargestellten Elementes.
In Fig. i ist ein Halbleiterelement allgemein mit der Bezugszahl loo bezeichnet und besteht aus einem Plättchen Io aus irgendeinem geeigneten Halbleitermaterial zum Beispiel Silizium und einer Trägerplatte Jo. Nur zum Zweck der Darstellung ist angenommen, dass das Plättchen Io aus Silizium als Arbeitsdi^de mit einem pn-übergang 12 hergestellt ist. Jedoch ist klar, dass das Plättchen Io auch aus Germanium oder einem anderen Halbleitermaterial hergestellt und ein Leistungstransistor· oder ein Thyristor sein kann. Bei Leistungstrans i stören enthält das PlättchenIo zwei nicht dargestellte pu-Übergärige und für Thyristoren enthält sie drei oder vier nicht dargeycellte pn-übergänge. Der pn-übergang kann durch Diffundieren einer Unreinheit v*m η-Typ von einer der Oberflächen, wenn es sich um Silizium vom p-Typ handelt und durch Diffundieren'einer Unreinheit vom p-Typ von einer
109817/117/,
fo ORIGJNAU
Oberfläche, wenn es sich um Silizium vom η-Typ handelt, in dem Plättchen Io gebildet werden.
Wie die Fig, I zeigt, enthält das Plättchen Io einen durch einen n- und einen p-Bereich abgegrenzten pn-übergang 12 und ein Paar entgegengesetzter Hauptflächen l4 und ΐβ, welche im wesentlichen parallel zueinander liegen. Ein Paar ©hmische Kontaktschichten 18 und 2o sind auf den oberen und unteren Hauptflächen Ik und 16, wie in Fig. 1 zu sehen, angebracht, welche mit den n~ bzw. p-Bereichen in nicht gleichgerichteten Kontakt gebracht werden. Die beiden Kontaktschichten 18 und 2o auf den entsprechenden Hauptflächen 14 und 16 können durch Anlagern von Nickel, Aluminium, Gold, Silber usw. auf den Hauptflächen durch Aufdampfen oder Plattieren nach dem Stand der Technik hergestellt werden.
Erfindungsgemäss viird eine aus einem geschmeidigen, metallischen Material hergestellte Verbindungsschicht 22 auf die ohmische Kontaktschicht 2o aufgebracht und bedeckt deren gesamte Oberfläche. An dieser Stelle kann jedes geeignete, geschmeidige, metallische Material auf der ohmischen Kontaktschicht 2o z.B. durch das bekannte Aufdampfen oder Plattieren angelagert werden. Solch ein geschmeidiges, metallisches Material sollte eine hohe elektrische Leitfähigkeit aufweisen. Geeignet dafür sind z.B. Gold, Silber, Blei, Silber-Blei-Legierungen, Zinn, Silber-Zinn-Legierungen und Kadium. Aufdampfen oder Plattieren wird zum Anlagern eines der geschmeidigen, metallischen Materialien bis zu einer geeigneten Dicke., vorzugsweise zwischen Io und 15 p. verwendet, wie es gerade für die ohinischen Kontaktschichten 2o genau beschrieben wurde.
Die so hergestellten Schichten lB, 2o und 22 müssen am leichten Abschälen von dom Plättchen Io durch ein geelg-
1 O 9 8 1 ? / 1 1 7 4
204H97
Mittel, z.B. durch Sintern, gehindert werden. Beim Sintern solcher Auflagen 1st es notwendig, sie auf eine Temperatur zu bringen, die etwas niedriger liegt, als der Schmelzpunkt der Schichten l8, 2o und 22. Da diese Temperatur iron der Art des für die Schichten verwendeten Materials abhängt, müssen die Schichten auf eine hohe Temperatur gebracht werden, in der Regel mindestens 5co° C. Dabei ist jedoch zu bemerken, dass eine derart hohe Temperatur das Plättchen Ic keinen nennenswerten hchen thermischen Beanspruchungen unterwirft und zwar aus dem folgenden Grunde. Alle die Schichten 18, 2o und 22 sind verglichen mit dem Plättchen lo, welches { mindestens eine Dicke von 2oo bis J5oo/u hat, sehr dünn. Z.B. kann ihre Dicke zwischen Io und 2o /a liegen. Unter diesen Umständen wird eine thermische Beanspruchung aufgrund des Unterschiedes im Wärmeausdehnungskoeffizienten zwischen den Materialien für die Schichten l8, 2o und 22 und dem Plättchen Io durch die dünnen Schichten 18, 2o und 22 absorbiert. -
Auf diese V/eise sind die Kontakt- und VerbindungsschichtenlS und 2o bzw, 22 starr mit dem Plättchen Io verbunden, wie es im oberen Teil der Fig. 2 dargestellt ist.
Um das Plättchen Io zu verstärken, wird ein Stütz- ^
block oder eine Trägerplatte in der Fig. 1 allgemein mit ™
der Bezugszahl Jo bezeichnet, gesondert vorbereitet. Die Trägerplatte 5o ist vorzugsweise aus einem Material mit einem ähnlichen Wärmeausdehnungskoeffizienten wie die Plättchen Io hergestellt. Wenn das Plättchen In entweder aus Silizium oder Germanium gefertigt ist, wird die Trägerplatte J>n vorzugsweise aus Molybdän, Wolfram, Tantal oder einer Silber-Wolfram-Legierung hergestellt. Die Trägerplatte Jo weist mindestens auf einer ihrer entgegengesetzten Hauptflächen in diesem Fall auf der oberen Fläche j52, wie in Fig. 1 zu sehen ist, eine flache, glatte, geläppte Oberfläche auf,
109817/1174 - 8 -
auf der das Plättehen Io gehalten und befestigt wird.
Wie bei dem Plättchen Io ist eine Verbindungsschicht 54 ähnlich der Verbindungsschicht 22 auf der oberen Hauptfläehe der Trägerplatte j>o z.B. durch Aufdampfen oder Plattieren nach dem Stand der Technik angebracht. Die Verbindungsschicht 34 sollte aus einem geschmeidigen, metallischen Material ähnlich dem der Verbindungsschicht 22, hergestellt sein. Es hat sich herausgestellt, dass die Verbindungsschicht 34 vorzugsweise aus demselben Material wie die Verbindungsschicht 22 ist und zwar deshalb, weil bei Herstellung der Schichten aus verschiedenem Material zu befürchten ist, dass die miteinander verbundenen Teile der Schichten den thermischen und elektrischen Widerstand vergrö'ssern, was als Ergebnis einer Störung der Atornanordnung in dem verbundenen Teil anzusehen ist. Wenn es gewünscht wird, kann die Verbin-dungsschicht 34 gesintert sein. Im unteren Teil der Fig. 2 ist die Trägerplatte 3o dargestellt, nachdem sie wie oben beschrieben behandelt wurde.
Dann werden das Plättchen Io und die Trägerplatte 3o miteinander zu dem Halbleiterelement einheitlicher Struktur loo miteinander verbunden. Das Plättehen Io liegt auf der Trägerplatte 3o, die beiden Verbindungsschichten 22 und 34 werden unter einem angemessenen Druck in Kontakt miteinander gebracht und anschliessend auf eine relativ niedrige Temperatur erwärmt.
Es hat sich herausgestellt, dass ein Druck zwischen 1,5 bis 2,2 kg/mm , der auf die Verbindungsschichten 22 und 34 aufgebracht wird, zu einem zufriedenstellenden Ergebnis führt. Um einen angemessenen Druck auf die Schichten 22 und 34 aufzubringen und zu halten, können federbelastete Druckbelastungseinrichtungen herkömmlichen Aufbaus benutzt werden. Sie bringen den Druck auf und erhalten ihn über die obere
109817/117/,
204 H97
_ 9 —
Kontaktschicht l8 des Plättchens Io -und die nicht mit einer Verbindungsschicht versehene Fläche, d.h. die untere Fläche wie Fig. 1 und 2 zeigen, der Trägerplatte J5o aufrecht.
Während die Herstellung eines einzelnen Halbleiterelernentes loo beschrieben wurde, ist leicht zu verstehen, dass eine Vielzahl von Halbleiterelementen gleichzeitig und in ähnlicher Weise hergestellt werden können. Eine Vielzahl halbleitender Plättchen wie sie im oberen Teil der Fig. dargestellc sind, und Trägerplatten, Wie sie im unteren Teil der B'ig. 2 dargestellt sind, werden in gleicher Anzahl ge- f trennt hergestellt. Dann werden die Plättchen und Trägerplatten paarweise in der oben beschriebenen Art übereinandergelegt. Danach werden die obenliegenden Plättchen und die Trägerplatten mit irgendwelchen gewünschten Mitteln so angeordnet, dass gleichzeitig ein angemessener Druck aufgerieben werden kann.
Ein einzelnes oder viele Paare der Plättchen und Trä- -^e r plat ν. en, welche unter Druck in Koncakt gehalten werden, werden in einem geeigneten Ofen mit einem Thermostaten angeordnet und auf eine dem Material, der Dicke und Kontaktfläche ust.·. jeder VerbindungGschicht 22 ader ~5l\ entsprechenden Temperatur.für einen von den gleichen Faktoren abhängigen I Zeitraum au1,geheizt. Ks im, zu bemerken,. daas die AufheiztP'r.,pora'i;ui' \>q '.rächIlich niedriger' ;j.lij der Schmelzpunkt oder (lifj .'Jchrnolpuni-rLe u>;i5 odor juclon Material« für die beiden
f:jiter. <·'>' unM j'-\ l.io^en iiollto. Ferner sollte /orzu,-;:JvK;i.';c* Iri einor Ai-Lio^phärft i.ncrU-n G-i -
v'Ai int hokanr/·., it.i;j QoIf 1, M] I1^u1, liloi, Zirm und Ka-
U jr, .-ml i.-rripur1 . ..uf'-'l. vr.n \o<,.> , [)\jO , 'j:. ( , d'jA liZW :>. ο C ,'/■■.-.(Ait ic! zi;n '..cn <t;n. Auch i'.i li-t 1' I <- i -ϊ·<·ι'Α ft-uii/^en lifuon Ihre ΐ\'·\ι. :<·ϊ '/,punkU' z,;l;joht;n n<:>V: l)('Av::<:lz]>\\nk*· lhrfii- i'.ur.t.anüi c i Li-
10 9817/117/,
■8AÖ'
204H97
Io -
genauso wie Silber-Zinn-Legierungen. Deshalb liegt die Aufheiztemperatur erfindungsgemäss vorzugsweise zwischen 1500 and 3oo° C für aus Gold oder Silber hergestellte Verbindungsschichten 22 und Jk, zvvischen I500 und 25o° C für aus Silber-Blei-Legierungen, Silber-Zinn-Legierungen, Blei oder Kadium hergestellte Verbindungsschichten 22 und ~$k und zwischen 150 bis 2oo° C für aus Zinn hergestellte Verbindungsschichten. Deshalb liegt im allgemeinen eine zweckmässige Aufheiztemperatur zur Durchführung der Erfindung zwischen 1500 und J5oo° C.
Es ist die Erscheinung gefunden worden, dass beim Inverbindungbringen zweier Körner ähnlichen oder unähnlichen geschmeidigen Metalles unter einem Druck von 1,5 bis 2,2 kg/mm^ und einer einige Stunden andauernden Aufheizung auf eine Temperatur, die niedriger als der Schmelzpunkt oder die Schmelzpunkte von ihnen liegen und in der Regel zwischen loo und J5oo° C liegen, beide Körper weich werden, bis sie miteinander verbunden sind. Die Verbindung der Verbindungssehichten 22 und '^h wird durch den gerade beschriebenen Vorgang bewerksteilißt. So wird (werden) das (die) Plättchen und die Trägerplatte(n) miteinander zu einem (mehreren) Halbleiterelement (en) einheitlichen Aufbaues, wie er in Pig. I dargestell1 isL, ml i.eiriander verbuncien.
Dann korinen die so herbes teilten Halbleiterelemente In verschiedenen T, pen von Hal.bleitereiririchtungon eingebaut werden. IVx.s Halbl ■'i i.orelumeni· loo, wie es Ln Fi^. i dargestellt. k;i, iui U./.;ondffo >';ee ij<;ne t zur· Verwendung in unter l'i'Uiik :;i ehenden HaJ hlol tet··,.· ίnr lchi uri;;en, in denen das HaIL)-Ic i .1 i-rv I cinuiii von "iniM.i Cniliäu;.;«.· ίκτιπο ti :.<oii uiusclilosfion ist, :;c ila.·;:; daduroli auf da;, l'lü!.! inen und dLe Tra.^orpla t t,e ein l'ri.u:l( Ln i'iti« r Riv:i:iurii, .m:;,:-.'ϋί»; uird, «in.;;·. ;;ie zu einem Kon-(,..il <( πι i : i 1 i, iiul· ' f Zi 1:. ':r μ ii ·Πι ■,.>. t i'iiek i worden, l'itv-ier iMuek ;.;teli.t :;h*lier·, I.;;:; vlai.» Γ1 :i. i tdieii wLrk.sa.ti! mit tier Ti'ägerpi ; ι 1 e vor-
BAD ORIGINAL
- 11 -
bunden ist.
Wie oben beschrieben, wird die Verbindung der geschmeidigen, metallischen Verbindungsschichten 22 und 34 durch Aufheizen auf eine Temperatur, die niedriger als ihr Schmelzpunkt oder ihre Schmelzpunkte sind, durchgeführt. Dieses Mass ist zum Absenken der in dem Material des Plättchens Io während des Heizens entwickelten Wärmespannung wirkungsvoll. Wenn die Verbindung bei einer höheren Temperatur erfolgt, ist das Plättchen Ίο aus den folgenden Gründen höheren Wärmespannungen unterworfen. Wenn das Plättchen Io mit der sowohl in mechanischer Festigkeit, als auch Dicke starken Trägerplatte 3o verbunden ist, wird die auf die Halbleiterelemente loo durch einen Unterschied des Wärmeausdehnungskoeffizienten zwischen dem Plättchen und der Trägerplatte aufgebrachte Wärmespannung direkt auf das Plättchen ausgeübt, jedoch kawn von der Trägerplatte 3o aufgenommen, weil die letztere sehr hohe mechanische Festigkeit aufweist. Auf der.anderen Seite bewirkt die Verbindung der Verbindungsschichten 22 und 34 bei einer niederen Temperatur ein Absinken um eine Differenz in der Grosse der'Wärmeausdehnung zwischen dem Plättchen Io und der Trägerplatte 3o und daher in der entsprechenden Wärmebeanspruchung, welche auf das Plättehen ausgeübt wird.
Ferner erlaubt die Verwendung einer Verbindungstemperatur, die niederer als der Schmelzpunkt des oder der geschmeidigen Metalle liegt, dass die Verbindungsschichten 22 und 34, ohne dass sie schmelzen, miteinander verbunden werden. Das stellt sicher, dass die Verbindungsschichten 22 und 34 auf der gesamten Verbindungsfläche gleichmässig miteinander verbunden sind. Wenn derartige Verbindungsschichten durch Schmelzen ihres Materials oder ihrer Materialien miteinander verbunden werden, ergeben sich Hohlräume in den einzelnen miteinander verbundenen Teilen und führen wie beim Löten zur BiI-
10 9812/1174
- 12 -
204U9V
dung eines nicht einheitlich verbundenen Teiles.
Die Erfindung hat auch andere Vorteile. Halbleitende Plättchen, wie das Plättchen lo, werden gewöhnlich einer Oberflächenbehandlung unterworfen, bevor sie in den entsprechenden Halbleitereinrichtungen zusammengebaut werden, damit ihre Spannungsfestigkeit zunimmt. Solch eine Oberflächenbehandlung besteht darin, die das Plättchen umgebenden Oberflächen, die sich zwischen den einander gegenüberliegenden Hauptflächen erstrecken, in Bezug auf die Ebene der in der Platte angeordneten pn-Verbindung abzuschrägen, zu ätzen und mit einer geeigneten elektrischen Isolierschicht zu umhüllen. Wenn die umgebende Plättchenoberfläche einer hohen Temperatur ausgesetzt wird, geht die elektrische Isoliereigenschaft in der Wirksamkeit zurück. Dies führt unvermeidlich dazu, dass das Plättchen wieder einer Oberflächenbehandlung unterworfen werden muss. Wenn der Vorgang der Verbindung des Plättchens mit der entsprechenden Trägerplatte durch Anwendung einer hohen Temperatur durchgeführt wird, muss das Plättchen deshalb vor der Oberflächenbehandlung, wie sie oben beschrieben wurde, mit der Trägerplatte verbunden werden. Wenn so vorgegangen wird, kann ein schweres Metall oder Metalle von der Trägerplatte in der besonderen Ätzlösung herausgelöst werden und dann auf der Oberfläche des nicht mit einer elektrischen Isolierung bedeckten Plättchens angelagert werden. Das führt zu einer Verschlechterung der elektrischen Charakteristiken des Plättchens .
Auf der anderen Seite erlaubt es die niedere, erflndungsgemässe Verblndungstemperatur, die Verbindung nach nach der oben erwähnten Oberflächenbehandlung durchzuführen, d.h. das Plättchen mit der Isolierung kann mit der Trägerplatte ohne Verschlechterung der elektrischen Isolationseigenschaften der Isolierung verbunder werden, wenn diese Verbindung bei einer niederen Temperatur durchgeführt wird. Daher kann nur
109812/1174 _ ,* .
204U97
das Plättchen der Oberflächenbehandlung unterworfen werden, während die Trägerplatte von dem Plättchen körperlich entfernt ist, ohne dass befürchtet werden muss, dass aus der Trägerplatte gelöstes schweres Metall oder Metalle an der Oberfläche des Plättchens angelagert werden.
Wenn die einzelnen Plättchen sehr dünn sind, ist es schwierig, das Plättchen allein zu handhaben, was zu der Schwierigkeit führt, der nur das Plättchen bei der Oberflächenbehfindlung, wie oben beschrieben, unterworfen ist. Jedoch ist es bei Plättchen, die ungefähr 1 mm dick sind, möglich, sie der Oberflächenbehandlung zu unterwerfen, während ^ sie körperlich von den entsprechenden Trägerplatten getrennt sind.
Die Fig. 3 und 4, in denen gleiche Bezugszahlen, den in den Fig. i und 2 gezeigten Teilen gleiche Teile bezeichnen, stellen eine Abänderung dei Erfindung dar. Die dargestellte Anordnung uncerscheidet sich von der Fig. 1 nur dadurch, dass eine Verbindungsfolie 4o aus einem geschmeidigen, metallischen Material zwischen den Verbindungsschichten 2f und J4 angeordnet ist. Die' Verbindungsfolie 4o ist im Material den Verbindungsschichten 22 oder ~^K ähnlich. Jedocii iac sie Vorzugs v/eise aus demselben Material wie die Λ Verbindungfischichten 2? und yh hergestellt, um die thermischen und elektrischen Widerstände weiter zu vermindern, die durch den verbundenen Toil der· Verbindungsschichten 22 und Jk und der Verbindungsfolie 4o erzeugt werden«
Wie am btjöten in Fig. 4 dargcjabellt iül, weist die Vorbindurigijfolit 4o ein Paar einander gegenüberliegender Hauptflächon 4;. und 44 auf, welche im wesentlichen parallel zueinander liegen. Die Verbindungrafolie 4o ist zwischen dem Plättchen Io und der Trägerplatte Jo1 wie sie vorher in Verbindung ml'ü Fig. J bu.sciii'lebfui wurdun, cjingeschoben und wird an v'.on Hauptfläohcn k'd und 44 von den Verbindungssohlchten 'dZ'. bzw.
10 98 1?/117't
BAD Op3!HAL
204U9V
j54 berührt. Dann werden das Plättchen lo, die Verbindungs-· folie 4o und die Trägerplatte 3o in der gleichen Weise wie vorher in Verbindung mit den Fig. 1 und 2 beschrieben, zu einer einheitlichen Struktur miteinander verbunden. Die Gegenwart der Verbindungsfolie 4o erlaubt die weitere Verminderung der Dicke der Verbindungsschichten 22 und 34 und dadurch die Verminderung der Wärmebeanspruchung, die auf das Plättchen I^ und die Trägerplatte J>o von den Verbindungsschichten 22 und 24 ausgeübt wird.
- 1 !5 17/117/,

Claims (1)

  1. 204U97-
    Patentansprüche
    fll Halbleiterelement mit einem Plättchen aus halbleitendem Material mit mindestens einem pn-übergang und einer Trägerplatte zum Stützen des Plättchens, dadurch g e k e η n- | zeichnet, dass eine Verbindungsschicht (22) aus geschmeidigem, metallischen Material zwischen dem Plättchen (lo) und der Trägerplatte Do) zur Verbindung des Plättchens (lo) mit der Trägerplatte (3o) vorgesehen ist.
    2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, dass die Trägerplatte (3o) aus einem Material mit annähernd dem gleichen Wärmeausdehnungskoeffizienten wie das Plättchen (lo) hergestellt ist.
    5. Halbleiterelement nach Anspruch 2, dadurch gekennzeichnet, dass das Plättchen (lo) aus halbleitendem Silizium oder Germanium und die Trägerplatte (Jo) f aus Molybdän, Wolfram, Tantal oder einer Silber-Wolfram-Legierung aufgebaut ist.
    k. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindungsschicht (22) aus Gold, Silber, Blei, einer Silber-Blei-Legierung, Zinn, einer Silber-Zinn-Legierung oder Kadium hergestellt ist.
    . 5· Verfahren zur Herstellung eines Halbleiterelementes mit einem Plättchen aus halbleitendem Material mit mindestens einem pn-übergang und einer zum Stützen mit der Plat-
    109812/1174 _ l6
    1ό . 204 14 517
    te verbundenen Halteplatte, dadurch gekennzeichnet, dass eine erste Verbindungsschicht eines geschmeidigen, metallischen Materials auf eine der Hauptflächen des Plättchens, und eine ζ vielte Schicht eines geschmeidigen metallischen Materials auf eine der Hauptflächen der Trägerplatte aufgebracht und die ersten und zweiten Verbin&ungsschichten miteinander unter einem vorbestimmten Druck und Aufheizen dieser Zusammenstellung auf eine Temperatur, die niedriger ist als der niedrigere der Schmelzpunkte der geschmeidigen, metallischen Materialien für die erste und zweite Schicht unter Aufrechterhaltung des vorbestimmten Drukkes verbunden werden, wodurch das Plättchen mit der Trägerplatte verbunden wird.
    6. Verfahren zur Herstellung eines Halbleiterelementes »ach Anspruch 5» dadurch gekennzeichne t, dass der vorbestimmte Druck zwischen 1,5 und 2,2 kg/mm liegt und die Anordnung auf eine Temperatur zwischen 15o° und J5oo C erwärmt wird.
    7. Verfahren zur Herstellung eines Halbleiterelementes nach Anspruch 5, dadurch gekennzeichnet, dass das Material für die Trägerplatte etwa den gleichen Wärmeausdehnungskoeffizienten wie das des Plättchens aufweist.
    8. Verfahren zur Herstellung eines Halbleiterelementes nach Anspruch 7, dadurch gekennzeichnet, dass das Plättchen aus halbleitendem Silizium oder Germanium und die Trägerplatte aus Molybdän, Wolfram, Tantal oder einer Silber-Wolfram-Legierung hergestellt werden.
    9· Verfahren zur Herstellung eines Halbleiterelementes nach Anspruch 5* dadurch ge kennzeichne t, dass die Verbindungsschicht aus Gold, Silber, Blei, einer
    109817/1174 - 17 -
    2041437
    Silber-Blei-Legierung., .Zinn, einer SUber-Zinn-Lcgieirung oder Kadium -hergestellt wird.
    io. Verfahren zur Herstellung eines Halbleiterelememses nach Anspruch 5j dadurch g e k ο η η ζ e i c h η >e t a dass die erste und zweite Verbindungs-schicht aus demselben iijen metallischen Material hergestellt werden,.
    11. Verfahren zur Herstellung eines Halbleiterelementes ntiCh Anspruch-5.» dadurch g-o konnzeichnet.^ 1:,2s file er'Ste Verldndungsschicht über eine Verbindungsfolie
    au3 iOüchrneidigeTn motal-linehon Material unter dem vorbestimrn« ™
    ■■in Druck mit eier zweiten Verbindungs3chlcht in Berührung i3e'r.r«";C!;t v/ird und rif..cs die /'.ufheiZung aui1 eine Tornperatur erfoLiit, die niüüriger .'-.Ih der niedrigste Schraelzpimkt eines der geschmeidigen rnetalli-uciien Mnterialien ist.
    j«'. Vorführen zur Herstellung 'einer: Halbleiuerelernentes nach' Anr;pru'jh Jl, dadurch g e k e η η ζ e i c h η e Ό , da;:s ■ jedes der ge.jciiineidigen Metallischen Materialien für 'i-i-j ei-iätu und zwi-i ;o Vor^in^unissrichicht und die Vörbindunc·'-»" rolii-· ':v:; Gold, Jilher, Blei, einer Sllbcr-Blei-Legie-rung, Zinn, oinur oili-j^-r-Zinn. L^-gioruhi oder Kadiurri besteht.
    .ö. Verfanren zur Hcr.'itellimg eine;; R.lbleiLerelernentes nauJi 7.n,r;pi'uoti !,.;, (i-uluro'u ;■>; e k e η η ζ e i c h η e L , dass die ·;π;α· unci z.weit·· V^-r'bmd'mg.'i.'.Jcliiclib und die Verbindungs folien-'.ur.; dei.iS';J.!"..-n g<isehrneidi.gun meUillischen Ma-1-orl· 1 sind.
    17 /, BA£> ORIGINAL
    Leerseite
DE2041497A 1969-08-25 1970-08-20 Verfahren zum Herstellen eines Halbleiterbauelementes Pending DE2041497B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6707469 1969-08-25

Publications (2)

Publication Number Publication Date
DE2041497A1 true DE2041497A1 (de) 1971-03-18
DE2041497B2 DE2041497B2 (de) 1974-07-25

Family

ID=13334339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2041497A Pending DE2041497B2 (de) 1969-08-25 1970-08-20 Verfahren zum Herstellen eines Halbleiterbauelementes

Country Status (3)

Country Link
US (1) US3657611A (de)
DE (1) DE2041497B2 (de)
GB (1) GB1297046A (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2306528A1 (fr) * 1975-03-31 1976-10-29 Gen Electric Procede de liaison d'un metal et d'un semi-conducteur
FR2402998A1 (fr) * 1977-09-07 1979-04-06 Gen Electric Disposition perfectionnee pour le transfert de chaleur entre un dispositif electrique de puissance et un radiateur de chaleur
EP0017384A1 (de) * 1979-04-04 1980-10-15 Gec-Marconi Limited Verfahren zur Befestigung von Germanium auf einem Metall
DE2941908A1 (de) * 1979-10-17 1981-04-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiter-schicht-solarzelle
US4451843A (en) * 1979-07-03 1984-05-29 Higratherm Electric Gmbh Bipolar transistor with a plurality of parallelly connected base-collector junctions formed by plastic deformation of the crystal lattice
EP3901996A3 (de) * 2020-03-30 2022-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur verbindung von komponenten bei der herstellung leistungselektronischer module oder baugruppen mit direktem bonden glatter metallischer oberflächenschichten sowie entsprechendes leistungselektronsiches modul und entsprechende leistungselektronische baugruppe

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1389542A (en) * 1971-06-17 1975-04-03 Mullard Ltd Methods of securing a semiconductor body to a support
US3913216A (en) * 1973-06-20 1975-10-21 Signetics Corp Method for fabricating a precision aligned semiconductor array
US3945111A (en) * 1974-01-03 1976-03-23 Motorola, Inc. Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system
US4077045A (en) * 1974-01-03 1978-02-28 Motorola, Inc. Metallization system for semiconductive devices, devices utilizing such metallization system and method for making devices and metallization system
US3985515A (en) * 1974-01-03 1976-10-12 Motorola, Inc. Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system
US3987217A (en) * 1974-01-03 1976-10-19 Motorola, Inc. Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system
US4065588A (en) * 1975-11-20 1977-12-27 Rca Corporation Method of making gold-cobalt contact for silicon devices
US4392153A (en) * 1978-05-01 1983-07-05 General Electric Company Cooled semiconductor power module including structured strain buffers without dry interfaces
US4257156A (en) * 1979-03-09 1981-03-24 General Electric Company Method for thermo-compression diffusion bonding each side of a substrateless semiconductor device wafer to respective structured copper strain buffers
US4315591A (en) * 1979-03-08 1982-02-16 General Electric Company Method for thermo-compression diffusion bonding a structured copper strain buffer to each side of a substrateless semiconductor device wafer
DE3070263D1 (en) * 1979-03-08 1985-04-18 Gen Electric Thermo-compression bonding a semiconductor to strain buffer
US4252263A (en) * 1980-04-11 1981-02-24 General Electric Company Method and apparatus for thermo-compression diffusion bonding
JPS60100439A (ja) * 1983-11-05 1985-06-04 Mitsubishi Electric Corp 樹脂封止形半導体装置
US4871617A (en) * 1984-04-02 1989-10-03 General Electric Company Ohmic contacts and interconnects to silicon and method of making same
DE3446780A1 (de) * 1984-12-21 1986-07-03 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren und verbindungswerkstoff zum metallischen verbinden von bauteilen
US4837928A (en) * 1986-10-17 1989-06-13 Cominco Ltd. Method of producing a jumper chip for semiconductor devices
NL8800901A (nl) * 1988-04-08 1989-11-01 Philips Nv Combinatie van een drager en een halfgeleiderlichaam en werkwijze voor het vervaardigen van een dergelijke combinatie.
JPH03257871A (ja) * 1990-03-07 1991-11-18 Mitsubishi Electric Corp パターン形成方法および半導体装置の製造方法
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
DE102004001956B4 (de) * 2004-01-13 2007-02-01 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
US20050186764A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
EP1748480B1 (de) * 2005-07-28 2009-06-24 Infineon Technologies AG Verbindungsstruktur zur Befestigung eines Halbleiterchips auf einem Metallsubstrat, Halbleiterchip und elektronisches Bauelement mit der Verbindungsstruktur, und Verfahren zur Herstellung der Verbindungsstruktur
EP2089901A4 (de) * 2006-11-09 2011-05-18 Interplex Qlp Inc Mikroschaltungsgehäuse mit duktiler schicht
US8836130B2 (en) 2009-01-23 2014-09-16 Nichia Corporation Light emitting semiconductor element bonded to a base by a silver coating
JP5492096B2 (ja) * 2009-01-23 2014-05-14 日亜化学工業株式会社 半導体装置及びその製造方法
EP2390903B1 (de) * 2009-01-23 2016-11-02 Nichia Corporation Verfahren zum herstellen einer halbleitervorrichtung durch verbinden von silber oder silberoxid auf einer oberfläche eines halbleiterbauelements mit silber oder silberoxid auf einer oberfläche eines stanzgitters oder eines verdrahtungssubstrats, wobei zumindest eine der genannten oberflächen mit silberoxid versehen ist
US8586480B1 (en) * 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach
JP6677886B2 (ja) * 2016-02-29 2020-04-08 三菱マテリアル株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL289148A (de) * 1961-08-12
BE626623A (de) * 1961-12-30 1900-01-01
US3476986A (en) * 1966-09-17 1969-11-04 Nippon Electric Co Pressure contact semiconductor devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2306528A1 (fr) * 1975-03-31 1976-10-29 Gen Electric Procede de liaison d'un metal et d'un semi-conducteur
FR2402998A1 (fr) * 1977-09-07 1979-04-06 Gen Electric Disposition perfectionnee pour le transfert de chaleur entre un dispositif electrique de puissance et un radiateur de chaleur
EP0017384A1 (de) * 1979-04-04 1980-10-15 Gec-Marconi Limited Verfahren zur Befestigung von Germanium auf einem Metall
US4451843A (en) * 1979-07-03 1984-05-29 Higratherm Electric Gmbh Bipolar transistor with a plurality of parallelly connected base-collector junctions formed by plastic deformation of the crystal lattice
DE2941908A1 (de) * 1979-10-17 1981-04-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiter-schicht-solarzelle
EP3901996A3 (de) * 2020-03-30 2022-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur verbindung von komponenten bei der herstellung leistungselektronischer module oder baugruppen mit direktem bonden glatter metallischer oberflächenschichten sowie entsprechendes leistungselektronsiches modul und entsprechende leistungselektronische baugruppe

Also Published As

Publication number Publication date
DE2041497B2 (de) 1974-07-25
US3657611A (en) 1972-04-18
GB1297046A (de) 1972-11-22

Similar Documents

Publication Publication Date Title
DE2041497A1 (de) Halbleiterelement und Verfahren zur Herstellung desselben
DE3204231C2 (de) Laminat mit einem Metall-Faser-Verbundmaterial und dessen Verwendung
DE1027325B (de) Verfahren zur Herstellung von Silicium-Legierungs-Halbleiter-Anordnungen
DE1446161A1 (de) Verfahren zum Herstellen eines Supraleiters mit verbesserter Supraleitfaehigkeit und unveraenderten Abmessungen
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE2101609B2 (de) Kontaktanordnung fuer ein halbleiterbauelement
DE10227854A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4025163C2 (de) Unterlage für einen Halbleiterlaser
DE3044514C2 (de)
DE2004776C2 (de) Halbleiterbauelement
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE102017113515B4 (de) Verfahren zum Bilden eines elektrisch leitfähigen Kontakts und elektronische Vorrichtung
DE2500206A1 (de) Metallisierungssystem fuer halbleiter
DE1262388B (de) Verfahren zur Erzeugung eines nicht-gleichrichtenden UEbergangs zwischen einer Elektrode und einem dotierten thermoelelktrischen Halbleiter fuer ein thermoelektrisches Geraet
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
DE1951291A1 (de) Halbleiterbauelement mit mindestens zwei Halbleiterkoerpern
DE2230252A1 (de) Verfahren zur herstellung eines supraleiters und anwendung des verfahrens
DE1614653C3 (de) Halbleiteranordnung hoher Strombelastbarkeit
DE102018123924A1 (de) Eine Halbleitervorrichtung mit einer Lotverbindung, die eine Verbindung Sn/Sb aufweist
DE1218621B (de) Siliziumgleichrichterelement mit einem kreisscheibenfoermigen Siliziumplaettchen
DE1266510B (de) Halbleitervorrichtung mit einem Halbleiterkoerper mit mindestens einem Kontakt und Verfahren zum Herstellen
DE1808666B2 (de) Halbleiterelement
DE2336152B2 (de) Halbleiterbauelement
DE1044281B (de) Halbleiteranordnung mit Waermeableiter und Verfahren zu ihrer Herstellung
DE1283975B (de) Verfahren zur sperrfreien Kontaktierung von p-leitendem Galliumarsenid