DE2024234B2 - Parallaxen-Diskriminator - Google Patents

Description

Die Erfindung betrifft einen Parallaxen-Diskriminator gemäß dem Oberbegriff des Hauptanspruchs.

Ein Parallaxen-Diskriminator mit Digitalschaltungen zur Bestimmung der Phasenbeziehung zwischen zwei Videosignalen ist bereits in der US-PS 33 28 688 beschrieben. Die durch einem Phasenvergleich erhaltenen Signale werden miteinander kreuzweise multipliziert, wodurch Signalpaare erhalten werden, die nach Summierung und Filterung ein zur Phasendifferenz proportionales analoges Ausgangssignal liefern.

Bei der Erzeugung stereoskopischer Bilder ist es allgemein bekannt, Abtasteinrichtungen zu verwenden, um die beiden Videosignale für die stereoskopischen Bilder durch Abtastung einer linken und einer rechten Stereofotografie zu erzeugen (»American Cinematographer«, Juli 1963, Seite 320).

Der Erfindung liegt demgegenüber die Aufgabe zugrunde, einen Parallaxen-Diskriminator insbesondere zur Bestimmung der Parallaxe zwischen zwei Videosignalen bei der Verarbeitung stereoskopischer Fernsehsignale zu schaffen.

Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des Hauptanspruchs gelöst. Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Mit dem erfindungsgemäßen Parallaxen-Diskrirninator wird ein binäres Ausgangssignal für die Größe und Richtung der Parallaxe zwischen den beiden Videosignalen bei der Verarbeitung der stereoskopischen Fernsehsignale erhalten, welches zur Reduzierung des Parallaxenfehlers einer Ablenksteuerung zugeführt wird.

Im folgenden werden bevorzugte Ausführungsformen der Erfindung anhand von Zeichnungen näher erläutert Es zeigt

F i g. 1 ein Blockschaltbild einer Ausführungsform eines Parallaxen-Diskriminators,

F i g. 2 ein Blockschaltbild der Schaltung für die Frequenzwahl- und Signalabtastung, der Digital-Diskriminatoren und der Verzögerungsschaltung von F i g. 1,

F i g. 3 eine Ausführungsform der Schaltung zur

iu Frequenzwahl und Signalabtastung,

Fig. 4 eine bevorzugte Ausführungsform eine:» Digital- Diskriminators,

Fig. 5 ein Zeitdiagramm zur Erläuterung der Erzeugung der in F i g. 3 und 4 dargestellten Signale,

j5 Fig.6 ein Blockschaltbild einer Ausgangsschaltung des in F i g. 4 gezeigten Digital-Diskriminators,

F i g. 7 ein Blockschaltbild eines Integrators für den Parallaxen-Diskriminators nach F i g. 1,
Fig.8 ein Blockschaltbild eines bei dem in Fig. 11 gezeigten Parallaxen-Diskriminator verwendbaren Akkumulators und

F i g. 9 ein Blockschaltbild einer Schaltung zuir Verarbeitung der Ausgangssignale des in Fig.8 dargestellten Akkumulators.

F i g. 1 zeigt den Aufbau eines erfindungsgemäßen Parallaxen-Diskriminators. Fernsehkameras 10 und 11, die auf Stereobilder 12 und 13 fokussiert sind, erzeugen linke und rechte Videosignale. Die Stereobilder 12 und bilden dabei ein Stereopaar. Eine Beleuchtungseinrichtung 14 hält die Stereobilder 12 und 13 zur Abtastung durch die Fernsehkameras 10 und 11, die an ihren Ausgängen 16 und 17 das linke bzw. rechte Videosignal liefern. Die Videosignale werden in mehrere Frequenzbänder aufgeteilt. Zur Abtastung der Frequenzbänder ist eine Schaltung 18 vorgesehen, die als Ausgangssignale Binärwerte liefert. Unter Bezugnahme auf F i g. 3 wird näher erläutert, daß die beiden den Zustand des linken und rechten Videosignals in einem bestimmten Frequenzband darstellenden Signale über Ausgänge 19 zu Digital- Diskriminatoren 20 geführt werden. Die Diskriminatoren 20 sind gemäß Fig.2 derart parallel geschaltet, daß mehrere Ausgaiigssignale in Binärform einer eine Zeitverzögerungsentzerrung bewirkenden Signalverzögerungsschaltung 21 zugeführt werden. Die Signalverzögerungsschaltung kompensiert die durch die Video/Digital-Umsetzung und die Diskriminatoren 20 bedingten, unterschiedlichen Signalverzögerungen, die daraus resultieren, daß

diese Schaltungen Eingangssignale verarbeiten, die in unterschiedlichen Frequenzbändern liegen.

An die Verzögerungsschaltung 21, die mit den Diskriminatoren 20 verbunden ist, ist ein Parallel-Serien-Umsetzer 22 angeschlossen, der ausgangsseitig an einen Seitensignal-Integrator 23 angeschlossen ist. Der Integrator 23 ist seinerseits mit einem Akkumulator 24 verbunden, dessen Ausgangssignale einem Serien-Puffer 25 zugeführt und von diesem einem Digital/Analog-Wandler 26 eingegeben werden. Am Ausgang 27 des Wandlers 26 wird ein analoge i Ablenk-Steuersignal für eine der Fernsehkameras 10 oder 11 erzeugt. Mit den Schaltungen 18 bis 26 ist ein Taktgenerator 28 verbunden, der Taktsignale mit unterschiedlicher Taktfrequenz erzeugt.

F i g. 2 zeigt Einzelheiten der Schaltung 18 zur Frequenzwahl und Signalabtastung, mit der das linke und rechte Videosignal auf den Aus- bzw. Eingängen 16 und 17 in fünf Frequenzbänder unterteilt werden. Die Mittenfrequenzen der fünf Frequenzbänder sind mit /Ί bis fs bezeichnet, wobei f$ die höchste und f\ die niedrigste Frequenz ist. Zum Zwecke der Erläuterung wird angenommen, daß das gesamte Videospektrum durch Kanäle A, B, C, D und Fabgedeckt ist, wobei jeder Kanal über etwa eine Oktave des Spektrums arbeitet. Die linken Videosignale am Eingang 16 werden an Tiefpaß-Filter 50, 60, 70, 80 und 90 angelegt, während die rechten Videosignale gleichzeitig an Tiefpaß-Filter 51, 61, 71, 81 und 91 angelegt werden. Einzelheiten der Tiefpaß-Filter SO und 51 sind in Fig.3 dargestellt; jo Transistoren Q\, Q₂ und Q3 bilden zusammen mit den gezeigten passiven Bauteilen das Tiefpaß-Filter 50. Auf gleiche Weise bilden Transistoren Qn, Qn und Qm sowie die zugehörigen passiven Schaltungselemente das Tiefpaß-Filter 51. Für die weiteren Paare aktiver Tiefpaß-Filter werden ähnliche Schaltungen verwendet. FaJIs erwünscht, können auch passive Tiefpaß-Filter verwendet werden.

Gemäß F i g. 2 sind die Ausgänge 52 und 53 der Filter 50 und 51 an durch Tast- und Klemm-Schaltungen gebildete Schaltungen 54 zur Signalabtastung geführt. Die mit dem Filter 50 verbundene Schaltung 54 weist nach Fig. 3 einen Kondensator G auf, der zwischen dem Emitter des Transistors Q3 und einem Verstärker 54' liegt, dessen Ausgang 100 über Widerstände R\ und -r, /?2 an — 6 Volt gelegt ist. Ein Widerstand R3, der von der Verbindung zwischen den Widerständen R\ und R₂ an den Verstärkereingang und über einen Widerstand /?4 an Masse gelegt ist, bildet eine Rückkopplung vom Ausgang zum Eingang des Verstärkers 54'. Somit ergibt so sich ein Komparator, wobei der Rückkopplungswiderstand R} wesentlich größer ist als der Wert des Widerstandes R*. Dadurch ergibt sich eine Hysterese, durch die ein fehlerhaftes Ansprechen auf Störsignale vermieden wird, wenn das Videosignal auf einen niedrigen Pegel abfällt. Auf diese Weise wird eine Zustandsänderung des Ausganges 100 während der Klemmperioden vermieden.

Zwischen dem Kondensator G und Masse liegt eine aus Dioden bestehende Klemm-Schaltung Di, die über t> <> Widerstände /?■; bzw. Rb an einer positiven bzw, negativen Spannungsquelle liegt. Die Klemmwirkung der Diodenbrücke wird durch einen Transistor Q15 gesteuert, dessen Emitter über einen Kondensator d und eine Diode D₂ und dessen Kollektor über einen h5 Kondensator G, und eine Diode Dj an die Diodenbrücke angeschlossen ist. Die Basis des Transistors Q\5 ist an die Klemme 57 des Taktimpulses »A« angeschlossen. Wie sich aus den mit »A«, »Takt« und »C« bezeichneten Wellenformen Fig. 5 ergibt, bewirken die an den Transistor Q^ angelegten Taktimpulse eine periodische Unterbrechung der Klemmwirkung der Diodenbrücke auf den Kondensator Ct,. Der Kondensator G dient zusammen mit dem Widerstand Ri oder dem Widerstand /?6 zur periodischen Differentiation des Ausgangssignals des Transistors Qs und liefert ein Eingangssignal an die Komparatorschaltung, das während des Tastintervalls die Anderungsrichtung des mit »A« bezeichneten Eingangssignals anzeigt.

Wie sich aus dem in F i g. 5 gezeigten Ausgangssignal »E« einer Komparatorschaltung 54 ergibt, dienen die Signale vom Kondensator G zur Steuerung des Ausgangspegels der Schaltung 54 derart, daß das Ausgangssignal »E« einen oder einen anderen Wert annimmt und somit die Phase des Eingangs-Videosignals digital anzeigt. Bei einem ausgeführten Gerät war die Tastfrequenz etwa auf das Vierfache der Videofrequenz gewählt, so daß das Videosignal alle 90° (F i g. 5) getastet wurde.

Wie aus F i g. 3 hervorgeht, bilden ein Kondensator Cm, eine Diodenbrücke Ao, ein Verstärker 55, Widerstände /?io bis R^ zusammen mit dem Steuertransistor <?i5 einen zweiten Video/Digital-Umsetzer. Dabei ist der Steuertransistor £>|₅ über einen Kondensator C₅, eine Diode Di 2, einen Kondensator Q und eine Diode Dj an die Diodenbrücke D10 angeschlossen. Das Ausgangssignal »F« (F i g. 5) des Verstärkers 55 ist phasengleich mit dem Ausgangssignal des Verstärkers 54', solange die linken und rechten Videosignale »A« und »B« in Phase liegen. Eine in gestrichelten Linien dargestellte Signalspannung »B'« stellt ein rechtes Videosignal dar, das gegenüber dem linken Signal um 90° phasenverschoben ist. Die anderen gestrichelten Signalspannungen der F i g. 5, die durch mit' versehene Buchstaben bezeichnet sind, stellen die Signalzustände an den in den F i g. 3 und 4 bezeichneten Punkten dar, wenn diese Phasenverschiebung um 90° besteht.

Da die Video/Digital-Umsetzer nach Fig.3 binäre Ausgangssignale erzeugen, kann der Diskriminator 58 für die Parallaxen-Unterscheidungsfunktion eine Digitalschaltung verwenden. Einzelheiten des Diskriminators 58 sind in F i g. 4 gezeigt; die Ausgänge 100 und 101 des Video/Digital-Umsetzers der Fig.3 sind Eingänge zu synchronisierenden Flipflopschaltungen 102 und 103 Die Taktimpulsklemme 57 ist an die Flipflopschaltunger 102 und 103 (F i g. 4) angeschlossen, so daß sie dieselben Taktimpulssignale empfangen, deren Frequenz etwa viermal so groß ist wie die Mittenfrequenz des jeweiligen Kanals der Video-Eingangssignale. Wie ir F i g. 5 gezeigt, werden die einzelnen Schaltungen durch die Vorderflanke des Taktimpulssignals getriggert. Die an die Flipflopschaltungen 102 und 103 angeschlossener Flipflopschaltungen 106 und 107 bewirken eine Verzö gerung des linken und rechten Eingangssignals um einer Taktimpuls, so daß in der hier beschriebenen Ausfüh rungsform die Verzögerung um einen Taktimpuls einei Verzögerung des Video-Eingangssignals um 90° ent spricht.

Die Flipflopschaltungen 106 und 107 sind mi exklusiven NOR-Gattern 108 bzw. 109 verbunden Leitungen 110 und 111 verbinden ferner jeweils di< Flipflopschaltungen 102 bzw. 103 mit den NOR-Gatten 109 bzw. 108. Diese Gatter multiplizieren bzw vervielfachen die verzögerten und unverzögerter Signale des linken und rechten Kanals symmetrisch unt erzeugen Produktsignale an Ausgängen 112 und 113

Der Ausgang 112 ist an einen der Eingänge eines NAND-Gatters 115 sowie einen Eingang eines UND-Gatters 117 Eingeschlossen, das drei Eingänge besitzt. Die Gatter 115, 116 und 117 stellen sicher, daß die Eingangssignale der Leitungen 118 und 119 zu einem ^r> Zweirichtungszähler 120 sich nur in dem Zustand für eine Zählrichtung befinden. Der auf- oder abwärts zählende Zweirichtungszähler 120 besteht aus einem mehrstufigen Binärzähler, der zur Zählung durch die Taktimpulse »A« gesteuert wird. Der Zweirichtungs- ι ο zähler 120 wird durch Taktimpulssignale »B«, die an eine Steuerklemme 12Oi? angelegt werden, zurückgestellt. Dabei entspricht die Frequenz der Taktimpulssignale »B« 16 Taktperioden der Taktimpulse »A«. Daraus ergibt sich, daß der Zweirichtungszähler 120 zwischen zwei Rückstellimpulsen 16 Impulse zählen kann.

An den Zweirichtungszähler 120 angeschlossene NAND-Gatter 122 und 123 steuern die auf- und abwärts zählenden Ausgangsschaltungen 124 und 125. Die Ausgänge 124 und 125 sind jeweils an einen Eingang der UN D-Gatter 116 und 117 angeschlossen und sperren die UND-Gatter 116 und 117, wenn der Zweirichtungszähler 120 einen vorbestimmten Zählerinhalt erreicht hat. Somit wird der Zustand des Auf- oder Abwärtszählens der Ausgangsschaltungen 124, 125 bis zum Ende einer Rückstellperiode aufrechterhalten, wenn der Zähler bis zu einem vorherbestimmten Wert auf- oder abwärts gezählt hat, der durch die Kodierung der NAND-Gatter 122 und 123 bestimmt ist. jo

Ein zufriedenstellender Betrieb wird erreicht, wenn die NAND-Gatter 122 und 123 so eingestellt wird, daß ein Auf- oder Abwärtszähl-Ausgangssignal für eine Aufoder Abwärtszählung erzeugt wird, wenn der Zweirichtungszähler 120 beim Aufwärtszählen oder Abwärtszählen jeweils den Wert 6 erreicht. Der Zweirichtungszähler 120 dient zur Mittelwertbildung, indem er in einer Richtung zählt, wenn das linke Bild voreilt (bei der dargestellten Ausführungsform) und in der anderen, d. h. Abwärtsrichtung, wenn das rechte Bild zeitlich vorläuft.

In F i g. 2 sind mehrere der unter Bezugnahme auf F i g. 3 beschriebenen Tast- und Klemm-Schaltungen und der in F i g. 4 dargestellten Diskriminatoren 58, 68, 78,88,98 parallel geschaltet. Das heißt, die Schaltungen 54, 64, 74, 84 und 94 zur Signalabtastung entsprechen der in F i g. 3 gezeigten Schaltung, und die Diskriminatoren 58, 68, 78, 88 und 98 entsprechen der in Fig.4 gezeigten Schaltung. Die Ausgänge 124 und 125, 134 und 135,144 und 145,154 und 155 sowie 164 und 165 sind die Eingänge einer eine Kompensation der Zeitverzögerung bewirkenden Signalverzögerungsschaltung 140, die Flipflops 141, 151, 161, 171 und 181 enthält. Die Schaltung 54 und der Diskriminator 58, die dem niedrigsten Frequenzkanal zugeordnet sind, setzen das Flipflop 141, das der höchsten Stellung der 5-Bit-Binärzahl entspricht, die den gesamten Parallaxenfehler zwischen dem rechten und linken Video-Eingangssignal darstellt. Somit findet eine nichtlineare Bewertung des zusammengesetzten Ausgangssignals statt, das den Parallaxenfehler darstellt. Wegen der binären Art des ω Parallaxenfehlersignals ist dasselbe aus mehreren binär bewerteten Stufenfunktionen zusammengesetzt, die frequenzabhängig sind. Die unteren Frequenzteile des Video-Eingangssignals wirken sich in der Hauptsache auf die Parallaxen-Korrekturschaltung aus. Vorzugsweise kann für die Signalverzögerungsschaltung 140 für jeden Kanal außer dem niedrigsten Frequenzkanal ein Schieberegister verwendet werden, um die gewünschte Verzögerung zu erhalten. Da der niedrigste Frequenzkanal die Rückstellung steuert, wird für diesen keine Verzögerung benötigt.

Ein Korrekturwort, das die bewertete algebraische Summe sämtlicher Auf- und Abwärtssignale in einem gegebenen Moment ist, wird gewonnen, indem die 5 Aufwärtssignale an den Parallel/Serien-Umsetzer angelegt werden. Damit ergibt sich ein serielles Wort, dessen niedrigster Frequenzkanal das bedeutsamste Bit und dessen höchster Frequenzkanal das am wenigsten bedeutsame Bit liefert. Auf ähnliche Weise wird das Abwärts-Signal verwendet, um ein zweites serielles Wort zu erhalten. Diese seriellen Wörter werden vom Parallel/Serien-Umsetzer mit der Taktfrequenz des am wenigsten bedeutsamen Bits geliefert. Während sich also das am wenigsten bedeutsame Bit in jedem Wort ändern kann, wird die Änderung der Bits von den unteren Frequenzkanälen ausschließlich durch die minimale Länge des Korrekturimpulses geändert, der durch den Taktgenerator erzeugt wird. Um eine zusammengesetzte Korrekturbedingung zu erreichen, werden die seriellen Abwärts-Wörter von den seriellen Aufwärts-Wörtern abgezogen und das Ergebnis in den Seitensignal-Integrator 23 geschoben.

Der Seitensignal-Integrator 23 ist ein Laufzeit- oder Verzögerungsspeicher mit hoher Geschwindigkeit der einen arithmetischen, seriellen Addierer als Eingangsstufe aufweist, so daß er als Integrator arbeitet. F i g. 7 zeigt eine Ausführungsform des Integrators 23, der einen Serienaddierer 300 enthält. Dieser führt das zusammengesetzte Korrekturwort am Eingang 301 dem bereits im Speicher enthaltenen Inhalt zu. Der Integrator 23 enthält ferner ein Umlaufspeicher-Schieberegister, dessen Periode gleich der Zeilenfrequenz der durch die Kameras 10,11 gebildeten Abtasteinrichtung ist. Diese Umlaufschaltung enthält ein Speicher-Schieberegister 392 und ein Kompensations-Schieberegister 303, sowie eine nicht gezeigte Übertragungssperre, die verhindert, daß die Integration bei fortgesetzter Parallaxe ein 8-Bit-Wort überschreitet.

Die Arbeitsweise des Integrators 23 ergibt sich aus Fig. 1. Nachdem durch die Fernsehkameras 10, 11 vorzugsweise Vidikons, eine Zeile der Stereofotografier 12, 13 abgetastet ist, führen die Schaltungen zui Parallaxen-Bestimmung und Korrektur die Korrekturdaten dem Integrator 23 für diese Zeile zu. Diesf Korrekturen werden mit richtigen Verzögerungen unc Dämpfungen der X-Ablenksteuerung während dei Abtastung der nächsten, angrenzenden Zeile über der Digital/Analog-Wandler 26 und Ablenkverstärker züge führt. Die Abtastung der nächsten, angrenzenden Zeile liefert eine weitere Korrektur, die den Eingang de! Integrators 23 zur gleichen Zeit wie die Korrekturen dei vorherigen Zeile erreicht, die in der Umlaufschaltunj des Integrators 23 umgelaufen sind. Damit wird di< erforderliche Korrektur der zweiten Zeile zu der in dei Umlaufschaltung des Integrators 23 vorhandener Korrektur addiert oder von dieser abgezogen. Diese Prozeß wiederholt sich, so daß sich Zeile für Zeile eini schnelle Korrektur ergibt. Das Ausgangssignal de: Integrators 23 wird ferner an den Gestalt-Akkumulato geführt.

Der Gestalt-Akkumulator 24 ist ähnlich wie dei Integrator 23 aufgebaut. Fig.8 zeigt einen derartiger Akkumulator. Der Akkumulator 24 ist so ausgelegt, dal er '/β des vom Seitensignal-Integrator erzeugtet Korrekturwortes speichert. Anstatt in Zeilenabschnit ten, wie beim Integrator 23, werden die Korrekturen it

kleinen Bereichen gespeichert. Demgemäß arbeitet die Parallel/Serien-Umsetzung in dem Gestalt-Akkumulator 24 so, daß jedes achte Wort jeder Wortzeile vom Integrator 23 entnommen wird, während für jede weitergegebene Zeile ein Wort weitergegeben wird. Bei der in F i g. 8 gezeigten Ausführungsform arbeitet der Akkumulator 24 seriell mit einer Zykluszeit von '/eo Sekunde. Er enthält einen Serienaddierer 310, eine Verzögerungsleitung 311, ein kompensierendes Schieberegister 312 sowie eine Eingangsklemme 313 und eine Ausgangsklemme 314.

Die in Fig.9 gezeigte Schaltung verarbeitet die Daten des Akkumulators 24 und besitzt eine Zykluszeit von '/eo Sekunde, um Ausgangsdaten für einen 64-Mikrosekunden-Korrekturkanal am Parallel-Addierer zu erhalten. Ein Wort vom Akkumulator 24 wird über einen Paralleleingang von einem Serien/Parallel-Umsetzer 321 in einen Universalspeicher 320 gegeben. Das Wort läuft unmittelbar durch eine Serienschleife um, die den Universalspeicher 320 und ein Speicher-Schieberegister 322 enthält. Dieses Wort verbleibt für 8 Zyklen in der Schleife. Demgemäß wird das Eingangswort 8mal aus dem Universalspeicher ausgegeben, bevor ein neues Wort eingegeben wird. Das Speicher-Schieberegister 302 steuert den Ausgabeoder Austastzyklus, und die Ausgabe der Wörter erfolgt mit einer Häufigkeit oder Frequenz, die dem Datenfluß vom Seitensignal-Integrator 23 entspricht. Nach der Serien/Parallel-Umsetzung werden die Wörter zu den vom Integrator 23 ausgegebenen Wörtern hinzuaddiert, und die Summen werden in Analogspannungen zur Verwendung in der Ablenksteuerung umgewandelt.

Die Frequenz, mit der die verschiedenen Frequenzbänder der Videosignale abgetastet oder geprüft werden, wird durch die Bandfrequenz bestimmt, wobei die Taktimpulssignale entsprechend eingestellt sind. Der Taktsignalgenerator kann aus einem beliebigen bekannten Generator bestehen. Er ist in F i g. 2 schematisch als Taktgenerator 150 dargestellt. Eine Sammelleitung 153 enthält mehrere Taktsignalleitungen, über die entsprechende Signale jeweils an einen Diskriminator und jeweils an eine Schaltung 54 geführt werden.

Bei einer bevorzugten Schaltung sind die Steuer- und Taktparameter entsprechend der im US-Fernsehen üblichen Zeilenfrequenz, d. h. zu 15,75 kHz gewählt. Dies entspricht einer Zeilenperiode von 63,5 Mikrosekunden. Die Basis-Taktfrequenz für den höchsten Frequenzkanal (d.h. Kanal A in Fig. 2) kann 16,128MHz betragen; die weiteren Kanalfrequenzen sind in der folgenden Tabelle aufgeführt Ferner sind in der Tabelle bevorzugte Werte für die Kondensatoren Q, C₂, C₃ und G der Schaltung 54 (F i g. 3) angegeben.

Ka	Unge	Takt »A«	Takt »S«	C,-I-C2	C3	C4
nal	fähre
	Mitten
	frequenz
	(MHz)	(MHz)	(MHz)	(PF)	(PF)	(PF)
A	4	16,128	1,008	20	30	47
B	2	8,064	0,504	40	60	100

Ka- Ungenal fähre

Mitten-

irequenz

(MHz) (MHz)

Takt »A« Takt »ß« Q+ C₂ d

(MHz) (pF) (pF) (pF)

C 1 4,032 0,252 80 120 180

D 0,5 2,016 0,126 160 240 390

E 0,25 1,008 0,063 330 490 820

Die Widerstandswerte der Widerstände R], /?2, Ri und /?4 betragen 220,3000,6000 bzw. 100 Ω.

F i g. 6 zeigt das Blockschaltbild einer anderen Ausführungsform einer bevorzugten Ausgangsschal-

r, tung des Diskriminators. Die Gatter 108 und 109 sowie die vor diesen Gattern liegende Schaltung entsprechen den in Fig. 4 mit den gleichen Bezugszeichen gekennzeichneten Gattern. Dagegen sind bei der Ausführungsform nach F i g. 6 die mit zwei Eingängen versehenen bzw. mit zwei Signalpegeln arbeitenden UND-Gatter 216 und 217 an die Gatter 108,109 und 115 angeschlossen. Die Abwärts-Zählsignale des Gatters 217 werden an das 8-Bit-Schieberegister 240 geführt, dessen Stufen jeweils an ein UND-Gatter 241 angeschlossen sind, so daß vom Gatter 241 nur dann ein Ausgangssignal erzeugt wird, nachdem an das Schieberegister 240 8 Abwärts-Zählsignale in kontinuierlicher Folge angelegt wurden. Der Ausgang des UND-Gatters 241 ist an ein zweites 8-Bit-Schieberegister 242

jo angeschlossen, dessen Stufen an ein ODER-Gatter 243 angeschlossen sind. Wenn 8 Abwärts-Zählsignale sequentiell an das Schieberegister 240 angelegt wurden, verbleibt auf dem Ausgang 244 für 8 Taktimpuls-Zeitintervalle ein Abwärts-Zählsignal.

J5 In ähnlicher Weise verarbeiten Schieberegister 250 und 252 zusammen mit Gattern 251 und 253 die Aufwärts-Zählsignale vom UND-Gatter 216, so daß am Ausgang 254 ein Aufwärts-Korrektursignal erzeugt wird.

In der beschriebenen Ausführungsform ist die Tastfrequenz das Vierfache des verarbeiteten Videosignals, und es wird durch die Verzögerungs-Flipflops 106 und 107 eine Verzögerung von 90° erreicht. Die Taktimpulsfrequenz kann jedoch z. B. auf das Achtfache der Mittenfrequenz des verarbeiteten Videosignals festgelegt werden, so daß das Videosignal alle 45° abgetastet wird, zu diesem Zweck kann eine zusätzliche Gruppe von Verzögerungs-Flipflops verwendet werden, von denen jeweils eines in Reihe zwischen die Flipflops 106 und 107 und die Gatter 108 und 109 geschaltet wird. Die durch jedes Flipflop erreichte Verzögerung entspricht daher 45°, wobei die linken und rechten unverzögerten Signale kreuzweise mit Signalen multipliziert werden, die um 90° verzögert waren.

Durch die Verwendung von logischen Bauelementen lassen sich eine einfache Anschlußmöglichkeit an zusätzliche Digitalbauteile sowie die Vorteile und die Zuverlässigkeit von logischen Digitalschaltungen erreichen. Analoge Verzögerungsleitungen können damit in

ho der übrigen Schaltung vermieden werden. Ferner sind Hochpaßfilter für jeden Kanal überflüssig und das damit verbundene Zeitdomänenschmieren wird vermieden.

Hierzu 5 Blatt Zeichnungen

Claims (10)

Patentansprüche:

1. Parallaxen-Diskriminator mit Digitalschaltungen zur Bestimmung der Phasenbeziehung zwischen zwei Videosignalen, welche durch Abtasten eines ·-, linken und rechten Stereobildes erzeugt werden, dadurch gekennzeichnet, daß eine Schaltung (18) zur Frequenzwahl und Signalabtastung erste und zweite Eingangsschaltungen (16,17) für die beiden Videosignale aufweist, wobei die Eingangs- ι ο schaltungen (16, 17) mehrere Paare von Ausgangssignalen abgeben, daß jedes Paar von Ausgangssignalen ein Signal enthält, welches von dem gewählten, unterscheidbaren Frequenzband des ersten Videosignals abhängt, sowie ein weiteres Signal enthält, das von dem gleichen Frequenzband des zweiten Videosignals abhängig ist, daß mehrere Digital-Diskriminatoren (20, 58, 68, 78, 88, 98) zueinander parallel geschaltet sind, daß jeder Diskriminator mit der Schaltung (18) zur Frequenzwahl und Signalabtastung verbunden ist, um ein unterschiedliches Paar der ersten Ausgangssignale zu empfangen, daß jeder Diskriminator zweite Ausgangssignale liefert, welche die Phasenbeziehung zwischen dem Paar von ersten Ausgangssignalen enthält, daß eine Signalverzögerungsschaltung (21; 140) vorgesehen ist, die binäre Zeitverzögerungsschaltungen (141, 151, 161, 171, 181) aufweist, daß jede Zeitverzögerungsschaltung mit einem Diskriminator verbunden ist und die zweiten jo Ausgangssignale des zugeordneten Diskriminators um eine vorbestimmte Zeit verzögert, um ein entsprechendes, für die Parallaxe zwischen der linken und rechten Stereofotografie (12,13) in einem gewählten Frequenzband repräsentatives digitales Ausgangssignal zu erzeugen und daß die Zeitverzögerungsschaltungen jeweils mit demjenigen Diskriminator verbunden sind, der ein dem Rang der zugeordneten Zeitverzögerungsschaltung bezüglich des gewählten Frequenzbandes entsprechendes Paar an Ausgangssignalen empfängt, das von der Schaltung (18) zur Frequenzwahl und Signalabtastung ausgewählt und abgetastet wird, und daß die Zeitverzögerungsschaltungen höchster und niedrigster Ordnung jeweils mit demjenigen Diskriminator verbunden sind, der die Ausgangssignalpaare der Eingangsschaltungen (16, 17) empfängt, welche den von der Schaltung (18) zur Frequenzwahl und Signalabtastung ausgewählten und abgetasteten niedrigsten und höchsten Frequenzbändern entsprechen.

2. Parallaxen-Diskriminator nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung (18) zur Frequenzwahl und Signalabtastung mehrere Schaltungen (54, 64, 74, 84, 94) zur Signalabtastung aufweist, die jeweils zwei Ausgangsschaltungen für zweipegelige Ausgangssignale sowie Einrichtungen zum periodischen Abtasten der beiden Videosignale enthalten und die Pegel der Ausgangsschaliungen entsprechend der Neigung der Signale des gewählten Frequenzbandes für die beiden Videosignale zum Zeitpunkt der Abtastung setzen, daß der Ausgangspegel der Ausgangsschaltung auf einen Pegelwert gesetzt wird, wenn die Amplitude des betreffenden Videosignals zum Zeitpunkt der Abtastung sich erhöht, während der andere Pegelwert gesetzt wird, wenn sich die Amplitude des betreffenden Videosignals verkleinert.

3. Parallaxen-Diskriminator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Diskriminatoren (58,68, 78,88,98) eine Signal-Verzögerungseinrichtung (106,107) zur Speicherung des Paars der ersten Ausgangssignale über eine vorbestimmte Zeit enthalten, wobei diese Ausgangssignale von der Schaltung (18) zur Frequenzwahl und Signalabtastung empfangen werden, so daß gegenüber den ersten Ausgangssignalpaaren verzögerte Signale erhalten werden und daß eine Schaltung (108, 109) vorgesehen ist, welche die von jedem Paar der ersten Ausgangssignale erhaltenen verzögerten und unverzögerten Signale kreuzweise multipliziert.

4. Parallaxen-Diskriminator nach Anspruch 3, dadurch gekennzeichnet, daß die Signal-Verzögerungseinrichtung (106, 107) erste und zweite bistabile Schaltungen aufweist, die jeweils eines der beiden Signale des ersten Ausgangssignalpaares empfangen.

5. Parallaxen-Diskriminator nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltung (108, 109) aus zwei Gattern besteht, die jeweils Ausgangssignale mit zwei verschiedenen Pegeln liefern, und daß der Eingang der Gatterschaltungen ein gegenüber einem Signal des Paares von ersten Ausgangssignalen verzögertes bzw. unverzögertes Signal empfängt.

6. Parallaxen-Diskriminator nach Anspruch 5, dadurch gekennzeichnet, daß die Gatterschaltungen (108,109) exklusive NOR-Gatter sind.

7. Parallaxen-Diskriminator nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß jeder Diskriminator (20; 58,68, 78,88,98) einen Zweirichtungszähler (120) aufweist, der aufwärts zählt und ein erstes der zweiten Ausgangssignale erzeugt, wenn ein bestimmtes der beiden Videosignale zeitlich voreilt, während der Zweirichtungszähler abwärts zählt, um das zweite der zweiten Ausgangssignale zu erzeugen, wenn ein bestimmtes der beiden Videosignale gegenüber dem anderen Videosignal nacheilt.

8. Parallaxen-Diskriminator nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,^ jeder Diskriminator (20; 68,78,88,98) erste und zweite bistabile Schaltungen (102, 103) enthält, die eines der beiden Signale des ersten Ausgangssignalpaares empfangen, daß eine dritte und vierte bistabile Schaltung (106, 107) vorgesehen und mit einer der ersten beiden bistabilen Schaltungen in Serie geschaltet sind, daß jeweils eine der Multiplizier-Schaltungen (108 bzw. 109) mit dem Ausgang der dritten und zweiten bzw. ersten und vierten bistabilen Schaltung (106, 103 bzw. 102, 107) verbunden ist, daß jede bistabile Schaltung (102,103, 106,107) mit einem Taktimpulsgeber (57) verbunden ist, daß eine Signalausgangsschaltung (115) mit den Schaltungen (108, 109) zur kreuzweisen Multiplikation verbunden ist und ein erstes Ausgangssignal liefert, wenn nur die erste Multiplizier-Schaltung (108) ein Ausgangssignal erzeugt, während ein zweites Ausgangssignal geliefert wird, wenn nur die zweite Multiplizier-Schaltung (109) ein Ausgangssignal erzeugt.

9. Parallaxen-Diskriminator nach Anspruch 8, dadurch gekennzeichnet, daß die Signalausgangsschaltung (115) und die Schaltungen (108, 109) zur kreuzweisen Multiplikation mit den Zweirichtungszählern (120) verbunden sind und daß jeder

Zweirichtungszähler (120) aufwärts zählt, wenn die erste Multiplizier-Schaltung (108) zur Erzeugung eines ersten der zweiten Ausgangssignale ein Ausgangssignal liefert, während jeder Zweirichtungszähler abwärts zählt, wenn die zweite Multipli- ■-, zier-Schaltung (109) zur Lieferung des zweiten Signals der zweiten Ausgangssignale ein Ausgangssignal erzeugt.

10. Parallaxen-Diskriminator nach wenigstens einem der vorangehenden Ansprüche, dadurch κι gekennzeichnet, daß die Signalausgangsschaltung (115), die erste Multiplizier-Schaltung (108) und der Taktimpulsgeber (57) mit einem ersten Schieberegister (250) verbunden sind, daß der Taktimpulsgeber (57) mit einem zweiten Schieberegister (252) verbunden ist, daß eine Einrichtung (251) vorgesehen ist, um bestimmte Stufen des ersten Schieberegisters mit dem Eingang des zweiten Schieberegisters zu verbinden, so daß das zweite Schieheregister ein Eingangssignal empfängt, wenn mehrere ausgewählte Stufen des ersten Schieberegisters sich in einem ersten Zustand befinden, daß eine Ausgangseinrichtung (253) zur Erzeugung eines Korrektursignals mit dem zweiten Schieberegister verbunden ist und ein erstes der zweiten Ausgangssignale liefert, wenn sich jede Stufe des zweiten Schieberegisters in tinem ersten Zustand befindet, daß ein drittes Schieberegister (240) mit der Signalausgangsschaltung (115), der zweiten Multiplizier-Schaltung (109) und mit dem Taktimpulsgeber (57) des betreffenden Diskriminators verbunden ist, daß ein viertes Schieberegister (242) mit dem Taktimpulsgeber (57) gekoppelt ist, daß eine Einrichtung (241) ausgewählte Stufen des dritten Schieberegisters mit dem Eingang des vierten Schieberegisters verbindel. und ein Eingangssignal zum vierten Schieberegisters erzeugt, wenn mehrere ausgewählte Stufen des dritten Schieberegisters sich im ersten Zustand befinden, und daß eine Ausgangseinrichtung (243) zur Erzeugung eines zweiten Korrektursignals mit dem vierten Schieberegister verbunden ist, um ein zweites Signal der zweiten Ausgangssignale zu erzeugen, wenn jede Stufe des vierten Schieberegisters sich in dem ersten Zustand befindet.