DE2022457A1 - Integrierte Schaltung - Google Patents

Integrierte Schaltung

Info

Publication number
DE2022457A1
DE2022457A1 DE19702022457 DE2022457A DE2022457A1 DE 2022457 A1 DE2022457 A1 DE 2022457A1 DE 19702022457 DE19702022457 DE 19702022457 DE 2022457 A DE2022457 A DE 2022457A DE 2022457 A1 DE2022457 A1 DE 2022457A1
Authority
DE
Germany
Prior art keywords
semiconductor
integrated circuit
channels
circuit
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19702022457
Other languages
English (en)
Inventor
Langdon Jack Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2022457A1 publication Critical patent/DE2022457A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/098Layer conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

2012457
IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH
Anmelderin:
Amtliches Aktenzeichen:
Aktenzeichen der Anmelderin:
Eöblingen, 5. Mai 1970 gg-gn
International Business Machine s Corporation, Armonk, N. Y. 10504, V. St. v. A.
Neuanmeldung
Docket
FI 968 021
Integrierte Schaltung
Die Erfindung betrifft integrierte Schaltungen, bestehend aus einem Halbleiterplättchen mit mehreren Halbleiterelementen bzw. mehreren Einzelschaltungen und zugeordneten, an eine Energiequelle anschließbaren Speiseleitungen,
In monolithischen Halbleiter schaltungen, bei denen eine grosse Anzahl von Schaltelementen in einer einzigen Vorrichtung untergebracht sind, besteht das Problem, alle Schaltelemente respektive -alle Schaltkreise mit elektrischer Energie zu versorgen. Dazu sind schon eine Reihe verschiedener Vorschläge gemacht worden. Beispielsweise betreffen die französischen Patentschriften 2 000 269 und 2 000 270 Möglichkeiten für die Zuführung elektrischer Energie zu den einzelnen Verbrauchern innerhalb integrierter Schaltungen.
00 984771260
Sind in einer monolithischen Vorrichtung zahlreiche Einzelschaltungen integriert, die mit elektrischer Energie versorgt werden müssen, so tritt oft das Problem auf, dass die Versorgungsleitungen zu diesen Schaltungen verschieden lang sind und mit verschiedenen Strömen belastet sind. Dadurch erhalten die einzelnen Schaltungen dann voneinander abweichende Versorgungsspannungen. Bei vielen Schaltungen besteht aber in bezug auf die Versorgungsspannung eine enge Toleranz und es muss dafür gesorgt werden, dass dieselbe vom vorgeschriebenen Wert nicht oder möglichst wenig abweicht. Die vorliegende Erfindung schlagt eine Lösung vor, die besonders dazu geeignet ist, mehrere in einer einzigen Vorrichtung integrierte Schaltungs stufen derart mit elektrischer Energie'zu versorgen, dass allen Stufen dieselbe Spannung zugeführt wird,und dass der Spannungsabfall auf den Zufüh rungs leitungen möglichst gering, zumindesten aber für alle Stufen gleich ist.
In grösseren Systemen bereitete die Energiezuführung keine Schwierig-· keiten solange metallische Leiter zur Zuführung verwendet werden konnten, die einen geringen Widerstand aufwiesen und deshalb hohe Ströme führen konnten. Wurden mehrere Verbraucher an eine solche Zuleitung angeschlossen, so war stets eine genügend qleichmissige und genaue Versorgungsspannung sicher gestellt. In den Mikrosystcmen der integrierten Schaltungstechnik, wie sie auf kleinsten Halbleiter-
009847/1260
FI9-68-021 .2 .^«^-, .-=-.v-;
BAD ORIGINAL
würfeln.oder -scheibchen hergestellt werden, ist das Aufbringen metallischer Zuführungsleitungen an sich schon ein Problem, da ausser diesen stets noch zahlreiche andere Leitungen aufgebracht werden müssen. Zudem ist der Leitungsquerschnitt stets so klein, dass selbst bei geringem Stromverbrauch der Widerstand dieser Leitungen zu hoch werden kann. Zur Ueberwindung der genannten Schwierigkeiten können die Zuführungsleitungen ins Innere der Halbleitervorrichtung verlegt werden, sodass von dort aus Zuführungen zu den Oberflächenbereichen geschaffen werden können, in denen Stromverbraucher eingebaut sind. Die Leitungen bestehen hierbei aus einem leitfähigen Kanal innerhalb des Halbleiterkörpers. Dieser Kanal wird durch entsprechende Dotierung, etc., während des Herstellungsprozesses im Halbleiterkörper gebildet. Derartige Ausführungen sind bereits bekannt geworden. Auch ist schon eine Aueführung bekannt geworden, bei der ein leitender Kanal im Halbleiterkörper von einer gut leitenden Schicht des Halbleitermaterials aus je zu einem oder einer Gruppe von Stromverbrauchern führt. .
Es ist der Zweck der vorliegenden Erfindung, die bisher bekannt gewordenen Lösungen noch wesentlich zu verbessern. Der Zuleitungs· Widerstand zwischen Stromquelle* und Stromverbraucher soll noch
Fi9.68.02i OO9847?mo
BAD ORIGINAL
wesentlich verkleinert werden. Auch soll die Zuleitung möglichst für jeden Verbraucher individuell geführt werden. Ferner soll die Möglichkeit bestehen, die Zuleitung als Arbeit swider st and für den jeweiligen Verbraucher ausbilden zu können. Dadurch wird die vorgeschlagene Vorrichtung besonders gut geeignet zur Aufnahme von elektronischen Schaltungen, die nur geringe Toleranzen der Betriebsversorgungsspannung ertragen. Insbesondere ist die Vorrichtung geeignet zur Aufnahme logischer Schaltkreise des Stromschaltungs-Emitterfolgetyps, wie sie beispielsweise in der deutschen Patentschrift 1 065 876 beschrieben sind.
Gemäß der Erfindung wird dies dadurch erreicht, daß die Speiseleitungen aus getrennten, die gegenüberliegenden Oberflächen des Halbleiterplättchens durch das Halbleiterplättchen hindurch verbindenden, geeignet dotierten Halbleiterkanälen ( 60, 62, 64, 66) bestehen, die mit zugeordneten, als Anschlußpunkte verwendeten Oberflächenbereichen verbunden sind.
Insbesondere auch zum Zwecke der Wärmeabfuhr besteht ein Ausführungs- ^ beispiel darin, daß die Halbleiterkanäle mit einer als gemeinsamer An-
Schluß dienenden, auf der Rückseite des Halbleiterplättchens angeordneten leitenden Schicht vereinigt sind.
Um die erforderliche elektrische Trennung zu ermöglichen, ist es von Vorteil, daß die leitende Schicht auf der Rückseite und die von dieser ausgehend an die Vorderseite verlaufenden Halbleiterkanäle dem gleichen Leitungstyp angehören, während die zwischen den Halbleiterkanälen lie-
en
genden, die aktiven Schaltungen aufnehmend/Schichtbereiche den entgegengesetzten Leitungstyp aufweisen.
009847/1260
Docket FI 968 021 - 4 -
Eine spezielle Anwendung besteht darin, daß die Einzelschaltungen strom schaltende Emitterfolger sind, und daß die Halbleiterkanäle (60, 62, 64, 66) jeweils wenigstens einen Teil eines zugehörigen Arbeitswiderstandes bilden.
Besonders einfache Anpassung wird dadurch ermöglicht, daß in Serie zu durch einen Halbleiterkanal gebildeten Widerstände auch diffundierte Widerstände angeordnet sind.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen und den zugehörigen Zeichnungen näher^erklärt,· Es zeigen:
Fig. 1 eine Standardschaltung bekannter Art;
Fig. IA ein Blockschaltbild mit Ein- und Ausgängen zur
vereinfachten Darstellung der in Fig. 1 gezeigten
Schaltung;
Fig. 2 eine konventionelle Schaltung, wie sie bisher auf
einem Halbleiterträger integriert verwendet wurde.
Fig. 3 eine schematische Darstellung der Schaltung in Fig.
auf einem Halbleiterträger;
009 8 47/1260
Docket FI 96a 021
Fig. 4 eine weitere schematische Darstellung der Anordnung ;
Fig. 5 ein schematisches Schaltbild, welches zeigt, wie
die einzelnen Stromwege zu den Anschlüssen der entsprechenden Schaltungsanordnungen ausgebildet sind ;
Fig. 6 eine Schnittansicht entlang der Linie 6-6 der Fig. 7
eines monolithischen Schaltungsträgers ;
Fig. 7 eine Draufsicht eines Teiles der im Schnitt des in Fig.
gezeigten Trägers zur Darstellung nebeneinanderliegender Oberflächenbereiche der diffundierten Wege auf einer ersten Ebene der auf dem Träger aufzubauenden Einheiten ; . · -
Fig. 8A- die aufeinanderfolgenden Schritte bei der Herstellung Fig. 8D
eines Ausführungsbeispiels.
Fig. 1 zeigt eine konventionelle Schaltung, die Transistoren für Schaltzwecke benutzt. Sie ist hier nur wiedergegeben, um zu zeigen, dass derartige Schaltkreise mit ihrem eigenen Arbeitswiderstand für die Eingangselektrode zu jedem arbeitenden Transistor ausgerüstet sind. .
Die als Beispiel in Fig. 1 gezeigte Schaltung umfasst drei Transistoren T-I, T-2 und T-3. Die Transistoren T-I und T-2 sind parallel geschaltet und ihre entsprechenden Kollektor- und Emitteranschlüsse
009847/1260
FI9-68-021 - 5 -
mit einem gemeinsamen Arbeitswiderstand R-1 und einem gemeinsamen Kathoden- oder Emitterwiderstand R-2 verbunden. Der Basis -
anschluss des Transistors T-I ist mit 1-1 bezeichnet, weil es sich " um einen Eingang handelt. Der entsprechende Basisanschluss des Transistors T-Z dient als zweiter Eingang und ist daher mit 1-2 bzeichnet. Der gemeinsame Kollektoranschluss für die beiden Transistoren T-I und T-2 dient als Ausgang O_l. In ühnlidier ·
Weise empfängt der Transistor T-3 eine positive Spannung über einen Arbeitswiderstand R-3 an seiner Kollektorelektrode, die als Ausgang0-2 dient, und die Emitterelektrode des Transistors T-3 ist mit dem gemeinsamen Widerstand R-2 an den Minuspol der Schaltung angeschlossen. Die Spannung am Basisanschluss des Transistors T-3 ist als Bezxigsspannung V-R bezeichnet.

In Fig. IA ist die Schaltung der Fig. 1 in vereinfachter Darstellung gezeigt, so wie sie in Fig. 2 benützt wird.
Gemäss Darstellung in Fig. 2 sind die vier mil A1 B1 C und D bezeichneten Schaltungen mit Anschlüssen für die Betriebsspannungen von einer Versorgungsleitung 10 ausgestattet, die ihrerseits an einer positiven Klemme liegt. Die in Fig. 2 gezeigte Schaltung stellt die bisher gebräuchliche Schaltungsart dar. Wenn eine der Schaltungen A,
FI9-68-021 .■■-- 6 -
009847/1260
B, C oder D Strom zieht, dient die Leitung 10 als gemeinsamer Widerstand, in dem dieser Strom einen Spannungsabfall hervorruft. Infolgedessen wird die für die anderen Schalteinheiten verfügbare Spannung um den Betrag des Spannungsabialls reduziert. Dadurch kann die Leistungsfähigkeit des gesamten Systems beeinträchtigt sein.
Fig. 3 zeigt eine andere Anordnungsmöglichkeit für einen Stromleiter von der Rückseite eines Halbleilertriigers 14 zu einher vorderen Verteilerebene eines auf dem Träger hergestellten Schaltkreises. Die Rückseite des Halbleiterträgers 14 ist mit Erdpotential verbunden und dient als Anschluss für die positive Spannung, so dass alle Betriebsspannungen unterhalb des Erdpotentials liegen. Die Leiterbahn 12 kann aus demselben Material bestehen, aus welchem sich auch der Halbleiterträger 14 zusammensetzt. Die Leiterbahn führt zur Oberflächenschicht 18 aus Metall, die der Leitung 10 in Fig. Z entspricht. Der Widerstand der Leitung 18 liegt s.B. für Metalle · wie Aluminium zwischen 40-100 Milliohm pro Quadrat. Die Widerstände 10 führen zu den einzelnen Elektrodenanschlüssen. Bei dieser Anordnung tritt, ebenfalls ein Spannungsabfall auf, wie bei der in Fig. geseigten Schaltung.
009847/1260
BAO
Urn diesen störenden Spannungsabfall zu vermeiden, werden
in der in Fig. 4 gezeigten Anordnung getrennte Stromwege 22
im Halbleiter durch Diffusion oder Icmeneinpflanzuiig vorgesehen, die von der Rückseite des Substrates 14 durch alle darüber liegenden Schichten zu den Anschlussleitungen oder -bereichen an der Oberseite der fertigen integrierten Schaltung führen. Diese Leitungen führen zu den Widerständen 24, die im HaibleiterplSttchen ausgebildet sein können. Ihre Werte können so sein, dass bei Bedarf die Widerstands· werte der separat diffundierten Stromwege als Speisespannungs-Anschlussleiter kompensiert werden.
Eine Schaltung, wie sie in Fig. 2 gezeigt ist, nach dem in Fig. 4 gezeigten Spannungsversorgungsprinzip entspricht der fertigen
Schaltungsanordnung der Fig. 5. Jede der Eingangsspannungs- _, elektroden der einzelnen Schaltungsgruppen A, B, C und D ist direkt mit der Spannungsquelle V+ verbunden und frei von gerne ins anaen Widerstandswegen. Somit treten dort keine störenden Spannungsabfälle auf, die bewirken, dass die Stromentnahme einer Schaitungseinheit zu einer reduzierten Spannung für andere Einheiten führt. Das ist wichtig, wenn integrierte Schaltungen als Emitterfolge-■ chalter verwendet werden.
FI9-6B-021 - 8 -
' 00984 7/126 0
Fig. 6 zeigt in einer Schnittansicht die Grundstruktur einer integrierten Schaltung, die auf einem Halbleiterträger aufgebaut ist. Zur praktischen Verwirklichung werden auf das Halbleitermaterial Schichten und Bereiche zur Herstellung der Anschlüsse an bestimmten Stellen der Oberseite der Struktur aufgetragen. So kann die an der Unterschicht des Trägers zur Verfugung stehende Spannung auf andere Ebenen der integrierten Schaltungsstruktur übertragen werden. Die entsprechenden Dotierungszonen des Halbleitermaterials im Substrat und in einer der darüber liegenden expitaxialen Schichten sind in Fig. 6 durch die Buchstaben P oder N gekennzeichnet. Die Dotierungen können natürlich auch auf andere Weise, je nach Bedarf, angeordnet sein.
Fig. 7 zeigt eine Draufsicht der in Fig. 6 gezeigten Struktur ohne Passivierungsschicht.
In Fig. 8A ist eine vergrösserte Seitenansicht eines Teils eines Halbleitersubstrates 80 gezeigt, das mit Donatoren wie Arsen, Phosphor oder Antimon entsprechend Fig. 6 N-leitend gemacht werden kann.
FI9-6'8-021 - 9 -
009847/1260 BAD
Das Substratmaterial in Fig. 8A kann z.B. ein Siliziurnplättchen niit einem Durchmesser von 32 mm und einer' Picke von 0,18-0, 25 mm sein, das chemisch und mechanisch poliert ist. Ein dazu geeignetes Verfahren ist im U.S.A.Patent Nr. 3,436,259 besehrieben. Das Substrat 80 hat z.B. eine Kristallorientierung <100> mit Standardkerbung und Ebenheit, um einen parallelen Verlauf nachfolgender Operationen sicherzustellen. Das Substrat kann mit Arsen einer · Konzentration dotiert werden, die einen spezifischen Widersland «wischen 7,8 und 11,3 Milliöhni/cm erzeugt.
Das aus einem Plättchen münokristallinen llaibleilermaterials bestehende Substrat Wird für die Ausbildung von 50 oder mehr separaten
vollständigen elektronischen Blocks oder Würfeln benutzt, von denen alle gleichzeitig behandelt und ausgebildet werden, bis jeder Block als integrierte Schaltung fertiggestellt ist, woraufhin sie dann durch herkömmliche Techniken voneinander getrennt werden.
Zur Ausbildung der drei Zonen 82 (Fig. 8B) gehören als erstes die thermische Oxydation des Plüttchens 80 durch Erwärmen auf eine Temperatur von ca. 970 C wahrend 30-40 Minuten in einer oxydierenden Atmosphäre, wodurch ein Silizium-Oxydfilm von ca. 5000 A Dicke entsteht. Als zweites wird eine Photoätzmaske durch herkömmliche Techniken gebildet, um die Oberfläche für die nachfolgende Operation
'n>/-■■■'"■■■■■ 009847/1260
--021 -10«
zu schützen. Als drittes wird das Plättchen einer Aetzlösung ausgesetzt, die an vorbestimmten Stellen der Maske angreift und Kanäle durch die Siliziumdioxydschicht bis zur Oberfläche des Substratmaterials bildet. Als viertes wird das Plättchen bei einer Temperatur von 970 C 20-30 Minuten lang Donaloren ausgesetzt, wie z.B. POCl , um in diesen Kanälen oder Ausschnitten die Verunreinigung in das Plättchen hineinzudiifundieren. Die Donatoren sollten so konzentriert sein, dass im Plättchen eine
20 ,
Oberflächenkonzentration vo 3,5 χ 10 Atomen/ccm erreicht wird.
In diesem Schritt wird das Plättchen durch herkömmliche AeIztechniken von allen Oxydfilmen befreit und befindet sich dann in dem in Fig. 8B gezeigten Zustand. Die drei Kanäle 82-1, 82-2 und 82-3 sind für einen niedrigen spezifischen Widerstand dotiert. Im nächsten Schritt wird das ganze Plättchen in den in Fig. 8C gezeigten Zustand versetzt.
Dieser nächste Schritt beginnt mit dem Niederschlag einer epitaktischen Schicht 85 auf der gesamten Oberfläche des Plättchens 80 in dem in Fig. 8B gezeigten Zustand. Dabei wird ein Material mit P-Verunreinigungen bi s zu einer Dicke von 6,1 t 0,3 micron, bei einer Temperatur von 1150 C, niedergeschlagen, das einen spezifischen Widerstand über 15 Ohm cm hat. Die Aufwachsgeschwindigkeit kann
009847/1260
F19-6»-021 - 11 -
BAD
0,5 micron/min. in einem horizontalen Reaktor#bis zu 0, 7 raicron/min, in einem vertikalen Trommelreaktor betragen, wie er im U.S. Patent Nr. 3,424, 629 beschrieben ist. Die nächsten N+-Bereiche diffundieren in die epitaktische Schicht 85, während diese wächst.
Die erste Oxydation nach dem Aufwachsen erfolgt jetzt wöhrend 30-40 Minuten bei 970 G, bis die zu erzeugende Oxydschicht 86 .,eine Dicke von etwa 4600 A erreicht hat. Wie vorher, wird eine Photoätzschicht zur Maskierung ausgebildet, Kanalöffnungen in der Silizium-Dioxydschicht über den zu diffundierenden Bereichen ausgeätzt, und, »war direkt über den Bereichen 82-1 / 82-2 und 82-3. Die übrigen Bereiche und die Rückseite des Trägers bleiben von der Silizium-Dioxydschicht bedeckt und dadurch geschützt.
Das Plättchen wird jetzt wieder der Diffusionsatmospiihre aus POCL während 20-30 Minuten bei 970 -C-für-die Phosphordiffusion und einer anschliessenden 20-30 Minuten dauernden Eintreibeh&rtung bei 1050 C ausgesetzt. In dieser Zeit wird der Oxydfilm 88 mit einer Dicke von. etwa 4000 A ausgebildet. Die Verunreinigungskonzentration an der Oberfläche sollte nach dem Eintreiben auf etwa
20: : '
8.-10. reduziert sein.
F19-68-021 - 12 -
. 0098Α7/Ί280;
■ ^ ■:. ■■.;■; bad
Die Kanäle 82-1, 82-2 und 82-3 im Substrat verlaufen jetzt nach oben durch die Kanalläufe 82A, 82B und 82C zur Oberseite der Epitaxialschicht 85 und der Oxydschichten 86 und 88.
Die Oxydschicht auf der Oberfläche des Plcittchens wird jetzt entfernt, um die Oberfläche der Epitaxialschicht 85 mit den P-Verunreinigungen freizulegen, wie es in Fig. 8C gezeigt ist.
* t
Auf der Schicht 85 wird nun eine, zweite Expitaxialschicht 90 mit N-Verunreinigungen ausgebildet. Die Oxydation erfolgt wie zuvor mit anschliessender Auflage einer Photoätzmaske zur Kanaldiffus ion, wobei sich eine entsprechende N-Verunreinigungsdiffusion 92A, 92B , 92C and die Kanäle 82A, 82B, 8ZC nach oben anschliesst und wahlweise eine P+-Diffusion zur- Trennung der N-Kanäle angeordnet wird. Für diese Diffusion kann dieselbe Phosphordiffusion wie vorher für die N-Bereiche benutzt werden, während für die P+-Isolationsdiffusion eine Bordiffusion verwendet werden kann.
Zur Bildung monolithischer Halbleiterschaltungen oder -einheiten steht jetzt ein Träger zur Verfügung, wie er z.B. im schweizerischen Patent Nr. 483.127 beschrieben ist. Die N-Kanäle müssen natürlich mit der Oberfläche durch eine N-Epitaxialschicht verbunden sein. Mit einer Subkollektordiffusion und einer Emitterdiffusion werden die N-Bahnen zur Erzeugung der integrierten Schaltung hergestellt.
009847/1260
BAD ORfGfNAL
Ein besonderes Merkmal ist die axis Fig. 6 zu ersehende vertikale Anordnung einzelner Kanäle 50, 52,'54 und 56, die auf der Grundschicht 40 aufgewachsen sind. Somit wird das -.-■>■ Potential dieser Grundschicht 40, das von der Spannungsquelle 58 über den metallischen Wärmeableiter 80 kömmt, an die Oberflächenleiter 60, 62, 64 und 66 an den oberen Enden der entsprechenden Kanäle weitergeleitet. Die metallische Wärmeableitung 70 kann aus einem geeigneten leitenden Material bestehen, wie z.B. goldplattiertem Molybdän., an welches das Plättchen mit *
evitektischem Gold-Silizium angeklebt ist. Es besteht also zwischen den Kanälen kein gemeinsamer Stromkreis } der einen Spannungsabfall hervorruft. Die volle Spannung von der Grundschicht steht für * jede Schaltung zur Verfugung, ungeachtet des Betriebes anderer Stromkreise, und jeder Stromkreis erhält seine volle Spannung unter allen Betriebsbedingungen.
Ein anderes wichtiges Merkmal der Erfindung ist die Verwendung ,^
der ganzen Grundschicht als Spannungszuführung, wobei die Unterfläche auf einerinetallischen Wärmeableitung 70 ruhen und dadurch · die Betriebstemperatur des Plättchens niedrig gehalten werden kann. Die Wärmeableitung 70 ist geerdet, und eine derartige geerdete Ebene unterhalb des Plättchens günstig für den Wechselstrombetrieb innerhalb des Trägers. .
009847/1260
BAD ORlOINAL
Es wird noch kurz auf einige betriebliche Einzelheiten der in Fig. 1 gezeigten herkömmlichen Schaltung verwiesen, um die Bedeutung der Merkmale dieser Erfindung hervorzuheben, wodurch einem Transistor seine ganze Signalspannung dadurch • zur Verfügung steht, dass der Spannungsabfall in einem gemeinßamen Widerstandsweg von der Stromversorgung her ausgeschaltet wird. Separate Widerstände R-I und R-3 laufen von den Kollektoranschlüssen der Transistoren T-I undT-3 zur Stromquelle, Die Bezugßspannung ist so eingeregelt, dass der Transistor T-3 abschaltet, wenn das Signal an I-i und I-Z tief ist. Wenn entweder Irl oder 1-2 eingeschaltet werden, schaltet der Transistor T-3 ab. Somit fliesst der Strom entweder über R-] oder über R-3, aber niemals über beide Widerstände gleichzeitig. Der Kollektorknotenpunkt erreicht, die positive Versorgungsspannung, wenn der Wideretand keinen Strom führt. Am Kollektorknotenpunkt des anderen Transistors, wo der Widerstand Strom führt, geht die Spannung herunter, Es ist daher wichtig, dass die Spannung an einem Knotenpunkt nicht durch einen Spannungsabfall in einem gemeinsamen Stromweg beeinflusst wird, auch wenn dieser Weg ein Teil bu einer anderen Transiatorechaltung ist.
FI9-68-021 - 15 -
009847/1260 BAD
Durch die beschriebene Trennung der Stromwege für ein Plättchen wird der Nachteil des Spannungsabfalls auf gemeinsamen Leitungen vermieden.
Ausserdem kann der Eigenwiderstand eines Stromweges von den Grundschichten zu einem Leitungsmuster als Teil des Widerstandes zum Knotenpunkt oder zur Elektrode eines Transistors benutzt werden.
Da der in Fig. 4 gezeigte innere Katiai 22 seinen Eigenwiderstand und den separaten Widerstand 24 aufweist, der innerhalb des Halbleiters durch Diffusion oder Ioneneinpflanzung gebildet werden kann, stellt er einen Arbeitswiderstand vom Substrat 14 zum Anschlussbereich des Transistors, hier zur Kollektorelektrode, dar, der in Verbindung mit verschiedenen Komponenten einen Schaltkreisbilden kann, wie er in Fig. 1 als Beispiel gezeigt ist.
FI9-68-021 - 16 -
009847/1260

Claims (5)

  1. - vT -
    PATENTANSPRÜCHE
    1/ Integrierte Schaltung, bestehend aus einem Halbleiterplättchen mit mehreren Halbleiterelementen bzw. mehreren Einzel schaltungen und zugeordneten, an eine Energiequelle anschließbaren Speiseleitungen, dadurch gekennzeichnet, daß die Speiseleitungen aus getrennten, die gegenüberliegenden Oberflächen des Halbleiterplättchens durch das Halbleiterplättchen hindurch verbindenden, geeignet dotierten Halbleiterkanälen ( 60, 62, 64, 66) bestehen, die mit zugeordneten, als Anschlußpunkte verwendeten Oberflächenbereichen verbunden sind.
  2. 2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterkanäle mit einer als gemeinsamer Anschluß dienenden, auf der Rückseite des Halbleiterplättchens angeordneten leitenden Schicht vereinigt sind.
  3. 3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die leitende Schicht auf der Rückseite und die von diesen ausgehend an die Vorderseite verlaufenden Halbleiterkanäle dem gleichen Leitungstyp angehören, während die zwischen den Halbleiterkanälen
    en liegenden, die aktiven Schaltungen aufnehmend/Schichtbereiche den
    entgegengesetzten Leitungstyp aufweisen.
    009847/12 6 0
    Bocket FI 968 021
    Ur."
  4. 4. Integrierte Schaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Einzelschaltungen strom schaltende Emitterfolger
    sind und daß die Halbleiterkanäle (60, 62, 64, 66) jeweils wenigstens einen Teil eines zugehörigen Arbeitswiderstandes bilden.
  5. 5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß in Serie zu durch einen Halbleiter kanal gebildeten Widerstände auch
    • diffundierte Widerstände angeordnet sind.
    D-Q "9.8.477 126
    Docket FI 968 021
DE19702022457 1969-05-12 1970-05-08 Integrierte Schaltung Withdrawn DE2022457A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US82366269A 1969-05-12 1969-05-12

Publications (1)

Publication Number Publication Date
DE2022457A1 true DE2022457A1 (de) 1970-11-19

Family

ID=25239356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702022457 Withdrawn DE2022457A1 (de) 1969-05-12 1970-05-08 Integrierte Schaltung

Country Status (7)

Country Link
US (1) US3656028A (de)
JP (1) JPS5422753B1 (de)
CA (1) CA931277A (de)
CH (1) CH501316A (de)
DE (1) DE2022457A1 (de)
FR (1) FR2042556B1 (de)
GB (1) GB1246775A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769105A (en) * 1970-01-26 1973-10-30 Ibm Process for making an integrated circuit with a damping resistor in combination with a buried decoupling capacitor
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
US3866066A (en) * 1973-07-16 1975-02-11 Bell Telephone Labor Inc Power supply distribution for integrated circuits
US3988763A (en) * 1973-10-30 1976-10-26 General Electric Company Isolation junctions for semiconductors devices
US3982268A (en) * 1973-10-30 1976-09-21 General Electric Company Deep diode lead throughs
US3995309A (en) * 1973-10-30 1976-11-30 General Electric Company Isolation junctions for semiconductor devices
US4046605A (en) * 1974-01-14 1977-09-06 National Semiconductor Corporation Method of electrically isolating individual semiconductor circuits in a wafer
DE2401701C3 (de) * 1974-01-15 1978-12-21 Robert Bosch Gmbh, 7000 Stuttgart Transistorleistungsschalter
US3988766A (en) * 1974-04-29 1976-10-26 General Electric Company Multiple P-N junction formation with an alloy droplet
CA1024661A (en) * 1974-06-26 1978-01-17 International Business Machines Corporation Wireable planar integrated circuit chip structure
US4199775A (en) * 1974-09-03 1980-04-22 Bell Telephone Laboratories, Incorporated Integrated circuit and method for fabrication thereof
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
US5159429A (en) * 1990-01-23 1992-10-27 International Business Machines Corporation Semiconductor device structure employing a multi-level epitaxial structure and method of manufacturing same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1378131A (fr) * 1962-10-05 1964-11-13 Fairchild Camera Instr Co Procédé de formation de modèle dans une couche épitaxique de semiconducteur et dispositifs ainsi fabriqués
SE312860B (de) * 1964-09-28 1969-07-28 Asea Ab
US3372070A (en) * 1965-07-30 1968-03-05 Bell Telephone Labor Inc Fabrication of semiconductor integrated devices with a pn junction running through the wafer
US3423650A (en) * 1966-07-01 1969-01-21 Rca Corp Monolithic semiconductor microcircuits with improved means for connecting points of common potential
FR155459A (de) * 1967-01-23
US3538397A (en) * 1967-05-09 1970-11-03 Motorola Inc Distributed semiconductor power supplies and decoupling capacitor therefor
US3460010A (en) * 1968-05-15 1969-08-05 Ibm Thin film decoupling capacitor incorporated in an integrated circuit chip,and process for making same

Also Published As

Publication number Publication date
CH501316A (de) 1970-12-31
GB1246775A (en) 1971-09-22
FR2042556B1 (de) 1973-10-19
CA931277A (en) 1973-07-31
US3656028A (en) 1972-04-11
JPS5422753B1 (de) 1979-08-08
FR2042556A1 (de) 1971-02-12

Similar Documents

Publication Publication Date Title
DE2905022C2 (de)
DE2334405C3 (de) Hochintegrierte Halbleiterschaltung
DE1639364A1 (de) Integrierte Halbleiterschaltung
DE3031907A1 (de) Solarzelle und solarzellenverbund sowie verfahren zu ihrer herstellung.
DE1284517B (de) Integrierte Halbleiterschaltung
DE2518010A1 (de) Ic-halbleiterbauelement mit einer injektions-logikzelle
DE69033594T2 (de) Struktur für Halbleitersubstrat verwendet für IC-Hochleistungsanordnung
DE2022457A1 (de) Integrierte Schaltung
DE2545368A1 (de) Integrierte schaltung
DE2422912A1 (de) Integrierter halbleiterkreis
DE69320033T2 (de) Monolitisch integrierte Struktur eines vertikalen Bipolar- und eines vertikalen MOSFET-Transistors
DE2554612A1 (de) Integrierte halbleiterschaltung
DE69328932T2 (de) Integrierte aktive Klammerungsstruktur für den Schutz von Leistungshalbleiterbauelementen gegen Überspannungen
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE1943302A1 (de) Integrierte Schaltungsanordnung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2054863B2 (de) Spannungsverstaerker
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE1639349B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE69325206T2 (de) Vergrabener Lawinendiode
DE2614580C2 (de) &#34;I&amp;uarr;2&amp;uarr;L-Schaltung&#34;
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE2428881A1 (de) Halbleiterstruktur

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee