DE2018315C3 - Schaltungsanordnung zum Überwachen und Aufrechterhalten der Synchronisation einer Nachrichten-Empfangseinrichtung mit einer Nachrichten-Sendeeinrichtung bei vorübergehend gestörtem Empfang - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Überwachen und Aufrechterhalten der Synchronisation einer Nachrichten-Empfangseinrichtung mit einer Nachrichten-Sendeeinrichtung bei vorübergehend gestörtem Empfang mittels eines Synchronisationssignals, das eine vorgegebene Anzahl von Binärziffern aufweist und mit einer vorgegebenen Binärziffern-Frequenz übertragen wird und dem ein aus einer gleichfalls vorgegebenen Anzahl von Binärziffern bestehendes Nachrichtensignal folgt, durch vorübergehenden Ersatz des Fremdsynchronisationssignals durch ein empfangsseitig erzeugtes Eigensynchronisationssignal.

Eine solche Anordnung ist durch die DE-AS 10 66 609 bekannt. Die bekannte Anordnung dient zum Synchronisieren vcn nach dem Start-Stop-System gesteuerten Nachrichten-Empfangseinrichtungen bei vorübergehend gestörten Anlauf- und Sperrschritten. Bei der bekannten Anordnung kann die Synchronisation jedoch nur bei einer sehr kurzzeitigen Störung des Übertragungsweges aufrechterhalten werden.

Weiterhin ist durch die DE-AS 1163 902 eine Anordnung bekannt, bei welcher Vorwärts- und Rückwärts-Zähleinrichtungen zum Synchronisieren von Datenempfängern eingesetzt werden, die nach mehrmaligem Auftreten von Abweichungen eine Verstellung des Taktgebers vornehmen. Mit diesen Maßnahmen wird bei der bekannten Anordnung die Synchronisierung selbst durchgeführt.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs näher genannten Art zu schaffen, die auch bei besonders lange andauernden Störungen des Empfangs eine Aufrechterhaltung der Synchronisation zwischen der Nachrichten-Empfangseinrichtung und der Nachrichten-Sendeeinrichtung ermöglicht.

Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß ein Schieberegister mit N Stufen vorgesehen ist, wobei N kleiner ist als die vorgebbare Anzahl von Binärziffern im Fremdsynchronisationssignal, daß weiterhin eine Summierstufe vorhanden ist, die an wenigstens zwei Stufen des Schieberegisters angeschlossen ist, daß weiterhin ein Komparator vorgesehen ist, der das Fremdsynchronisationssignal Binärziffer für

Binärziffer mit dem Eigensynchronisationssignal vergleicht und ein Ausgangssignal einer ersten Art liefert, wenn das Fremdsynchronisationssignal mit dem Eigensynchronisationssignal Obereinstimmt, bzw. ein Ausgangssignal einer zweiten Art liefert, wenn das Fremdsynchronisationssignal und das Eigensynchronisationssignal voneinander abweichen, daß weiterhin eine Integrierschaltung vorgesehen ist, die das Auftreten der Ausgangssignale des !Comparators derart registriert, daß gleichartige Signale addiert und ungleichartige Signale voneinander subtrahiert werden, daß an die Integrierschaltung eine Bewertungsstufe angeschlossen ist, die ein Synchronisationssteuersignal liefert, wenn das Ausgangssignal der Integrierschaltung größer als ein vorgegebener Wert ist, daß weiterhin eine erste logische Verknüpfungsschaltung vorgesehen ist, die die Fremdsynchronisationssignale dem Schieberegister denn zuführt, wenn kein Synchronisationssteuersignal vorhanden ist, bzw. die Eigensynchronisationssignale dem Schieberegister zuführt, wenn dat Synchronisationssteuersignal vorhanden ist, daß das Schieberegister das Fremd- bzw. das Eigensynchronisationssignal mit der vorgegebenen Binärziffernfrequenz stufenweise weiterschiebt und daß eine zweite logische Verknüpfungsschaltung vorhanden ist, die auf das Synchronisationssteuersignal von der Bewertungsstufe sowie auf ein vorgegebenes Binärzeichenmuster vom Schieberegister anspricht und in Reaktion darauf ein Synchronisationsstartsignal liefert

Vorteilhafte Weiterbildungen und bevorzugte Ausführungsformen des Erfindungsgegenstandes ergeben sich aus den Unteransprüchen.

Hierdurch ist der Vorteil erreichbar, daß die Wahrscheinlichkeit erheblich erhöht wird, auch unter ungünstigen Empfangsbedingungen die Synchronisation trotz entsprechender Störungen noch aufrechtzuerhalten. Die Erfindung erweist sich insbesondere bei tragbaren Funkempfängern als besonders vorteilhaft, da die einzelnen Teile der Anordnung raum- und gewichtssparend ausgeführt werden können.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnungen beschrieben. Es zeigt

F i g. 1 eine Anordnung zum Erzeugen eines digitalen Synchronisationssignals und

Fig.2 eine Anordnung zur empfangsseitigen Synchronisation einer digitalen Übertragungseinrichtung.

In F i g. 1 ist eine sendeseitige Einrichtung zur Erzeugung eines digitalen Synchronisationssignals dargestellt. Außer einer Empfangseinrichtung 13 ist bei dieser sendeseitigen Einrichtung ein Schieberegister 10 vorhanden, welches von einem Taktgenerator 11 derart gesteuert wird, daß bei jedem Taktsignal die Binärziffer aus einer bestimmten Stufe in die nächste Stufe geschoben wird. Eine Summierstufe 12 ist mit mehreren Stufen des Schieberegisters 10 verbunden, und sie erzeugt ein Signal, welches an die erste Stufe des Schieberegisters 10 zurückgeführt ist Mit dieser an sich bekannten Anordnung wird ein Pseudozufallscodesignal erzeugt, welches als Synchronisationssignal verwendet werden kann.

In Fig.2 ist die Synchronisationseinrichtung auf der Empfangsseite einer digitalen Übertragungseinrichtung dargestellt.

Als Synchronisationssignal dient ein Codezeichen gleicher Art wie jedes Datenzeichen, welches im Sender erzeugt und in die Nachricht eingestreut worden ist. Zunächst wird durch eine Anfangssynchronisation der Gleichlauf hergestellt. Die Bewertungsstufe 28 liefert beispielsweise eine logische »0« an das UND-Glied 24 und den Inverter 29 und somit eine logische »1« an das UND-Glied 17 zur Fremdsynchronisation. Fremdzeichen von der Sendeeinrichtung gelangen an den Taktgenerator 20, das UND-Glied 17 und den Komparator 25. Da das UND-Glied 17 durchlässig ist, gelangen sie über das ODER-Glied 18 und das: Schieberegister 19 und werden hier bitweise weitergeschoben. Wenn das gesamte Fremdzrichen in das

κι Schieberegister 19 eingeschoben ist, sind die Eingänge der Verknüpfungsschaltung 33 vorbereitet Während des Durchschiebens der Signale durch das Schieberegister 19 gibt die Summierstufe 22 das mit dem Fremdzeichen übereinstimmende Eigenzeichen bitwei-

r> se an den Komparator 25 sowie an das nunmehr gesperrte UND-Glied 24 ab. Der Komparator 25 vergfeicht Fremdzeichen und Eigenzeichen bitweise und gibt bei Übereinstimmung eine logische »0« an die Integrierschaltung 27. Die Anzahl der Signale »0« von dem Komparator 25 wird in der Integrierschaltung 27 registriert und in der Bewertungsstufe 28 ausgewertet Bei einer bestimmten Anzahl von Übereinstimmungen zwischen Fremdsignal und Eigensignal gibt die Bewertungsstufe 28 ein logisches Signal »1« an das

r> UND-Glied 24 sowie an den Inverter 29 und auch an die Verzögerungsstufe 31 sowie an die Verknüpfungsschaltung 33. Nach Ablauf der Verzögerungszeit gibt die Verzögerungsstufe 31 ein logisches Signal »1« an die Verknüpfungsschaltung 33, so daß von dieser ein

ίο logisches Signal»I« abgegeben wird zum Zeichen dafür, daß der Gleichlauf nun vorhanden ist Die Signalübertragung kann nunmehr beginnen.

Ein logisches Signal »1« von der Bewertungsstufe 28 öffnet das UND-Glied 24 und sperrt über den Inverter

)■> 29 mittels eines an das UND-Glied 17 gegebenen Signals »0« die weitere Zuführung der Fremdzeichen an das Schieberegister 19. Statt dessen gelangen die Eigenzeichen von der Summierstufe 22 über das UND-Glied 24 und die Empfangseinrichtung 13 an das

ίο Schieberegister 19 und werden in gleicher Weise wie zuvor die Fremdzeichen in das Schieberegister 19 eingeschoben. Jedes eingeschobene Eigenzeichen bereitet wiederum die Verknüpfungsschaltung 33 vor, und jedes Eigenzeichen wird weiterhin schrittweise mit dem

:. von der Sendeeinrichtung kommenden Fremdzeichen im Komparator 25 verglichen. Bei Übereinstimmung wird weiterhin ein logisches Signal »0« an die Integrierschaltung 27 geliefert. Die Integrierschaltung 27 hat dann ihre Maximalstellung erreicht und zählt

vi nicht mehr weiter.

Bei einem Ausfall der Fremdsynchronisation wird zum Aufrechterhalten der Stabilität vom Komparator 25 infolge mangelnder Übereinstimmung ein logisches Signal »1« an die Integrierschaltung 27 gegeben, worauf

■. diese abwärtszuzählen beginnt.

Wenn eine Mindeststellung der Integrierschaltung 27 unterschritten wird, liefert die Bewertungsstufe 28 ein Umsteuersignal an das UND-Glied 24 sowie an den Inverter 29 und damit ein logisches Signal »1« an das UND-Glied 17. Wenn die Fremdsynchronisation ausgefallen war und dann wiederkommt, bevor diese Umsteuerung erfolgt war, zählt die Integrierschaltung 27 wieder die Anzahl der Übereinstimmungen, und die Bewsrtungsstufe 28 gibt beim Ei reichen ein logisches Signal »1« an das UND-Glied 24 und an den Inverter 29 sowie an die Verzögerungsstufe 3Ϊ und an die Verknüpfungsschaltung 33, so daß damit wieder auf Eigensynchronisation umgeschaltet wird. Wenn die

Synchronisation weggeblieben ist, d. h. Fremdzeichen zu einem anderen Zeitpunkt auftreten als Eigenzeichen, erfolgt Fremdsynchronisation. Beide Vorgänge laufen in der oben angegebenen Weise wie bei der Anfangssynchronishtion ab.

Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Schaltungsanordnung zum Oberwachen und Aufrechterhalten der Synchronisation einer Nachrichten-Empfangseinrichtung mit einer Nachrichten-Sendeeinrichtung bei vorübergehend gestörtem Empfang mittels eines Synchronisationssignals, das eine vorgegebene Anzahl von Binärziffern aufweist und mit einer vorgegebenen Binärziffern-Frequenz übertragen wird und dem ein aus einer gleichfalls vorgegebenen Anzahl von Binärziffern bestehendes Nachrichtensignal folgt, durch vorübergehenden Ersatz des Fremdsynchronisationssignals durch ein empfangsseitig erzeugtes Eigensynchronisationssignal, dadurch gekennzeichnet, daß ein Schieberegister (19) mit N Stufen vorgesehen ist, wobei N kleiner ist als die vorgeDbare Anzahl von Binärziffern im Fremdsynchronisationssignal, daß weiterhin eine Summierstufe (22) vorhanden ist, die an wenigstens zwei Stufen des Schieberegisters (19) angeschlossen ist, daß weiterhin ein Komparator (25) vorgesehen ist, der das Fremdsynchronisationssignal Binärziffer für Binärziffer mit dem Eigen-Synchronisationssignal vergleicht und ein Ausgangssignal einer ersten Art liefert, wenn das Fremdsynchronisationssignal mit dem Eigensynchronisationssignal übereinstimmt, bzw. ein Ausgangssignal einer zweiten Art liefert, wenn das Fremdsynchronisationssignal und das Eigensynchronisationssignal voneinander abweichen, daß weiterhin eine Integrierschaltung (27) vorgesehen ist, die das Auftreten der Ausgangssignale des !Comparators (25) derart registriert, daß gleichartige Signale addiert und ungleichartige Signale voneinander subtrahiert werden, daß an die Integrierschaltung (27) eine Bewertungsstufe (28) angeschlossen ist, die ein Synchronisationssteuersignal liefert, wenn das Ausgangssignal der Integrierschaltung größer als ein vorgegebener Wert ist, daß weiterhin eine erste logische Verknüpfungsschaltung (17, 18, 24, 29) vorgesehen ist, die die Fremdsynchronisationssigna-Ie dem Schieberegister (19) dann zuführt, wenn kein Synchronisationssteuersignal vorhanden ist, bzw. die Eigensynchronisationssignale dem Schieberegister (19) zuführt, wenn das Synchronisationssteuersignal vorhanden ist, daß das Schieberegister (19) das Fremd- bzw. das Eigensynchronisationssignal mit der vorgegebenen Binärziffernfrequenz stufenweise weiterschiebt und daß eine zweite logische Verknüpfungsschaltung (33) vorhanden ist, die auf das Synchronisationssteuersignal von der Bewertungsstufe (28) sowie auf ein vorgegebenes Binärzeichenmuster vom Schieberegister (19) anspricht und in Reaktion darauf ein Synchronisationsstartsignal liefert.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Summierstufe (22) eine binäre Summierstufe ist.

3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Komparator (25) ein exklusives ODER-Glied aufweist, welches ein Ausgangssignal eines ersten Binärzustandes liefert, wenn das Fremd- und das Eigensynchronisationssignal übereinstimmen, und welches ein Ausgangssignal eines zweiten Binärzustandes liefert, wenn das Fremd- und das Eigensynchronisationssignal voneinander verschieden

sind.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen der Bewertungsstufe (28) und der zweiten logischen Verknüpfungsschaltung (33) eine Verzögeruiigsstufe (31) vorgesehen ist, welche das der zweiten logischen Verknüpfungsschaltung (33) zügeführte Synchronisationssignal um eine vorgebbare Zeit verzögert

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite logische Verknüpfungsschaltung (33) aus einem UND-Glied besteht

6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß das vorgegebene Binärzeichenmuster vom Schieberegister (19), auf welches die zweite logische Verknüpfungsschaltung (33) anspricht, wenigstens zweimal in dem Binärzeichenmuster des Fremdsynchronisationsmusters enthalten ist