DE19953333B4 - Anordnung zur Realisierung einer stark dotierten vergrabenen epitaktischen Schicht - Google Patents

Anordnung zur Realisierung einer stark dotierten vergrabenen epitaktischen Schicht Download PDF

Info

Publication number
DE19953333B4
DE19953333B4 DE1999153333 DE19953333A DE19953333B4 DE 19953333 B4 DE19953333 B4 DE 19953333B4 DE 1999153333 DE1999153333 DE 1999153333 DE 19953333 A DE19953333 A DE 19953333A DE 19953333 B4 DE19953333 B4 DE 19953333B4
Authority
DE
Germany
Prior art keywords
layer
arrangement according
dopant
buried layer
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1999153333
Other languages
English (en)
Other versions
DE19953333A1 (de
Inventor
Peter Nelle
Herbert Schaefer
Dirk Vietzke
Matthias Stecher
Johannes Baumgartl
Hermann Peri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999153333 priority Critical patent/DE19953333B4/de
Publication of DE19953333A1 publication Critical patent/DE19953333A1/de
Application granted granted Critical
Publication of DE19953333B4 publication Critical patent/DE19953333B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

Halbleiteranordnung mit einer vergrabenen epitaktischen Schicht, die zur Verbesserung des Querstromverhaltens stark mit einem Dotierstoff des einen Leitungstyps dotiert ist, in einer integrierten Schaltung, bei der die vergrabene Schicht (2, 2') in einem schwächer als diese dotierten Halbleiterkörper (1, 3) des einen Leitungstyps vorgesehen ist, wobei in die vergrabene Schicht (2, 2') ein Gegenkompensationsstoff eingebracht ist, der durch den Dotierstoff hervorgerufene Gitter-Fehlanpassungen kompensiert.

Description

  • Die vorliegende Erfindung betrifft eine Anordnung zur Realisierung von einer dotierten vergrabenen epitaktischen Schicht, die zur Verbesserung des Querstromverhaltens (Reverse-Current-Verhalten) stark mit einem Dotierstoff des einen Leitungstyps dotiert ist, in einer integrierten Schaltung, bei der die vergrabene Schicht in einem schwächer als diese dotierten Halbleiterkörper des einen Leitungstyps vorgesehen ist.
  • Im folgenden wird zunächst davon ausgegangen, daß der eine Leitungstyp der p-Leitungstyp ist. Selbstverständlich kann gegebenenfalls der eine Leitungstyp aber auch der n-Leitungstyp sein.
  • In diesem Fall bilden in ein p-leitendes Halbleitersubstrat aus Silizium injizierte Elektronen oft sogenannte Querströme, die speziell in einer "Smart-Power-Technologie" einen höchst unerwünschten Effekt haben, da sie lateral über große Strecken diffundieren können und dann Fehlfunktionen an anderen Stellen einer in dem Halbleiterkörper realisierten Schaltung hervorrufen. Dieser unerwünschte Effekt einer Injektion kann an sich vermieden werden, wenn Null- oder positive Potentiale an die Elektroden von allen n-dotierten Bereichen, also beispielsweise an Drainelektrode, Kollektorelektrode und Buried-Layer-Elektrode usw. gelegt werden (Substrat = 0 V). Ein derartiges Vorgehen ist aber nicht in allen Fällen möglich, so daß bei bestimmten Anwendungen n-dotierte Bereiche vorliegen, die nicht mit dem gewünschten Potential beaufschlagt sind. Obwohl schon positive Potentiale in der Größenordnung von +1 V ausreichend sind, um einen Querstrom zu unterdrücken, gibt es also zahlreiche Anwendungen, bei denen an sich Querströme auftreten, da bei diesen eben nicht alle n-leitenden Zonen mit einem solchen Potential beaufschlagt sind, daß eine Injektion von Elektronen verhindert wird.
  • Um in solchen Fällen einen Querstrom dennoch vermeiden oder reduzieren zu können, werden bevorzugt Schutzringe eingesetzt, die vorzugsweise n+-dotiert sind und im Halbleiterkörper die einzelnen Bauelemente umgeben. Diese Schutzringe sind in der Lage, den größten Teil des in das p-leitende Substrat injizierten Stromes aufzusammeln. Aber auch diese Maßnahme hat sich in vielen Fällen als nicht ausreichend erwiesen, da die Schutzringe eben nur in lateraler Richtung wirken.
  • Daher wird in zahlreichen Fällen ein elektrisches Driftfeld verwendet, das sich an einem parallel zur Oberfläche des Halbleiterkörpers verlaufenden p+/p-Übergang beispielsweise zwischen einem p+-leitenden Halbleitersubstrat und einer auf diesem epitaktisch aufgebrachten Halbleiterschicht erstreckt. Dieses elektrische Driftfeld hindert die injizierten Elektronen daran, in das Halbleitersubstrat zu gelangen, und es lenkt die Elektronen in Richtung Schutzring. Möglichkeiten für die Realisierung eines solchen p+/p-Überganges sind eine intrinsische bzw. eigenleitende oder eine p-leitende epitaktische Schicht auf einem stark dotierten p+-leitenden Halbleiter-Substrat, wie dies bereits erwähnt wurde, oder aber auch insbesondere eine vergrabene p+-leitende Schicht auf einem p-leitenden Substrat, wobei in diesem letzten Fall dann auf der p+-leitenden vergrabenen Schicht noch eine p-leitende epitaktische Schicht vorgesehen ist. Bei einer solchen p+-leitenden vergrabenen Schicht werden in das Halbleitersubstrat diffundierte Minoritätselektronen durch das weitere Driftfeld zwischen dem Halbleitersubstrat und der p+-leitenden vergrabenen Schicht daran gehindert, wieder zu der p-leitenden aktiven epitaktischen Schicht oberhalb der p+-leitenden vergrabenen Schicht zurückzugelangen.
  • Die Auswirkung des Dotierungsunterschiedes zwischen einer p+-leitenden Schicht und p- bzw. intrinsisch leitenden Gebieten, bei denen es sich um das Halbleitersubstrat oder eine auf der p+-leitenden vergrabenen Schicht vorgesehene epitaktische Schicht handeln kann, wird durch die sogenannte "Effizienz" gemessen. Bei dieser handelt es sich um das Verhältnis zwischen einem sogenannten Lese- bzw. Sense-Strom einer weiter entfernt gelegenen n-leitenden Wanne, die auf 0 V ist, und dem injizierten Strom, der durch die injizierten Elektronen (vergleiche oben) bedingt ist. Es läßt sich zeigen, daß die Effizienz um so niedriger wird, je höher die Dotierungskonzentration in der p+-leitenden Schicht ist. Das heißt, die injizierten Elektronen werden um so stärker zum Schutzring abgeleitet, je größer die Dotierungskonzentration in der p+-leitenden Schicht ist, so daß mit größer werdender Dotierungskonzentration in der p+-leitenden Schicht um so weniger Elektronen als Querstrom zu der weiter entfernten Wanne gelangen und dort als Sense-Strom auftreten. Im einzelnen ergeben beispielsweise eine p+-Konzentration von 1 × 1017 Ladungsträger/cm3 eine Effizienz von 1 × 10-4, eine Dotierungskonzentration von 1 × 1018 Ladungsträger/cm3 eine Effizienz von 1 × 10-5 und eine Dotierungskonzentration von 1 × 1019 Ladungsträger/cm3 eine Effizienz von 5 × 10-6. Da die p+-Dotierungskonzentration ihrerseits mit steigender Borbelegungstemperatur anwächst, bedeutet dies, daß höhere Borbelegungstemperaturen zu einer niedrigeren Effizienz führen. So können beispielsweise den obigen Dotierungskonzentrationen Borbelegungstemperaturen von 900°C (für 1 × 1017 Ladungsträger/cm3), 950°C (für 1 × 1018 Ladungsträger/cm3) und 1025°C (für 1 × 1019 Ladungsträger/cm3) zugeordnet werden. Diese Meßwerte beziehen sich auf einen beispielsweise durch Borbelegung realisierten p+-leitenden Buried-Layer, auf den eine 20 μm dicke p-leitende epitaktische Schicht mit einer Dotierungskonzentration von 1 × 1014 Ladungsträger/cm3 aufgetragen ist.
  • Der Dotierungsunterschied zwischen der p+-leitenden Schicht und den p-leitenden Gebieten kann aber nicht beliebig gestei gert werden, da bei unterschiedlicher Bordotierung in Silizium Gitter-Fehlanpassungen ("Misfitversetzungen") auftreten. Die Ursache für diese Misfitversetzungen ist der unterschiedliche Atomradius von Bor und Silizium: Silizium hat bekanntlich einen Atomradius von 1,17 A, während Bor einen Atomradius von lediglich 0,88 A aufweist. Eine zu hohe Bordotierung läßt die Gitterkonstante schrumpfen, so daß ab einer bestimmten kritischen Dicke einer stark mit Bor dotierten Siliziumschicht die "Misfit-Energie" unter Ausbildung von Gleitlinien und Versetzungen relaxiert, was zu Leckströmen und sogar zu einem Ausfall der Bauelemente im Halbleiterkörper führen kann.
  • Die kritische Dicke einer mit Bor hoch dotierten Siliziumschicht beträgt beispielsweise etwa 10- 1 cm für eine Bordotierung von 1017 Ladungsträger cm- 3, 10-2 cm für eine Bordotierung von etwa 1018 Ladungsträger cm- 3, 10-3 cm für eine Bordotierung von etwa 1019 Ladungsträger cm- 3 und 10-4 für eine Bordotierung von 1020 Ladungsträger cm- 3.
  • Da diese kritische Dicke nicht überschritten werden darf, sind der Verringerung des Querstromes Grenzen gesetzt.
  • In der US 5,553,566 ist ein Verfahren zur Herstellung von hochdotierten Halbleitersubstraten beschrieben, die mit Phosphor dotiert sind. Um die durch die hohe Phosphordotierung bewirkten mechanischen Spannungen in dem Kristallgitter des Halbleitersubstrates zu kompensieren ist gemäß dieser Druckschrift vorgesehen, neben Phosphor Germanium als Kompensationsstoff in das Halbleitersubstrat einzubringen.
  • In der US 5,923,070 wird vorgeschlagen, zum Ausgleichen von Gitterfehlanpassungen, die durch eine hohe Dotierung eines Halbleiterkörpers mit Dotierstoffatomen entstehen, den Halbleiterkörper mit einem Element der vierten Gruppe des Periodensystems, wie beispielsweise Kohlenstoff, Silizium oder Germanium, zu dotieren.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Anordnung zur Realisierung von einer dotierten vergrabenen epitaktischen Schicht zu schaffen, die zur Verbesserung des Querstromverhaltens hoch mit Bor dotiert ist und dennoch zu keiner Misfitversetzung führt.
  • Diese Aufgabe wird bei einer Anordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß in die vergrabene Schicht ein Gegenkompensationsstoff eingebracht ist, der die durch den Dotierstoff hervorgerufene Gitter-Fehlanpassungen kompensiert. Bei diesem Gegenkompensationsstoff handelt es sich vorzugsweise um Germanium, wenn der Dotierstoff Bor ist.
  • Germanium ist isoelektrisch zu Silizium und stellt so keinen Dotierstoff dar.
  • Ist, wie bereits eingangs angedeutet wurde, der eine Leitungstyp der n-Leitungstyp und liegt beispielsweise eine Dotierung mit Arsen oder Antimon vor, bietet sich Kohlenstoff als Gegenkompensationsstoff an, da er sich isoelektrisch zu Silizium verhält und einen kleineren Atomradius als dieses hat. Wird Phosphor als n-leitender Dotierstoff verwendet, kann wegen des im Vergleich zu Silizium kleineren Atomradius in vorteilhafter Weise mit Germanium kompensiert werden. In den zuletzt genannten Fällen liegt beispielsweise eine Struktur mit einem n+-dotierten Buried Layer, einer n--leitenden epitaktischen Schicht und einem p+-leitenden Schutzring vor, wobei die n--leitende Schicht p-leitende Gebiete enthält, die in die n--leitende Schicht Löcher injizieren.
  • Generell läßt sich das der Erfindung zugrundeliegende Prinzip, nämlich die Kompensation eines kleineren (oder größeren) Atomradius eines Dotierstoffes in einem Grundmaterial, insbesondere Silizium durch einen Kompensationsstoff mit größerem (kleinerem) Atomradius als das Grundmaterial auch für andere Halbleitermaterialien, wie beispielsweise Germanium oder AIII-BV-Verbindungshalbleiter, anwenden.
  • Jedenfalls hat sich gezeigt, daß durch Gegenkompensation des Bors mit einem Atomradius von 0,88 Å durch eine Germaniumdotierung mit einem Atomradius von 1,22 Å während der Epitaxie die Spannungen zwischen stark unterschiedlich dotierten Schichten deutlich herabgesetzt werden können und sogar auf den Wert 0 zu bringen sind: Da der kleinere Atomradius des Bors bei einer etwa 4-fach höheren Germaniumdotierung durch den größeren Atomradius des Germaniums ausgeglichen wird, bleibt die ursprüngliche Gitterkonstante des Siliziums erhal ten. Damit entfallen Misfitversetzungen zwischen stark unterschiedlich dotierten epitaktischen Schichten. Der Konzentrationsunterschied kann somit im Hinblick auf eine gute Quer- Strom-Effizienz der Smart-Power-Technologie optimiert werden, ohne Ausfälle durch Gleitlinien und Versetzungen im Silizium befürchten zu müssen. Zwar werden die Halbleitereigenschaften des Siliziums durch die Germaniumdotierung modifiziert, so daß beispielsweise ein geringerer Bandabstand entsteht. Jedoch spielt diese geringe Veränderung für die ins Auge gefaßten Anwendungen keine Rolle.
  • Auch ist es von Vorteil, daß die Diffusionskonstanten von Germanium und Bor bei Temperaturen zwischen 1100°C bis 1250°C in der gleichen Größenordnung liegen, so daß die Kompensation sich durch nachfolgende Ofenprozesse zwar verschlechtern kann, aber immer noch ausreichend ist, um Kristallfehler, nämlich die Misfitversetzungen, zu verhindern.
  • Die in das Halbleitersubstrat injizierten Elektronen werden bei der erfindungsgemäßen Anordnung aber nicht nur durch die effektivere Absaugung über den Schutzring aufgrund des höheren elektrischen Driftfeldes am p+/p-Übergang reduziert, sondern auch durch Rekombination an Störstellen vermindert. Solche Störstellen werden durch Germaniumzentren in der p+-leienden Schicht beispielsweise mit Energieniveaus von 0,27 eV unterhalb des Leitungsbandes und 0,5 eV oberhalb des Valenzbandes des Siliziums gebildet. Das heißt, die Querstromreduzierung erfolgt auch durch Germanium-Rekombinationszentren. Bei der hohen Bordotierung in der kompensierten p+-leitenden Schicht spielt aber auch die Augerrekombination eine wesentliche Rolle.
  • Der p+/p-Übergang kann abrupt oder kontinuierlich sein. Ein kontinuierlicher p+/p-Übergang trägt zur Verhinderung von Misfitverletzungen bei.
  • Die vergrabene Schicht, die p+-dotiert ist, kann auf einem p-leitenden Substrat liegen und ihrerseits mit einer p-leitenden, vorzugsweise epitaktischen Schicht überdeckt sein. Es ist aber auch möglich, daß die p+-leitende Schicht durch ein p+-leitendes Substrat gebildet wird, das durch eine p-leitende epitaktische Schicht bedeckt ist. Auch in diesem letzten Fall wird das elektrische Driftfeld am Übergang zwischen dem p+-leitenden Substrat und der p-leitenden Schicht zur Querstromreduzierung ausgenutzt. Die Substratdotierung darf wegen zu starker Misfitversetzung zu der p-leitenden Schicht und der hieraus folgenden Erzeugung von Kristallfehlern nicht zu hoch gewählt werden, obwohl dies für ein weitaus effizienteres Driftfeld an sich bevorzugt werden würde. Auch in diesem Fall bietet die Kompensation mit Germanium Abhilfe, wobei das Germanium direkt in das Silizium-Halbleitersubstrat, also in eine gesägte, mit Bor dotierte Siliziumscheibe bzw. in einen mit Bor dotierten Siliziumstab eingebracht wird. Beim Scheibenherstellungsprozeß sollte allerdings das Temperaturprogramm so niedrig als möglich gewählt werden, um den Kompensationsvorteil nicht durch die stärkere Ausdiffusion von Bor gegenüber Germanium wieder zu verlieren.
  • Entsprechende Überlegungen gelten für Kohlenstoff anstelle von Germanium, wenn die Siliziumscheibe mit Arsen oder Antimon dotiert ist. Bei einer Phosphordotierung kann wie bei einer Bordotierung eine Kompensation mit Germanium vorgenommen werden.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 einen schematischen Schnitt durch ein erstes Ausführungsbeispiel der erfindungsgemäßen Anordnung,
  • 2 einen schematischen Schnitt durch eine Anordnung mit einem p+-leitenden Siliziumsubstrat und einer darauf aufgebrachten p-leitenden Schicht , und
  • 3 eine vergrößerte Teildarstellung der erfindungsgemäßen Anordnung.
  • 1 zeigt ein p-leitendes Halbleitersubstrat 1, auf dem sich eine p+-leitende vergrabene Schicht 2 befindet, auf der wiederum eine p-leitende epitaktische Schicht 3 aufgebracht ist. In der Schicht 3 sind n+-leitende Schichten 4, 5, ein n+-leitender Schutzring 6, n-leitende Zonen 7 bis 12, eine p-leitende Zone 13, p+-leitende Kontaktzonen 14, 15 und p-leitende Zonen 16, 17 angeordnet. Die Zonen 13, 7, 4, die Schicht 3 und die Zonen 14, 16 bilden einen Transistor. Ebenso wird ein parasitärer Transistor durch die Wannenzone 4, die Halbleiterschicht 3 und den Schutzring 6 bzw. die Wannenzone 5 gebildet, wie dies schematisch in 1 angedeutet ist. Dieser parasitäre Transistor läßt einen Querstrom fließen, der aber durch das elektrische Feld E bzw. E' zur p+-leitenden Schicht 2 vermindert wird. Diese Schicht 2 führt zu den beiden entgegengesetzt gerichteten Feldern E bzw. E'. Das obere Feld E hält die Elektronen oberhalb der vergrabenen Schicht 2, so daß die Elektronen leicht zu den Wannenzonen 4 bzw. 5 und dem Schutzring 6 abgesaugt werden können. Das untere elektrische Feld E' verhindert, daß einmal durch die vergrabene Schicht 2 gekommene Elektronen wieder nach oben zurückdiffundieren.
  • An der Zone 13 wird ein Strom IS zugeführt, während an der Wannenzone 4 ein Strom ID abgenommen wird. Dabei ist die Spannung VD an dieser Wannenzone 4 kleiner als 0 V. Der Schutzring 6 saugt einen Strom IGUARD ab. Ebenso wird in die Wannenzone 5 ein Strom INW eingespeist.
  • Die Unterseite des Substrates 1 ist über einen Widerstand RBOND geerdet und mit einem Substratstrom ISUB beaufschlagt.
  • Die Schichtdicke der p-leitenden Schicht 3 liegt unterhalb 50 μm.
  • Die Schicht 2 ist mit Bor dotiert und enthält einen Gegenkompensationsstoff, wie insbesondere Germanium, in einer Konzentration von beispielsweise 101 7 bis 1020 Atomen cm-3. Durch diesen Gegenkompensationsstoff in der Form von Germanium wird eine Misfitversetzung zwischen den unterschiedlich stark dotierten Schichten 2 und 3 bzw. zwischen der Schicht 2 und dem Halbleitersubstrat 1 verhindert, da das Germanium den kleineren Atomradius von Bor kompensiert, so daß keine Versetzungen oder Gleitlinien auftreten. Die Schichtdicke der Schicht 2 kann zwischen 1 und 100 μm liegen, während die Schicht 3 bis zu 150 μm dick sein kann.
  • Nach dem Scheibenherstellungsprozeß liegen aufgrund von Diffusion durch Ofenprozesse graduelle Übergänge vor, die aber durch graduelle Epitaxie noch weiter abgemindert werden können.
  • Versuche haben gezeigt, daß bei einer Schichtdicke der Schicht 2 von 6,15 μm und einer Bor-Dotierungskonzentration in der Schicht 2 von 0,75 × 1019 Ladungsträger/cm3 und einer Schichtdicke der Schicht 3 von 15 μm aus undotiertem Silizium ohne Germanium-Kompensation in der Schicht 2 Gleitlinien auftreten, während diese vermieden werden können, wenn die Schicht 2 eine Germanium-Kompensation in der Größenordnung von 1,9 × 1019 Atomen cm- 3 aufweist. Bei Kompensation treten Gleitlinien nicht auf, während diese ohne Kompensation nicht zu vermeiden sind.
  • 2 zeigt eine Halbleiteranordnung, die sich von der Anordnung nach 1 dadurch unterscheidet, daß anstelle der p+-leitenden Schicht 2 ein p+-leitendes Siliziumsubstrat 2' vorgesehen ist. Hier wird die vergrabene Schicht also durch das p+-leitende Siliziumsubstrat 2' gebildet, das mit Bor dotiert ist und eine Gegenkompensation aus Germanium enthält.
  • Die Schichtdicke der Schicht 3 liegt in diesem Ausführungsbeispiel unterhalb 50 μm.
  • Im übrigen entspricht aber das Ausführungsbeispiel der 2 dem Ausführungsbeispiel von 1.
  • 3 zeigt eine Anordnung, bei der auf einem Siliziumsubstrat 1, das eine Bor-Dotierungskonzentration von 2,7 × 1015 cm3 aufweist, eine Schicht 2 aufgebracht ist, die etwa 15 μm dick ist und auf der sich eine Schicht 3 befindet, die ebenfalls 15 μm dick ist. Die Schicht 3 besteht aus Silizium und soll undotiert sein. Die Schicht 2 ist mit Bor dotiert und enthält gegebenenfalls eine Germanium-Kompensation. Versuchsergebnisse, die mit verschiedenen Scheiben (Schb) 3, 4, 5, 6 vorgenommen wurden, sind in der folgenden Tabelle zusammengefaßt.
  • TABELLE
  • Figure 00110001
  • Wie aus der obigen Tabelle sofort zu ersehen ist, verhindert die Kompensation der Bor-Dotierung mit Germanium die Entstehung von Gleitlinien bzw. Misfitversetzungen, so daß die Erfindung die Realisierung einer stark mit einem Dotierstoff, insbesondere Bor, dotierten Schicht zur Verbesserung des Querstromverhaltens erlaubt

Claims (9)

  1. Halbleiteranordnung mit einer vergrabenen epitaktischen Schicht, die zur Verbesserung des Querstromverhaltens stark mit einem Dotierstoff des einen Leitungstyps dotiert ist, in einer integrierten Schaltung, bei der die vergrabene Schicht (2, 2') in einem schwächer als diese dotierten Halbleiterkörper (1, 3) des einen Leitungstyps vorgesehen ist, wobei in die vergrabene Schicht (2, 2') ein Gegenkompensationsstoff eingebracht ist, der durch den Dotierstoff hervorgerufene Gitter-Fehlanpassungen kompensiert.
  2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Dotierstoff Bor oder Phosphor ist und daß für den Gegenkompensationsstoff Germanium vorgesehen ist.
  3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Dotierstoff Arsen oder Antimon ist und daß für den Gegenkompensationsstoff Kohlenstoff vorgesehen ist.
  4. Anordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Dotierungskonzentration des Dotierstoffes in der vergrabenen Schicht 1017 bis 1020 Ladungsträger cm-3 beträgt.
  5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Konzentration des Gegenkompensationsstoffes in der vergrabenen Schicht (2, 2') bei 1017 bis 1020 Atome cm-3 liegt.
  6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Schichtdicke der vergrabenen Schicht (2, 2') etwa 1 bis 100 μm beträgt.
  7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Halbleiterkörper (3) auf der vergrabenen Schicht (2, 2') eine Schichtdicke unterhalb von 150 μm aufweist.
  8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Gegenkompensationsstoff als Rekombinationszentrum wirkt.
  9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß in der vergrabenen Schicht (2, 2') Augerrekombination zur Querstromminderung beiträgt.
DE1999153333 1999-11-05 1999-11-05 Anordnung zur Realisierung einer stark dotierten vergrabenen epitaktischen Schicht Expired - Fee Related DE19953333B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999153333 DE19953333B4 (de) 1999-11-05 1999-11-05 Anordnung zur Realisierung einer stark dotierten vergrabenen epitaktischen Schicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999153333 DE19953333B4 (de) 1999-11-05 1999-11-05 Anordnung zur Realisierung einer stark dotierten vergrabenen epitaktischen Schicht

Publications (2)

Publication Number Publication Date
DE19953333A1 DE19953333A1 (de) 2001-05-31
DE19953333B4 true DE19953333B4 (de) 2004-07-15

Family

ID=7928054

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999153333 Expired - Fee Related DE19953333B4 (de) 1999-11-05 1999-11-05 Anordnung zur Realisierung einer stark dotierten vergrabenen epitaktischen Schicht

Country Status (1)

Country Link
DE (1) DE19953333B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004063959B4 (de) 2004-06-15 2010-06-02 Infineon Technologies Ag Verfahren zur Herstellung einer niederohmigen Anschlusselektrode als vergrabene metallische Schicht in einem Halbleiterkörper für ein Halbleiterbauelement
DE102004032912B4 (de) * 2004-07-07 2012-02-16 Infineon Technologies Ag Halbleiterbauelementanordnung mit einer Schutzanordnung zur Reduzierung einer Minoritätsladungsträger-Injektion
DE102008004682A1 (de) 2008-01-16 2009-09-10 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einer Schutzstruktur zur Reduktion eines Minoritätsladungsträgerstromes
US7943960B2 (en) 2008-02-01 2011-05-17 Infineon Technologies Ag Integrated circuit arrangement including a protective structure
US7977768B2 (en) 2008-04-01 2011-07-12 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7763955B2 (en) 2008-09-30 2010-07-27 Infineon Technologies Ag Reducing shunt currents in a semiconductor body

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553566A (en) * 1995-06-22 1996-09-10 Motorola Inc. Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates
US5923070A (en) * 1997-03-19 1999-07-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an element inclusion region for reducing stress caused by lattice mismatch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553566A (en) * 1995-06-22 1996-09-10 Motorola Inc. Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates
US5923070A (en) * 1997-03-19 1999-07-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an element inclusion region for reducing stress caused by lattice mismatch

Also Published As

Publication number Publication date
DE19953333A1 (de) 2001-05-31

Similar Documents

Publication Publication Date Title
DE112018003362B4 (de) Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE60036594T2 (de) Feldeffekt-Halbleiterbauelement
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE1152763C2 (de) Halbleiterbauelement mit mindestens einem PN-UEbergang
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE2455730B2 (de) Feldeffekt-Transistor
DE1016841B (de) Verfahren zur Herstellung eines Halbleiters mit Inversionsschicht
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE2427307A1 (de) Integrierte schaltungsanordnung
DE2422912A1 (de) Integrierter halbleiterkreis
DE3526826A1 (de) Statischer induktionstransistor und denselben enthaltenden integrierte schaltung
DE19953333B4 (de) Anordnung zur Realisierung einer stark dotierten vergrabenen epitaktischen Schicht
DE60225790T2 (de) Halbleiterbauelement
DE1514368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10338259B4 (de) Halbleitereinrichtung
DE2702451B2 (de) Halbleiteranordnung
DE19943390A1 (de) Halbleiterbauelement
DE1077788B (de) Halbleiteranordnung mit mindestens einem PN-UEbergang und einem Driftfeld
DE69633513T2 (de) Vakaktor mit elektrostatischer barriere
DE3781285T2 (de) Bipolarer heterouebergangstransistor mit einem basisbereich aus germanium.
DE3686087T2 (de) Feldeffekttransistor.
DE3632642A1 (de) Halbleiter-leistungs-bauelement
DE2541887B2 (de) Monolithisch integrierte Halbleiterschaltung mit einer P L- Konfiguration
DE3731000A1 (de) Integrierte halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee