DE19947118C1 - Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle - Google Patents

Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle

Info

Publication number
DE19947118C1
DE19947118C1 DE19947118A DE19947118A DE19947118C1 DE 19947118 C1 DE19947118 C1 DE 19947118C1 DE 19947118 A DE19947118 A DE 19947118A DE 19947118 A DE19947118 A DE 19947118A DE 19947118 C1 DE19947118 C1 DE 19947118C1
Authority
DE
Germany
Prior art keywords
memory cell
circuit arrangement
current
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19947118A
Other languages
English (en)
Inventor
Werner Weber
Roland Thewes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19947118A priority Critical patent/DE19947118C1/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to KR10-2002-7004075A priority patent/KR100525213B1/ko
Priority to CNB008137420A priority patent/CN1209767C/zh
Priority to PCT/DE2000/003272 priority patent/WO2001024185A1/de
Priority to JP2001527285A priority patent/JP3653497B2/ja
Priority to TW089120050A priority patent/TW490667B/zh
Application granted granted Critical
Publication of DE19947118C1 publication Critical patent/DE19947118C1/de
Priority to US10/113,417 priority patent/US6525978B2/en
Priority to US10/315,342 priority patent/US6625076B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Es wird ein Verfahren und eine Schaltungsanordnung (20) zum Bewerten des Informationsgehalts einer Speicherzelle (10), vorzugsweise einer MRAM-Speicherzelle, oder eines Speicherzellenfeldes, beschrieben. Um eine genaue und sichere Bewertung der Speicherzelle (10) vornehmen zu können, wird zunächst ein erster durch die Speicherzelle (10) hindurchfließender Stromwert beziehungsweise ein mit diesem korrelierter Spannungswert gemessen und durch einen ersten Schaltungszweig (23), der einen Schalter (24) und eine Kapazität (25) aufweist, hindurchgeleitet und zwischengespeichert. Anschließend wird die Speicherzelle (10) einem Programmiervorgang unterworfen. Danach wird in derselben Speicherzelle (10) ein zweiter Stromwert beziehungsweise Spannungswert gemessen und durch einen zweiten Spannungszweig (26), der einen Schalter (27) und eine Kapazität (28) aufweist, hindurchgeleitet und dort zwischengespeichert. Die beiden gemessenen Werte werden in einem Bewerter (21) miteinander verglichen.

Description

Die vorliegende Erfindung betrifft generell ein Verfahren so­ wie eine Schaltungsanordnung zum Bewerten des Informationsge­ halts einer Speicherzelle, vorzugsweise einer MRAM- Speicherzelle, oder eines entsprechenden Speicherzellenfelds.
Bei magnetoresistiven Schreib/Lese-Speichern, die auch als MRAM-Speicher (magnetoresistive random access memory) be­ zeichnet werden, handelt es sich um Speicher, bei denen man unter einer Adresse Daten abspeichern und auch wieder ausle­ sen kann. Die Speicher weisen in der Regel ein oder mehrere Speicherzellen (Speicherzellenfeld) auf, wobei der Speiche­ reffekt im magnetisch veränderbaren elektrischen Widerstand der Speicherzelle beziehungsweise der Speicherzellen liegt.
MRAM-Speicherzellen weisen üblicherweise eine Schichtenfolge auf, die aus einer Kombination von ferromagnetischen Materia­ lien und einer jeweils dazwischen liegenden Isolatorschicht besteht. Die Isolatorschicht wird auch als Tunneldielektrikum bezeichnet.
In Abhängigkeit vom Magnetisierungszustand der Speicherzelle können die Magnetisierungsrichtungen in den magnetischen Schichten parallel oder antiparallel ausgerichtet sein. Je nach Magnetisierungsrichtung in den magnetischen Schichten weist die Speicherzelle einen unterschiedlichen elektrischen Widerstand auf. Dabei führt eine parallele Magnetisierungs­ richtung zu einem niedrigeren elektrischen Widerstand in der Speicherzelle, während eine antiparallele Magnetisierungs­ richtung zu einem höheren Widerstand führt.
Die Isolatorschicht kann beispielsweise eine Dicke von etwa 2 bis 3 nm aufweisen. Die elektronische Leitfähigkeit durch dieses Schichtensystem wird wesentlich durch einen Tunnelef­ fekt durch diese Isolatorschicht bestimmt. Variationen in der Tunnel-Isolatordicke führen zu starken Variationen in der Leitfähigkeit, da die Isolatordicke näherungsweise exponenti­ ell in den Tunnelstrom eingeht.
Wenn eine solche Speicherzelle beschrieben wird, erfolgt dies über einen elektrischen Strom. Dazu ist die Speicherzelle derart aufgebaut, daß sie zwei sich kreuzende elektrische Leiter aufweist. Am Kreuzungspunkt der elektrischen Leiter ist jeweils eine wie oben beschriebene Schichtenfolge aus ma­ gnetischen Schichten und Tunneldielektrikums-Schichten vorge­ sehen. Durch die beiden Leiter fließt ein elektrischer Strom, der jeweils ein magnetisches Feld erzeugt. Das magnetische Feld wirkt auf die einzelnen magnetischen Schichten. Wenn die magnetische Feldstärke ausreichend groß ist, werden die dem Feld ausgesetzten magnetischen Schichten ummagnetisiert.
Die Größe des auf die einzelnen magnetischen Schichten wir­ kenden magnetischen Feldes hängt zum einen von der Größe der die beiden Leiter durchfließenden Ströme, und zum anderen auch von der räumlichen Anordnung der jeweiligen magnetischen Schichten in bezug auf die elektrischen Leiter ab.
Der die Leiter durchfließende Strom bewirkt also, daß sich die Magnetisierungsrichtungen in einzelnen magnetischen Schichten ändern können. Je nach Höhe des eingeprägten Stroms erfolgt eine Ummagnetisierung einzelner Schichten der Zelle oder aber nicht.
Wenn die Speicherzelle anschließend gelesen beziehungsweise bewertet wird, kann dies beispielsweise über einen entspre­ chenden Programmiervorgang erfolgen. Das bedeutet, daß in die elektrischen Leiter der Speicherzelle ein so hoher Strom ein­ geprägt wird, daß einzelne oder mehrere magnetische Schichten ummagnetisiert werden. Wenn bei einer anschließenden Strom­ messung des Stroms durch die Zelle beziehungsweise einer mit dem Zellstrom korrelierten Spannungsmessung festgestellt wird, daß die Werte gleich geblieben sind, bedeutet dies, daß der Informationsgehalt auch vorher schon in der Speicherzelle gespeichert war. Wenn sich hingegen der Stromwert beziehungs­ weise Spannungswert ändert, bedeutet dies, daß sich der In­ formationsgehalt der Speicherzelle geändert hat. Alternativ ist auch möglich, eine Änderung des Informationsgehalts über die Messung des Zellwiderstands nachzuweisen.
Wenn die Zelle gelesen werden soll, wird zunächst der elek­ trische Zellwiderstand gemessen. In der EP 0 450 912 A2 ist ein Verfahren zum Auslesen eines MRAM beschrieben, bei dem ein derart gerichteter Aktivierungsstrom an die betreffende Speicherzelle angelegt wird, dass das von diesem Strom hervorgerufene Magnetfeld entgegengesetzt zu einer gemein­ samen Magnetisierung an den Kanten des magnetisierbaren Speichermediums gerichtet ist.
Die Auswertung der gemessenen Werte erfolgt in entsprechenden Bewerterschaltungen. Dabei liegt im Prinzip der von anderen Speichertypen bekannte Ansatz nahe, einen gemessenen Strom­ wert, beziehungsweise einen mit diesem korrelierenden Span­ nungswert, mit einem festgelegten Referenzwert zu verglei­ chen. Dieser Referenzwert wird in der Regel vor Betriebsbe­ ginn des MRAM-Speichers einmal festgelegt und gilt für alle Speicherzellen des Speichers. Der festgelegte Referenzwert fungiert als Schwellwert, der je nach Zustand der Speicher­ zelle den Informationszustand der Speicherzelle bestimmt. Wenn die Bewerterschaltung einen Stromwert beziehungsweise Spannungswert erfaßt, der oberhalb oder unterhalb des festge­ legten Referenzwerts liegt, wird daraus auf den Informations­ gehalt der Speicherzelle rückgeschlossen.
Diese Form der Bewertung von Speicherzellen weist jedoch eine Reihe von Nachteilen auf. So müssen beispielsweise die höhe­ ren und niedrigeren Ströme beziehungsweise Spannungen ausrei­ chend voneinander verschieden sein, um bei entsprechender Po­ sitionierung der festgelegten Schwelle eine sichere Bewertung der Speicherzelle zu erlauben. Dies ist jedoch besonders schwierig, da sich die Strom- beziehungsweise Spannungsände­ rungen und die daraus resultierenden Widerstandsänderungen im Rahmen von nur etwa 10% bewegen und deshalb nur relativ ge­ ring sind. Aus diesem Grund muß der Referenzwert auf einen sehr genauen Wert festgelegt werden.
Da die MRAM-Speicher üblicherweise aus einer ganzen Anzahl von Speicherzellen, den sogenannten Speicherzellenfeldern, bestehen, müssen diese von einer einzigen Bewerterschaltung bewertet werden.
Aus herstellungstechnischen Gründen ist es jedoch nicht mög­ lich, daß die Isolatorschichten in allen Speicherzellen und zwischen allen magnetischen Schichten immer exakt die gleiche Dicke aufweisen. Aufgrund dieser nicht verhinderbaren Vari­ taionen der Isolatorschichtendicke, aber auch durch andere technologisch oder physikalisch bedingte Parametervariatio­ nen, kann es zu Variationen des Zell-Widerstands und damit auch zu Variationen des Zell-Stroms kommen, die eine sichere Bewertung der Speicherzelleninformation verhindern können. Aus diesem Grund können unter Umständen keine festgelegten Schwellen beziehungsweise Referenzwerte angegeben werden, um alle Speicherzellen eines vorgegebenen Speicherzellenfeldes sicher bewerten zu können.
Ausgehend vom genannten Stand der Technik liegt der vorlie­ genden Erfindung die Aufgabe zugrunde, ein Verfahren sowie eine Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle bereitzustellen, mit dem/der die be­ schriebenen Nachteile vermieden werden können. Insbesondere soll eine genaue und sichere Bewertung einer Speicherzelle oder eines Speicherzellenfeldes möglich werden.
Diese Aufgabe wird gemäß dem ersten Aspekt der Erfindung durch ein Verfahren zum Bewerten des Informationsgehalts ei­ ner Speicherzelle, vorzugsweise einer MRAM-Speicherzelle, oder eines Speicherzellenfeldes, gelöst. Erfindungsgemäß er­ folgt die Bewertung über die Messung eines durch die Spei­ cherzelle hindurchfließenden Stroms beziehungsweise einer mit dem Strom korrelierenden Spannung, wobei der gemessene Strom beziehungsweise die Spannung zur Bewertung des Informations­ gehalts der Speicherzelle mit einem Referenzstrom beziehungs­ weise einer Referenzspannung verglichen wird, bei dem/der es sich um einen Referenzstrom beziehungsweise eine Referenz­ spannung durch dieselbe Speicherzelle handelt.
Das erfindungsgemäße Verfahren geht von dem Grundgedanken aus, den durch die Speicherzelle hindurchfließenden Strom be­ ziehungsweise einen mit diesem korrelierenden Spannungswert nicht mehr mit einem zuvor festgelegten festen Referenzstrom beziehungsweise einer Referenzspannung zu vergleichen, wie dies im Stand der Technik bisher üblich war. Statt dessen wird der gemessene Wert nunmehr mit einem Referenzwert ver­ glichen, der ebenfalls in derselben Zelle ermittelt wurde. Auf diese Weise wird nicht mehr ein einziger Referentzwert für eine Vielzahl von Speicherzellen genutzt, sondern für je­ de Speicherzelle wird jeweils ein eigener, individueller Re­ ferenzwert ermittelt. Jede Speicherzelle ist somit sich sel­ ber Referenz. Dadurch können die bisher auftretenden Nachtei­ le, die sich aufgrund von baulichen Eigenarten der Speicher­ zellen ergaben, eliminiert werden.
Vorteilhafte Ausgestaltungsformen des Verfahrens ergeben sich aus den Unteransprüchen. Zu den Vorteilen, Effekten, Wirkun­ gen und der Funktionsweise des erfindungsgemäßen Verfahrens wird ebenfalls auf die nachstehenden Ausführungen zur erfin­ dungsgemäßen Schaltungsanordnung vollinhaltlich Bezug genom­ men und hiermit verwiesen, da das Verfahren vorzugsweise un­ ter Verwendung einer derartigen, erfindungsgemäßen Schal­ tungsanordnung durchgeführt werden kann.
Um die Speicherzelle bewerten zu können, kann zunächst ein erster Stromwert beziehungsweise Spannungswert gemessen und zwischengespeichert werden. Anschließend kann die Speicher­ zelle einem wie weiter oben beschriebenen Programmiervorgang unterworfen werden. Danach kann ein zweiter Stromwert bezie­ hungsweise Spannungswert gemessen und gegebenenfalls zwi­ schengespeichert werden. Anschließend werden die beiden ge­ messenen Stromwerte beziehungsweise Spannungswerte in einem Bewerter, beispielsweise einem Komparator, miteinander ver­ glichen.
Vorzugsweise kann die Speicherzelle als MRAM-Speicherzelle ausgebildet sein, die eine Schichtenfolge aus wenigstens ei­ ner magnetisch weicheren und einer magnetisch härteren Schicht mit einer dazwischenliegenden Isolatorschicht auf­ weist, wobei die Schichtfolge zwischen zwei elektrischen Lei­ tern angeordnet ist. In diesem Fall kann der Programmiervor­ gang der Speicherzelle über einen geeigneten Strom erfolgen. Wenn der die elektrischen Leiter der Speicherzelle durchflie­ ßende Strom, der ein magnetisches Feld erzeugt, das auf die zwischen den Leitern befindlichen magnetischen Schichten wirkt, ausreichend groß ist, kann/können die magnetisch wei­ chere(n) Schicht(en) ummagnetisiert werden.
Nachfolgend wird nun ein exemplarische Beispiel für ein sol­ ches Verfahren beschrieben.
In einem ersten Schritt wird im Rahmen eines ersten Lesevor­ gangs der durch die Speicherzelle hindurchfließende Strom, beziehungsweise der dazu korrelierte Spannungswert oder ein entsprechender elektrischer Widerstandswert gemessen (gele­ sen) und die Information hierüber zwischengespeichert. An­ schließend wird die Speicherzelle einem entsprechenden Pro­ grammiervorgang unterworfen. Das führt entweder zu einem Um­ schalten der Speicherzelle, oder, falls die Speicherzelle be­ reits in dem Zielzustand des Programmiervorgangs war, zu kei­ ner Änderung des Zustandes der Speicherzelle. Nun wird wie­ derum der Strom beziehungsweise die Spannung oder der Wider­ stand gemessen (zweiter Lesevorgang). Beide Meßwerte werden in einem Bewerter miteinander verglichen. Wurde die Informa­ tion der Speicherzelle durch den Programmiervorgang verän­ dert, so fließt bei der zweiten Messung ein anderer Strom. Falls der Informationsgehalt der Speicherzelle durch den Pro­ grammiervorgang nicht verändert wurde, so fließt der gleiche Strom. Die gemessenen Werte vor und nach dem Programmiervor­ gang werden also immer nur direkt miteinander verglichen, nicht jedoch mit einem unabhängig davon und allgemein festge­ legten Referenzwert, der auf alle Speicherzellen anzuwenden ist und beispielsweise in der Bewerterschaltung abgelegt sein kann.
Bei dem Bewerter kann es sich beispielsweise um ein Teilele­ ment eines Leseverstärkers handeln. Solche Leseverstärker sind an sich bereits im Stand der Technik bekannt, so daß hierauf nicht näher eingegangen wird. Beispielsweise werden Leseverstärker zum Lesen von DRAM-Speichern (dynamic random access memory) verwendet. Je nach Ausgestaltung der Schal­ tungsanordnung, die zur Bewertung der Speicherzelle verwendet wird, können auch andere einfache Komparatorschaltungen als Bewerter verwendet werden. Verschiedene Beispiele für geeig­ nete Bewerter werden im weiteren Verlauf der Beschreibung, insbesondere im Hinblick auf die erfindungsgemäße Schaltungs­ anordnung, näher erläutert.
Vorzugsweise können der erste und der zweite gemessene Strom­ wert beziehungsweise Spannungswert unterschiedlich gewichtet werden, um so eine Unsymmetrie bei der Bewertung einzustel­ len. Durch die Einstellung einer solchen Unsymmetrie wird im­ mer eine sichere und genaue Bewertung der Speicherzelle auch bei kleinen Unterschieden in den gemessenen Stromwerten be­ ziehungsweise Spannungswerten möglich.
Die Einstellung einer Unsymmetrie ist insbesondere dann wich­ tig, wenn sich die Daten der Speicherzelle nach dem Schreibvorgang nicht ändern. Dies soll anhand eines Beispiels verdeutlicht werden.
Angenommen, zur Bewertung der Speicherzelle wird jeweils ein Spannungswert gemessen. Jeder Informationszustand der Spei­ cherzelle entspricht einem bestimmten Spannungswert. Wenn die Speicherzelle als 1-Bit-Zelle mit den logischen Informations­ zuständen "0" und "1" ausgebildet ist, könnte beim Informati­ onszustand "0" beispielsweise ein Spannungswert von 1.0 V und beim Informationszustand "1" ein Spannungswert von 1.1 V ge­ messen werden. Wenn sich die Speicherzelle im Ausgangszustand im Informationszustand "0" befindet und anschließend einem Programmiervorgang unterworfen wird, indem sie beispielsweise mit dem Zieldatum "1" beschrieben wird, läßt sich diese In­ formationsänderung anhand der beiden, im vorliegenden Bei­ spiel um 10% variierenden Spannungswerte genau bewerten.
Wenn sich die Speicherzelle im Ausgangszustand hingegen be­ reits im Informationszustand "1" befindet und nun mit dem Zieldatum "1" beschrieben wird, müßten die beiden Spannungs­ werte nach der ersten und zweiten Messung gleich bleiben. Aufgrund von Meßungenauigkeiten bei der Bewertung, die bei­ spielsweise durch das grundsätzlich vorhandene Rauschen von Bauelementen und Schaltungen und durch schaltungsintern und - extern generierte und auf die Bewerterschaltung übersprechen­ de Störsignale verursacht werden, ist die schaltungstechnisch vorzunehmende Entscheidung, ob zwei Meßsignale gleich oder aber geringfügig verschieden sind, mit großen Schwierigkeiten behaftet und sehr störanfällig.
Um dieses Problem der Entscheidung, ob die Meßwerte nach der ersten und zweiten Messung gleich sind, zu lösen, werden die Meßwerte unterschiedlich gewichtet und es wird eine Unsymme­ trie bei der Bewertung beider Werte eingestellt.
Die Einstellung der Unsymmetrie kann auf verschiedene Weise erfolgen. Beispielsweise kann die Unsymmetrie über eine un­ symmetrische Ausgestaltung der Schaltungsanordnung einge­ stellt werden. In weiterer Ausgestaltung ist es möglich, die Unsymmetrie über unterschiedliche Zeitdauern einzustellen, in denen die Speicherzelle mit der Schaltungsanordnung aktiv verbunden ist oder die gemessenen Stromwerte beziehungsweise Spannungswerte zwischengespeichert werden. Als aktive Verbin­ dung wird dabei derjenige Zeitraum verstanden, in dem die Speicherzelle tatsächlich gelesen wird, beziehungsweise in dem ein entsprechender Wert tatsächlich gemessen oder zwi­ schengespeichert wird.
Eine genauere Beschreibung, wie solche Unsymmetrien reali­ siert werden können, ist im Hinblick auf die erfindungsgemäße Schaltungsanordnung gegeben, so daß an dieser Stelle hierzu auf die nachfolgenden Ausführungen vollinhaltlich Bezug ge­ nommen und hiermit verwiesen wird.
Im genannten Beispiel kann die Einstellung der Unsymmetrie zum Beispiel auch über eine geeignete Offset-Schaltung erfol­ gen, die beispielsweise den ersten gemessenen Wert verändert, indem sie ihm beispielsweise einen Spannungsbetrag von zu­ sätzlich 5% hinzuaddiert.
Befindet sich die Speicherzelle bei der ersten Messung wie­ derum im Informationszustand "0", wird in diesem Fall nicht ein Spannungswert von 1.0 V, sondern ein aufgrund der Offset- Schaltung um 5% erhöhter Spannungswert von 1.05 V zwischenge­ speichert. Anschließend wird die Speicherzelle dem Program­ miervorgang ausgesetzt, so daß sich diese danach im Informa­ tionszustand "1" befindet. Nun wird die Spannung erneut ge­ messen, diesmal jedoch ohne Addition einer Offset-Spannung. Der Spannungswert ergibt sich gemäß dem Beispiel bei der zweiten Messung zu 1.1 V. Die beiden gemessenen Spannungswerte werden im Bewerter verglichen. Da der erste Meßwert kleiner als der zweite Meßwert ist, kann dadurch von der Bewerter­ schaltung klar erkannt werden, daß ein Wechsel des Informati­ onsgehalts von der Speicherzelle stattgefunden hat.
Wenn sich die Speicherzelle im Ausgangszustand bereits im In­ formationszustand "1" befindet, wird aufgrund der Addition des Offsets bei der ersten Messung ein entsprechend um 5% er­ höhter Spannungswert von etwa 1.16 V zwischengespeichert. An­ schließend wird die Speicherzelle mit dem Zieldatum "1" be­ schrieben. Nun wird der zweite Meßwert aufgenommen, der auf­ grund der nicht vorgenommenen Addition eines Offsets für den zweiten Meßwert einen Spannungswert von 1.1 V liefert. Die beiden gemessenen beziehungsweise gespeicherten Spannungswer­ te werden im Bewerter verglichen. Da der erste Meßwert größer als der zweite Meßwert ist, kann dadurch von der Bewerter­ schaltung klar erkannt werden, daß sich der Informationsge­ halt der Speicherzelle nicht verändert hat.
Durch die Einstellung einer geeigneten Unsymmetrie kann das Problem umgangen werden, zu entscheiden, ob zwei Meßwerte gleich groß sind. Vielmehr muß die Bewerterschaltung nur er­ kennen können, ob die einzelnen Meßwerte in bezug zueinander jeweils größer oder kleiner sind.
Das vorliegende Beispiel dient lediglich zur grundlegenden Erläuterung der vorteilhaften Einstellung einer Unsymmetrie, ohne den Schutzbereich der vorliegenden Erfindung auf dieses konkrete Beispiel einzugrenzen.
Gemäß dem zweiten Aspekt der vorliegenden Erfindung wird eine Schaltungsanordnung zum Bewerten des Informationsgehalts ei­ ner Speicherzelle, vorzugsweise einer MRAM-Speicherzelle, oder eines Speicherzellenfeldes, insbesondere zur Verwendung bei einem wie vorstehend beschriebenen erfindungsgemäßen Ver­ fahren, bereitgestellt, wobei die Schaltungsanordnung über eine Leitung, beispielsweise eine Bitleitung, mit der Spei­ cherzelle verbunden ist. Die Schaltungsanordnung weist einen ersten Schaltungszweig, der einen Schalter und eine Kapazität aufweist, um einen ersten Stromwert beziehungsweise einen da­ mit korrelierten Spannungswert zwischenzuspeichern, und einen zweiten Schaltungszweig auf, der einen Schalter und eine Ka­ pazität aufweist, um einen zweiten Stromwert beziehungsweise einen damit korrelierten Spannungswert zwischenzuspeichern, wobei die Schaltungszweige zum Vergleichen der Stromwerte be­ ziehungsweise der damit koorelierten Spannungswerte mit einem Bewerter verbunden sind.
In der erfindungsgemäßen Schaltungsanordnung wird der Strom­ wert beziehungsweise der damit korrelierte Spannungswert des ersten Lesevorgangs der Speicherzelle im ersten Schaltungs­ zweig zwischengespeichert. Dies erfolgt über eine entspre­ chende Stellung der Schalter, so daß die Kapazität aufgeladen werden kann. Anschließend wird die Speicherzelle dem Program­ miervorgang unterworfen, wie in Bezug auf das erfindungsgemä­ ße Verfahren bereits beschrieben wurde. Danach wird wiederum der Stromwert beziehungsweise der damit korrelierte Span­ nungswert gemessen (zweiter Lesevorgang der Speicherzelle). Dieser Wert wird über eine entsprechende Stellung der Schal­ ter in der Kapazität des zweiten Schaltungszweigs zwischenge­ speichert. Die beiden gespeicherten Werte werden in dem mit den beiden Schaltungszweigen verbundenen Bewerter, der bei­ spielsweise als einfacher Komparator ausgebildet sein kann, miteinander verglichen. Dadurch kann eine wie im Hinblick auf das erfindungsgemäße Verfahren bereits beschriebene Bewertung der Speicherzelle vorgenommen werden.
Vorteilhafte Ausführungsformen der erfindungsgemäßen Schal­ tungsanordnung ergeben sich aus den Unteransprüchen. Zusätz­ lich wird im Hinblick auf die Vorteile, Effekte, Wirkungen und die Funktionsweise der erfindungsgemäßen Schaltungsanord­ nung auch auf die vorstehenden Ausführungen zum erfindungsge­ mäßen Verfahren vollinhaltlich Bezug genommen und hiermit verwiesen.
Vorteilhaft kann die Schaltungsanordnung derart ausgebildet sein, daß für den ersten und zweiten gemessenen Stromwert be­ ziehungsweise Spannungswert unterschiedliche Wichtungen ein­ gestellt werden oder einstellbar sind, die zu einer Unsymme­ trie in der Bewertung führen. Wie im Zusammenhang mit dem er­ findungsgemäßen Verfahren weiter oben bereits erläutert wur­ de, ist die Einstellung einer solchen Unsymmetrie besonders dann sinnvoll, wenn sich die Daten der Zelle vor und nach dem Schreibvorgang nicht ändern.
Zur Einstellung einer geeigneten Unsymmetrie kann beispiels­ weise der Bewerter als unsymmetrisches Bauteil ausgebildet sein. Der Bewerter kann beispielsweise über eine entsprechen­ de Offset-Schaltung verfügen, die den gemessenen Wert in be­ stimmter Weise verändert. Dies ist anhand des weiter oben be­ schriebenen Beispiels verdeutlicht worden.
In weiterer Ausgestaltung kann die Schaltungsanordnung derart ausgebildet sein, daß die Unsymmetrie über unterschiedliche Zeitdauern eingestellt wird oder einstellbar ist, in denen die Speicherzelle mit der Schaltungsanordnung aktiv verbunden ist oder die gemessenen Stromwerte beziehungsweise Spannungs­ werte in den Schaltungszweigen zwischengespeichert werden.
In einem solchen Fall kann der Bewerter symmetrisch ausgebil­ det sein, so daß er beispielsweise als einfache, kostengün­ stige Komparatorschaltung ausgebildet sein kann.
Wenn eine wie weiter oben beschriebene Schaltungsanordnung gewählt wird, können die unterschiedlichen Zeitdauern bei­ spielsweise über unterschiedlich lange Öffnungszeiten der Schalter und damit Aufladezeiten der Kapazitäten eingestellt werden. Bei einer solchen Lösung ist jedoch eine genaue zeit­ liche Kontrolle der jeweiligen Steuerpulse zum Öffnen und Schließen der Schalter erforderlich.
Um die Einstellung der Unsymmetrie unabhängig von einer ge­ nauen zeitlichen Kontrolle durchführen zu können, kann diese vorteilhaft durch die Schaltungsanordnung selbst eingestellt werden. In diesem Fall ist die Schaltungsanordnung robuster gegen mögliche Variationen im Zeitverlauf der Steuerpulse, die die Lebensdauer der Speicherkapazitäten bestimmen.
Vorzugsweise kann in der Leitung zwischen der Schaltungsan­ ordnung und der Speicherzelle ein Element zum Umsetzen eines Stroms der Speicherzelle in eine Spannung vorgesehen ist. Dieses Element kann vorteilhaft, jedoch nicht ausschließlich, als Transistor und/oder als wenigstens ein elektrischer Wi­ derstand, insbesondere als linearer oder nichtlinearer Wider­ stand, ausgebildet sein. In dem Element, beispielsweise dem Transistor, wird der von der zu lesenden Speicherzelle gelie­ ferte Strom in eine Spannung umgesetzt, die bei entsprechen­ der Stellung der Schalter in den verschiedenen Kapazitäten abgespeichert wird. Die Schalter müssen jeweils nur so lange geschlossen sein, bis davon ausgegangen werden kann, daß die Kapazitäten auf den vollen Wert der Spannung am Transistor aufgeladen wurden. Diese Zeitbestimmung kann jedoch wesent­ lich ungenauer durchgeführt werden als die weiter oben be­ schriebene Einstellung der Zeitdauer. Die unterschiedlichen Spannungswerte werden im Bewerter, der vorteilhaft als unsym­ metrischer Bewerter ausgebildet ist, miteinander verglichen.
In weiterer Ausgestaltung kann die Unsymmetrie über unsymme­ trische Schaltungszweige eingestellt werden oder einstellbar sein. In diesem Fall kann zum Vergleich der gemessenen Werte ein symmetrischer Bewerter verwendet werden, der beispiels­ weise als einfache Komparatorschaltung ausgebildet ist.
Die Schaffung unsymmetrischer Schaltungszweige kann bei­ spielsweise dadurch erfolgen, daß im ersten und zweiten Schaltungszweig jeweils ein Element zum Umsetzen eines Stroms der Speicherzelle in eine Spannung vorgesehen ist und daß die Elemente unterschiedlich dimensioniert sind. Beispielsweise - jedoch nicht ausschließlich - können die Elemente als Transi­ storen und/oder jeweils als elektrischer Widerstand, insbe­ sondere als linearer oder nichtlinearer Widerstand, ausgebil­ det sein.
In anderer Ausgestaltung wird gemäß einem weiteren Aspekt der vorliegenden Erfindung eine Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle, vorzugsweise ei­ ner KRAM-Speicherzelle, oder eines Speicherzellenfeldes be­ reitgestellt, die insbesondere zur Durchführung eines wie weiter oben beschriebenen erfindungsgemäßen Verfahrens geeig­ net ist. Dabei ist die Schaltungsanordnung über eine Leitung mit der Speicherzelle verbunden. Die Schaltungsanordnung weist einen Bewerter auf, der mit wenigstens einer Stromspie­ gelschaltung elektrisch verbunden ist, über die für die Be­ wertung beider Stromwerte beziehungsweise Spannungswerte eine Unsymmetrie eingestellt wird oder einstellbar ist.
Über eine solche Schaltungsanordnung läßt sich ebenfalls eine sichere und genaue Bewertung der Speicherzelle(n) vornehmen. Zu den Vorteilen, Wirkungen, Effekten und der Funktionsweise der Schaltungsanordnung wird ebenfalls auf die vorstehenden Ausführungen zum erfindungsgemäßen Verfahren sowie der ande­ ren Ausgestaltungsform der Schaltungsanordnung vollinhaltlich Bezug genommen und hiermit verwiesen.
Bei dieser weiteren Ausführungsform einer erfindungsgemäßen Schaltungsanordnung wird eine Stromspiegelschaltung verwen­ det, die an sich im Stand der Technik bekannt ist. Eine Stromspiegelschaltung liefert an ihrem Ausgang eine verstärk­ te oder abgeschwächte Kopie des Eingangsstroms, arbeitet also als stromgesteuerte Stromquelle. Eine solche Schaltungsanord­ nung ist beispielsweise in bezug auf die Fig. 4 weiter unten näher beschrieben.
Vorteilhaft kann die Stromspiegelschaltung zwei unterschied­ lich dimensionierte Transistoren sowie eine Kapazität aufwei­ sen, um den ersten Stromwert beziehungsweise damit korrelier­ ten Spannungswert zwischenzuspeichern. Die Kapazität muß nicht als eigenständiges Bauelement ausgebildet sein, sondern kann beispielsweise als Gatekapazität von einem der Transi­ storen ausgebildet sein. Weiterhin können eine Anzahl von Schaltern vorgesehen sein, die bei der Messung des ersten und zweiten Stromwerts beziehungsweise Spannungswerts unter­ schiedlich geschaltet werden oder sind.
Durch entsprechende Stellung der einzelnen Schalter wird der Informationsgehalt der Speicherzelle im ersten Lesevorgang als Spannungswert in der Kapazität abgespeichert. Dann wird die Speicherzelle einem entsprechenden Programmiervorgang un­ terworfen. Bei dem nach dem Programmieren der Speicherzelle erfolgenden zweiten Lesevorgang werden die Schalter derart gestellt, daß der Strom über den größer dimensionierten Tran­ sistor fließen kann. Beispielsweise kann dieser eine Weite von W + ΔW aufweisen, während der andere, geringer dimensio­ nierte Transistor nur eine Weite von W hat. Der Transistor mit der größeren Weite arbeitet als Stromquelle und generiert einen Strom, der dem (1 + ΔW/W)-fachen des Stroms des ersten Lesevorgangs entspricht.
Die Schaltungsanordnung kann beispielsweise eine Verstärkung A von
A = gm/(gDS + 1/Rz)
haben, mit dem Speicherzellenwiderstand Rz, der Drainconduc­ tance gDS und der Steilheit gm des Transistors. Diese Ver­ stärkung führt zu einer hohen Amplitude am Eingang des Bewer­ ters, der in diesem Fall beispielsweise als einfache Kompara­ torschaltung (mit einer unkritischen Referenz von etwa VDD/2) realisiert werden kann.
Vorteilhaft kann eine kaskadierte Stromspiegelschaltung vor­ gesehen sein, die zu einer größeren Verstärkung der Schaltung führt.
Vorzugsweise kann die Speicherzelle als MRAM-Speicherzelle ausgebildet sein, die eine Schichtabfolge von jeweils wenig­ stens einer weichmagnetischen und einer hartmagnetischen Schicht mit dazwischen angeordneter Isolatorschicht aufweist. Solche Speicherzellen, die in Zusammenhang mit der Beschrei­ bung des Standes der Technik bereits ausführlich erläutert wurden, sind besonders geeignet, um durch eine erfindungsge­ mäße Schaltungsanordnung bewertet zu werden.
Die Erfindung wird nun anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Es zeigen
Fig. 1 eine erste Ausführungsform der erfindungsgemäßen Schaltungsanordnung;
Fig. 2 eine zweite Ausführungsform der erfindungsgemäßen Schaltungsanordnung;
Fig. 3 eine dritte Ausführungsform der erfindungsgemäßen Schaltungsanordnung;
Fig. 4 eine vierte Ausführungsform der erfindungsgemäßen Schaltungsanordnung; und
Fig. 5 eine modifizierte Ausführungsform der Schaltungsan­ ordnung gemäß Fig. 4.
In den Fig. 1 bis 5 sind Schaltungsanordnungen 20, 40 darge­ stellt, die zur Bewertung des Informationsgehalts einer ma­ gnetoresistiven Speicherzelle (MRAM) 10 oder eines entspre­ chenden Speicherzellenfelds eingesetzt werden. Der besseren Übersicht halber werden die Schaltungsanordnungen 20, 40 be­ ziehungsweise die Verfahren zur Bewertung des Informationsge­ halts nur in Verbindung mit einer einzigen Speicherzelle 10 beschrieben.
Der Speichereffekt der MRAM-Speicherzelle 10 basiert auf dem magnetisch veränderbaren elektrischen Widerstand der Spei­ cherzelle 10. Dazu weist die Speicherzelle 10 allgemein eine nicht näher dargestellte Schichtabfolge von jeweils wenig­ stens einer weichmagnetischen und einer hartmagnetischen Schicht mit dazwischenliegender Isolatorschicht auf. Zum Be­ schreiben der Speicherzelle 10 mit einer Information wird/werden die weichmagnetische Schicht(en) entweder umma­ gnetisiert oder nicht.
Das Lesen der Speicherzelle 10, beziehungsweise das Bewerten des Informationsgehalts der Speicherzelle 10 erfolgt nach dem Grundgedanken der vorliegenden Erfindung derart, daß zunächst ein erster, durch die Speicherzelle 10 hindurchfließender Stromwert beziehungsweise ein mit diesem korrelierender Span­ nungswert gemessen und zwischengespeichert (erstes Auslesen der Speicherzelle) wird. Anschließend wird die Speicherzelle 10 einem Programmiervorgang unterworfen, nach dessen Abschluß die weichmagnetische Schicht auf alle Fälle die dem Zieldatum entsprechende Magnetisierungsrichtung aufweist, beziehungs­ weise die Zelle als Information das Zieldatum enthält.
Nun wird wieder eine Strommessung beziehungsweise Spannungs­ messung vorgenommen (zweites Auslesen der Speicherzelle). Die ersten und zweiten gemessenen Stromwerte beziehungsweise Spannungswerte werden miteinander verglichen. Wurde die In­ formation der Speicherzelle verändert, fließt bei der zweiten Messung ein anderer Strom. Wenn die Information der Speicher­ zelle 10 durch den Programmiervorgang nicht verändert wurde, bleibt der Stromwert beziehungsweise Spannungswert gleich.
Durch diese Art der Bewertung der Speicherzelle wird es er­ möglicht, daß die Stromwerte beziehungsweise die Spannungs­ werte immer mit einem Referenzwert durch dieselbe Speicher­ zelle 10 verglichen werden. Dadurch steht für jede Speicher­ zelle 10 jeweils ein individueller Referenzwert zur Verfü­ gung, so daß die im Hinblick auf den Stand der Technik be­ schriebenen Nachteile vermieden werden können.
Die Zwischenspeicherung, Auswertung und Bewertung der einzel­ nen Stromwerte beziehungsweise Spannungswerte erfolgt in den Schaltungsanordnungen 10, 40, von denen einige exemplarische Ausführungsformen nachfolgend beschrieben werden.
In Fig. 1 ist eine Schaltungsanordnung 10 dargestellt, die über eine Leitung 22, beispielsweise eine Bitleitung, mit der Speicherzelle 10 verbunden ist. Die Schaltungsanordnung 10 weist einen ersten Schaltungszweig 23 und einen zweiten Schaltungszweig 26 auf, die jeweils mit einem Bewerter 21 verbunden sind.
Der Bewerter 21 kann beispielsweise ein Teil eines Lesever­ stärkers sein, der in der Praxis bereits bekannt ist und auf verschiedene Weise, beispielsweise zum Lesen von DRAM- Speichern, verwendet wird.
Jeder der beiden Schaltungszweige 23, 26 weist einen Schalter 24, 27 sowie eine Kapazität 25, 28 auf. Die Steuerung der Schaltungsanordnung erfolgt über entsprechende Steuerpulse 29, 30.
Wenn der erste Stromwert beziehungsweise Spannungswert gemes­ sen wird, was als Lesen der Speicherzelle 10 bezeichnet wird, wird dieser Zustand des ersten Lesevorgangs in dem oberen Zweig 23 der Schaltungsanordnung 20 zwischengespeichert. Dies erfolgt durch Schließen des Schalters 24 für eine bestimmte vorgegeben Zeitdauer und das dadurch bewirkte Aufladen der oberen Kapazität 25, wobei der Schalter 27 offen ist. Nach dem Programmiervorgang, während dessen beide Schalter 24, 27 im geöffneten Zustand sind, wird für eine bestimmte Zeitdauer der Schalter 27 geschlossen und die untere Kapazität 28 gela­ den, wobei der Schalter 24 offen ist. Anschließend wird der Bewerter 21 aktiviert, der die Spannungen in beiden Schal­ tungszweigen 23, 26 vergleicht und somit eine Bewertung der Information von der Speicherzelle 10 vornimmt. Bei der Schal­ tungsanordnung gemäß Fig. 1 ist eine genaue zeitliche Kontrol­ le der Steuerpulse 29, 30 erforderlich.
Um auch gleiche oder sehr ähnliche Stromwerte/Spannungswerte beziehungsweise daraus resultierende Eingangssignale für den Bewerter 21 sicher bewerten zu können, ist es vorteilhaft, daß diese eine Vorzugsrichtung erhalten. Dies kann erreicht werden, in dem für die Bewertung für die Stromwerte bezie­ hungsweise Spannungswerte eine Unsymmetrie eingestellt wird. Der Effekt und der Vorteil von solch unsymmetrischen Bewer­ tungskonzepten ist weiter oben bereits ausführlich beschrie­ ben worden.
Diese Unsymmetrie kann beispielsweise durch eine entsprechend unsymmetrische Ausgestaltung des Bewerters 21 erfolgen. Wei­ terhin ist auch denkbar, daß die einzelnen Schaltungszweige unsymmetrisch gemacht werden. Im Ausführungsbeispiel gemäß Fig. 1 kann eine Unsymmetrie auch dadurch erreicht werden, daß für das Schließen der Schalter 24, 27 und die damit verbunde­ ne Ladedauer der Kapazitäten 25, 28 unterschiedlich lange Zeiträume gewählt werden.
In den nachfolgenden Schaltungsanordnungen gemäß der Fig. 2 bis 5 wird der Ladevorgang der Kapazitäten und damit die Mes­ sung der zu vergleichenden Stromwerte beziehungsweise Span­ nungswerte nicht über die Zeitdauer gesteuert, sondern durch die Schaltungsanordnung selbst. Dadurch kann die Robustheit der Bewertung der Speicherzellen 10 weiter verbessert werden.
In Fig. 2 ist eine Schaltungsanordnung 10 dargestellt, deren Grundaufbau in etwa dem Aufbau der Schaltungsanordnung nach Fig. 1 entspricht. Gleiche Elemente sind deshalb mit identi­ schen Bezugsziffern versehen, wobei auf eine erneute Be­ schreibung der zuvor im Hinblick auf die Fig. 1 bereits be­ schriebenen Merkmale und Elemente verzichtet wird. Im Unter­ schied zu Fig. 1 weist die Schaltungsanordnung 20 nach Fig. 2 einen Transistor 31 auf, der in der Leitung 22, mit der die Speicherzelle 10 mit der Schaltungsanordnung 20 verbunden ist, angeordnet ist.
Bei der Schaltungsanordnung 20 gemäß Fig. 2 wird für den er­ sten Lesevorgang der Speicherzelle 10 der Schalter 27 geöff­ net und der Schalter 24 geschlossen. Für den zweiten Lesevor­ gang wird der Schalter 24 geöffnet und der Schalter 27 ge­ schlossen.
Die eigentliche Bewertung des Informationsgehalts von der Speicherzelle 10 erfolgt folgendermaßen. Der von der zu le­ senden Speicherzelle 10 gelieferte Strom wird mittels des in diesem Fall als Diode geschalteten Transistors 31 an dem Ga­ te-Drain-Knoten in eine Spannung umgesetzt. Diese Spannung wird je nach Schalterstellung auf einer der beiden Kapazitä­ ten 25, 28 zwischengespeichert. Dabei wird davon ausgegangen, daß die Zeiträume, während derer die Schalter 24, 27 ge­ schlossen sind, jeweils hinreichend lang gewählt sind, um die Kapazitäten 25, 28 auf den vollen Wert der Spannung am Tran­ sistor 31 aufzuladen. Die Schaltungsanordnung 20 gemäß Fig. 2 beziehungsweise das mit ihr durchführbare Verfahren zum Be­ werten des Informationsgehalts einer Speicherzelle ist robu­ ster gegen Variationen im Zeitverlauf der Steuerpulse 29 und 30. Anstelle des Transistors 31 kann beispielsweise auch ein linearer oder nicht linearer Widerstand verwendet werden. Entscheidend ist lediglich, daß der Stromwert der Speicher­ zelle 10 in eine Spannung umgesetzt werden kann.
Die einzelnen Spannungswerte können im Bewerter 21 miteinan­ der verglichen werden. Um eine gewünschte Unsymmetrie mit den weiter oben beschriebenen Vorteilen zu erhalten, ist bei dem Ausführungsbeispiel gemäß Fig. 2 vorzugsweise der Bewerter 21 unsymmetrisch ausgebildet.
Bei der in Fig. 3 dargestellten Schaltungsanordnung 20 wird die Unsymmetrie nicht durch einen unsymmetrischen Bewerter 21, sondern durch unsymmetrische Schaltungszweige 23, 26 rea­ lisiert. Als Bewerter 21 kann somit jede übliche Komparator­ schaltung verwendet werden.
Die Schaltungsanordnung 20 weist im Unterschied zu derjenigen aus Fig. 2 zwei als Schalter fungierende Transistoren 32, 33 auf, die über Steuerpulse 29, 30 betätigt werden.
Weiterhin ist im Schaltungszweig 23 ein Transistor 35, und im Schaltungszweig 26 ein Transistor 34 vorgesehen. Die beiden Transistoren 35, 34 sind unterschiedlich dimensioniert, um die Unsymmetrie in den Schaltungszweigen 23, 26 zu erhalten. Beispielsweise weist der Transistor 35 eine Weite von W + ΔW auf, während der Transistor 34 nur eine Weite W hat. Anstelle der Transistoren 34, 35 können wiederum Widerstände mit ent­ sprechend unterschiedlichen Werten verwendet werden.
Aufgrund der Zellinformation wird über die Transistoren 34, 35 eine unterschiedliche Strom- beziehungsweise Spannungsum­ setzung erzeugt. Diese Werte werden in den Kondensatoren 25, 28 zwischengespeichert und anschließend im Bewerter 21, der als einfacher Komparator ausgebildet sein kann, verglichen beziehungsweise bewertet.
In Fig. 4 ist eine weitere Ausführungsform einer Schaltungsan­ ordnung 40 dargestellt. Die Schaltungsanordnung 40 ist über eine Leitung 42, beispielsweise eine Bitleitung, mit der Speicherzelle 10 verbunden. Die Schaltungsanordnung 40 weist einen Bewerter 41 auf, der über eine elektrische Leitung 43 mit einer Stromspiegelschaltung 44 verbunden ist. Die Strom­ spiegelschaltung 44 weist zwei Transistoren 45, 46, die un­ terschiedlich dimensioniert sind, eine Kapazität 47 zum Zwi­ schenspeichern der gemessenen Werte sowie eine Anzahl von Schaltern, im vorliegenden drei Schaltern 48, 49, 50 auf.
Die Schaltungsanordnung 40 funktioniert wie folgt. Für den ersten Lesevorgang der Speicherzelle 10 werden die Schalter 48, 49 geschlossen, während Schalter 50 geöffnet ist. Die In­ formation der Speicherzelle 10 wird als Spannung in der Kapa­ zität 47 gespeichert. Dabei muß die Kapazität 47 nicht unbe­ dingt als eigenständiges Bauelement ausgebildet sein. Viel­ mehr kann sie beispielsweise auch als Gatekapazität des Tran­ sistors 46 ausgebildet sein.
Bei dem nach dem Programmieren der Speicherzelle 10 erfolgen­ den Lesevorgang wird der Schalter 50 geschlossen, während die beiden anderen Schalter 48, 49 offen sind. Dadurch kann der Strom über den Transistor 46 fließen. Dieser Transistor 46 ist im Vergleich zum Transistor 45 anders dimensioniert. Bei­ spielsweise kann er eine Weite von W + ΔW aufweisen, während der Transistor 45 nur eine Weite von W hat. Transistor 46 ar­ beitet als Stromquelle und generiert einen Strom, der dem (1 + ΔW/W)-fachen des Stroms des ersten Lesevorgangs ent­ spricht. Die Schaltungsanordnung 40 gemäß Fig. 4 hat eine be­ stimmte Verstärkung, die zu einer hohen Amplitude am Eingang des Bewerters 41 führt, der in diesem Fall beispielsweise als einfache Komparatorschaltung realisiert werden kann.
Bei der Schaltungsanordnung 40 gemäß Fig. 5 handelt es sich um eine Modifikation der Schaltungsanordnung 40 nach Fig. 4. Die Schaltungsanordnung 40 nach Fig. 5 weist eine kaskadierte Stromspiegelschaltung 56 auf. Die Schaltungsanordnung 40 ge­ mäß Fig. 5 besitzt eine noch höhere Verstärkung als die in Fig. 4 dargestellte Schaltungsanordnung.

Claims (20)

1. Verfahren zum Bewerten des Informationsgehalts einer Spei­ cherzelle, vorzugsweise einer MRAM-Speicherzelle, oder eines Speicherzellenfeldes, über die Messung eines durch die Spei­ cherzelle hindurchfließenden Stroms beziehungsweise einer mit dem Strom korrelierten Spannung, wobei der gemessene Strom beziehungsweise die Spannung zur Bewertung des. Informations­ gehalts der Speicherzelle mit einem Referenzstrom beziehungs­ weise einer Referenzspannung verglichen wird, bei dem/der es sich um einen Referenzstrom durch dieselbe Speicherzelle be­ ziehungsweise eine damit korrelierte Referenzspannung han­ delt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Durchführung des Verfahrens eine Schaltungsanordnung nach einem der Ansprüche 9 bis 21 verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß zunächst ein erster Stromwert beziehungsweise Spannungs­ wert gemessen und zwischengespeichert wird, daß die Speicher­ zelle anschließend einem Programmiervorgang unterworfen wird,
daß danach ein zweiter Stromwert beziehungsweise Spannungs­ wert gemessen und gegebenenfalls zwischengespeichert wird und
daß die beiden gemessenen Stromwerte beziehungsweise Span­ nungswerte in einem Bewerter miteinander verglichen werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Speicherzelle als MRAM-Speicherzelle ausgebildet ist, die eine Schichtenfolge aus wenigstens einer magnetisch wei­ cheren und einer magnetisch härteren Schicht mit dazwischen­ liegender Isolatorschicht aufweist, die zwischen zwei elek­ trischen Leitern angeordnet ist, und daß der Programmiervor­ gang der Speicherzelle über einen derart hohen Strom durch die elektrischen Leiter erfolgt, so daß die magnetisch wei­ chere(n) Schicht(en) ummagnetisiert wird/werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß für den ersten und zweiten gemessenen Stromwert bezie­ hungsweise Spannungswert eine unterschiedliche Wichtung und damit eine Unsymmetrie in deren Bewertung eingestellt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Unsymmetrie über eine unsymmetrische Ausgestaltung der Schaltungsanordnung eingestellt wird.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Unsymmetrie über unterschiedliche Zeitdauern einge­ stellt wird, in denen die Speicherzelle mit der Schaltungsan­ ordnung aktiv verbunden ist oder die gemessenen Stromwerte beziehungsweise Spannungswerte zwischengespeichert werden.
8. Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle (10), vorzugsweise einer MRAM- Speicherzelle, oder eines Speicherzellenfeldes, insbesondere unter Verwendung eines Verfahrens nach einem der Ansprüche 1 bis 7, wobei die Schaltungsanordnung (20) über eine Leitung (22) mit der Speicherzelle (10) verbunden ist, mit einem er­ sten Schaltungszweig (23), der einen Schalter (24) und eine Kapazität (25) aufweist, um einen ersten Stromwert bezie­ hungsweise einen damit korrelierten Spannungswert zwischenzu­ speichern, einem zweiten Schaltungszweig (26), der einen Schalter (27) und eine Kapazität (28) aufweist, um einen zweiten Stromwert beziehungsweise einen damit korrelierten Spannungswert zwischenzuspeichern, wobei die Schaltungszweige (23, 26) zum Vergleichen der Stromwerte beziehungsweise der damit korrelierten Spannungswerte mit einem Bewerter (21) verbunden sind.
9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß diese derart ausgebildet ist, daß für den ersten und zweiten gemessenen Stromwert beziehungsweise Spannungswert eine unterschiedliche Wichtung eingestellt wird oder ein­ stellbar ist, die zu einer Unsymmetrie in deren Bewertung führt.
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß der Bewerter (21) als unsymmetrisches Bauteil ausgebildet ist.
11. Schaltungsanordnung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß diese derart ausgebildet ist, daß die Unsymmetrie über unterschiedliche Zeitdauern eingestellt wird oder einstellbar ist, in denen die Speicherzelle (10) mit der Schaltungsanord­ nung (20) aktiv verbunden ist oder die gemessenen Stromwerte beziehungsweise Spannungswerte in den Schaltungszweigen (23, 26) zwischengespeichert werden.
12. Schaltungsanordnung nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß in der Leitung (22) zwischen der Schaltungsanordnung (20) und der Speicherzelle (10) ein Element zum Umsetzen eines Stroms der Speicherzelle (10) in eine Spannung vorgesehen ist.
13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß das Element als Transistor (31) und/oder als wenigstens ein elektrischer Widerstand, insbesondere als linearer oder nichtlinearer Widerstand, ausgebildet ist.
14. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Unsymmetrie über unsymmetrische Schaltungszweige (23, 26) eingestellt wird oder einstellbar ist.
15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß im ersten (23) und zweiten (26) Schaltungszweig jeweils ein Element zum Umsetzen eines Stroms der Speicherzelle in eine Spannung vorgesehen ist und daß die Elemente unter­ schiedlich dimensioniert sind.
16. Schaltungsanordnung nach Anspruch 15, dadurch gekennzeichnet, daß die Elemente als Transistoren (34, 35) und/oder jeweils als wenigstens ein linearer oder nichtlinearer elektrischer Widerstand, ausgebildet sind.
17. Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle (10), vorzugsweise einer MRAM- Speicherzelle, oder eines Speicherzellenfeldes, insbesondere unter Verwendung eines Verfahrens nach einem der Ansprüche 1 bis 7, wobei die Schaltungsanordnung (40) über eine Leitung (42) mit der Speicherzelle (10) verbünden ist, mit einem Be­ werter (41), der mit wenigstens einer Stromspiegelschaltung (44; 56) elektrisch verbunden ist, über die für einen ersten und/oder zweiten gemessenen Stromwert beziehungsweise Span­ nungswert eine Unsymmetrie eingestellt wird oder einstellbar ist.
18. Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet, daß die Stromspiegelschaltung (44; 56) zwei unterschiedlich dimensionierte Transistoren (45, 46) sowie eine Kapazität (47) aufweist, um den ersten Stromwert beziehungsweise Span­ nungswert zwischenzuspeichern und daß eine Anzahl von Schal­ tern (48, 49, 50) vorgesehen ist, die bei der Messung des er­ sten und zweiten Stromwerts beziehungsweise Spannungswerts unterschiedlich geschaltet werden oder sind.
19. Schaltungsanordnung nach Anspruch 17 oder 18, dadurch gekennzeichnet, daß die Stromspiegelschaltung als kaskadierte Stromspiegel­ schaltung (56) ausgebildet ist.
20. Schaltungsanordnung nach einem der Ansprüche 8 bis 19, dadurch gekennzeichnet, daß die Speicherzelle (10) als MRAM-Speicherzelle ausgebildet ist, die eine Schichtabfolge von jeweils wenigstens einer weichmagnetischen und einer hartmagnetischen Schicht mit da­ zwischen angeordneter Isolatorschicht aufweist.
DE19947118A 1999-09-30 1999-09-30 Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle Expired - Fee Related DE19947118C1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19947118A DE19947118C1 (de) 1999-09-30 1999-09-30 Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle
CNB008137420A CN1209767C (zh) 1999-09-30 2000-09-20 估算存储单元的信息内容的电路
PCT/DE2000/003272 WO2001024185A1 (de) 1999-09-30 2000-09-20 Verfahren und schaltungsanordnung zum bewerten des informationsgehalts einer speicherzelle
JP2001527285A JP3653497B2 (ja) 1999-09-30 2000-09-20 メモリーセルの情報内容を評価するための方法と回路配列
KR10-2002-7004075A KR100525213B1 (ko) 1999-09-30 2000-09-20 메모리 셀의 정보 내용 평가 방법 및 그 회로 배열
TW089120050A TW490667B (en) 1999-09-30 2000-09-28 Method and circuit-arrangement to evaluate the information content of a memory cell
US10/113,417 US6525978B2 (en) 1999-09-30 2002-04-01 Circuit configuration for evaluating the information content of a memory cell
US10/315,342 US6625076B2 (en) 1999-09-30 2002-12-10 Circuit configuration fir evaluating the information content of a memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19947118A DE19947118C1 (de) 1999-09-30 1999-09-30 Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle

Publications (1)

Publication Number Publication Date
DE19947118C1 true DE19947118C1 (de) 2001-03-15

Family

ID=7924016

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19947118A Expired - Fee Related DE19947118C1 (de) 1999-09-30 1999-09-30 Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle

Country Status (7)

Country Link
US (2) US6525978B2 (de)
JP (1) JP3653497B2 (de)
KR (1) KR100525213B1 (de)
CN (1) CN1209767C (de)
DE (1) DE19947118C1 (de)
TW (1) TW490667B (de)
WO (1) WO2001024185A1 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043440A1 (de) * 2000-09-04 2002-03-28 Infineon Technologies Ag Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
US7313017B2 (en) 2002-06-21 2007-12-25 Renesas Technology Corp. Thin film magnetic memory device conducting read operation by a self-reference method
DE102004030591B4 (de) * 2003-10-20 2009-07-09 Samsung Electronics Co., Ltd., Suwon Magnetischer Speicher, der Veränderungen zwischen einem ersten und einem zweiten Widerstandszustand einer Speicherzelle erfasst
US7751231B2 (en) 2008-05-05 2010-07-06 Qimonda Ag Method and integrated circuit for determining the state of a resistivity changing memory cell
DE102004060710B4 (de) * 2004-02-23 2012-08-23 Samsung Electronics Co., Ltd. Speicherzellenfolgen
DE102004011425B4 (de) * 2003-07-07 2014-05-28 Samsung Electronics Co., Ltd. Speicherzellenfolgen in einem Widerstands-Kreuzungspunkt-Speicherzellarray
US8837210B2 (en) 2012-08-23 2014-09-16 Infineon Technologies Ag Differential sensing method and system for STT MRAM
US9076540B2 (en) 2012-08-23 2015-07-07 Infineon Technologies Ag Symmetrical differential sensing method and system for STT MRAM
DE102012111094B4 (de) * 2012-02-02 2017-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM mit Strom-gestützten Selbstreferenz-Lesevorgängen
DE102018105525A1 (de) * 2018-03-09 2019-09-12 Infineon Technologies Ag Verfahren und Vorrichtung zum lesen von Speicherzellen

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10059182C2 (de) * 2000-11-29 2002-10-24 Infineon Technologies Ag Schaltungsanordnung zum zerstörungsfreien, selbstnormierenden Auslesen von MRAM-Speicherzellen
DE10060432A1 (de) * 2000-12-05 2002-07-25 Infineon Technologies Ag Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
DE10118196C2 (de) * 2001-04-11 2003-02-27 Infineon Technologies Ag Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung
DE10149737A1 (de) 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
JP2003151262A (ja) 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
KR100513370B1 (ko) * 2001-12-07 2005-09-07 주식회사 하이닉스반도체 자기 저항 램
JP4052829B2 (ja) * 2001-12-12 2008-02-27 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4088954B2 (ja) 2002-03-04 2008-05-21 日本電気株式会社 半導体記憶装置の読み出し回路
KR100521363B1 (ko) * 2002-10-07 2005-10-13 삼성전자주식회사 마그네틱 랜덤 액세스 메모리의 데이터 센싱 회로 및 그방법
FR2846776A1 (fr) * 2002-10-30 2004-05-07 St Microelectronics Sa Cellule memoire a trois etats
US6700814B1 (en) * 2002-10-30 2004-03-02 Motorola, Inc. Sense amplifier bias circuit for a memory having at least two distinct resistance states
US6891768B2 (en) * 2002-11-13 2005-05-10 Hewlett-Packard Development Company, L.P. Power-saving reading of magnetic memory devices
US7042783B2 (en) * 2003-06-18 2006-05-09 Hewlett-Packard Development Company, L.P. Magnetic memory
US6842364B1 (en) * 2003-07-07 2005-01-11 Hewlett-Packard Development Company, L.P. Memory cell strings in a resistive cross point memory cell array
US7158353B2 (en) * 2003-11-06 2007-01-02 Seagate Technology Llc Magnetoresistive sensor having specular sidewall layers
US7613868B2 (en) * 2004-06-09 2009-11-03 Headway Technologies, Inc. Method and system for optimizing the number of word line segments in a segmented MRAM array
KR100669363B1 (ko) * 2004-10-26 2007-01-16 삼성전자주식회사 메모리 장치의 읽기 방법
US7313043B2 (en) * 2005-11-29 2007-12-25 Altis Semiconductor Snc Magnetic Memory Array
JP4839894B2 (ja) * 2006-03-07 2011-12-21 Tdk株式会社 磁気メモリの読み出し回路
JP2007242118A (ja) * 2006-03-07 2007-09-20 Tdk Corp 磁気メモリの読み出し回路
US7903452B2 (en) * 2006-06-23 2011-03-08 Qimonda Ag Magnetoresistive memory cell
JP4800248B2 (ja) * 2007-03-23 2011-10-26 三鷹光器株式会社 手術顕微鏡システム
WO2009036278A1 (en) * 2007-09-14 2009-03-19 Marvell World Trade Ltd. Auto-zero current sensing amplifier
JP4702359B2 (ja) * 2007-12-26 2011-06-15 日本電気株式会社 半導体記憶装置の読み出し回路
EP2276034B1 (de) * 2009-07-13 2016-04-27 Crocus Technology S.A. Selbstbezogene Magnetdirektzugriffsspeicherzelle
EP2309514B1 (de) * 2009-10-05 2016-01-06 Crocus Technology Schaltung zur Erzeugung anpassbarer Taktsignale zum Abtasten einer selbstbezogenen MRAM-Zelle
WO2012106332A1 (en) * 2011-01-31 2012-08-09 Everspin Technologies, Inc. Method of writing to a spin torque magnetic random access memory
US8698480B2 (en) * 2011-06-27 2014-04-15 Micron Technology, Inc. Reference current distribution
US9047944B2 (en) * 2013-04-24 2015-06-02 Micron Technology, Inc. Resistance variable memory sensing
US9728251B2 (en) * 2013-04-24 2017-08-08 Micron Technology, Inc. Resistance variable memory sensing using programming signals
KR102300559B1 (ko) * 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
CN109961811B (zh) * 2017-12-22 2021-04-06 中电海康集团有限公司 一种自旋转移力矩mram的读电路
CN113035255B (zh) * 2021-03-30 2022-01-07 长江存储科技有限责任公司 存储器及其操作方法、装置、存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450912A2 (de) * 1990-04-04 1991-10-09 Honeywell Inc. Gegenlaufende Feld-Abfühlung eines magnetoresistiven Speichers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2231423A (en) * 1989-05-10 1990-11-14 Philips Electronic Associated Integrator circuit
US5086412A (en) * 1990-11-21 1992-02-04 National Semiconductor Corporation Sense amplifier and method for ferroelectric memory
US6134138A (en) * 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450912A2 (de) * 1990-04-04 1991-10-09 Honeywell Inc. Gegenlaufende Feld-Abfühlung eines magnetoresistiven Speichers

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043440C2 (de) * 2000-09-04 2002-08-29 Infineon Technologies Ag Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
DE10043440A1 (de) * 2000-09-04 2002-03-28 Infineon Technologies Ag Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
US7313017B2 (en) 2002-06-21 2007-12-25 Renesas Technology Corp. Thin film magnetic memory device conducting read operation by a self-reference method
DE102004011425B4 (de) * 2003-07-07 2014-05-28 Samsung Electronics Co., Ltd. Speicherzellenfolgen in einem Widerstands-Kreuzungspunkt-Speicherzellarray
DE102004030591B4 (de) * 2003-10-20 2009-07-09 Samsung Electronics Co., Ltd., Suwon Magnetischer Speicher, der Veränderungen zwischen einem ersten und einem zweiten Widerstandszustand einer Speicherzelle erfasst
DE102004060710B4 (de) * 2004-02-23 2012-08-23 Samsung Electronics Co., Ltd. Speicherzellenfolgen
US7751231B2 (en) 2008-05-05 2010-07-06 Qimonda Ag Method and integrated circuit for determining the state of a resistivity changing memory cell
DE102012111094B4 (de) * 2012-02-02 2017-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM mit Strom-gestützten Selbstreferenz-Lesevorgängen
US8837210B2 (en) 2012-08-23 2014-09-16 Infineon Technologies Ag Differential sensing method and system for STT MRAM
US9076540B2 (en) 2012-08-23 2015-07-07 Infineon Technologies Ag Symmetrical differential sensing method and system for STT MRAM
US9524766B2 (en) 2012-08-23 2016-12-20 Infineon Technologies Ag Symmetrical differential sensing method and system for STT MRAM
DE102013013928B4 (de) 2012-08-23 2020-07-16 Infineon Technologies Ag Symmetrisches differentielles Leseverfahren und Lesesystem für ein STT-MRAM
DE102018105525A1 (de) * 2018-03-09 2019-09-12 Infineon Technologies Ag Verfahren und Vorrichtung zum lesen von Speicherzellen

Also Published As

Publication number Publication date
US6525978B2 (en) 2003-02-25
JP2003510752A (ja) 2003-03-18
WO2001024185A1 (de) 2001-04-05
JP3653497B2 (ja) 2005-05-25
CN1377503A (zh) 2002-10-30
KR100525213B1 (ko) 2005-10-28
US20020126525A1 (en) 2002-09-12
CN1209767C (zh) 2005-07-06
US20030081475A1 (en) 2003-05-01
US6625076B2 (en) 2003-09-23
KR20030009303A (ko) 2003-01-29
TW490667B (en) 2002-06-11

Similar Documents

Publication Publication Date Title
DE19947118C1 (de) Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle
DE102012209035B4 (de) Lesearchitektur für einen MRAM
DE60317768T2 (de) Verfahren zum Auslesen einer nichtflüchtigen Speichervorrichtung und zugehörige Vorrichtung
DE3249671C2 (de)
EP1132917B1 (de) Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
DE102012111094B4 (de) MRAM mit Strom-gestützten Selbstreferenz-Lesevorgängen
DE10043440C2 (de) Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
DE102004056911B4 (de) Speicherschaltung sowie Verfahren zum Auslesen eines Speicherdatums aus einer solchen Speicherschaltung
DE4022153C2 (de)
WO2006058647A1 (de) Speicherschaltung wie verfahren zum bewerten eines speicherdatums einer cbram-widerstandsspeicherzelle
DE19950581A1 (de) Anordnung zur Selbstreferenzierung von ferroelektrischen Speicherzellen
DE102004045219B4 (de) Anordnung und Verfahren zum Auslesen von Widerstandsspeicherzellen
DE102014118512B4 (de) Verfahren, Gerät und Vorrichtung zur Datenverarbeitung
DE2247937C3 (de) Verfahren zur Messung einer kleinen gespeicherten Ladung
DE102019128636A1 (de) Stromsteuerung beim auslesen eines magnetischen tunnelübergangs
DE10060432A1 (de) Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
DE112012000372T5 (de) Programmieren von Phasenwechselspeicherzellen
EP1163678B1 (de) Integrierter speicher mit speicherzellen, die je einen ferroelektrischen speichertransistor aufweisen
DE10211932B9 (de) Schaltungsanordnung zum Auslesen, Bewerten und Wiedereinlesen eines Ladungszustandes in eine Speicherzelle
EP1881503A1 (de) Verfahren und Speicherschaltung zum Betreiben einer Widerstandsspeicherzelle
DE102016104987B4 (de) Speicheranordnung und Verfahren zum Lesen einer Speicherzelle eines Speichers
DE10017368A1 (de) Verfahren zum Betrieb eines integrierten Speichers
DE102006042727B4 (de) Speicherelement zur Verbesserung der Zuverlässigkeit eines Speicherelements
EP0254980A1 (de) Integrierbare Bewerterschaltung
DE1941017A1 (de) Verfahren und Vorrichtung zur Qualitaetspruefung von magnetischen Speicherkernen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee