DE19926499C2 - Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung - Google Patents

Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung

Info

Publication number
DE19926499C2
DE19926499C2 DE19926499A DE19926499A DE19926499C2 DE 19926499 C2 DE19926499 C2 DE 19926499C2 DE 19926499 A DE19926499 A DE 19926499A DE 19926499 A DE19926499 A DE 19926499A DE 19926499 C2 DE19926499 C2 DE 19926499C2
Authority
DE
Germany
Prior art keywords
fuses
metallization
arrangement according
arrangement
bond pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19926499A
Other languages
English (en)
Other versions
DE19926499A1 (de
Inventor
Jens Moeckel
Andreas Rusch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19926499A priority Critical patent/DE19926499C2/de
Priority to PCT/DE2000/001897 priority patent/WO2000077853A1/de
Publication of DE19926499A1 publication Critical patent/DE19926499A1/de
Application granted granted Critical
Publication of DE19926499C2 publication Critical patent/DE19926499C2/de
Priority to US10/013,256 priority patent/US6774456B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/91—Diode arrays, e.g. diode read-only memory array

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung betrifft eine Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung, bei denen auf der obersten Leitbahnebene eine Al-Metallschicht für Al-Bondpads angeordnet ist. Die Erfindung ist dadurch gekennzeichnet, daß die Fuses als Al-Fuses (1) ausgebildet sind und bei der Cu-Metallisierungsebenen (2) aufweisenden Halbleiterstruktur über der Diffusionsbarriere der obersten Cu-Metallisierungsebene (2) und unter der Passivierungsschicht (4) angeordnet sind.

Description

Die Erfindung betrifft eine Anordnung von Fuses bei Halblei­ terstrukturen mit Cu-Metallisierung, insbesondere für DRAM-, Logik- und eDRAM-Halbleiterbauelemente, welche Halbleiter­ strukturen Cu-Metallisierungsebenen umfassen, die von einer Diffusionsbarriere umgeben sind und bei denen auf der ober­ sten Leitbahnebene eine Metallschicht zur Bereitstellung von Bondpads angeordnet ist, die mit einer Passivierungsschicht abgedeckt ist.
Bei vielen Halbleiterbauelementen werden sogenannte Fuses verwendet, die in den meisten Fällen horizontal angeordnet sind und mit deren Hilfe beispielsweise eine nachträgliche Funktionsauswahl bzw. -anpassung des Halbleiterbauelementes ermöglicht wird. Derartige Fuses bestehen aus leitenden Bah­ nen, z. B. aus Polysilizium, oder Aluminium und werden meist mit Hilfe eines Lasers gezielt durchtrennt. Diese Fuses wer­ den insbesondere bei DRAM-, Logik- und eDRAM-Bauelementen eingesetzt.
Nach dem gegenwärtigen Stand der Technik werden sämtliche Me­ tallisierungsebenen aus Aluminium, oder teilweise auch aus Platin, Gold, oder auch Wolfram und/oder Polysilizium herge­ stellt, d. h. sämtliche Leitbahnen, Durchkontaktierungen und auch die Bondpads bestehen aus diesen Materialien, oder deren Legierungen, wie diese beispielsweise aus der US- Patentschrift Nr. 5,663,590 hervorgeht. Bei diesen Technolo­ gien handelt es sich um eine ausgereifte und sicher Technolo­ gie, deren Problemstellen sicher beherrscht werden. Aller­ dings setzt die Al-Technologie hinsichtlich der realisierba­ ren Strukturbreiten und der Strombelastbarkeit Grenzen, d. h. die gegenwärtig erreichte Integrationsdichte kann mit Hilfe der Al-Technologie kaum weiter erhöht werden.
Aus diesem Grund ist ein zunehmender Übergang zur Cu- Technologie zu verzeichnen, bei der sämtliche Metallisie­ rungsebenen aus Cu gefertigt werden. Das Aluminium wird also vollständig durch Kupfer ersetzt, was den besonderen Vorteil hat, daß entweder höhere Stromdichten oder wesentlich gerin­ ger Strukturbreiten realisiert werden können. Ein Beispiel für die neue Cu-Technologie geht aus der US-Patentschrift Nr. 5,731,624 hervor.
Als nachteilig bei der Verwendung von Kupfer für die Metalli­ sierung ist anzusehen, daß es notwendig ist, zusätzliche Dif­ fusionsbarrieren oder Passivierungsschichten vorzusehen. Maß­ geblich für den Übergang zur Cu-Metallisierung sind die bes­ sere Performance, die höhere Strombelastbarkeit und die ge­ ringeren Kosten.
Folgende besondere Probleme erschweren den Einsatz von Kupfer für die Metallisierung. Beispielsweise stehen keinerlei Al- Leitbahnen für Fuses zur Verfügung. Grundsätzlich können die Fuses natürlich auch aus Cu gefertigt werden, was jedoch we­ sentlich kritischer ist, als bei Fuses aus anderen Materia­ lien. So korrodiert Cu leicht bei Einwirkung von Feuchtigkeit und muß deshalb von einer besonderen Schutzschicht abgedeckt werden. Da Fuses jedoch mittels Laser oder auch elektrisch geöffnet werden, erschwert die zusätzliche Bedeckung den Fu­ se-Prozeß. Außerdem verursacht jede geringe Uniformität stel­ lenweise eine verhältnismäßig dicke Passivierungsschicht, die das Öffnen der Fuses unmöglich machen kann.
Ein weiteres Problem ist darin zu sehen, daß die mittels ei­ nes Lasers oder auch die elektrisch geöffneten Fuses freilie­ gende Schnittkanten aufweisen, die leicht korrodieren können. Darüberhinaus liegt der Schmelzpunkt von Kupfer (1083°C) deutlich über dem Schmelzpunkt anderer in der Halbleitertech­ nik eingesetzten leitfähigen Materialien (z. B. Al 660°C). Dadurch werden thermische Fuse-Prozesse (elektrisch oder mittels Laser) erheblich erschwert, da die hohe zum Öffnen der Cu-Fuses erforderliche Energie zur Schädigung der darunter­ liegenden Schichten bis zur Substratbeschädigung führen kann.
Wegen des hohen Schmelzpunktes und der Oxidbedeckung müssen mittels Laser prozessierte Cu-Fuses gegebenenfalls mehrfach prozessiert werden, um den erforderlichen hohen Fuse- Restwiderstand zu erreichen, was den Anlagendurchsatz erheb­ lich reduziert.
Der Erfindung liegt nunmehr die Aufgabe zugrunde, eine Anord­ nung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung zu schaffen, welche die Realisierung von problemlos zu hand­ habenden Fuses bei Beibehaltung sämtlicher Prozeßschritte der Cu-Technologie erlaubt.
Die der Erfindung zugrundeliegende Aufgabenstellung wird bei einer Anordnung der eingangs genannten Art dadurch gelöst, daß die Metallschicht eine Al-Metallschicht zur Bereitstel­ lung von Al-Bondpads ist und daß die Fuses als Al-Fuses aus­ gebildet sind und über der Diffusionsbarriere der obersten Cu-Metallisierungsebene und unter der Passivierungsschicht angeordnet sind.
Durch die Erfindung werden die ansonsten mit der Cu- Technologie einhergehenden Probleme zum Auftrennen von Cu- Fuses vollkommen beseitigt. Insbesondere können die Vorteile der Al-Fuses, wie niedrige Schmelztemperatur und die bekannte Technologie auch bei der Cu-Technologie ausgenutzt werden. Eine Veränderung oder Anpassung der Technologie ist nicht er­ forderlich.
Bevorzugt werden die Al-Fuses in der Ebene der Metallisierung für die Bondpads angeordnet. Damit sind keinerlei zusätzliche technologische Schritte erforderlich, um die Al-Fuses herzu­ stellen, wobei die Metallschicht für die Bondpads aus Al oder einem Metallsandwich hergestellt werden kann. Insbesondere weist die Anordnung der Al-Fuses in der Bondpadebene den besonderen Vorteil auf, daß infolge der vergleichsweise großen Strukturgröße der Bondpads photolithographisch nur eine ge­ ringe Auflösung erforderlich ist.
Eine weitere Ausgestaltung der Erfindung ist dadurch gekenn­ zeichnet, daß die Al-Metallisierungsschicht mit Al-Leitbahnen versehen ist, die mit der jeweils obersten Cu-Ebene über Durchkontaktierungen elektrisch verbunden sind und daß die Al-Fuses Bestandteil der Al-Leitbahnen sind.
Um die Al-Fuses besonders leicht öffnen zu können, sind über den Al-Fuses innerhalb der Passivierungsschicht Öffnungen eingebracht, welche die Al-Fuses freihalten.
In einer besonderen Ausgestaltung der Erfindung sind die Al- Fuses als Brücken ausgebildet, die einzelne Leitbahnen der obersten Cu-Metalisierungsebene miteinander elektrisch ver­ binden.
Die Al-Fuses können auch als Brücken ausgebildet sein, die einzelne Bondpads miteinander verbinden.
Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zei­ gen:
Fig. 1 eine Draufsicht auf ein in Cu-Technologie hergestell­ tes Halbleiterbauelement mit erfindungsgemäß angeord­ neten Al-Fuses; und
Fig. 2 eine Schnittdarstellung durch die Anordnung nach Fig. 1.
Aus den zugehörigen Zeichnungsfiguren ist eine besonders ein­ fach zu realisierende Anordnung von Al-Fuses 1 bei einem mit einer Cu-Metallisierung 1 hergestellten Halbleiterbauelement ersichtlich. Die Basis für die Realisierung der Al-Fuses 1 bildet dabei die oberste Cu-Metallisierungsschicht 2, die in einer Oxid/Nitrid-Schicht 3 eingebettet ist, die als Diffu­ sionsbarriere dient und auf der wie üblich eine Passivie­ rungsschicht 4 angeordnet ist.
Zwischen der Passivierungsschicht 4 und der Oxid/Nitrid- Schicht 3 ist eine Al-Metallisierungsebene zur Realisierung von Leitbahnen 5 eingefügt. Diese Leitbahnen 5 sind über Durchkontaktierungen 6 mit den tiefer liegenden Leitbahnen der Cu-Metallisierung 2 verbunden. Weiterhin befinden sich über den Cu-Leitbahnen Öffnungen 7 in der Passivierungs­ schicht 4 für die Durchkontaktierungen.
Wie aus den Zeichnungsfiguren weiterhin ersichtlich ist, sind einzelne Leitbahnen 5 durch Al-Fuses 1 miteinander verbunden, über denen eine großflächige Öffnung 8 in die Passivierungs­ schicht 4 eingebracht ist. Damit können die Al-Fuses 1 bei Bedarf problemlos mittels Laser oder elektrisch geöffnet wer­ den. Wegen der vergleichsweise geringen Schmelztemperatur des Aluminiums sind keinerlei Beschädigungen von unter den Al- Fuses 1 liegenden Funktionsschichten zu befürchten.
Der besondere Vorteil der erfindungsgemäßen Anordnung der Al- Fuses ist darin zu sehen, daß deren einfache Handhabung nun­ mehr auch auf solche Halbleiterbauelemente übertragen werden kann, die eine reine Cu-Metallisierung aufweisen. Weiterhin stellt die Anordnung der Al-Fuses in der Bondpadebene infolge der vergleichsweise großen Strukturgröße der Bondpads nur ge­ ringe Anforderungen an den photolithographischen Prozeß, da nur eine geringe Auflösung erforderlich ist.
Bezugszeichenliste
1
Al-Fuse
2
Cu-Metallisierung
3
Oxid/Nitrid-Schicht
4
Passivierungsschicht
5
Leitbahn
6
Durchkontaktierung
7
Öffnung
8
Öffnung in Passivierungsschicht

Claims (7)

1. Anordnung von Fuses bei Halbleiterstrukturen mit Cu- Metallisierung, insbesondere für DRAM-, Logik- und eDRAM- Halbleiterbauelemente, welche Halbleiterstrukturen Cu- Metallisierungsebenen umfassen, die von einer Diffusions­ barriere umgeben sind und bei denen auf der obersten Leitbahnebene eine Metallschicht zur Bereitstellung von Bondpads angeordnet ist, die mit einer Passivierungs­ schicht abgedeckt ist, dadurch gekennzeichnet, daß die Metallschicht eine Al-Metallschicht zur Bereitstel­ lung von Al-Bondpads ist und daß die Fuses als Al-Fuses (1) ausgebildet sind und über der Diffusionsbarriere (3) der obersten Cu-Metallisierungsebene (2) und unter der Passivierungsschicht (4) angeordnet sind.
2. Anordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Al-Fuses (1) in der Ebene der Metallisierungsebene für die Bondpads angeordnet sind.
3. Anordnung nach Anspruch 1 und 2, dadurch ge­ kennzeichnet, daß die Metallschicht für die Bondpads aus Al oder einem Metallsandwich besteht.
4. Anordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Al-Metallisierungs­ schicht mit Al-Leitbahnen versehen ist, die mit der je­ weils obersten Cu-Metallisierungsebene (2) über Durch­ kontaktierungen (6) elektrisch verbunden sind und daß die Al-Fuses (1) Bestandteil der Al-Leitbahnen sind.
5. Anordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß über den Al-Fuses (1) innerhalb der Passivierungsschicht (4) Öffnungen (8) ein­ gebracht sind, welche die Al-Fuses (1) freihalten.
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Al-Fuses (1) als Brücken ausgebildet sind, die einzelne Leitbahnen der obersten Cu-Metalisierungsebene (2) miteinander elek­ trisch verbinden.
7. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Al-Fuses (1) als Brücken ausgebildet sind, die einzelne Bondpads mit­ einander verbinden.
DE19926499A 1999-06-10 1999-06-10 Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung Expired - Fee Related DE19926499C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19926499A DE19926499C2 (de) 1999-06-10 1999-06-10 Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung
PCT/DE2000/001897 WO2000077853A1 (de) 1999-06-10 2000-06-09 ANORDNUNG VON FUSES BEI HALBLEITERSRUKTUREN MIT Cu-METALLISIERUNG
US10/013,256 US6774456B2 (en) 1999-06-10 2001-12-10 Configuration of fuses in semiconductor structures with Cu metallization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19926499A DE19926499C2 (de) 1999-06-10 1999-06-10 Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung

Publications (2)

Publication Number Publication Date
DE19926499A1 DE19926499A1 (de) 2001-03-15
DE19926499C2 true DE19926499C2 (de) 2001-07-05

Family

ID=7910809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19926499A Expired - Fee Related DE19926499C2 (de) 1999-06-10 1999-06-10 Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung

Country Status (3)

Country Link
US (1) US6774456B2 (de)
DE (1) DE19926499C2 (de)
WO (1) WO2000077853A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991970B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of semiconductor device
DE10231206B4 (de) * 2002-07-10 2014-10-30 Qimonda Ag Halbleitervorrichtung
US20040113178A1 (en) * 2002-12-12 2004-06-17 Colin Wilson Fused gate field emitter
US20070069330A1 (en) * 2005-09-27 2007-03-29 Jui-Meng Jao Fuse structure for a semiconductor device
US7701035B2 (en) * 2005-11-30 2010-04-20 International Business Machines Corporation Laser fuse structures for high power applications
CN103187323A (zh) * 2011-12-28 2013-07-03 北大方正集团有限公司 一种半导体芯片及其压焊块金属层增厚制作方法
US9240354B2 (en) 2012-11-14 2016-01-19 Globalfoundries Inc. Semiconductor device having diffusion barrier to reduce back channel leakage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663590A (en) * 1994-12-02 1997-09-02 Lsi Logic Corporation Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps
US5731624A (en) * 1996-06-28 1998-03-24 International Business Machines Corporation Integrated pad and fuse structure for planar copper metallurgy

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015604A (en) * 1989-08-18 1991-05-14 North American Philips Corp., Signetics Division Fabrication method using oxidation to control size of fusible link
US5102506A (en) * 1991-04-10 1992-04-07 The Boeing Company Zinc-based microfuse
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5550399A (en) * 1994-11-03 1996-08-27 Kabushiki Kaisha Toshiba Integrated circuit with windowed fuse element and contact pad
US5965903A (en) * 1995-10-30 1999-10-12 Lucent Technologies Inc. Device and method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
US6249038B1 (en) * 1999-06-04 2001-06-19 International Business Machines Corporation Method and structure for a semiconductor fuse

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663590A (en) * 1994-12-02 1997-09-02 Lsi Logic Corporation Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps
US5731624A (en) * 1996-06-28 1998-03-24 International Business Machines Corporation Integrated pad and fuse structure for planar copper metallurgy

Also Published As

Publication number Publication date
US6774456B2 (en) 2004-08-10
DE19926499A1 (de) 2001-03-15
US20020100957A1 (en) 2002-08-01
WO2000077853A1 (de) 2000-12-21

Similar Documents

Publication Publication Date Title
DE112011103278B4 (de) Elektronische Sicherung und programmierte elektronische Sicherung
DE60132855T2 (de) Kontaktierungsstruktur einer integrierten Leistungsschaltung
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE19620549C2 (de) Schmelzstellenstruktur zum Durchschmelzen durch einen Laserstrahl in einer integrierten Schaltung
DE3127826C2 (de) Halbleiterspeicher
DE10337569B4 (de) Integrierte Anschlussanordnung und Herstellungsverfahren
DE102004004532B4 (de) Halbleitervorrichtung
DE10125407A1 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE60202208T2 (de) Leistungskontakte zum aufschlag hoher ströme pro anschluss in siliziumtechnologie
WO2006056226A1 (de) Elektrisches bauelement
DE10226571A1 (de) Prozess zur Ausbildung von Schmelzsicherungen
DE102009017049A1 (de) Halbleitervorrichtung
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE60011837T2 (de) Schmelzsicherung aus Kupfer mit hoher Laserabsorption und Verfahren zu deren Herstellung
WO2005096378A1 (de) Elektronische schaltkreisanordnung
DE69533537T2 (de) Schmelzstruktur für eine integrierte Schaltungsanordnung
DE60133772T2 (de) Selbstpassivierende lasersicherung aus kupfer
DE19638666C1 (de) Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren
DE19961790C1 (de) Anordnung zur Abtrennung eines Halbleiterbausteines aus einem Halbleiterwafer
DE19926499C2 (de) Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung
DE19817749C2 (de) Halbleitervorrichtung mit einem Schmelzabschnitt zwischen einer ersten und einer zweiten Schaltung
DE69119826T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee