DE19923466A1 - Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter - Google Patents
Junctionsisolierter Lateral-MOSFET für High-/Low-Side-SchalterInfo
- Publication number
- DE19923466A1 DE19923466A1 DE19923466A DE19923466A DE19923466A1 DE 19923466 A1 DE19923466 A1 DE 19923466A1 DE 19923466 A DE19923466 A DE 19923466A DE 19923466 A DE19923466 A DE 19923466A DE 19923466 A1 DE19923466 A1 DE 19923466A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- lateral mosfet
- drain
- type
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000002800 charge carrier Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Die Erfindung betrifft einen junctionisolierten Lateral-MOSFET für High-/Low-Side-Schalter, bei dem sich zwischen einer n-leitenden Source-Zone (2) und einer n-leitenden Drain-Zone (3) eine p-leitende Wand (4) zusammen mit der Source-Zone (2) und der Drain-Zone (3) bis zu einem p-leitenden Substrat (1) erstreckt, wobei die Source-Zone (2) und die Drain-Zone (3) durch ein p-leitendes Gebiet (5) umgeben sind.
Description
Die vorliegende Erfindung betrifft einen junctionorientierten
Lateral-MOSFET für einen High-/Low-Side-Schalter, mit einem
Halbleiterkörper des einen Leitungstyps mit zwei einander im
wesentlichen gegenüberliegenden Hauptoberflächen, wobei von
der einen Hauptoberfläche aus sich eine Source-Zone und eine
Drain-Zone, die jeweils den anderen Leitungstyp aufweisen, im
Abstand voneinander in den Halbleiterkörper erstrecken, die
Drain-Zone und die Source-Zone an ihrem äußeren Umfang von
einem Gebiet des einen Leitungstyps umgeben sind, im Bereich
zwischen der Source-Zone und der Drain-Zone auf der einen
Hauptoberfläche eine Isolierschicht mit einer Gateelektrode
vorgesehen ist und auf der anderen Hauptoberfläche der Halb
leiterkörper geerdet ist.
Hochvolt-(HV-)MOSFETs werden verbreitet in Brückenschaltungen
eingesetzt, um dort relativ kleine Spannungen in der Größen
ordnung von 50 bis 100 V oder auch höhere Spannungen zu
schalten. Solche HV-MOSFETs sollten leicht integrierbar sein
und sich dabei durch einen einfachen Aufbau auszeichnen. Ge
rade bei Anwendung in Brückenschaltungen sollte beispielswei
se keine integrierte inverse Diode für den Betrieb des HV-
MOSFETs erforderlich sein.
Es wurde daher bereits daran gedacht, einen junctionisolier
ten Lateral-MOSFET als Schalter in Brückenschaltungen einzu
setzen. Bisher ist es aber nicht gelungen, einen solchen
junctionisolierten Lateral-MOSFET so zu gestalten, daß er
auch für höhere Spannungen über etwa 50 bis 100 V verwendbar
ist und dabei einfach und ohne großen Aufwand integriert wer
den kann.
Es ist daher Aufgabe der vorliegenden Erfindung, einen junc
tionisolierten Lateral-MOSFET für High-/Low-Side-Schalter zu
schaffen, der auch für Spannungen über 50 bis 100 V einge
setzt werden kann und sich durch eine einfache Struktur aus
zeichnet, so daß er ohne großen Aufwand hergestellt werden
kann.
Zur Lösung dieser Aufgabe zeichnet sich ein junctionisolier
ter Lateral-MOSFET für High-/Low-Side-Schalter der eingangs
genannten Art erfindungsgemäß dadurch aus, daß sich zwischen
der Source-Zone und der Drain-Zone ein Gebiet des einen Lei
tungstyps von der einen Hauptoberfläche aus bis zum Halblei
terkörper erstreckt.
Vorzugsweise weist dieses Gebiet des einen Leitungstyps eine
Dotierungskonzentration Np1 auf, mit:
NDB < Np1 < 2.NDB
wobei NDB die Dotierungskonzentration für Durchbruchsladung
bedeutet und ungefähr 2.1012 Ladungsträger cm-2 für Silizium
beträgt.
Außerdem ist vorteilhaft, daß in die Source-Zone und die
Drain-Zone säulenartige, sich von der einen Hauptoberfläche
bis zum Halbleiterkörper erstreckende Bereiche des einen Lei
tungstyps eingelagert sind. Diese säulenartigen Bereiche sind
dabei mehr oder weniger periodisch verteilt, wobei die Ge
samtmenge der Ladungen in diesen säulenartigen Bereichen und
in der Source-Zone bzw. in der Drain-Zone jeweils ungefähr
gleich ist.
Es ist aber auch möglich, in die Source-Zone und in die
Drain-Zone säulenartige, sich parallel zu den beiden Haupt
oberflächen erstreckende Bereiche des einen Leitungstyps ein
zulagern. Für die Gesamtmenge der jeweiligen Dotierungen gilt
dabei das gleiche, wie dies oben für die säulenartigen Berei
che erläutert wurde, die sich zwischen der einen Hauptober
fläche und dem Halbleiterkörper erstrecken.
Schließlich ist es noch vorteilhaft, wenn die Source-Zone
und/oder die Drain-Zone mit Feldplatten versehen wird. Da
durch kann die Durchschlagsfestigkeit des junctionisolierten
Lateral-MOSFET verbessert werden.
Die säulenartigen Bereiche wirken bei senkrechter Anordnung
zu den Hauptoberflächen und bei paralleler Anordnung zu die
sen jeweils als Kompensationsladung, so daß eine höhere Do
tierung des entgegengesetzten Leitungstyps um diese Bereiche
erlaubt ist. Ist also beispielsweise der Halbleiterkörper p-
leitend, so sind die Source-Zone und die Drain-Zone n-lei
tend, und das Gebiet des einen Leitungstyps zwischen der
Source-Zone und der Drain-Zone ist p-leitend. In die Source-
Zone und die Drain-Zone sind dann säulenartige p-leitende Be
reiche eingelagert, die als Kompensationsladung wirken und so
eine höhere n-Dotierung der Source-Zone und der Drain-Zone
ermöglichen.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 einen Schnitt durch einen erfindungsgemäßen junc
tionisolierten Lateral-MOSFET,
Fig. 2 den junctionisolierten Lateral-MOSFET von Fig. 1
im gesperrten Zustand,
Fig. 3 den junctionisolierten Lateral-MOSFET von Fig. 1
in einem "High-Side"-Zustand, wobei der Kanal
eingeschaltet ist,
Fig. 4 ein weiteres Ausführungsbeispiel des erfindungs
gemäßen junctionisolierten Lateral-MOSFETs mit in
die Source-Zone und die Drain-Zone eingelagerten
säulenartigen Bereichen, die sich senkrecht zu
den Hauptoberflächen erstrecken, und
Fig. 5 eine perspektivische Darstellung eines weiteren
Ausführungsbeispiels des erfindungsgemäßen junc
tionisolierten Lateral-MOSFETs mit in die Source-
Zone und die Drain-Zone eingelagerten säulenarti
gen Bereichen, die sich parallel zu den Haupto
berflächen erstrecken.
Fig. 1 zeigt ein erstes Ausführungsbeispiel bzw. eine Grund
struktur des erfindungsgemäßen junctionisolierten Lateral-
MOSFETs. Auf einem Halbleitersubstrat 1 aus Silizium des p-
Leitungstyps sind eine n-leitende Source-Zone 2 und eine n-
leitende Drain-Zone 3 vorgesehen, die voneinander durch ein
p-leitendes Gebiet 4 getrennt sind. Die Drain-Zone 2 und die
Source-Zone 3 sind dabei auf ihrem äußeren Umfang von einem
p-leitenden Gebiet 5 umgeben. Bei einer rechteckförmigen
Struktur bildet also das Gebiet 5 einen äußeren Rahmen, der
die Zonen 2 und 3 umgibt, während sich das Gebiet 4 zwischen
zwei Seiten des Gebietes 5 erstreckt und die Zonen 2 und 3
voneinander trennt.
Bei der Herstellung des junctionisolierten Lateral-MOSFETs
von Fig. 1 kann auf das Substrat 1 beispielsweise eine epi
taktische Schicht aufgebracht werden, in die dann die Zonen
2, 3 und die Gebiete 4, 5 durch Diffusion oder Implantation
eingebracht werden.
Die Source-Zone 2 und die Drain-Zone 3 weisen jeweils noch
ein n+-leitendes Anschlußgebiet 6 bzw. 7 für eine Sourceelek
trode S bzw. eine Drainelektrode D auf.
Oberhalb des Gebietes 4 befindet sich eine Gate-Isolier
schicht aus beispielsweise Siliziumdioxid, auf der eine Ga
teelektrode 9 aus dotiertem polykristallinem Silizium mit ei
nem Gateanschluß G vorgesehen ist.
Auf der den Zonen 2, 3 und den Gebieten 4, 5 gegenüberliegen
den Oberfläche des Halbleitersubstrates 1 befindet sich eine
Kontaktschicht 10 aus beispielsweise Aluminium, welche geer
det ist.
Das eine Wand zwischen den Zonen 2 und 3 darstellende Gebiet
4 weist eine Dotierungskonzentration Np1 auf, welche zwischen
der Dotierung NDB für die Durchbruchsladung und der zweifa
chen Dotierung für die Durchbruchsladung liegt. Für Silizium,
aus welchem das Halbleitersubstrat 1 und die Zonen 2, 3 sowie
die Gebiete 4, 5 bestehen, beträgt die Durchbruchsladung etwa
2.1012 Ladungsträger cm-2.
Anhand der Fig. 2 und 3 wird nunmehr die Wirkungsweise des
junctionisolierten Lateral-MOSFETs von Fig. 1 erläutert.
Liegt nur die Drain-Seite auf einer hohen Spannung +UBD, wie
dies in Fig. 2 gezeigt ist, während die Sourceelektrode S und
der Gateanschluß G geerdet sind, so wird das Gebiet 4 nur
teilweise ausgeräumt und eine Raumladungszone 11 bleibt zu
rück (vgl. Fig. 2).
Werden jedoch an beide Elektroden D und S hohe Spannungen U
angelegt, die unter der Durchbruchsspannung UDB liegen, und
wird die Gateelektrode G mit beispielsweise +10 V gegenüber
den Elektroden S und D beaufschlagt, so wird das Gebiet 4 von
beiden Seiten, also von der Seite der Drain-Zone 3 und der
Seite der Source-Zone 2 aus voll ausgeräumt, was schon bei
einer relativ niedrigen Spannung geschieht. Auf diese Weise
wird eine Vergrößerung der Einsatzspannung des Lateral-
MOSFETs durch den Body-Effekt ausgeschaltet. Die Potential
barriere im ausgeräumten Gebiet 5 trennt dann weiterhin die
transportierten Ladungsträger von der Source-Seite und der
Drain-Seite. Dieser Zustand ist in Fig. 3 mit eingeschaltetem
Kanal (vgl. Strichlinie 12) gezeigt.
Die Fig. 4 zeigt ein weiteres Ausführungsbeispiel des erfin
dungsgemäßen Lateral-MOSFETs, wobei hier zusätzliche säulen
förmige p-leitende Bereiche 13 in die Source-Zone 2 bzw. die
Drain-Zone 3 so eingebettet sind, daß sich diese Bereiche 13
zwischen der einen Hauptoberfläche 14 und dem p-leitenden
Substrat 1 erstrecken. Anstelle dieser säulenartigen Bereiche
13 können auch horizontal verlaufende säulenartige, p-leiten
de Bereiche 14 vorgesehen werden, wie dies im Ausführungsbei
spiel von Fig. 5 gezeigt ist. Diese säulenartigen Bereiche 13
bzw. 14 schaffen niederohmige Strukturen, da sie als Kompen
sationsladungen wirken und so eine höhere n-Dotierung in der
Source-Zone bzw. in der Drain-Zone 3 erlauben.
Gegebenenfalls können die Source-Zone 2 und die Drain-Zone 3
auch noch mit Feldplatten 15 versehen werden, wie dies in
Fig. 5 für die Source-Zone 2 gezeigt ist.
Die Erfindung ermöglicht so einen durch das p-leitende Gebiet
und das Substrat 1 junctionisolierten Lateral-MOSFET für
High-/Low-Side-Schalter, wobei dieser MOSFET für relativ hohe
Spannungen über 50 bis 100 V einsetzbar ist und ohne große
Probleme integriert werden kann.
Die in den obigen Ausführungsbeispielen angegebenen Leitungs
typen können jeweils umgekehrt werden. Auch ist es möglich,
anstelle von Silizium gegebenenfalls ein anderes Halbleiter
material einzusetzen.
1
Halbleitersubstrat
2
Source-Zone
3
Drain-Zone
4
p-leitendes Gebiet
5
p-leitendes Gebiet
6
n+
-leitendes Source-Anschlußgebiet
7
n+
-leitendes Drain-Anschlußgebiet
8
Isolierschicht
9
Gateelektrode
10
Metallkontakt
11
Raumladungszone
12
Kanal
13
säulenartige p-leitende Bereiche
14
p-leitende Bereiche
15
Feldplatte
S Source
G Gate
D Drain
UBD
S Source
G Gate
D Drain
UBD
Body-Drain-Spannung
UDB
UDB
Durchbruchsspannung
Claims (5)
1. Junctionisolierter Lateral-MOSFET für High-/Low-Side-
Schalter mit einem Halbleiterkörper (1) des einen Lei
tungstyps mit zwei einander im wesentlichen gegenüberlie
genden Hauptoberflächen, wobei von der einen Hauptober
fläche aus sich eine Source-Zone (2) und eine Drain-Zone
(3), die jeweils den anderen Leitungstyp aufweisen, im
Abstand voneinander in den Halbleiterkörper (1) erstrec
ken, die Drain-Zone (3) und die Source-Zone (2) an ihrem
äußeren Umfang von einem Gebiet (5) des einen Lei
tungstyps umgeben sind, im Bereich zwischen der Source-
Zone (2) und der Drain-Zone (3) auf der einen Hauptober
fläche eine Isolierschicht (8) mit einer Gateelektrode
(9) vorgesehen ist und auf der anderen Hauptoberfläche
der Halbleiterkörper (1) geerdet ist,
dadurch gekennzeichnet, daß
sich zwischen der Source-Zone (2) und der Drain-Zone (3)
ein Gebiet (4) des einen Leitungstyps von der einen
Hauptoberfläche aus bis zum Halbleiterkörper (1) er
streckt.
2. Junctionisolierter Lateral-MOSFET nach Anspruch 1,
dadurch gekennzeichnet, daß
das Gebiet (4) des einen Leitungstyps eine Dotierungskon
zentration Np1 aufweist, mit:
NDB < Np1 < 2.NDB
wobei NDB die Dotierungskonzentration für Durchbruchsla dung bedeutet und ungefähr 2.1012 Ladungsträger cm-2 für Silizium beträgt.
NDB < Np1 < 2.NDB
wobei NDB die Dotierungskonzentration für Durchbruchsla dung bedeutet und ungefähr 2.1012 Ladungsträger cm-2 für Silizium beträgt.
3. Junctionisolierter Lateral-MOSFET nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
in die Source-Zone (2) und die Drain-Zone (3) säulenarti
ge, sich von der einen Hauptoberfläche bis zum Halblei
terkörper (1) erstreckende Bereiche (13) des einen Lei
tungstyps eingebettet sind.
4. Junctionisolierter Lateral-MOSFET nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
in die Source-Zone (2) und die Drain-Zone (3) säulenarti
ge, sich parallel zu den beiden Hauptoberflächen erstrec
kende Bereiche (14) des einen Leitungstyps eingebettet
sind.
5. Junctionisolierter Lateral-MOSFET nach einem der Ansprü
che 1 bis 4,
dadurch gekennzeichnet, daß
die Source-Zone und/oder die Drain-Zone mit Feldplatten
(15) versehen sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19923466A DE19923466B4 (de) | 1999-05-21 | 1999-05-21 | Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter |
PCT/DE2000/001492 WO2000072360A2 (de) | 1999-05-21 | 2000-05-12 | Junctionisolierter lateral-mosfet für high-/low-side-schalter |
US10/017,638 US6541804B2 (en) | 1999-05-21 | 2001-12-18 | Junction-isolated lateral MOSFET for high-/low-side switches |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19923466A DE19923466B4 (de) | 1999-05-21 | 1999-05-21 | Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19923466A1 true DE19923466A1 (de) | 2000-11-30 |
DE19923466B4 DE19923466B4 (de) | 2005-09-29 |
Family
ID=7908826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19923466A Expired - Fee Related DE19923466B4 (de) | 1999-05-21 | 1999-05-21 | Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter |
Country Status (3)
Country | Link |
---|---|
US (1) | US6541804B2 (de) |
DE (1) | DE19923466B4 (de) |
WO (1) | WO2000072360A2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10137676A1 (de) * | 2001-08-01 | 2003-02-20 | Infineon Technologies Ag | Schaltungsanordnung zum entlasteten Schalten |
DE10255359B4 (de) * | 2002-11-27 | 2008-09-04 | Infineon Technologies Ag | Transistor mit Füllbereichen im Source- und/oder Draingebiet |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1162664A1 (de) | 2000-06-09 | 2001-12-12 | Motorola, Inc. | Laterale Halbleiteranordnung mit niedrigem Einschaltwiderstand und Verfahren zu deren Herstellung |
CN1333472C (zh) * | 2005-04-04 | 2007-08-22 | 江苏奥雷光电有限公司 | 大功率发光二极管荧光粉固化工艺 |
US7420248B2 (en) * | 2005-08-25 | 2008-09-02 | International Business Machines Corporation | Programmable random logic arrays using PN isolation |
US8354698B2 (en) * | 2010-01-28 | 2013-01-15 | System General Corp. | VDMOS and JFET integrated semiconductor device |
US8901897B2 (en) | 2012-03-02 | 2014-12-02 | International Business Machines Corporation | Operating a DC-DC converter |
US9281748B2 (en) | 2012-03-02 | 2016-03-08 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating a DC-DC converter |
US9236347B2 (en) | 2013-10-09 | 2016-01-12 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating and manufacturing a DC-DC converter |
US9219422B1 (en) | 2014-08-21 | 2015-12-22 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating a DC-DC converter including a coupled inductor formed of a magnetic core and a conductive sheet |
US9379619B2 (en) | 2014-10-21 | 2016-06-28 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Dividing a single phase pulse-width modulation signal into a plurality of phases |
US9618539B2 (en) | 2015-05-28 | 2017-04-11 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Sensing current of a DC-DC converter |
EP3358626B1 (de) * | 2017-02-02 | 2022-07-20 | Nxp B.V. | Verfahren zur herstellung einer halbleiterschaltvorrichtung |
DE112018006921T5 (de) * | 2018-01-22 | 2020-10-01 | Sumitomo Electric Industries, Ltd. | Siliziumkarbid-Halbleiterbauelement |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4309764A1 (de) * | 1993-03-25 | 1994-09-29 | Siemens Ag | Leistungs-MOSFET |
DE19748523A1 (de) * | 1997-11-03 | 1999-05-12 | Siemens Ag | Halbleiterbauelement |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL162250C (nl) * | 1967-11-21 | 1980-04-15 | Philips Nv | Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen. |
US4132998A (en) * | 1977-08-29 | 1979-01-02 | Rca Corp. | Insulated gate field effect transistor having a deep channel portion more highly doped than the substrate |
US5294824A (en) * | 1992-07-31 | 1994-03-15 | Motorola, Inc. | High voltage transistor having reduced on-resistance |
US5348215A (en) * | 1992-11-04 | 1994-09-20 | Kevin Rafferty | Method of bonding hard metal objects |
CN1040814C (zh) * | 1994-07-20 | 1998-11-18 | 电子科技大学 | 一种用于半导体器件的表面耐压区 |
KR0167273B1 (ko) * | 1995-12-02 | 1998-12-15 | 문정환 | 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법 |
EP0879481B1 (de) * | 1996-02-05 | 2002-05-02 | Infineon Technologies AG | Durch feldeffekt steuerbares halbleiterbauelement |
DE19604044C2 (de) * | 1996-02-05 | 2002-01-17 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
KR100273291B1 (ko) * | 1998-04-20 | 2001-01-15 | 김영환 | 모스 전계 효과 트랜지스터의 제조 방법 |
-
1999
- 1999-05-21 DE DE19923466A patent/DE19923466B4/de not_active Expired - Fee Related
-
2000
- 2000-05-12 WO PCT/DE2000/001492 patent/WO2000072360A2/de active Application Filing
-
2001
- 2001-12-18 US US10/017,638 patent/US6541804B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4309764A1 (de) * | 1993-03-25 | 1994-09-29 | Siemens Ag | Leistungs-MOSFET |
DE19748523A1 (de) * | 1997-11-03 | 1999-05-12 | Siemens Ag | Halbleiterbauelement |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10137676A1 (de) * | 2001-08-01 | 2003-02-20 | Infineon Technologies Ag | Schaltungsanordnung zum entlasteten Schalten |
US6664590B2 (en) | 2001-08-01 | 2003-12-16 | Infineon Technologies Ag | Circuit configuration for load-relieved switching |
DE10137676B4 (de) * | 2001-08-01 | 2007-08-23 | Infineon Technologies Ag | ZVS-Brückenschaltung zum entlasteten Schalten |
DE10255359B4 (de) * | 2002-11-27 | 2008-09-04 | Infineon Technologies Ag | Transistor mit Füllbereichen im Source- und/oder Draingebiet |
Also Published As
Publication number | Publication date |
---|---|
DE19923466B4 (de) | 2005-09-29 |
WO2000072360A2 (de) | 2000-11-30 |
US20020096697A1 (en) | 2002-07-25 |
WO2000072360A3 (de) | 2001-07-19 |
US6541804B2 (en) | 2003-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19811297B4 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE3816002C2 (de) | ||
EP1051756B1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
DE10211688B4 (de) | Halbleiterbauelement | |
DE19848828A1 (de) | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit | |
DE10346838A1 (de) | Superjunction-Bauteil | |
EP0888639A1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE102011079747A1 (de) | Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür | |
DE69629017T2 (de) | Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil | |
DE19923466B4 (de) | Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter | |
DE10309400B4 (de) | Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE10012610C2 (de) | Vertikales Hochvolt-Halbleiterbauelement | |
WO2019141669A1 (de) | Leistungshalbleiterbauelement | |
DE102006002438A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE19902749C2 (de) | Leistungstransistoranordnung mit hoher Spannungsfestigkeit | |
DE102004052153B4 (de) | Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung | |
DE102004006002B3 (de) | Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit | |
WO2007144416A1 (de) | Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf | |
DE102006055742B4 (de) | Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden | |
DE10005772B4 (de) | Trench-MOSFET | |
DE68929359T2 (de) | Laterale bipolare Transistoranordnungen mit isolierter Steuerelektrode mit geteilter Anode | |
DE102005003127B3 (de) | Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben | |
DE19848596C2 (de) | Halbleiterschalter mit gleichmäßig verteilten feinen Steuerstrukturen | |
DE10321222A1 (de) | Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |