DE19848828A1 - Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit - Google Patents
Halbleiterbauelement mit kleiner Durchlaßspannung und hoher SperrfähigkeitInfo
- Publication number
- DE19848828A1 DE19848828A1 DE19848828A DE19848828A DE19848828A1 DE 19848828 A1 DE19848828 A1 DE 19848828A1 DE 19848828 A DE19848828 A DE 19848828A DE 19848828 A DE19848828 A DE 19848828A DE 19848828 A1 DE19848828 A1 DE 19848828A1
- Authority
- DE
- Germany
- Prior art keywords
- semi
- insulating layer
- component according
- semiconductor component
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 239000002800 charge carrier Substances 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000003292 diminished effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit, bei dem in einem Halbleiterkörper (1) zwischen zwei im Abstand voneinander angeordneten Elektroden (5, 6) mindestens eine zur Aufnahme von Spannung geeignete Driftstrecke ausgebildet ist. Parallel zu der Driftstrecke ist wenigstens eine semiisolierende Schicht (7) vorgesehen, die bei Anlegen einer Sperrspannung zu einem linearen Anstieg des Potentials zwischen den beiden Elektroden (5, 6) führt.
Description
Die vorliegende Erfindung betrifft ein Halbleiterbauelement
mit kleiner Durchlaßspannung und hoher Sperrfähigkeit, bei
dem in einem Halbleiterkörper zwischen zwei im Abstand von
einander angeordneten Elektroden mindestens eine zur Aufnahme
von Spannung geeignete Driftstrecke ausgebildet ist.
Leistungs-MOS-Feldeffekttransistoren sollten an sich einer
seits eine vorgegebene Mindestdurchbruchsspannung aufweisen,
jedoch andererseits einen möglichst hohen Leitwert in bezug
auf die für sie verwendete Fläche eines Halbleiterkörpers
("Siliziumfläche") besitzen. Nun sind jedoch die Mindest
durchbruchsspannung und der Leitwert bei üblichen Halbleiter
bauelementen miteinander gekoppelt: eine hohe Leitfähigkeit
wird nur durch eine hohe Dotierung und/oder eine geringe Dicke
bzw. Driftstreckenlänge erzielt, was aber zu einer niedri
gen Durchbruchsspannung und damit zu einer geringen Sperrfä
higkeit führt. Mit anderen Worten, mit herkömmlichen Halblei
terbauelementen sind eine relativ hohe Durchbruchsspannung
und gleichzeitig ein hoher Leitwert nicht zu erreichen. Dies
gilt auch für andere unipolare Halbleiterbauelemente, wie
beispielsweise Schottkydioden (vgl. hierzu auch B. J. Baliga:
Modern Power Devices, John Wiley & Sons, 1987, insbesondere
Gleichung 6.60, Fig. 6.23 sowie Seiten 421 ff, und 132 ff.).
Zusätzlich zu dem oben bekannten Leistungs-MOSFET wurde be
reits an verschiedene Möglichkeiten gedacht, um das Problem
der Kopplung von Durchbruchsspannung und Leitfähigkeit zu
vermeiden, so daß von diesen beiden Eigenschaften jede für
sich optimiert werden kann.
Zunächst gibt es als Halbleiterbauelemente sogenannte IGBTs
(Bipolartransistoren mit isoliertem Gate), die auch als IGT
(Transistor mit isoliertem Gate) oder als COMFET (leitfähig
keits-modulierter FET) bezeichnet werden. Bei einem solchen
Halbleiterbauelement wird die an sich niedrig dotierte Drift
strecke, also das "Mittelgebiet", das die Sperrspannung auf
nehmen muß, im Durchlaßfall mit einem Elektron-Loch-Plasma
überschwemmt, das eine erheblich höhere Leitfähigkeit als die
niedrige Dotierung des Mittelgebietes besitzt (vgl. B. J. Ba
liga, Seiten 350 bis 353).
Außerdem ist aus US 4 941 026 ein Halbleiterbauelement be
kannt, bei dem die in der Driftstrecken-Dotierung enthaltene
elektrische Ladung im Sperrfall durch Ladungen aus einem in
einem tiefen Graben angeordneten Gate kompensiert wird. Bei
einem solchen Aufbau trägt die Ladung in der Driftstrecke nur
in sehr verminderter Weise zum Aufbau der vertikalen Feld
stärke zwischen den beiden Elektroden bei und kann daher im
Vergleich zu üblichen Halbleiterbauelementen erheblich höher
gewählt werden. So ist es beispielsweise in einem Driftstrecken
gebiet zwischen zwei Gräben möglich, bis zum Doppelten der
Durchbruchsladung als Dotierung einzubringen.
Seit längerem werden schließlich auch schon sogenannte Kom
pensationsbauelemente in Erwägung gezogen, bei denen eine
Kompensation der Driftstreckenladung im Sperrfall des Halb
leiterbauelements durch parallel zur Driftstrecke angeordnete
Gebiete oder Zonen mit zur Driftstrecken-Dotierung entgegen
gesetzter Dotierung vorgesehen sind (vgl. hierzu US 4 754 310
und US 5 216 275). Auch bei diesen bekannten Halbleiterbau
elementen darf jedoch die Dotierung der einzelnen Gebiete
nicht das Doppelte der Durchbruchsladung (2 × 1012 Ladungs
träger cm-2 bei Si) überschreiten.
Diese sogenannten Kompensationsbauelemente beruhen auf einer
gegenseitigen Kompensation der Ladung von n- und p-dotierten
Gebieten in der Driftstrecke beispielsweise eines MOS-Tran
sistors. Diese Gebiete sind dabei räumlich so angeordnet, daß
das Linienintegral über der Dotierung unterhalb der oben an
gegebenen materialspezifischen Durchbruchsladung verbleibt,
also bei Silizium unterhalb etwa 2 × 1012 cm-2. Beispielsweise
können in einem Vertikaltransistor, wie er in der Leistungs
elektronik üblich ist, paarweise p- und n-"Säulen" oder
"Platten" usw. angeordnet sein. In einer Lateralstruktur kön
nen p- und n-leitende Schichten lateral zwischen einem mit
einer p-leitenden Schicht belegten Graben und einem mit einer
n-leitenden Schicht belegten Graben abwechselnd übereinander
gestapelt sein (vgl. US 4 754 310).
Die genannten Kompensationsbauelemente erfordern eine relativ
genaue Einstellung der Dotierstoff-Konzentrationen in den
einzelnen Zone und Gebieten, damit die erwünschte Kompensati
on tatsächlich erreicht wird. Diese Einstellung der Dotier
stoff-Konzentrationen hat sich als relativ schwierig erwie
sen, wenn insbesondere eine Dotierung über einen längeren
Zeitraum an verschiedenen Halbleiterchips vorgenommen werden
soll.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Halblei
terbauelement mit kleiner Durchlaßspannung und hoher Sperrfä
higkeit zu schaffen, das in seiner Funktionsfähigkeit unab
hängig von den in der Halbleiterfertigung üblichen Streuungen
der Prozeßparameter ist.
Zur Lösung dieser Aufgabe zeichnet sich ein Halbleiterbauele
ment der eingangs genannten Art erfindungsgemäß dadurch aus,
daß parallel zur Driftstrecke wenigstens eine semiisolierende
Schicht vorgesehen ist.
Als Material für die semiisolierende Schicht können bei
spielsweise semiisolierendes polykristallines Silizium
(SIPOS), amorphes Silizium, das gegebenenfalls mit H dotiert
ist (a-Si : H) oder amorpher Kohlenstoff, der gegebenenfalls
mit Wasserstoff dotiert ist (a-C : H) verwendet werden. Selbst
verständlich sind auch andere Materialien einsetzbar, die se
miisolierende Eigenschaften haben.
Der spezifische Widerstand solcher semiisolierenden Schichten
sollte in der Größenordnung von etwa 108-1011 Ohm cm liegen
und kann beispielsweise 1 × 1010 Ohm cm betragen.
Für andere Zwecke sind semiisolierende Schichten in der Halb
leitertechnik bekannt: so gibt es beispielsweise resistive
Feldplatten bei hochsperrenden Randabschlüssen, welche aus
SIPOS bestehen (vgl. B. J. Baliga, Seiten 126 ff. und D.
Jaume u. a.: High-Voltage Planar Devices Using Field Plate and
Semi-Resistive Layers, IEEE Transactions on Electron Devices,
Bd. 38, Nr. 7, S. 1681-1684 (1991)).
Bei dem erfindungsgemäßen Halbleiterbauelement wird bei
spielsweise ein schmaler Streifen eines pn-Überganges auf ei
ner oder beiden Seiten mit einer semiisolierenden Schicht
versehen. Bei Anlegen einer Sperrspannung an den pn-Übergang
führt dann ein bereits relativ geringer Stromfluß durch die
semiisolierende Schicht zu einem linearen Anstieg des Poten
tials zwischen den beiden Elektroden und damit zu einem im
wesentlichen konstanten elektrischen Feld. Die Raumladungszo
ne dehnt sich dabei über die gesamte Tiefe der Driftstrecke
aus. Allerdings darf die Dotierung in der Driftstrecke, also
beispielsweise einem n-leitenden Halbleitergebiet, über die
Breite der Driftstrecke integriert die Durchbruchsladung, in
Silizium etwa 1 × 1012 Ladungsträger cm-2, nicht überschrei
ten. Für zwei semiisolierende Schichten, die eine Driftstrecke
begrenzen, gilt entsprechend das Doppelte des angegebenen
Wertes für die Durchbruchsladung.
Bei dem erfindungsgemäßen Halbleiterbauelement werden Gegen
ladungen zu den ionisierten Dotierstoffatomen in der Drift
strecke von der semiisolierenden Schicht zur Verfügung ge
stellt. Dadurch kann die Dotierung der Driftstrecke, inte
griert über der Tiefe der Driftstrecke, die Durchbruchsladung
um ein Mehrfaches übertreffen, ohne die Sperrfähigkeit des
pn-Überganges zu beeinträchtigen.
In einer Weiterbildung der Erfindung ist vorgesehen, daß par
allel zu der semiisolierenden Schicht in einen Halbleiterkör
per des einen Leitungstyps Bereiche des zweiten, zum einen
Leitungstyp entgegengesetzten Leitungstyps vorgesehen sind.
Das heißt, es wird die bereits oben erwähnte Kompensation der
Driftstreckenladung angewandt, wobei aber bei dem erfindungs
gemäßen Halbleiterbauelement die Kompensation der Ladungen
über den Stromfluß in der semiisolierenden Schicht sich von
selbst einstellt, was die Anforderungen an die Genauigkeit
der Dotierungskonzentration in den einzelnen Schichten erheb
lich vermindert.
Mit anderen Worten, durch die sogenannte "composite buffer
layer"-Technik, bei der beispielsweise in ein n-leitendes
Halbleitergebiet einer Driftstrecke p-leitende "Säulen" ein
gebettet sind, kann der überwiegende Teil der zur Kompensati
on nötigen Ladung in diesen p-leitenden Säulen zur Verfügung
gestellt werden. Die exakte Kompensation erfolgt dann aber
durch die zusätzlichen semiisolierenden Schichten.
Durch ein derartiges Vorgehen werden besondere Vorteile er
zielt: einerseits wird nicht die hohe Genauigkeit bei der Do
tierung der p-leitenden Säulen benötigt, andererseits ist
aber die in den semiisolierenden Schichten erforderliche Ge
genladung gering, was den bei Schaltvorgängen fließenden Um
ladestrom in der semiisolierenden Schicht klein macht und die
Umladezeit verringert.
Gegebenenfalls ist es auch möglich, in einem Halbleiterbau
element eine Vielzahl von Driftstrecken parallel zueinander
anzuordnen.
Bei dem erfindungsgemäßen Halbleiterbauelement kann es sich
in vorteilhafter Weise um einen Leistungs-MOSFET, wie bei
spielsweise einen planaren DMOS-Feldeffekttransistor oder ei
nen Graben- bzw. Trench-DMOS-Feldeffekttransistor, um eine
Schottkydiode, einen Junction-Feldeffekttransistor (JFET),
usw. handeln.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1a eine Grundstruktur eines Halbleiterbauelements gemäß
der Erfindung,
Fig. 1b den Potentialverlauf bei Sperrspannung in dem Halb
leiterbauelement von Fig. 1a,
Fig. 1c den Verlauf des elektrischen Feldes bei Sperr
spannung in dem Halbleiterbauelement von Fig. 1a,
Fig. 1d die Verteilung der Raumladung bei Sperrspannung in
dem Halbleiterbauelement von Fig. 1a,
Fig. 2 einen Schnitt durch ein erstes Ausführungsbeispiel
des erfindungsgemäßen Halbleiterbauelements mit sich
nur ungefähr kompensierenden n- und p-leitenden Ge
bieten in der Driftstrecke,
Fig. 3 einen Schnitt durch ein zweites Ausführungsbeispiel
des erfindungsgemäßen Halbleiterbauelements mit sich
nur ungefähr kompensierenden n- und p-leitenden Ge
bieten in der Driftstrecke,
Fig. 4 einen Schnitt durch ein drittes Ausführungsbeispiel
des erfindungsgemäßen Halbleiterbauelements mit einem
planaren DMOS-Transistor mit durch Siliziumdioxid vom
Halbleitermaterial getrennten semiisolierenden
Schichten,
Fig. 5 einen Schnitt durch ein viertes Ausführungsbeispiel
des erfindungsgemäßen Halbleiterbauelements mit einem
planaren DMOS-Transistor mit sich ungefähr kompensie
renden n- und p-leitenden Gebieten in der Drift
strecke,
Fig. 6 einen Schnitt durch ein fünftes Ausführungsbeispiel
des erfindungsgemäßen Halbleiterbauelements mit einer
Schottkydiode mit durch Siliziumdioxid vom Halblei
termaterial getrennten semiisolierenden Schichten,
Fig. 7 einen Schnitt durch ein sechstes Ausführungsbeispiel
des erfindungsgemäßen Halbleiterbauelements mit einer
Schottkydiode mit sich ungefähr kompensierenden n-
und p-leitenden Gebieten in der Driftstrecke, und
Fig. 8 einen Schnitt durch ein siebentes Ausführungsbeispiel
des erfindungsgemäßen Halbleiterbauelements mit einer
Schottkydiode mit sich ungefähr kompensierenden n-
und p-leitenden Gebieten in der Driftstrecke und ei
ner Auffüllung von bei der Herstellung geätzten Grä
ben mit Siliziumdioxid.
In den Figuren werden einander entsprechende Bauteile jeweils
mit den gleichen Bezugszeichen versehen. Auch sind in den Fi
guren, die Schnittdarstellungen zeigen (Fig. 1(a) und 1(b)
sowie Fig. 2 bis 8), zur besseren Übersichtlichkeit nicht al
le geschnittenen Teile schraffiert dargestellt. Fig. 1(a)
zeigt eine Grundstruktur des erfindungsgemäßen Halbleiterbau
elements mit einem Halbleiterkörper 1 aus einem n'-leitenden
Halbleitersubstrat 2, einer darauf vorgesehenen n-leitenden
Halbleiterschicht 3, einer mit der Halbleiterschicht 3 einen
pn-Übergang bildenden p-leitenden Halbleiterschicht 4, Elek
troden 5 und 6 sowie semiisolierenden Schichten aus bei
spielsweise SIPOS, die zwischen den beiden Elektroden 5, 6
auf beiden Seiten des pn-Überganges gelegen sind.
Es sei angemerkt, daß in diesem Beispiel wie in den folgenden
Ausführungsbeispielen die Leitungstypen jeweils auch umge
kehrt sein können. Mit anderen Worten, der Halbleiterkörper 1
kann auch aus einem p+-leitenden Halbleitersubstrat 2 und ei
ner p-leitenden Halbleiterschicht 3 bestehen, auf der dann
eine n-leitende Halbleiterschicht 4 vorgesehen ist.
Bei dem erfindungsgemäßen Halbleiterbauelement ist so also
ein schmaler Streifen des pn-Überganges auf einer oder auch
(wie dargestellt) auf beiden Seiten mit der semiisolierenden
Schicht 7 versehen. Bei Anlegen einer Sperrspannung zwischen
den Elektroden 5 und 6 an dem pn-Übergang zwischen den
Schichten 3 und 4 führt dann ein geringer Stromfluß durch die
semiisolierenden Schichten 7 zu einem linearen Anstieg des
Potentials P zwischen den Elektroden 5, 6 in Abhängigkeit von
der Tiefe T, wie dies in Fig. 1(b) gezeigt ist. Damit ergibt
sich ein im wesentlichen konstanter Verlauf des elektrischen
Feldes E, wie dies aus der Fig. 1(c) zu ersehen ist.
Die Raumladungszone dehnt sich dabei über die gesamte Tiefe T
der n-leitenden Schicht 3 aus, sofern die Dotierung dieser n-
leitenden Schicht 3 über deren Breite integriert die Durch
bruchsladung, bei Silizium also etwa 1 × 1012 cm-2, nicht
überschreitet. Die Gegenladungen zu den ionisierten Dotier
stoffatomen in der n-leitenden Schicht 3 werden dabei von den
semiisolierenden Schichten 7 zur Verfügung gestellt, wie dies
schematisch in Fig. 1(d) angedeutet ist.
Damit ist es möglich, daß die Dotierung der n-leitenden
Schicht 3, integriert über die Tiefe T dieser n-leitenden
Schicht 3, die Durchbruchsladung um ein Vielfaches übertref
fen kann, ohne die Sperrfähigkeit des pn-Überganges zu der
Schicht 4 zu beeinträchtigen.
Anhand der Fig. 2 bis 8 werden nunmehr verschiedene konkrete
Ausführungsbeispiele des erfindungsgemäßen Halbleiterbauele
ments erläutert.
Fig. 2 zeigt ein erstes Ausführungsbeispiel, bei dem zusätz
lich zu der Grundstruktur von Fig. 1 noch p-leitende "Säulen"
8 vorgesehen sind und die semiisolierenden Schichten 7 aus
SIPOS bereits an dem n+-leitenden Silizium-Halbleitersubstrat
2 enden. Diese p-leitenden Säulen 8 stellen den überwiegenden
Teil der zur Kompensation nötigen elektrischen Ladung zur
Verfügung, so daß die exakte Kompensation durch die zusätzli
chen semiisolierenden Schichten 7 sichergestellt werden kann.
Dadurch wird einerseits nicht eine hohe Genauigkeit in der
Dotierung der p-leitenden Säulen 8 benötigt, und andererseits
ist die in den semiisolierenden Schichten 7 erforderliche Ge
genladung klein, was zu einer Verminderung des bei Schaltvor
gängen fließenden Raumladestromes in den semiisolierenden
Schichten 7 und damit zu einer Reduzierung der Umladezeit
führt.
Fig. 3 zeigt eine Abwandlung des Ausführungsbeispiels der
Fig. 2, wobei hier jeweils mehrere p-leitende Säulen 8 zwi
schen semiisolierende Schichten 7 eingefügt sind.
Ein wesentlicher Vorteil des erfindungsgemäßen Halbleiterbau
elements liegt darin, daß eine genaue Einstellung der Dotie
rung in den p-leitenden Säulen 8 für eine Kompensation der
Ladungen zu vermeiden ist, indem diese Kompensation der La
dungen mittels der semiisolierenden Schichten 7 erfolgt, die
durch den linearen resistiven Spannungsabfall die benötigten
Ladungen selbstjustiert zur Verfügung stellen.
Die Fig. 4 und, 5 zeigen zwei weitere Ausführungsbeispiele des
erfindungsgemäßen Halbleiterbauelements anhand eines vertika
len DMOS-Feldeffekttransistors mit einer planaren Gateelek
trode 9, einer Source- bzw. Body-Elektrode 10, einer n+-lei
tenden Sourcezone 11, einem p-leitenden Body- oder Kanalbe
reich 12 und Isolierschichten 13, die jeweils aus Siliziumdi
oxid und/oder Siliziumnitrid bestehen und zwischen den n-lei
tenden Halbleiterschichten 3 und den semiisolierenden Schich
ten 7 vorgesehen sind. Wesentlich ist aber, daß bei dem Aus
führungsbeispiel der Fig. 4 ein Kontakt der semiisolierenden
Schichten 7 zu den jeweiligen, auf Sperrpotential liegenden
Schichten bzw. Elektroden, also zu der Sourceelektrode 10
bzw. über das n+-leitende Silizium-Halbleitersubstrat 2 zu
der Drain-Elektrode 6 gegeben ist.
Fig. 5 zeigt ein zu Fig. 4 abgewandeltes Ausführungsbeispiel,
wobei hier wiederum anstelle der Isolierschichten 13 die so
genannte "composite buffer layer"-Technik mit p-leitenden
Säulen 8 zur Anwendung gelangt.
Es sei noch angemerkt, daß in den Ausführungsbeispielen der
Fig. 4 und 5 die Gateelektroden 9 in üblicher Weise in eine
Isolierschicht aus beispielsweise Siliziumdioxid und/oder Si
liziumnitrid eingebettet sind. Für die Gateelektroden 9 kann
z. B. polykristallines Silizium verwendet werden, während die
Sourceelektroden 10 und die Drainelektrode 6 aus beispiels
weise Aluminium bestehen können.
Die Fig. 6 bis 8 zeigen weitere Ausführungsbeispiele des er
findungsgemäßen Halbleiterbauelements anhand einer Schottky-
Diode, bei denen die Elektroden 5 einen Schottky-Kontakt auf
der Anodenseite mit der n-leitenden Halbleiterschicht 3 bil
den und ähnlich wie im Ausführungsbeispiel der Fig. 4 Iso
lierschichten 13 zwischen den semiisolierenden Schichten 7
und den Halbleiterschichten 3 vorgesehen sind.
Fig. 7 zeigt eine Abwandlung des Ausführungsbeispiels von
Fig. 6, wobei hier ähnlich wie in dem Ausführungsbeispiel von
Fig. 5 - nun aber bei einer Schottkydiode - zusätzlich p-lei
tende Säulen 8 zur Kompensation vorhanden sind.
In dem Ausführungsbeispiel von Fig. 8 ist im Unterschied zu
dem Ausführungsbeispiel von Fig. 7 zusätzlich noch eine Iso
lierschicht 14 aus beispielsweise Siliziumdioxid in eine se
miisolierende Schicht 7 "gefüllt". Eine derartige Gestaltung
kann vorteilhaft sein, wenn relativ breite Gräben in die n-
leitende Halbleiterschicht 3 eingebracht werden, um aus die
sen Gräben zunächst die p-leitenden Säulen durch Diffusion zu
erzeugen und dann diese Gräben mit beispielsweise SIPOS an
ihrem Rand aufzufüllen. Der verbleibende Rest der Gräben kann
mittels beispielsweise Siliziumdioxid 14 geschlossen werden.
Obwohl Ausführungsbeispiele erläutert sind, die in Vertikal
struktur gestaltet sind, ist die vorliegende Erfindung ohne
weiteres auch auf Lateralstrukturen anwendbar. Auch kann, wie
bereits erwähnt wurde, anstelle des bevorzugt verwendeten
SIPOS auch ein anderes semiisolierendes Material eingesetzt
werden. Die die semiisolierenden Schichten 7 umgebenden Iso
lierschichten 13 können gegebenenfalls auch weggelassen wer
den.
Die Erzeugung der semiisolierenden Schichten 7 kann auf rela
tiv einfache Weise erfolgen. Beispielsweise kann SIPOS in
ähnlicher Weise wie polykristallines Silizium abgeschieden
werden.
Bevorzugte Schichtdicken (also beispielsweise in Fig. 1(a)
von "links" nach "rechts") liegen für die n-leitenden Schich
ten im Bereich von 1 bis 10 µm, während die semiisolierenden
Schichten 7 ebenfalls in gleicher Richtung eine Schichtdicke
von 0,1 bis 2 µm haben können.
Der spezifische Widerstand der semiisolierenden Schichten
soll im Bereich von etwa 1 × 1010 Ohm cm liegen, obwohl auch
weit hiervon abweichende Werte möglich sind. Widerstandswerte
im Bereich von 108 bis 1011 Ohm cm sind jedenfalls geeignet.
1
Halbleiterkörper
2
n+
-leitendes Siliziumsubstrat
3
n-leitende Halbleiterschicht
4
p-leitende Halbleiterschicht
5
,
6
Elektroden
7
semiisolierende Schicht
8
p-leitende Säule
9
Gateelektrode
10
Source- bzw. Bodyelektrode
11
n+
-leitende Sourcezone
12
Body-Zone
13
Isolierschicht
14
Isolierschicht
Claims (13)
1. Halbleiterbauelement mit kleiner Durchlaßspannung und ho
her Sperrfähigkeit, bei dem in einem Halbleiterkörper (1)
zwischen zwei im Abstand voneinander angeordneten Elektroden
(5, 6) mindestens eine zur Aufnahme von Spannung geeignete
Driftstrecke ausgebildet ist,
dadurch gekennzeichnet,
daß parallel zur Driftstrecke wenigstens eine semiisolierende
Schicht (7) vorgesehen ist.
2. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet,
daß parallel zu der semiisolierenden Schicht (7) in dem Halb
leiterkörper (1) des einen Leitungstyps Bereiche (8) des
zweiten, zum einen Leitungstyp entgegengesetzten Leitungstyps
vorgesehen sind.
3. Halbleiterbauelement nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die semiisolierende Schicht (7) aus semiisolierendem po
lykristallinem Silizium, amorphem Silizium oder amorphem Koh
lenstoff besteht.
4. Halbleiterbauelement nach Anspruch 3,
dadurch gekennzeichnet,
daß das amorphe Silizium bzw. der amorphe Kohlenstoff mit
Wasserstoff dotiert sind.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß der spezifische Widerstand der semiisolierenden Schicht
(7) im Bereich von 108-1011 Ohm cm liegt.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß ein pn-Übergang ein- oder beidseitig an die semiisolie
rende Schicht (7) angrenzt.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß die Dotierung in der Driftstrecke die Durchbruchsladung
nicht überschreitet.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß die Dotierung in der beidseitig mit einer semiiso
lierenden Schicht (7) versehenen Driftstrecke die doppelte
Durchbruchsladung nicht überschreitet.
9. Halbleiterbauelement nach Anspruch 7 oder 8,
dadurch gekennzeichnet,
daß die Dotierung in der aus Silizium bestehenden Driftstrecke
1 × 1012 Ladungsträger cm-2 bzw. 2 × 1012 Ladungsträger cm-2
nicht überschreitet.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet,
daß die semiisolierende Schicht (7) zwischen den beiden Elek
troden (5, 6) angeordnet ist.
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet,
daß der Halbleiterkörper (1) n-dotiert ist.
12. Halbleiterbauelement nach einem der Ansprüche 1 bis 11,
dadurch gekennzeichnet,
daß eine Vielzahl von Driftstrecken parallel zueinander ange
ordnet ist.
13. Halbleiterbauelement nach einem der Ansprüche 1 bis 12,
dadurch gekennzeichnet,
daß es ein Leistungs-MOSFET, eine Schottky-Diode oder ein
Junction-Feldeffekttransistor ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19848828A DE19848828C2 (de) | 1998-10-22 | 1998-10-22 | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit |
US09/425,340 US6201279B1 (en) | 1998-10-22 | 1999-10-22 | Semiconductor component having a small forward voltage and high blocking ability |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19848828A DE19848828C2 (de) | 1998-10-22 | 1998-10-22 | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19848828A1 true DE19848828A1 (de) | 2000-05-04 |
DE19848828C2 DE19848828C2 (de) | 2001-09-13 |
Family
ID=7885359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19848828A Expired - Fee Related DE19848828C2 (de) | 1998-10-22 | 1998-10-22 | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit |
Country Status (2)
Country | Link |
---|---|
US (1) | US6201279B1 (de) |
DE (1) | DE19848828C2 (de) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1073123A2 (de) * | 1999-07-29 | 2001-01-31 | Kabushiki Kaisha Toshiba | Hochspannungsfestigkeitshalbleiterbauelement |
DE19945432A1 (de) * | 1999-09-22 | 2001-04-12 | Infineon Technologies Ag | Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung |
WO2001059844A2 (en) * | 2000-02-12 | 2001-08-16 | Koninklijke Philips Electronics N.V. | Semiconductor device with high reverse breakdown voltage and method of manufacturing the same |
EP1168455A2 (de) * | 2000-06-30 | 2002-01-02 | Kabushiki Kaisha Toshiba | Leistungshalbleiter-Schaltelement |
WO2001059847A3 (en) * | 2000-02-12 | 2002-03-28 | Koninkl Philips Electronics Nv | Insulated gate semiconductor device having field shaping regions |
WO2002065552A2 (en) * | 2001-02-15 | 2002-08-22 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their peripheral termination |
WO2002067332A2 (en) * | 2001-02-22 | 2002-08-29 | Koninklijke Philips Electronics N.V. | Semiconductor devices having field shaping regions |
DE10117802A1 (de) * | 2001-04-10 | 2002-10-24 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
DE102004005775B4 (de) * | 2004-02-05 | 2009-10-22 | Infineon Technologies Ag | Halbleiterbauelement |
DE102007017833B4 (de) * | 2006-04-19 | 2011-12-22 | Toyota Jidosha Kabushiki Kaisha | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
US8809949B2 (en) | 2009-06-17 | 2014-08-19 | Infineon Technologies Austria Ag | Transistor component having an amorphous channel control layer |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210368A (ja) * | 1999-07-02 | 2006-08-10 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置及びその製造方法 |
US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
GB0003186D0 (en) * | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | A semiconductor device |
US6627949B2 (en) * | 2000-06-02 | 2003-09-30 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
US6696726B1 (en) * | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
US7745289B2 (en) * | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
US6677641B2 (en) * | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
FI120310B (fi) * | 2001-02-13 | 2009-09-15 | Valtion Teknillinen | Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä |
WO2002084745A2 (en) * | 2001-04-11 | 2002-10-24 | Silicon Wireless Corporation | Power semiconductor devices and methods of forming same |
JP2003031821A (ja) * | 2001-07-17 | 2003-01-31 | Toshiba Corp | 半導体装置 |
GB0119215D0 (en) | 2001-08-07 | 2001-09-26 | Koninkl Philips Electronics Nv | Trench bipolar transistor |
US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
CN100472735C (zh) * | 2002-03-29 | 2009-03-25 | 费查尔德半导体有限公司 | 横向耗尽结构的场效应晶体管 |
JP4212288B2 (ja) * | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
US7033891B2 (en) * | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
DE10258467B3 (de) * | 2002-12-13 | 2004-09-30 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
DE10317383B4 (de) * | 2003-04-15 | 2008-10-16 | Infineon Technologies Ag | Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte |
DE10321222A1 (de) * | 2003-05-12 | 2004-12-23 | Infineon Technologies Ag | Halbleiterbauelement |
US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
US20050121691A1 (en) * | 2003-12-05 | 2005-06-09 | Jean-Luc Morand | Active semiconductor component with a reduced surface area |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
DE102004007197B4 (de) | 2004-02-13 | 2012-11-08 | Infineon Technologies Ag | Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung |
US7535056B2 (en) | 2004-03-11 | 2009-05-19 | Yokogawa Electric Corporation | Semiconductor device having a low concentration layer formed outside a drift layer |
US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
US7352036B2 (en) * | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
DE102004046697B4 (de) | 2004-09-24 | 2020-06-10 | Infineon Technologies Ag | Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben |
US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
TWI311213B (en) * | 2004-12-24 | 2009-06-21 | Au Optronics Corp | Crystallizing method for forming poly-si films and thin film transistors using same |
DE102005011967B4 (de) * | 2005-03-14 | 2007-07-19 | Infineon Technologies Ag | Halbleiterbauelement mit Driftstrecke und Grabenstruktur sowie Verfahren zur Herstellung desselben |
CN101882583A (zh) * | 2005-04-06 | 2010-11-10 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
TWI251922B (en) * | 2005-07-14 | 2006-03-21 | Siliconware Precision Industries Co Ltd | Multichip stack structure |
US8461648B2 (en) | 2005-07-27 | 2013-06-11 | Infineon Technologies Austria Ag | Semiconductor component with a drift region and a drift control region |
DE102005035699B4 (de) * | 2005-07-27 | 2010-09-16 | Infineon Technologies Austria Ag | Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben |
US8110868B2 (en) | 2005-07-27 | 2012-02-07 | Infineon Technologies Austria Ag | Power semiconductor component with a low on-state resistance |
US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
DE102005048447B4 (de) * | 2005-10-07 | 2007-07-19 | Infineon Technologies Ag | Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
KR101279574B1 (ko) * | 2006-11-15 | 2013-06-27 | 페어차일드코리아반도체 주식회사 | 고전압 반도체 소자 및 그 제조 방법 |
US8928077B2 (en) * | 2007-09-21 | 2015-01-06 | Fairchild Semiconductor Corporation | Superjunction structures for power devices |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
US7880224B2 (en) * | 2008-01-25 | 2011-02-01 | Infineon Technologies Austria Ag | Semiconductor component having discontinuous drift zone control dielectric arranged between drift zone and drift control zone and a method of making the same |
US7858506B2 (en) * | 2008-06-18 | 2010-12-28 | Micron Technology, Inc. | Diodes, and methods of forming diodes |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
CN103137684A (zh) * | 2011-11-21 | 2013-06-05 | 朱江 | 一种具有绝缘层隔离的超结结构半导体晶片及其制备方法 |
CN103208533B (zh) * | 2012-01-13 | 2017-02-08 | 朱江 | 一种肖特基超结半导体装置及其制备方法 |
CN103383968A (zh) * | 2012-05-06 | 2013-11-06 | 朱江 | 一种界面电荷补偿肖特基半导体装置及其制备方法 |
CN103594493A (zh) * | 2012-08-15 | 2014-02-19 | 朱江 | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 |
CN103594494A (zh) * | 2012-08-16 | 2014-02-19 | 朱江 | 一种电荷补偿肖特基半导体装置及其制备方法 |
US8884342B2 (en) | 2012-08-29 | 2014-11-11 | Infineon Technologies Ag | Semiconductor device with a passivation layer |
CN103943666A (zh) * | 2013-01-17 | 2014-07-23 | 朱江 | 一种沟槽半导体装置及其制备方法 |
US8901623B2 (en) * | 2013-02-18 | 2014-12-02 | Infineon Technologies Austria Ag | Super junction semiconductor device with overcompensation zones |
WO2016043247A1 (ja) | 2014-09-17 | 2016-03-24 | 富士電機株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996019833A1 (en) * | 1994-12-20 | 1996-06-27 | Francis John Clough | High voltage thin film semiconductor device |
US5637908A (en) * | 1994-09-28 | 1997-06-10 | Harris Corporation | Structure and technique for tailoring effective resistivity of a SIPOS layer by patterning and control of dopant introduction |
GB2330452A (en) * | 1997-10-16 | 1999-04-21 | Plessey Semiconductors Ltd | Arrangement for inhibiting dielectric polarisation in high voltage devices |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2089119A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
KR100193102B1 (ko) * | 1994-08-25 | 1999-06-15 | 무명씨 | 반도체 장치 및 그 제조방법 |
-
1998
- 1998-10-22 DE DE19848828A patent/DE19848828C2/de not_active Expired - Fee Related
-
1999
- 1999-10-22 US US09/425,340 patent/US6201279B1/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5637908A (en) * | 1994-09-28 | 1997-06-10 | Harris Corporation | Structure and technique for tailoring effective resistivity of a SIPOS layer by patterning and control of dopant introduction |
WO1996019833A1 (en) * | 1994-12-20 | 1996-06-27 | Francis John Clough | High voltage thin film semiconductor device |
GB2330452A (en) * | 1997-10-16 | 1999-04-21 | Plessey Semiconductors Ltd | Arrangement for inhibiting dielectric polarisation in high voltage devices |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1073123A2 (de) * | 1999-07-29 | 2001-01-31 | Kabushiki Kaisha Toshiba | Hochspannungsfestigkeitshalbleiterbauelement |
EP1073123A3 (de) * | 1999-07-29 | 2001-05-23 | Kabushiki Kaisha Toshiba | Hochspannungsfestigkeitshalbleiterbauelement |
US6353252B1 (en) | 1999-07-29 | 2002-03-05 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device having trenched film connected to electrodes |
DE19945432A1 (de) * | 1999-09-22 | 2001-04-12 | Infineon Technologies Ag | Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung |
WO2001059844A2 (en) * | 2000-02-12 | 2001-08-16 | Koninklijke Philips Electronics N.V. | Semiconductor device with high reverse breakdown voltage and method of manufacturing the same |
US6462377B2 (en) | 2000-02-12 | 2002-10-08 | Koninklijke Philips Electronics N.V. | Insulated gate field effect device |
WO2001059844A3 (en) * | 2000-02-12 | 2002-01-10 | Koninkl Philips Electronics Nv | Semiconductor device with high reverse breakdown voltage and method of manufacturing the same |
WO2001059847A3 (en) * | 2000-02-12 | 2002-03-28 | Koninkl Philips Electronics Nv | Insulated gate semiconductor device having field shaping regions |
US6436779B2 (en) | 2000-02-12 | 2002-08-20 | Koninklijke Philips Electronics N.V. | Semiconductor device having a plurality of resistive paths |
EP1168455A2 (de) * | 2000-06-30 | 2002-01-02 | Kabushiki Kaisha Toshiba | Leistungshalbleiter-Schaltelement |
US6750508B2 (en) | 2000-06-30 | 2004-06-15 | Kabushiki Kaisha Toshiba | Power semiconductor switching element provided with buried electrode |
EP1168455A3 (de) * | 2000-06-30 | 2004-05-12 | Kabushiki Kaisha Toshiba | Leistungshalbleiter-Schaltelement |
WO2002065552A2 (en) * | 2001-02-15 | 2002-08-22 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their peripheral termination |
US6724021B2 (en) | 2001-02-15 | 2004-04-20 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their peripheral termination |
KR100847991B1 (ko) * | 2001-02-15 | 2008-07-22 | 엔엑스피 비 브이 | 반도체 디바이스 |
WO2002065552A3 (en) * | 2001-02-15 | 2002-12-19 | Koninkl Philips Electronics Nv | Semiconductor devices and their peripheral termination |
WO2002067332A2 (en) * | 2001-02-22 | 2002-08-29 | Koninklijke Philips Electronics N.V. | Semiconductor devices having field shaping regions |
US6605862B2 (en) | 2001-02-22 | 2003-08-12 | Koninklijke Philips Electronics N.V. | Trench semiconductor devices |
WO2002067332A3 (en) * | 2001-02-22 | 2003-02-20 | Koninkl Philips Electronics Nv | Semiconductor devices having field shaping regions |
DE10117802A1 (de) * | 2001-04-10 | 2002-10-24 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
DE102004005775B4 (de) * | 2004-02-05 | 2009-10-22 | Infineon Technologies Ag | Halbleiterbauelement |
DE102007017833B4 (de) * | 2006-04-19 | 2011-12-22 | Toyota Jidosha Kabushiki Kaisha | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
US8809949B2 (en) | 2009-06-17 | 2014-08-19 | Infineon Technologies Austria Ag | Transistor component having an amorphous channel control layer |
Also Published As
Publication number | Publication date |
---|---|
DE19848828C2 (de) | 2001-09-13 |
US6201279B1 (en) | 2001-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19848828C2 (de) | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit | |
DE19854915C2 (de) | MOS-Feldeffekttransistor mit Hilfselektrode | |
DE112014000679B4 (de) | Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE102012204420B4 (de) | Halbleitervorrichtung | |
DE10211688B4 (de) | Halbleiterbauelement | |
DE112011101442B4 (de) | Halbleitervorrichtung | |
DE102004007197B4 (de) | Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung | |
DE102005041838B3 (de) | Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements | |
DE10120030A1 (de) | Lateralhalbleiterbauelement | |
DE102014114100B4 (de) | Igbt mit reduzierter rückwirkungskapazität | |
DE112010005980T5 (de) | Halbleiterelement | |
DE102018118875B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE10012610C2 (de) | Vertikales Hochvolt-Halbleiterbauelement | |
DE102021113288A1 (de) | Leistungshalbleitervorrichtung und verfahren zu dessen herstellung | |
WO1998038681A1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE19833214C1 (de) | J-FET-Halbleiteranordnung | |
DE19534154C2 (de) | Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement | |
DE102005035153A1 (de) | Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand | |
DE19906384A1 (de) | IGBT mit PN-Isolation | |
DE102004056772B4 (de) | Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben | |
DE19638437C2 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10005772B4 (de) | Trench-MOSFET | |
DE102022210883A1 (de) | Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur | |
WO2000035020A1 (de) | Laterales hochvolt-halbleiterbaulement mit reduziertem spezifischem einschaltwiderstand |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |