DE102006055742B4 - Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden - Google Patents

Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden Download PDF

Info

Publication number
DE102006055742B4
DE102006055742B4 DE200610055742 DE102006055742A DE102006055742B4 DE 102006055742 B4 DE102006055742 B4 DE 102006055742B4 DE 200610055742 DE200610055742 DE 200610055742 DE 102006055742 A DE102006055742 A DE 102006055742A DE 102006055742 B4 DE102006055742 B4 DE 102006055742B4
Authority
DE
Germany
Prior art keywords
zone
semiconductor
control electrodes
arrangement according
device arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610055742
Other languages
English (en)
Other versions
DE102006055742A1 (de
Inventor
Wolfgang Dr. 81545 Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE200610055742 priority Critical patent/DE102006055742B4/de
Publication of DE102006055742A1 publication Critical patent/DE102006055742A1/de
Application granted granted Critical
Publication of DE102006055742B4 publication Critical patent/DE102006055742B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Halbleiterbauelementanordnung, die aufweist: einen Halbleiterkörper (1), einen MOS-Transistor mit einer in dem Halbleiterkörper (100) angeordneten Sourcezone (2) eines ersten Leitungstyps, einer an die Sourcezone (2) angrenzenden Bodyzone (3) eines zweiten Leitungstyps, einer in dem Halbleiterkörper (100) angeordneten Drainzone (5), einer zwischen der Drainzone (5) und der Bodyzone (3) angeordneten Driftzone (4) und mit einer Gateelektrode (90), die benachbart zu der Bodyzone (3) angeordnet und von dieser durch ein erstes Dielektrikum (61) getrennt ist, wenigstens zwei Steuerelektroden (91, 92, ..., 9n), die benachbart zu der Driftzone (4) angeordnet und von dieser durch ein zweites Dielektrikum (62) getrennt sind, und einer Ansteuerschaltung (10), die an die Gateelektrode (90), die Steuerelektroden (91, 92, ..., 9n) und die Drainzone (5) angeschlossen ist und die dazu ausgebildet ist, in einem ersten Betriebszustand, in dem der MOS-Traen (91, 92, ..., 9n) derart anzusteuern, dass sich ein leitender...

Description

  • Die Erfindung betrifft eine Halbleiterbauelementanordnung, insbesondere eine Leistungshalbleiterbauelementanordnung.
  • Ein Ziel bei der Entwicklung von Leistungshalbleiterbauelementen besteht darin, Bauelemente mit möglichst hoher Sperrspannung herzustellen, die dennoch einen niedrigen Einschaltwiderstand haben und die gleichzeitig möglichst geringe Schaltverluste aufweisen.
  • Eine Möglichkeit, den Einschaltwiderstand eines Leistungshalbleiterbauelements bei einer gegebenen Sperrfähigkeit zu reduzieren, ist die Verwendung des Kompensationsprinzips, das beispielsweise in US 4,754,310 A (Coe), US 5,216,275 A1 (Chen), US 5,438,215 A oder DE 43 09 764 C2 (Tihanyi) beschrieben ist.
  • Eine weitere Möglichkeit zur Reduzierung des Einschaltwiderstandes eines Halbleiterbauelements besteht im Vorsehen einer gegenüber der Driftzone dielektrisch isolierten Feldelektrode. Derartige Bauelemente sind in US 4,903,189 A (Ngo), US 4,941,026 A (Temple), US 6,555,873 B2 (Disney), US 6,717,230 B2 (Kocon), US 6,853,033 B2 (Liang), DE 10 2004 041 198 A1 (Willmeroth), US 4,290,077 A (Ronen) oder US 6,608,351 B1 (Meeuwsen) beschrieben.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleiterbauelementanordnung mit einem MOS-Transistor, der einen niedrigen Einschaltwiderstand bei gleichzeitig hoher Sperrspannung aufweist, zur Verfügung zu stellen.
  • Diese Aufgabe wird durch eine Halbleiterbauelementanordnung gemäß Patentanspruch 1 gelöst. Unterschiedliche Ausführungsformen und Weiterentwicklungen sind Gegenstand der Unteransprüche.
  • Die erfindungsgemäße Halbleiterbauelementanordnung umfasst einen Halbleiterkörper und einen MOS-Transistor, der eine in dem Halbleiterkörper angeordnete Sourcezone eines ersten Leitungstyps, eine an die Sourcezone angrenzende Bodyzone eines zweiten Leitungstyps, eine in dem Halbleiterkörper angeordnete Drainzone, eine zwischen der Drainzone und der Bodyzone angeordnete Driftzone und eine Gateelektrode aufweist, die benachbart zu der Bodyzone angeordnet und von dieser durch ein erstes Dielektrikum getrennt ist. Des Weiteren umfasst die Halbleiterbauelementanordnung mindestens zwei Steuerelektroden, die benachbart zu der Driftzone entlang einer Oberfläche des Halbleiterkörpers angeordnet und von dieser durch ein zweites Dielektrikum getrennt sind.
  • Die Bauelementanordnung umfasst außerdem eine Ansteuerschaltung, die an die Gateelektrode, die Steuerelektroden und die Drainzone angeschlossen ist und die dazu ausgebildet ist, in einem ersten Betriebszustand, in dem der MOS-Transistor leitet, die wenigstens zwei Steuerelektroden derart anzusteuern, dass sich ein leitender Kanal entlang des zweiten Dielektrikums in der Driftzone ausbildet, und in einem zweiten Betriebszustand, in dem der MOS-Transistor sperrt, die Steuerelektroden derart anzusteuern, dass Potentiale der Steuerelektroden stufenweise dem Potentialverlauf in der Driftzone folgen.
  • Die Ausbildung eines leitenden Kanals in der Driftzone gesteuert durch die benachbart zu der Driftzone angeordneten Steuerelektroden dient zur Reduktion des Einschaltwiderstandes im Vergleich zu MOS-Transistoren ohne solche Steuerelektroden. Die Anpassung der elektrischen Potentiale der Steuerelektroden im Sperrfall an das elektrische Potential in der Driftzone reduziert die Spannungsbelastung des zweiten Dielektrikums und ermöglicht damit, eine dünne Dielektrikumsschicht als zweites Dielektrikum vorzusehen, was wiederum im leitenden Zustand die Ausbildung des leitenden Kanals begünstigt. Der leitende Kanal ist hierbei ein Akkumulationskanal, wenn die Driftzone vom gleichen Leitungstyp wie die Sourcezone ist und ein Inversionskanal, wenn die Driftzone komplementär zu der Sourcezone dotiert ist.
  • Bei sperrendem MOB-Transistor wird eine zwischen der Drainzone und der Sourcezone anliegende Sperrspannung hauptsächlich von der Driftzone aufgenommen, in der sich eine Raumladungszone ausbreitet. Ein elektrisches Potential in der Driftzone nimmt hierbei ausgehend von der Bodyzone in Richtung der Drainzone – je nach Leitungstyp der Driftzone – linear zu oder linear ab, sofern die Driftzone sehr niedrig dotiert ist.
  • Ausführungsbeispiele der Erfindung werden nachfolgend anhand von Figuren näher erläutert. Die Figuren dienen lediglich dazu, Ausführungsbeispiele der Erfindung zu erläutern, die in den Figuren dargestellten Strukturen sind daher nicht notwendigerweise maßstabsgerecht und nicht notwendigerweise skalierbar.
  • 1 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Halbleiterbauelementanordnung, mit einem Halbleiterkörper, einem MOS-Transistor mit einer Driftstrecke, mehreren benachbart zu der Driftstrecke angeordneten Steuerelektroden und einer Ansteuerschaltung für die Steuerelektroden.
  • 2 veranschaulicht Ansteuerpotentiale der Steuerelektroden während eines sperrenden und eines leitenden Zustands des MOS-Transistors.
  • 3 zeigt ein erstes Ausführungsbeispiel der Ansteuerschaltung.
  • 4 zeigt ein weiteres Ausführungsbeispiel der Ansteuerschaltung.
  • 5 zeigt ausschnittsweise ein Ausführungsbeispiel der erfindungsgemäßen Halbleiterbauelementanordnung, bei dem die Steuerelektroden in einem Graben des Halbleiterkörpers angeordnet sind.
  • 6 zeigt ausschnittsweise ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Halbleiterbauelementanordnung, bei dem die Steuerelektroden oberhalb einer Oberfläche des Halbleiterkörpers angeordnet sind.
  • 7 zeigt eine Abwandlung der in 6 dargestellten Halbleiterbauelementanordnung
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Komponenten mit gleicher Bedeutung.
  • 1 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Halbleiterbauelementanordnung. Diese Bauelementanordnung umfasst einen Halbleiterkörper 100, der in dem Beispiel zwei Halbleiterschichten 101, 102 aufweist, von denen eine erste Halbleiterschicht 101 beispielsweise ein Halbleitersubstrat und eine zweite Halbleiterschicht beispielsweise eine auf das Substrat aufgebrachte Epitaxieschicht ist. Diese beiden Halbleiterschichten 101, 102 sind in dem dargestellten Beispiel komplementär zueinander dotiert.
  • Die Bauelementanordnung umfasst außerdem einen MOS-Transistor mit einer in dem Halbleiterkörper 100 integrierten Sourcezone 2 eines ersten Leitungstyps, einer sich an die Sourcezone 2 anschließenden Bodyzone 3 eines zweiten Leitungstyps, einer beabstandet zu der Bodyzone 3 angeordneten Drainzone 5 des ersten Leitungstyps und einer zwischen der Drainzone 5 und der Bodyzone 3 angeordneten Driftzone 4. Der dargestellte MOS-Transistor ist als lateraler MOS-Transistor realisiert, indem die Sourcezone 2 und die Drainzone 5 in einer lateralen Richtung des Halbleiterkörpers 100 beabstandet zueinander angeordnet sind. Der MOS-Transistor weist außerdem eine Gateelektrode 90 auf, die benachbart zu der Bodyzone 3 angeordnet und durch eine erste Dielektrikumsschicht 61, die nachfolgend als Gatedielektrikumsschicht bezeichnet wird, dielektrisch gegenüber der Bodyzone 3 isoliert ist. Die Gateelektrode dient zur Steuerung eines Inversionskanals in der Bodyzone 3 des MOS-Transistors und ist in dem Beispiel oberhalb einer Vorderseite 103 des Halbleiterkörpers 100 angeordnet und an einen Gateanschluss G angeschlossen.
  • Die Sourcezone 2 ist durch eine Sourceelektrode 21, die einen Sourceanschluss S des Bauelements bildet, und die Drainzone 5 ist durch eine Drainelektrode 51, die einen Drainanschluss D des Bauelements bildet, kontaktiert. Die Sourcezone 2 und die Bodyzone 3, sind in grundsätzlich bekannter Weise über die Sourceelektrode 21 kurzgeschlossen, wobei die Sourceelektrode 21 in dem Beispiel über eine hochdotierte Anschlusszone 31 an die Bodyzone 3 angeschlossen ist.
  • Der in 1 dargestellte MOS-Transistor ist als n-Kanal-MOSFET realisiert. Die Sourcezone 2, die Drainzone 5 und die Driftzone 4 sind bei diesem Bauelement n-dotiert, die Bodyzone 3 ist p-dotiert, wobei eine Dotierungskonzentration der Driftzone 4 geringer ist als die der Sourcezone 2 und die der Drainzone 5. Die Erfindung ist selbstverständlich nicht auf n-Kanal-MOSFET beschränkt sondern kann vielmehr auch auf p-Kanal-MOSFET oder IGBT angewendet werden. Bei einem p-Kanal-MOSFET sind die einzelnen Bauelementzonen komplementär zu den Bauelementzonen des in 1 dargestellten n-MOSFET dotiert. Bei einem IGBT ist die Drainzone p-dotiert, und damit komplementär zu der Driftzone dotiert.
  • Die Halbleiterbauelementanordnung umfasst weiterhin wenigstens zwei Steuerelektroden 91, 92, ..., 9n, die benachbart zu der Driftzone 4 angeordnet sind und die gegenüber der Driftzone durch eine zweite Dielektrikumsschicht 62 dielektrisch isoliert sind. Die Gatedielektrikumsschicht 61 und diese weitere Dielektrikumsschicht 62 können hierbei als gemeinsame Dielektrikumsschicht gleichmäßiger Dicke realisiert sein, die Gatedielektrikumsschicht 61 und diese weitere Dielektrikumsschicht 62 können jedoch auch unterschiedlich dick sein. Die beiden Dielektrikumsschichten 61, 62 können beispielsweise aus einem Halbleiteroxid, z. B. Siliziumoxid bei Verwendung eines Halbleiterkörpers aus Silizium, bestehen. Als dielektrisches Material für die zweite Dielektrikumsschicht eignen sich insbesondere jedoch auch Materialien mit einer höhere Dielektrizitätskonstante, insbesondere sogenannte high-k-Materialien, wie z. B. HfO2, die eine relative Dielektrizitätskonstante größer als 30 aufweisen.
  • Zur Ansteuerung der Steuerelektroden 91, ..., 9n ist eine Ansteuerschaltung 10 vorhanden, die an die Steuerelektroden 91, ..., 9n, die Gateelektrode 90 und die Drainelektrode 51 gekoppelt ist.
  • Die dargestellte Halbleiterbauelementanordnung kann zwei unterschiedliche Betriebszustände annehmen, einen ersten Betriebszustand, bei dem der MOS-Transistor leitend angesteuert ist, und einen zweiten Betriebszustand, bei dem der MOS-Transistor sperrend angesteuert ist. Der MOS-Transistor leitet bei anliegender Spannung zwischen dem Source- und Drainanschluss, wenn an dessen Gateelektrode 90 ein elektrisches Potential anliegt, das ausreicht, um in der Bodyzone 3 einen Inversionskanal zwischen der Sourcezone 2 und der Driftzone 4 entlang des Gatedielektrikums 61 auszubilden. Der MOS-Transistor sperrt wenn kein zur Ausbildung eines Inversionskanals geeignetes elektrisches Potential an der Gateelektrode 90 anliegt und wenn eine Sperrspannung zwischen dem Drain- und Sourceanschluss D, S anliegt. Diese Sperrspannung ist bei einem n-MOSFET eine positive Drain-Source-Spannung. Während dieses sperrenden Zustandes breitet sich eine Raumladungszone in der Driftzone 4 ausgehend von dem pn-Übergang zwischen der Bodyzone 3 und der Driftzone 4 aus.
  • Die Spannungsfestigkeit des dargestellten Bauelements ist von der Dotierungskonzentration in der Driftzone 4 abhängig, wobei die Spannungsfestigkeit um so höher ist, je geringer die Dotierung der Driftzone 4 ist. Die Spannungsfestigkeit des dargestellten MOS-Transistors wird darüber hinaus durch das komplementär zu der Driftzone 4 dotierte Halbleitersubstrat 101 beeinflusst, das in nicht näher dargestellter Weise an die Sourceelektrode 21 bzw. die Sourcezone 2 angeschlossen ist. Bei sperrendem MOS-Transistor bildet sich hierbei eine Raumladungszone an dem pn-Übergang zwischen Driftzone 4 und dem Substrat aus, wodurch in der Driftzone 4 vorhandene Dotierstoffladungen wenigstens teilweise kompensiert werden.
  • Die Ansteuerschaltung 10 erzeugt bei der in dem Beispiel dargestellten Bauelementanordnung während des Betriebs aus einer zwischen der Gateelektrode 90 und der Drainelektrode 51 des MOS-Transistors anliegenden Spannung Ansteuerpotentiale für die benachbart zu der Driftzone 4 angeordneten Steuerelektroden 91, ..., 9n. Diese Ansteuerpotentiale sind so gewählt, dass sich bei leitend angesteuertem MOS-Transistor ein Akkumulationskanal in der Driftzone 4 zwischen der Drainzone 5 und der Bodyzone 3 entlang der zweiten Dielektrikumsschicht 62 ausbildet. Die Dicke der weiteren Dielektrikumsschicht 62 ist hierbei so auf die Ansteuerpotentiale der Steuerelektroden 91, ..., 9n abgestimmt, dass sich der Akkumulationskanal ausbilden kann, wobei der Effekt der Ladungsträgerakkumulation in der Driftzone 4 umso ausgeprägter ist, je dünner das weitere Dielektrikum 62 ist.
  • Die Ladungsträgerdichte in einem sich in der Driftzone 4 ausbildenden Akkumulationskanal ist hierbei so hoch, dass der Einschaltwiderstand des MOS-Transistors, der wesentlich vom ohmschen Widerstand der Driftzone bestimmt wird, im Vergleich zu herkömmlichen MOS-Transistoren bei gleicher Dotierungskonzentration der Driftzone wesentlich reduziert ist. Die Steuerelektroden ermöglichen somit bei gleicher Dotierungskonzentration der Driftzone eine Reduzierung des Einschaltwiderstandes oder bei gleichem Einschaltwiderstand eine Reduzierung der Dotierungskonzentration der Driftzone, und damit eine Erhöhung der Spannungsfestigkeit.
  • Die Dotierstoffladung in der Driftzone 4 kann insbesondere wesentlich kleiner sein als die sogenannte Durchbruchsladung, die bei Silizium 2·1012 cm–2 beträgt. Es besteht sogar die Möglichkeit, die Driftzone komplementär zu der Drainzone 5 zu dotieren, wobei sich in diesem Fall ein Inversionskanal entlang der Steuerelektroden 91, ..., 9n in der Driftzone 4 ausbildet und sich die Raumladungszone bei sperrend angesteuertem Bauelement ausgehend von einem dann zwischen der Driftzone und der Drainzone vorhandenen pn-Übergang in der Driftzone ausbildet. Die Bezeichnung ”leitender Kanal in der Driftzone” wird nachfolgend sowohl für einen Akkumulationskanal als auch für einen Inversionskanal verwendet.
  • Die Ansteuerpotentiale der Steuerelektroden 91, ..., 9n bei leitendem MOS-Transistor können dem Gatepotential entsprechen, was dadurch erreicht werden kann, dass die Ansteuerschaltung die Steuerelektroden 91, ..., 9n bei leitendem MOS-Transistor an Gatepotential anschließt.
  • Bei gesperrtem MOS-Transistor und sich in der Driftzone ausbreitender Raumladungszone steigt das elektrische Potential in der Driftzone 4 annähernd linear ausgehend von der Bodyzone 3 bis hin zur Drainzone 5 an. Zur Begrenzung bzw. Limitierung, einer Spannungsbelastung der Steuerelektroden 91, ..., 9n bei sperrendem MOS-Transistor, steuert die Ansteuerschaltung 10 die Steuerelektroden 91, ..., 9n derart an, dass die Potentiale der in lateraler Richtung des Halbleiterkörpers 100 nebeneinander angeordneten Steuerelektroden 91, 92, ..., 9n dem Potential in der Driftzone 4 derart stufenweise folgen, dass eine über der zweiten Dielektrikumsschicht 62 anliegende Spannung nicht größer ist als ein vorgegebener Grenzwert bzw. eine vorgegebene ”Stufenhöhe”, die auf die Dicke der Dielektrikumsschicht abgestimmt und so gewählt ist, dass die Dielektrikumsschicht 62 bei Anliegen dieser Spannung nicht durchbricht.
  • In 2 sind der Potentialverlauf in der Driftzone 4 und die elektrischen Potentiale der Steuerelektroden 91, 92, ..., 9n für eine Halbleiterbauelementanordnung – mit in dem Beispiel sechs – Steuerelektroden dargestellt. Eine solche Halbleiterbauelementanordnung ist zum besseren Verständnis im oberen Teil der 2 dargestellt. Im unteren Teil der Figur sind die Potentialverläufe in Abhängigkeit einer Ortskoordinate x dargestellt, wobei sich die dargestellten Potentiale auf das Sourcepotential beziehen und wobei angenommen wird, dass im zweiten Betriebszustand, d. h. bei sperrendem MOS-Transistor die Gate-Source-Spannung Null ist. Eine Position des pn-Übergangs zwischen der Bodyzone 3 und der Driftzone 4 hat zu Zwecken der Erläuterung die Ortskoordinate x = 0, ein Übergang zwischen der Driftzone 4 und der Drainzone 5 hat die (normierte) Ortskoordinate x = 1. Das Potential UDRIFT in der Driftzone 4 steigt mit zunehmendem Abstand x zu dem pn-Übergang wenigstens annähernd linear an und erreicht an der Grenze zur Drainzone 5 (x = 1) eine anliegende Sperrspannung US, die der Drain-Source-Spannung im zweiten Betriebszustand entspricht. Mit U91, ..., U9n sind in Figur die einzelnen Potentiale der Steuerelektroden 91, ..., 9n bezeichnet.
  • Die Potentiale U91, ..., U9n der Steuerelektroden 91, 92, ..., 9n steigen stufenweise von Steuerelektrode zu Steuerelektrode in Richtung des höheren Potentials in der Driftzone 4, in dem Beispiel in Richtung der Drainzone 5, an und folgen damit stufenweise dem Potential UDRIFT in der Driftzone 4. Ein Spannungsabfall zwischen einer jeden der Steuerelektroden 91, 92, ..., 9n und der Driftzone 4 ist damit nicht größer als eine ”Stufenhöhe”. Die Spannungsfestigkeit des zweiten Dielektrikums 6 kann somit wesentlich kleiner gewählt werden, wie in einem Vergleichsfall, bei dem die Potentiale der Steuerelektroden im Sperrfall auf Gatepotential bleiben würden.
  • Durch die geringere Spannungsbelastung kann die Dicke des Dielektrikums 62 entsprechend klein gewählt werden, wodurch ein ausgeprägter Akkumulationseffekt erzielt wird. Für eine zuvor erläuterte Halbleiterbauelementanordnung mit einem MOS-Leistungstransistor, der eine Durchbruchsspannung von 60 V aufweist, wurde durch Simulationen eine Reduktion des Einschaltwiderstandes um einen Faktor 5 im Vergleich zu einem bekannten lateralen DMOS-Transistor ermittelt. Die Ladungsträgerbeweglichkeit an der Oberfläche 103 des Halbleiterkörpers betrug für die Simulation zwei Drittel der Ladungsträgerbeweglichkeit in der Driftzone im Inneren des Halbleiterkörpers 100. Als Dielektrikumsschichten 61, 62 wurden zu Zwecken der Simulation Siliziumoxidschichten mit einer Dicke von 25 nm angenommen, als Dotierungskonzentration der Drainzone 5 8 × 1015 cm–3 bei einer vertikalen Dicke von 1 μm auf. Die nominelle Gatespannung, um den Transistor voll einzuschalten, betrug in der Simulation 8 V.
  • Die 3 und 4 zeigen Ausführungsbeispiele der Ansteuerschaltung 10, die die zuvor erläuterte Ansteuerung der Steuerelektroden 91, ..., 9n gewährleistet. Ein besonderer Vorteil der im Folgenden beschriebenen Ausführungsbeispiele besteht darin, dass die Ansteuerschaltung 10 keine zusätzliche Spannungsquellen benötigt, da sie Ansteuerpotentiale der Steuerelektroden 91, ..., 9n aus einer zwischen dem Drainanschluss D und Gateanschluss G anliegenden Spannung ableitet.
  • Bei dem in 3 dargestellten Ausführungsbeispiel weist die Ansteuerschaltung 10 eine Reihenschaltung von Gleichrichterelementen D1, D2, ..., Dn, in dem Beispiel Dioden, auf, die an einem Ende an die Gateelektrode G angeschlossen ist. Diese Reihenschaltung weist Zwischenabgriffe K1, ..., Kn – 1 zwischen jeweils zwei Dioden auf, an die jeweils eine der Steuerelektroden 91, ..., 9n – 1 angeschlossen ist. Die ausgehend von der Gateelektrode 90 in Richtung der Drainelektrode 51 aufeinanderfolgenden Steuerelektroden 91, ..., 9n – 1 sind hierbei an die ausgehend von der Gateelektrode 90 aufeinanderfolgenden Zwischenabgriffe K1, ..., Kn – 1 angeschlossen, d. h. allgemein ist eine ausgehend von der Gateelektrode i-te Steuerelektrode 9i an einen ausgehend von der Gateelektrode 90 i-ten Zwischenabgriff Ki angeschlossen, mit i = 1 ... n – 1. Eine ausgehend von der Gateelektrode 90 letzte Steuerelektrode 9n der Steuerelektrodenkette ist an einen der Gateelektrode 90 abgewandten Anschluss Kn der Diodenkette D1, ..., Dn angeschlossen. Die Reihenschaltung ist über diesen Anschluss Kn über ein weiteres Gleichrichterelement D, das in dem Beispiel ebenfalls als Diode ausgebildet ist, an die Drainelektrode 51 angeschlossen. Diese weitere Diode D ist in dem Beispiel entgegengesetzt zu den Dioden D1, ..., Dn der Diodenkette, die jeweils gleich orientiert sind, gepolt.
  • Im ersten Betriebszustand, in dem der MOS-Transistor leitend angesteuert ist, ist – für den dargestellten Fall eines n Kanal MOS-Transistors – das Potential der Gateelektrode 90 höher als das Potential der Drainzone 5. Die Dioden D1, ..., Dn der Diodenkette sind hierbei so verschaltet, dass sich an den Steuerelektroden 91, ..., 9n ein elektrisches Potential einstellt, das im Wesentlichen dem Gatepotential der Gateelektrode 90 entspricht. Diese Dioden D1, ..., Dn sind hierzu ausgehend von der Gateelektrode 90 in Flussrichtung gepolt. Da im statischen Fall, d. h. bei eingeschaltetem Bauelement kein Strom von der Gateelektrode 90 auf die Steuerelektroden 91, ..., 9n fließt, ist der Spannungsabfall über den in Flussrichtung gepolten Dioden D1, ..., Dn wenigstens annähernd Null, so dass die Potentiale der Steuerelektroden 91, ..., 9n dem Potential der Gateelektrode 90 entspricht. Eine zwischen der Gateelektrode 90 und der Drainelektrode 51 anliegende Spannung wird in diesem Betriebszustand von der weiteren Diode D aufgenommen, die bei einer positiven Spannung zwischen Gate G und Drain D in Sperrrichtung gepolt ist. Durch das an den Steuerelektroden 91, ..., 9n anliegende Gatepotential, das bei leitendem MOS-Transistor höher ist als das Potential der Driftzone 4 bildet sich in der Driftzone 4 entlang der zweiten Dielektrikumsschicht 62 ein Akkumulationskanal aus, der erheblich zur Verringerung des Einschaltwiderstandes beiträgt.
  • Der Akkumulationskanal bildet sich hierbei erst dann aus, wenn bereits ein Inversionskanal in der Bodyzone 3 vorhanden ist und wenn hierdurch bedingt das elektrische Potential der Drainzone 5 bzw. der Driftzone 4 in Richtung des Potentials der Sourcezone 2 absinkt. Das an den MOS-Transistors angelegte Gatepotential ist hierbei insbesondere so auf den Einschaltwiderstand des Bauelements bei ausgebildetem Inversionskanal aber noch nicht ausgebildeten Akkumulationskanal bzw. das elektrische Potential der Driftzone 4 bei noch nicht ausgebildetem Akkumulationskanal abgestimmt, dass die Ausbildung eines solchen Kanals ermöglicht wird. Um die Ausbildung eines solchen Akkumulationskanals sicherzustellen besteht bei einer leitenden Ansteuerung des Bauelements insbesondere die Möglichkeit, zu Beginn des Ansteuervorgangs ein höheres Gatepotential anzulegen und dieses Potential nach Ausbilden des Akkumulationskanals dann zu verringern.
  • Im zweiten Betriebszustand, in dem der MOS-Transistor sperrend angesteuert ist, ist – für den dargestellten Fall eines n-Kanal MOS-Transistors – das Potential der Drainzone 5 höher als das Potential der Gateelektrode 90. In diesem Fall ist die weitere Diode D in Durchlassrichtung gepolt während die Dioden D1, ..., Dn der Diodenkette in Sperrrichtung gepolt sind. Die Diodenkette funktioniert hierbei als Spannungsteiler, wobei der Anteil der über den einzelnen Dioden anliegenden Spannung an der gesamten Drain-Gate-Spannung vom Sperrverhalten, d. h. von den Diodenkennlinien der einzelnen Dioden abhängig ist.
  • Bei Verwendung von Dioden, die ein wenigstens annähernd identisches Kennlinienverhalten besitzen, verteilt sich diese Spannung gleichmäßig auf die Dioden D1, ..., Dn, d. h. über den Dioden liegt jeweils ein gleicher Anteil der gesamten Spannung an. Dieser Anteil beträgt jeweils Udg/n, wobei Udg die Drain-Gate-Spannung und n die Anzahl der Dioden D1, ..., Dn der Diodenkette bezeichnet. Die über den Dioden anliegenden Spannung entspricht hierbei der Differenz der elektrischen Potentiale zweier benachbarter Steuerelektroden bzw. der ”Stufenhöhe”. Die elektrischen Potentiale der Steuerelektroden nehmen hierbei ausgehend von der der Gateelektrode 90 nächstliegenden Steuerelektrode 91 in Richtung der Drainzone 5 stufenweise bis zu der der Drainzone 5 nächstliegenden Steuerelektrode 9n zu. Diese der Drainzone 5 nächstliegenden Steuerelektrode 9n liegt über die weitere Diode D hierbei annähernd auf Drainpotential. Das elektrische Potential der Driftzone 4 nimmt bei sperrendem MOS-Transistor linear in Richtung der Drainzone zu, so dass die Potentiale der Steuerelektroden 91 ..., 9n stufenweise dem Potential der Driftzone 4 folgen.
  • Die Anzahl der Steuerelektroden 91, ..., 9n und damit die Spannungsdifferenz zwischen zwei benachbarten Steuerelektroden ist insbesondere so auf die während des Betriebs anliegende Drain-Gate-Spannung abgestimmt, dass eine Spannungsdifferenz zwischen der jeweiligen Steuerelektrode 91, ..., 9n und der Driftzone geringer ist als eine zulässige Spannungsbelastung des zweiten Dielektrikums. Diese Spannungsbelastung sinkt mit zunehmender Anzahl der Steuerelektroden. Die Drain-Gate-Spannung entspricht bei sperrendem MOS-Transistor näherungsweise der anliegenden Sperrspannung US bzw. Drain-Source-Spannung, da die Gate-Source-Spannung vernachlässigbar ist im Vergleich zur anliegenden Sperrspannung, d. h. üblicherweise bei einem selbstsperrenden n-Kanal-MOSFET Null ist.
  • Die Dioden D1, D2, ..., Dn der Diodenkette und die weitere Diode D, die in 3 lediglich in Form von Schaltsymbolen dargestellt sind, können als externe Bauelemente, d. h. außerhalb des Halbleiterkörpers 100 angeordnete Bauelemente realisiert sein, können jedoch im selben Halbleiterkörper 100 wie der MOS-Transistor integriert sein und über eine Verdrahtungsebene (nicht dargestellt) mit den Steuerelektroden 91, ..., 9n elektrisch verbunden sein.
  • 4 veranschaulicht eine weitere Ansteuerschaltung zum Erzeugen der Ansteuerpotentiale für die Steuerelektroden 91, ..., 9n abhängig vom jeweiligen Betriebszustand. Dargestellt in 4 ist eine eigenständige Struktur zur Erzeugung dieser Ansteuerpotentiale. Diese Struktur kann in einem von dem Halbleiterkörper mit dem MOS-Transistor separaten Halbleiterkörper realisiert sein, oder kann benachbart bzw. beabstandet zu dem MOS-Transistor in demselben Halbleiterkörper wie der MOS-Transistor realisiert sein, wovon für die nachfolgende Erläuterung ausgegangen wird.
  • Die Struktur der in 4 dargestellten Ansteuerschaltung umfasst in dem Halbleiterkörper 100 eine Halbleiterzone 24, die beispielsweise schwach n-dotiert ist und die sich – analog zur Driftzone 4 – entlang der Oberfläche des Halbleiterkörpers in lateraler Richtung erstreckt. Die Halbleiterzone 24 ist in dem Beispiel komplementär dotiert zu einer unterhalb der Halbleiterzone 24 angeordneten Halbleiterschicht, die beispielsweise das Substrat ist. In dieser Halbleiterzone 24 ist eine, mit der Drainzone 5 elektrisch verbundene erste Anschlusszone 22 und eine mit der Gateelektrode 90 elektrisch verbundene zweite Anschlusszone 23 angeordnet, die beispielsweise p-dotiert sind und die in der lateralen Richtung des Halbleiterkörpers beabstandet zueinander angeordnet sind.
  • In der Halbleiterzone 24 sind zwischen der ersten und zweiten Anschlusszone 22, 23 jeweils beabstandet zueinander eine Anzahl säulenförmiger Halbleiterzonen 25_1, 25_2, ..., 25_n angeordnet, die jeweils komplementär zu der Halbleiterzone 24 dotiert sind und die insbesondere in regelmäßigen Abständen zwischen den beiden Anschlusszonen 22 und 23 angeordnet sind. Die Säulen 25_1, ...,25_n können in einer senkrecht zu der in 4 dargestellten Zeichenebene verlaufenden Ebene einen beliebigen Querschnitt, beispielsweise einen kreisförmigen oder quadratischen Querschnitt, aufweisen. Die einzelnen säulenförmigen Halbleiterzonen 25_1, ..., 25_n weisen jeweils Anschlüsse K1, ..., Kn auf, deren Funktion den in 3 erläuterten Abgriffen K1, ..., Kn entspricht und die an die Steuerelektroden (in 4 nicht dargestellt) angeschlossen sind.
  • Zwischen der Anschlusszone 22 und der Halbleiterzone 24 kann eine Feldstoppzone 28 angeordnet sein, die vom gleichen Leitungstyp wie die Halbleiterzone 24, jedoch höher dotiert ist. Diese Feldstoppzone stoppt bei sperrendem MOS-Transistor ein sich in der Halbleiterzone 24 ausbreitendes elektrisches Feld. Der Abstand der ersten und zweiten Anschlusszone 22, 23 zu der Halbleiterzone 24 kann dem Abstand der Bodyzone 3 und der Drainzone 5, d. h. den Abmessungen der Driftzone 4 in lateraler Richtung des Halbleiterkörpers 100 entsprechen.
  • Bei leitend angesteuertem MOS-Transistor liegt die Halbleiterzone 24 über den hierbei in Flussrichtung gepolten pn-Übergang zwischen der zweiten Anschlusszone 23 und der Halbleiterzone 24 annähernd auf dem Gatepotential. Ein pn-Übergang zwischen der Halbleiterzone 24 und der auf Drainpotential liegenden ersten Anschlusszone 22 ist hierbei in Sperrrichtung gepolt. Die säulenförmigen Zonen 25_1, ..., 25_n liegen hierbei ebenfalls auf Gatepotential.
  • Bei sperrend angesteuertem MOS-Transistor ist das Drainpotential D in erläuterter Weise höher als das Gatepotential G. Das elektrische Potential in der Driftzone nimmt hierbei ausgehend von der zweiten Anschlusszone in Richtung der ersten Anschlusszone zu. Die Halbleiterzone 24 ist hierbei so dotiert, dass sich bei sperrendem MOS-Transistor eine Raumladungszone ausgehend von dem pn-Übergang zwischen der zweiten Anschlusszone 23 und der Halbleiterzone 24 ausbreitet Das Potential des Halbleitersubstrats 101 unmittelbar unterhalb der Halbleiterzone 24 entspricht hierbei dem Potential der Halbleiterzone 24, so dass die elektrischen Potentiale der Säulen 25_1, ..., 25_n den elektrischen Potentialen der Halbleiterzone 24 an der Position der jeweiligen Säule. Die Potentialdifferenz zwischen benachbarten Säulen ist hierbei abhängig vom jeweiligen Abstand der Säulen. Bei gleichmäßigen Abständen sind diese Potentialdifferenzen, und damit die Potentialdifferenzen zwischen benachbarten Steuerelektroden 91, ..., 9n jeweils gleich. Insgesamt ergibt sich auch hier ein stufenförmiger Verlauf der Potentiale der Steuerelektroden 91, ..., 9n von der Gateelektrode 90 in Richtung der Drainelektrode D, der dem Potentialverlauf in der Driftzone folgt.
  • 5 zeigt ein Ausführungsbeispiel der Erfindung dargestellt, bei der die Gateelektrode 90 und die Steuerelektroden 91, 92, 93 in einem Graben angeordnet sind, der sich ausgehend von der vorderseite 101 in den Halbleiterkörper 100 hin ein erstreckt und der sich in der lateralen Richtung des Halbleiterkörpers 100 in nicht näher dargestellter Weise von der Bodyzone bis an die Drainzone erstreckt. 5A zeigt einen Querschnitt durch den Graben 7 in vertikaler Richtung des Halbleiterkörpers 100, 5B zeigt eine Draufsicht auf die Vorderseite 101 des Halbleiterkörpers. Bezugnehmend auf 7B können bei dieser Ausführungsform mehrere Gräben 7 mit darin angeordneten Gateelektroden 90 und Steuerelektroden 91, 92, 93 vorgesehen sein, die in einer Richtung senkrecht zu der Drain-Source-Richtung beabstandet zueinander angeordnet sind. Das Vorsehen mehrerer solcher Gräben mit darin angeordneter Elektroden dient zur Erhöhung des Kanalquerschnitts des Inversionskanals in der Bodyzone 3 und des Akkumulationskanals in der Driftzone 4, und damit zur Erhöhung der Stromtragfähigkeit des Bauelements.
  • Die Funktionsweise des Bauelements mit in Gräben angeordneten Gate- und Steuerelektroden 90, 91, ..., 9n ist identisch mit der Funktionsweise der bisher erörterten Ausführungsformen, mit dem Unterschied, dass sich der Inversionskanal und der Akkumulationskanal nicht parallel zu der Vorderseite 101 sondern senkrecht zu der Vorderseite 101 des Halbleiterkörpers 100 ausbildet.
  • Auch Kombinationen der zuvor erläuterten räumlichen Positionen der Gateelektrode und der Steuerelektroden sind anwendbar. So kann beispielsweise die Gateelektrode oberhalb des Halbleiterkörpers und die Steuerelektroden können in einem Graben angeordnet werden, und umgekehrt.
  • Die 6 und 7 zeigen weitere Ausführungsbeispiele der Anordnung mit den benachbart zu der Driftzone 4 angeordneten Steuerelektroden. Bei dem in 6 dargestellten Ausführungsbeispiel sind die Steuerelektroden, von denen in der Figur beispielhaft drei beliebige 9i – 1, 9i, 9i + 1 dargestellt sind. Diese Steuerelektroden sind hierbei so realisiert, dass sich zwei unmittelbar benachbarte Elektroden abschnittsweise in lateraler Richtung überlappen. Bei der in 6 dargestellten Anordnung wird dies dadurch erreicht, dass jede zweite 9i der Steuerelektroden die beiden in lateraler Richtung unmittelbar benachbarten Steuerelektroden 9i – 1, 9i + 1 an ihren Enden überlappt, gegen diese Elektroden jedoch elektrisch isoliert ist. Die Steuerelektrode 9i ist hierzu an ihren Enden stufenförmig ausgebildet. In nicht näher dargestellter Weise besteht auch die Möglichkeit, dass jede der Steuerelektroden ein stufenförmiges Ende aufweist, mit dem sie eine jeweils unmittelbar benachbarte Steuerelektrode überlappt. Durch diese überlappende Realisierung der Steuerelektroden 9i – 1, 9i, 9i + 1 kann erreicht werden, dass sich der Akkumulationskanal bei leitenden MOS-Transistor lückenlos über die gesamte Länge der Steuerelektrodenanordnung ausbildet, so dass keine Unterbrechung des Akkumulationskanals auftritt.
  • Die in 6 dargestellte Anordnung kann dadurch hergestellt werden, dass zunächst nur jede zweite der Steuerelektroden hergestellt wird und dass abschließend die übrigen Steuerelektroden so hergestellt werden, dass sie die zuvor hergestellten überlappen. Vor dem Herstellen der weiteren Steuerelektroden wird hierbei zumindest auf die später überlappten Enden der zuerst hergestellten Steuerelektroden eine Isolationsschicht aufgebracht.
  • Bei dem in 7 dargestellten Ausführungsbeispiel sind in der Driftzone 4 jeweils benachbart zu Lücken zwischen zwei Steuerelektroden jeweils hochdotierte Halbleiterzonen 8 angeordnet, die jeweils vom gleichen Leitungstyp sind, wie der Kanal in der Driftzone 4, der durch die Steuerelektroden gesteuert wird. Bei einem n-leitenden Bauelement sind diese Zonen 8 n-dotiert, bei einem p-leitenden Bauelement sind diese Zonen 8 p-dotiert, und zwar jeweils unabhängig von der Dotierung der Driftzone 4. Diese hochdotierten Zonen verhindern ein ”Abreißen” des leitenden Kanals, der abhängig von der Dotierung der Driftzone 4 ein Akkumulationskanal oder ein Inversionskanal ist.
  • Die anhand der 6 und 7 erläuterten Maßnahmen, ein Abreißen des leitenden Kanals entlang des zweiten Dielektrikums bei leitend angesteuertem Bauelement zu verhindern, nämlich eine überlappende Anordnung der Steuerelektroden 9i – 1, 9i, 9i + 1 oder das Vorsehen hochdotierter Halbleiterzonen 8 in der Driftzone 4 benachbart zu Lücken der Steuerelektroden 9i – 1, 9i, 9i + 1 können selbstverständlich auch den anhand von 5 erläuterten Bauelementen ergriffen werden, bei denen die Steuerelektroden in Gräben angeordnet sind.

Claims (17)

  1. Halbleiterbauelementanordnung, die aufweist: einen Halbleiterkörper (1), einen MOS-Transistor mit einer in dem Halbleiterkörper (100) angeordneten Sourcezone (2) eines ersten Leitungstyps, einer an die Sourcezone (2) angrenzenden Bodyzone (3) eines zweiten Leitungstyps, einer in dem Halbleiterkörper (100) angeordneten Drainzone (5), einer zwischen der Drainzone (5) und der Bodyzone (3) angeordneten Driftzone (4) und mit einer Gateelektrode (90), die benachbart zu der Bodyzone (3) angeordnet und von dieser durch ein erstes Dielektrikum (61) getrennt ist, wenigstens zwei Steuerelektroden (91, 92, ..., 9n), die benachbart zu der Driftzone (4) angeordnet und von dieser durch ein zweites Dielektrikum (62) getrennt sind, und einer Ansteuerschaltung (10), die an die Gateelektrode (90), die Steuerelektroden (91, 92, ..., 9n) und die Drainzone (5) angeschlossen ist und die dazu ausgebildet ist, in einem ersten Betriebszustand, in dem der MOS-Transistor leitet, die wenigstens zwei Steuerelektroden (91, 92, ..., 9n) derart anzusteuern, dass sich ein leitender Kanal in Form eines Akkumulationskanals oder eines Inversionskanals entlang des zweiten Dielektrikums in der Driftzone (4) ausbildet, und in einem zweiten Betriebszustand, in dem der MOS-Transistor sperrt, die Steuerelektroden (91, 92, ..., 9n) derart anzusteuern, dass Potentiale der Steuerelektroden (91, 92, ..., 9n) stufenweise dem Potentialverlauf in der Driftzone (4) folgen.
  2. Halbleiterbauelementanordnung nach Anspruch 1, bei der die Ansteuerschaltung (10) eine Reihenschaltung mit Gleichrichterelementen (D1, ..., Dn), einem ersten und zweiten (Kn) Anschluss und Zwischenabgriffen (K1, ..., Kn – 1) zwischen jeweils zwei Gleichrichterelementen (D1, ..., Dn) aufweist, wobei der erste Anschluss an die Gateelektrode (90) gekoppelt ist und jeweils einer der Zwischenabgriffe (K1, ..., Kn – 1) an eine der Steuerelektroden (91, ..., 9n – 1) gekoppelt ist.
  3. Halbleiterbauelementanordnung nach Anspruch 2, bei der eine der Drainzone (5) nächstliegende Steuerelektrode (9n) an den zweiten Anschluss (Kn) der Reihenschaltung angeschlossen ist.
  4. Halbleiterbauelementanordnung nach Anspruch 2 oder 3, bei der der zweite Anschluss (Kn) der Reihenschaltung über ein weiteres Gleichrichterelement (D) an die Drainzone (5) gekoppelt ist.
  5. Halbleiterbauelementanordnung nach Anspruch 4, bei der das weitere Gleichrichterelement (D) entgegengesetzt zu den Gleichrichterelementen (D1, ..., Dn) der Reihenschaltung gepolt ist.
  6. Halbleiterbauelementanordnung nach einem der Ansprüche 2 bis 5, bei der die Gleichrichterelemente (D1, D2, ..., Dn) der Reihenschaltung Dioden sind.
  7. Halbleiterbauelementanordnung nach einem der Ansprüche 3 bis 6, bei der das weitere Gleichrichterelement (D) eine Diode ist.
  8. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper (100) eine erste Halbleiterschicht (101) und eine komplementär zu der ersten Halbleiterschicht (101) dotierte zweite Halbleiterschicht (102) aufweist, wobei die Driftzone (4) in der zweiten Halbleiterschicht (101) ausgebildet ist.
  9. Halbleiterbauelementanordnung nach Anspruch 8, bei der die zweite Halbleiterschicht (102) an die Sourcezone (2) gekoppelt ist.
  10. Halbleiterbauelementanordnung nach Anspruch 1, bei der die Ansteuerschaltung (10) aufweist: – eine erste Halbleiterzone (24) eines Leitungstyps in dem Halbleiterkörper (100), die sich entlang einer Oberfläche des Halbleiterkörpers in lateraler Richtung erstreckt, und die eine komplementär dotierte und mit der Drainzone (5) elektrisch verbundene erste Anschlusszone (22) und beabstandet zu der ersten Anschlusszone (22) eine komplementär dotierte und mit der Gateelektrode elektrisch verbundene zweite Anschlusszone (23) aufweist, – in der ersten Halbleiterzone (24) in lateraler Richtung beabstandet zueinander angeordnete säulenförmige zweite Halbleiterzonen (25_1, ..., 25_n), die komplementär zu der ersten Halbleiterzone (24) dotiert sind und die sich ausgehend von der Oberfläche in einer vertikalen Richtung in den Halbleiterkörper (100) hinein erstrecken, wobei jeweils eine der zweiten Halbleiterzonen (25_1, ...) an eine der Steuerelektroden (91, ...) angeschlossen ist.
  11. Halbleiterbauelementanordnung nach Anspruch 10, bei der die Dotierungskonzentration und die Abmessungen der säulenförmigen zweiten Halbleiterzonen (25_1, ...) so gewählt ist, dass diese bei sperrendem MOS-Transistor ausgeräumt sind.
  12. Halbleiterbauelementanordnung nach Anspruch 10 oder 11, bei der die erste Halbleiterzone (24) oberhalb einer komplementär zu der ersten Halbleiterzone (24) dotierten Halbleiterschicht (101) angeordnet ist und bei der die säulenförmigen zweiten Halbleiterzonen (25_1, ...) bis an diese Halbleiterschicht (101) reichen.
  13. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, bei der die Gateelektrode (90) und/oder die Steuerelektroden (91, ...) oberhalb einer Seite des Halbleiterkörpers (100) angeordnet sind.
  14. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, bei der die Gateelektrode (90) und/oder die Steuerelektroden (91, ...) in einem Graben des Halbleiterkörpers (100) angeordnet sind.
  15. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, bei der die Steuerelektroden (91, ...) teilweise einander überlappend angeordnet sind.
  16. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, bei der die Steuerelektroden (91, ...) in der Driftzone (4) benachbart zu Lücken zwischen zwei unmittelbar benachbarten Steuerelektroden eine höher als die Driftzone (4) dotierte Halbleiterzonen (8) angeordnet sind.
  17. Halbleiterbauelementanordnung nach Anspruch 16, bei der die höher dotierten Zonen vom gleichen Leitungstyp wie die Sourcezone (2) sind.
DE200610055742 2006-11-25 2006-11-25 Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden Expired - Fee Related DE102006055742B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610055742 DE102006055742B4 (de) 2006-11-25 2006-11-25 Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610055742 DE102006055742B4 (de) 2006-11-25 2006-11-25 Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden

Publications (2)

Publication Number Publication Date
DE102006055742A1 DE102006055742A1 (de) 2008-06-05
DE102006055742B4 true DE102006055742B4 (de) 2011-07-14

Family

ID=39338732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610055742 Expired - Fee Related DE102006055742B4 (de) 2006-11-25 2006-11-25 Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden

Country Status (1)

Country Link
DE (1) DE102006055742B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240047387A1 (en) * 2021-05-12 2024-02-08 Texas Instruments Incorporated Semiconductor doped region with biased isolated members

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880224B2 (en) 2008-01-25 2011-02-01 Infineon Technologies Austria Ag Semiconductor component having discontinuous drift zone control dielectric arranged between drift zone and drift control zone and a method of making the same
CN115132820A (zh) * 2021-03-29 2022-09-30 无锡华润上华科技有限公司 半导体器件及半导体器件的控制方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US4903189A (en) * 1988-04-27 1990-02-20 General Electric Company Low noise, high frequency synchronous rectifier
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
US5438215A (en) * 1993-03-25 1995-08-01 Siemens Aktiengesellschaft Power MOSFET
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6608351B1 (en) * 1999-06-03 2003-08-19 Koninkl Philips Electronics Nv Semiconductor device comprising a high-voltage circuit element
US6717230B2 (en) * 2001-10-17 2004-04-06 Fairchild Semiconductor Corporation Lateral device with improved conductivity and blocking control
US6853033B2 (en) * 2001-06-05 2005-02-08 National University Of Singapore Power MOSFET having enhanced breakdown voltage
DE102004041198A1 (de) * 2004-08-25 2006-03-02 Infineon Technologies Austria Ag Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4903189A (en) * 1988-04-27 1990-02-20 General Electric Company Low noise, high frequency synchronous rectifier
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
US5438215A (en) * 1993-03-25 1995-08-01 Siemens Aktiengesellschaft Power MOSFET
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US6608351B1 (en) * 1999-06-03 2003-08-19 Koninkl Philips Electronics Nv Semiconductor device comprising a high-voltage circuit element
US6853033B2 (en) * 2001-06-05 2005-02-08 National University Of Singapore Power MOSFET having enhanced breakdown voltage
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6717230B2 (en) * 2001-10-17 2004-04-06 Fairchild Semiconductor Corporation Lateral device with improved conductivity and blocking control
DE102004041198A1 (de) * 2004-08-25 2006-03-02 Infineon Technologies Austria Ag Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240047387A1 (en) * 2021-05-12 2024-02-08 Texas Instruments Incorporated Semiconductor doped region with biased isolated members

Also Published As

Publication number Publication date
DE102006055742A1 (de) 2008-06-05

Similar Documents

Publication Publication Date Title
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102008063208B4 (de) Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007004091B4 (de) Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102006026943B4 (de) Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
DE112018000209B4 (de) Grabenleistungstransistor
WO1997035346A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102004059620A1 (de) Halbleitervorrichtung
DE102006038860B4 (de) Halbleitervorrichtung
DE102005041257A1 (de) Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE102005030886B3 (de) Schaltungsanordnung mit einem Transistorbauelement und einem Freilaufelement
DE10309400A1 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE19923466A1 (de) Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102006055742B4 (de) Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden
DE10312911A1 (de) Halbleiterbauelement mit platzsparendem Randabschluss
EP1245050A1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE102005045910B4 (de) Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand
DE102011079307B4 (de) Halbleitervorrichtung
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE10005772B4 (de) Trench-MOSFET

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111015

R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee