DE19910113C1

DE19910113C1 - Ladungspumpenschaltung (Charge Pump) in einer elektrischen Phasenregelschleife (PLL)

Info

Publication number: DE19910113C1
Application number: DE1999110113
Authority: DE
Inventors: Timo Gosmann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1999-03-08
Filing date: 1999-03-08
Publication date: 2000-08-31
Anticipated expiration: 2019-03-09

Abstract

In der Ladungspumpenschaltung sind zwei Entladetransistoren (P_DISCH, N_DISCH) so geschaltet, daß sie als Transfergate wirken und die jeweils zwischen den beiden Ausgangstransistoren (MN1, MN2; MP1, MP2) im Stromweg von Sink- bzw. Source-Zweig liegenden Schaltungsknoten (A, B) nicht mehr gegen die Versorgungsspannungen, sondern gegeneinander entladen. Die Gate-Ansteuerung der Entladetransistoren erfolgt so, daß letztere entweder komplementär zu den Sink- bzw. Source-Zweigen oder aber gemeinsam eingeschaltet werden, sobald sowohl Sink- als auch Source-Zweig der Pumpe inaktiv sind.

Description

Die Erfindung bezieht sich auf eine Ladungspumpenschaltung (Charge Pump) gemäß dem Oberbegriff des Patentanspruchs 1.

Phasenregelschleifen, die auch als PLL (Phased Locked Loop) bezeichnet werden, lassen sich dazu verwenden, mit Hilfe ei ner hochgenauen Referenzfrequenz eine weitere hochgenaue und stabile Frequenz zu erzeugen, die von der Referenzfrequenz abweichen kann. In digitalen Phasenregelschleifen wird ge wöhnlich im Anschluß an den Phasen- oder Phasen-Frequenz-De tektor eine Ladungspumpenschaltung eingesetzt.

Im folgenden wird anhand der Fig. 1, in der ein Blockschalt bild einer digitalen Phasenregelschleife dargestellt ist, die Funktion einer solchen Schaltung erläutert.

Mit der in Fig. 1 dargestellten digitalen Phasenregelschleife soll mit Unterstützung durch eine hochgenaue Referenzfrequenz F_ref eine hochgenaue und stabile Frequenz F_VCO erzeugt werden, die ungleich der Referenzfrequenz F_ref sein kann, wobei die erzeugte Frequenz F_VCO ein ganzzahliges Vielfaches der Refe renzfrequenz F_ref darstellt. Eine einem quarzstabilisierten Oszillator Q entnehmbare Frequenz F_Q wird mit einem Referenz teiler R bis auf die benötigte Referenzfrequenz F_ref herunter geteilt. Gleichzeitig wird die Ausgangsfrequenz F_VCO eines spannungsgesteuerten Oszillators (Voltage Controlled Oscilla tor) VCO in einem weiteren Frequenzteiler N heruntergeteilt.

Die beiden hinsichtlich ihrer Frequenzen geteilten Wechsel ströme bzw. deren relative Phasenlagen werden in einem soge nannten Phasen(-Frequenz-)-Detektor PD miteinander vergli chen. Der Phasendetektor PD erzeugt an seinem Ausgang zwei pulsweitenmodulierte Impulsfolgen UP und DOWN, die in fester Beziehung zum Phasenunterschied der beiden Wechselströme an seinen zwei Eingängen stehen. Wenn die geteilte Frequenz F_VCO/N zu hoch gegenüber der Referenzfrequenz F_ref ist, bzw. wenn die Phase des Wechselstroms mit der Frequenz F_VCO/N der jenigen des Wechselstroms mit der Frequenz F_ref voreilt, wird der Phasendetektor PD seinen für die Impulsfolge DOWN zustän digen Ausgang gegenüber seinem für die Impulsfolge UP zustän digen Ausgang länger "einschalten". Umgekehrtes gilt bei ent sprechend anderen Phasenlagen.

Bei genau gleicher Phasenlage der beiden Eingangswechsel ströme am Phasendetektor PD werden seine beiden Ausgänge für eine kurze Zeit genau gleich lang eingeschaltet. Dieser Vor gang wird als Anti-Backlash-Impuls (ABL) bezeichnet. Das Ein fügen eines solchen Anti-Backlash-Impulses ist aus dynami scher Sicht günstiger, als keinen der beiden Ausgänge des Phasendetektors PD einzuschalten, da bei sehr kleinen Phasen abweichungen durch die Trägheit der Schaltungen sonst unter Umständen keine definierten Stromimpulse geliefert werden könnten und sich Totzeiten in der Regelung ergeben können.

Die Impulsfolgen UP und DOWN steuern eine Ladungspumpe CP an, an deren Ausgang ein Tiefpaß-Schleifenfilter LF angeschlossen ist, das als ein Integrator des Ladungspumpenstroms wirkt und eine Steuerspannung V_tune erzeugt. Ein Impuls auf der die Impulsfolge UP übertragenden Leitung veranlaßt die Ladungs pumpe CP dazu, einen Strom einer definierten Stärke in das Tiefpaß-Schleifenfilter LF zu leiten ("sourcen"), so daß die Steuerspannung V_tune am Ausgang des Tiefpaß-Schleifenfilters LF durch die in dieses Filter LF transportierte Ladungsmenge über die Dauer des Impulses steigt. Ein Impuls auf der die Impulsfolge DOWN übertragenden Leitung zieht einen Strom aus dem Schleifenfilter LF heraus ("sinken"), so daß die Steuer spannung V_tune tendenziell über die Dauer des Impulses fällt. Die mittlere Spannung am Schleifenfilter LF wird also bei gleich großen Strömen einzig und allein von der relativen Dauer der Impulse der Impulsfolgen UP und DOWN zueinander be stimmt.

Bei genau gleichen Phasen der hinsichtlich ihrer Frequenz geteilten Eingangswechselströme am Phasendetektor PD, also beim Auftreten des Anti-Backlash-Impulses, ändert sich die Steuerspannung V_tune am Ausgang des Schleifenfilters LF idealerweise nicht, da der Nettostrom in das Schleifenfilter LF dann null ist und auch keine Nettoladungsmenge in oder vom Schleifenfilter LF wegtransportiert wird. Die sich am Schlei fenfilter LF einstellende Ausgangsspannung V_tune dient nun als Steuerspannung für den spannungsgesteuerten Oszillator VCO, dessen Frequenz F_VCO bzw. Phase somit durch die Phasen regelschleife an die Phase des quarzstabilisierten Oszilla tors Q gekoppelt wird.

Durch Verändern des im Frequenzteiler N einzustellenden Tei lerverhältnisses kann die Frequenz F_VCO des spannungsgesteu erten Oszillators VCO in weiten Bereichen eingestellt werden. Allerdings muß dazu auch die Steuerspannung V_tune des span nungsgesteuerten Oszillators VCO in weiten Bereichen variie ren können, um den spannungsgesteuerten Oszillator VCO auf der gewünschten Frequenz halten zu können.

Der nutzbare Spannungsbereich der Steuerspannung V_tune soll also idealerweise bis nahe an das Nullpotential und nahe an die Versorgungsspannung herangehen. Dies ist vor allem in portablen Anwendungen wichtig, da dort die Versorgungsspan nungen im 3 V-Bereich liegen und tendenziell in Richtung 2,7 V gehen.

Für das stabile Einrasten einer Phasenregelschleife ist es zwingend erforderlich, daß während eines Referenz-Zyklus die von der Ladungspumpe CP in das Tiefpaß-Schleifenfilter LF transportierte Nettoladung null ist, da sich erst dann im Mittel eine stabile Steuerspannung V_tune für den spannungs gesteuerten Oszillator VCO einstellen kann.

Aufgrund stets vorhandener Nichtidealitäten in der Schal tungsanordnung der Ladungspumpe CP wird jedoch trotzdem der transiente Verlauf des Stromflusses in das Schleifenfilter LF selbst bei eingerasteter Phasenregelschleife von der idealen Nullinie abweichen. Der Steuerspannung V_tune des spannungs gesteuerten Oszillators VCO ist infolgedessen ein Frequenz spektrum mit einer der Referenzfrequenz F_ref entsprechenden Grundfrequenz und Vielfachen davon überlagert, das den span nungsgesteuerten Oszillator VCO frequenzmoduliert und deshalb in Form von Nebenwellenspitzen (Spurs) im Spektrum des span nungsgesteuerten Oszillators VCO auf beiden Seiten der Trä gerfrequenz F_VCO zu sehen ist.

Fig. 2 zeigt als Beispiel ein solches Frequenzspektrum P[dBm] = f(F) des spannungsgesteuerten Oszillators VCO, wobei die Mittenfrequenz F_VCO 1,628 GHz und die Referenzfrequenz F_ref 200 kHz beträgt. Mit 1, 2 und 3 sind in Fig. 2 die er sten drei Nebenwellenspitzen neben der Mittenfrequenz F_VCO auf der einen Spektrumsseite bezeichnet (P[dBm] = Absolutpegel, F = Frequenz).

In der DE 42 16 712 A1 ist eine Stromquellenschaltung be schrieben, die als Ausgangsstufe eines Phasendetektors eines Phasenregelkreises dient. Die Stromquellenschaltung enthält einen Source-Zweig mit vier PMOS-Transistoren sowie einen Sink-Zweig mit vier NMOS-Transistoren. In jedem der Zweige sind jeweils zwei der Transistoren in Reihe geschaltet und bilden den mit dem Ausgangsanschluß verbundenen Ausgangspfad. Der auf Seite des Ausgangsanschlusses liegende Transistor bildet einen Stromspiegel mit einem weiteren Transistor, in den ein Referenzstrom eingespeist wird. Der versorgungsspan nungspolseitige Transistor des Ausgangszweiges wird von einem Schaltsignal angesteuert. Mit dem im Eingangszweig des Strom spiegels liegenden Transistors ist ein weiterer Transistor in Reihe geschaltet, der mit dem jeweiligen anderen der Versor gungsspannungspole verbunden ist.

In der EP 0 627 820 A2 ist eine ähnliche Stromquellenschal tung in einer Ladungspumpe für einen Phasenregelkreis ge zeigt. Sie enthält für jeden der Source- und Sink-Zweige min destens vier Transistoren. Der jeweilige im Eingangspfad des Stromspiegels mit dem Stromspiegeltransistor in Reihe ge schaltete weitere Transistor wird von einem Freigabesignal geschaltet.

Fig. 3 zeigt eine gegenüber der in der DE 42 16 712 A1 ge zeigten leicht modifizierte Ladungspumpenschaltung in CMOS- Technik, die in verschiedenen integrierten PLL-Schal tungsbausteinen Anwendung finden soll.

Der aus vier PMOS-Transistoren MP1, MP2, MP3 und MP4 beste hende Source-Zweig stellt einen geschalteten Stromspiegel dar, der einen Referenzstrom I_refSOURCE mit einem bestimmten Spiegelverhältnis multipliziert von der Spannungsversorgung VDD in einen Ausgangsanschluß CP_out über den oberen in Fig. 2 fett eingezeichneten Weg leitet, sobald ein an einen Steuer eingang UPN angelegtes Steuersignal logisches LOW-Potential aufweist. An den Steuereingang UPN wird die invertierte Im pulsfolge UP vom ersten Ausgang des in Fig. 1 dargestellten Phasendetektors PD angelegt. Der das Spiegelverhältnis ange bende Strommultiplikationsfaktor beträgt im in Fig. 2 darge stellten Beispiel 12.

Eine entsprechende Funktion für den Sink-Zweig der in Fig. 2 dargestellten Ladungspumpenschaltung haben vier NMOS-Transi storen MN1, MN2, MN3 und MN4, die dafür sorgen, daß während eines logischen HIGH-Potentials der am Steuereingang DOWN zu geführten Impulsfolge der mit dem Spiegelverhältnis (hier ebenfalls 12) multiplizierte Strom I_refSINK aus dem Ausgangs anschluß CP_out über den unteren in Fig. 2 fett eingezeichne ten Weg in Richtung Masse VSS geleitet wird. An den Steuer eingang DOWN wird die Impulsfolge DOWN vom zweiten Ausgang des in Fig. 1 dargestellten Phasendetektors PD angelegt.

In der Ladungspumpenschaltung nach Fig. 3 ebenfalls in CMOS- Technologie vorgesehene Transistoren C_SOURCE und C_SINK die nen aufgrund ihrer Kapazitätsfunktion dazu, den Einschaltvor gang des Source- bzw. Sink-Pumpenzweigs zu beschleunigen. Der Anti-Backlash-Impuls kann deshalb kurz (∼ 2. . .6 ns) gehalten werden, wobei sich bei eingerasteter Phasenregelschleife no minell nur während dieser Zeit Auswirkungen auf die Steuer spannung V_tune ergeben können, da nur dann die Stromquellen eingeschaltet sind.

Bei realen Schaltungsanordnungen ergeben sich jedoch Unter schiede zu diesem idealen Verhalten. Dazu müssen die Ladungs verteilungen in der Ausgangsstufe während des ABL-Pulses und nach dessen Abklingen betrachtet werden. Zur Vereinfachung sollen im folgenden nur die Verhältnisse für den Sink-Zweig der Ladungspumpe betrachtet werden. Die Abläufe im Source- Zweig sind entsprechend anzusehen, allerdings auf das Versor gungsspannungspotential VDD bezogen.

Während des Anti-Backlash-Impulses wird der NMOS-Transistor MN2 eingeschaltet, zieht einen zwischen den NMOS-Transistoren MN1 und MN2 liegenden Schaltungsknoten A auf ein niedriges Potential von ∼ 0 V und ermöglicht somit durch den NMOS-Tran sistor MN1 einen Sinkstrom, dessen absolute Größe durch das Vorspannungspotential auf der Leitung I_refSINK eingestellt wird. Nach Ende des Anti-Backlash-Impulses wird der Schal tungsknoten A wieder vom Spannungspotential VSS (= Masse) weggeschaltet.

Der Knoten A würde sich jetzt über den Ausgangstransistor MN1 so lange aufladen und damit einen Strom aus dem an den Ausgang CP_out angeschlossenen Schleifenfilter LF (in Fig. 1 dargestellt) ziehen, bis der Potentialunterschied zwischen den Knoten I_refSINK und A auf die Einsatzspannung V_TN von MN1 abgeklungen ist. Bei sehr kleinen Referenzfrequenzen würde sich der Knoten A sogar bis auf die Spannung an CP_out aufla den, da MN1 auch im Subthreshold-Bereich einen endlichen Strom leiten kann. Der Ausgangstransistor MN1 sperrt dann, abgesehen vom Subthreshold-Bereich, und stoppt den Ent ladevorgang des Schleifenfilters LF.

Da die Transistoren MN1 und MN2 eine sehr große Weite besitzen können, ist die parasitäre Kapazität am Schaltungs knoten A sehr groß und dieser Vorgang kann relativ lange andauern. Dieser Effekt tritt ebenfalls im Source-Zweig der Ladungspumpe am zwischen den beiden PMOS-Transistoren MP1 und MP2 liegenden Schaltungsknoten B auf. Selbst durch ein nominelles Angleichen der parasitären Kapazitäten an Knoten A und B lassen sich die Effekte nicht für alle möglichen Betriebszustände der Chargepump gegenseitig kompensieren. Zudem sind diese in den meisten CMOS Prozessoren nicht korrelierten technologischen Schwankungen unterworfen.

Es wird also in jedem Referenzzyklus nach dem Anti-Backlash- Impuls netto eine bestimmte Ladungsmenge im Schleifenfilter LF umgesetzt. Diese muß die Phasenregelschleife durch Verziehen des Anti-Backlash-Impulses, d. h. durch Verlängern entweder der Source- oder Sinkdauer, wieder ausgleichen. Dadurch entstehen insgesamt also Transienten der Steuerspan nung V_tune, die als Nebenwellenspitzen (Spurious) im Frequenzspektrum des Ausgangssignals des spannungsgesteuerten Oszillators VCO zu sehen sind.

Zur Vermeidung dieses Effekts ist es bekannt, in den Ladungs pumpenschaltungen zusätzliche Entladetransistoren N_DISCH und P_DISCH in der in Fig. 3 dargestellten Weise vorzusehen. Im Sink-Zweig der Ladungspumpe ist der Entladetransistor P_DISCH ein PMOS-Transistor und im Source-Zweig ist der Entladetran sistor N_DISCH ein NMOS-Transistor. Im Falle des Sink-Zweigs wird bei nicht aktiver Sink, d. h. bei in seinen nichtleiten den Zustand geschaltetem Transistor MN2, der Schaltungsknoten A schnell auf das Versorgungsspannungspotential VDD aufgela den.

Damit wird auch die Gate-Source-Spannung des Ausgangs transistors MN1 schnell negativ, wodurch dieser Transistor dann ebenfalls sehr schnell sperrt und nur für sehr kurze Zeit nach dem Anti-Backlash-Impuls einen Fehlerstrom aus dem Schleifenfilter LF zieht. Dadurch ergibt sich im mittleren Spannungsbereich der Steuerspannung V_tune eine erhebliche Reduktion der Nebenwellenspitzen (Spurious).

In der in Fig. 3 dargestellten Ladungspumpenschaltung wirken sich die Entladetransistoren N_DISCH und P_DISCH jedoch nega tiv auf den nutzbaren Spannungsbereich der Steuerspannung V_tune an CP_out aus. Die das Zustandekommen dieses Nachteils beschreibende Erklärung wird im folgenden wieder stellvertretend für den Sink-Zweig der Ladungspumpe gegeben:

Wenn die Steuerspannung V_tune auf einem so niedrigen Poten tial liegt, daß der Ausgangsknoten der Ladungspumpe um etwa die Einsatzspannung V_TN des eingesetzten NMOS-Transistors MN1 niedriger als das Gate-Vorspannungspotential V_refSINK liegt, tauschen dessen Drain- und Sourceanschlüsse die Rolle und der Ausgangstransistor MN1 beginnt in umgekehrter Richtung zu leiten. Da zwischen den Anti-Backlash-Impulsen der Entlade transistor P_DISGH ebenfalls leitet, kann während dieser Zeit ein Dauerstrom in das Schleifenfilter LF fließen. Der Sink- Zweig der Ladungspumpe wirkt dann als Source.

Diese Ladungsmenge muß die Ladungspumpe während des Anti- Backlash-Impulses wieder kompensieren. Unter Umständen ist dies sogar unmöglich und die Phasenregelschleife bleibt nicht mehr im Einrastzustand (lock). In jedem Fall wird der Steuerspannung V_tune in den äußeren Bereichen eine Wechselkomponente überlagert, die die Nebenwellenspitzen (Seitenlinien) in ganzzahligen Abständen der Referenzfrequenz F_ref von der Trägerfrequenz F_VCO des spannungsgesteuerten Oszillators VCO erheblich ansteigen läßt.

Da die Ausgangstransistoren in der Regel sehr große Gateweiten haben, tritt dieser Effekt nicht erst dann auf, wenn die Steuerspannung V_tune auf den Spannungswert V_refSINK-V_TN abgesunken ist, sondern auch schon früher, wenn der Subthreshold-Effekt bereits nennenswerte Auswirkungen hat. Deshalb wird bei eingesetzten Ladungspumpen der verwend bare Bereich der Steuerspannung V_tune auf Spannungen einge schränkt, die lediglich bis etwa 0,7 V an die Versorgungs spannungen heranreichen. Bei vorgesehenen niedrigen Versor gungsspannungen, z. B. 2,7 V, wird dann der Abstimmbereich für den spannungsgesteuerten Oszillator VCO zu klein.

Aufgabe der Erfindung ist es, eine Ladungspumpenschaltung für eine digitale Phasenregelschleife mit einfachen Mitteln so auszubilden, daß gleichermaßen die Probleme des langsamen Ab schaltens, das zu störenden Nebenwellenspitzen im Frequenz spektrum des spannungsgesteuerten Oszillators führt, und der nicht akzeptablen Verkleinerung des Abstimmbereichs dieses Oszillators gelöst werden.

Diese Aufgabe wird bei einer gattungsgemäßen Ladungspumpen schaltung durch die im kennzeichnenden Teil des Patentan spruchs 1 angegebenen Merkmale gelöst.

Gemäß den Ansprüchen 2 und 3 kann die Ansteuerung und die Verschaltung der Entladetransistoren in vorteilhafter Weise auf zwei verschiedene Arten erfolgen. Hierbei sind die Entladetransistoren selbst (Fig. 4) in einer CMOS-Transfer gatestruktur zwischen die Knoten A und B geschaltet.

Entsprechend der ersten Variante ist der Gate-Anschluß des im Source-Zweig der Ladungspumpe liegenden Entladetransistors unmittelbar von der invertierten ersten Impulsfolge UPN des Phasendetektors und der Gate-Anschluß des im Sink-Zweig der Ladungspumpe liegenden Entladetransistors unmittelbar von der zweiten Impulsfolge DOWN des Phasendetektors angesteuert. Die Entladetransistoren werden also komplementär wegen der jeweiligen Kombination von NMOS- und PMOS-Transistor zu den Sink- bzw. Source-Zweigen der Ladungspumpe eingeschaltet.

Entsprechend der zweiten Variante sind der Gate-Anschluß des im Source-Zweig der Ladungspumpe liegenden Entladetransistors und der Gate-Anschluß des im Sink-Zweig der Ladungspumpe lie genden Entladetransistors jeweils sowohl von der ersten invertierten Impulsfolge UPN als auch von der zweiten Impulsfolge DOWN des Phasendetektors über eine gemeinsame kombinatorische Logikschaltung angesteuert, die aus dem Zustand der beiden Impulsfolgen den inaktiven Zustand der Ladungspumpe erkennt und bei Erkennen dieses Zustandes die Entladetransistoren durch entsprechende Ansteuerung der Gate- Anschlüsse der beiden Entladetransistoren gleichzeitig einschaltet. Die Entladetransistoren werden also bei dieser Variante gemeinsam eingeschaltet, sobald sowohl der Sink- als auch der Source-Zweig der Ladungspumpe inaktiv werden.

Da die Schaltungsknoten in der Stromstrecke jeweils zwischen den beiden Ausgangstransistoren des Source- bzw. Sink-Zweiges während der aktiven Pumpzeit, z. B. während des Anti-Backlash- Impulses, nahezu auf dem oberen bzw. unteren Versorgungsspan nungspotential liegen, ergeben sich für die erste Zeit, nach dem entsprechend der ersten Variante die Ladungspumpenteile bzw. entsprechend der zweiten Variante die gesamte Ladungs pumpe abgeschaltet wird, fast die gleichen Verhältnisse wie bei der vorgeschlagenen und anhand der Fig. 3 beschriebenen Anordnung der Entladetransistoren.

Dies bedeutet, daß die Abschaltung der Ausgangstransistoren sehr schnell durch ein sehr schnelles Wegziehen deren jeweiligen Sourcepotentiale erfolgt, die die Knoten A und B gegeneinander entladen werden, so daß sich auf ihnen eine mittlere Spannung einstellt. An den Randbereichen der Steuerspannung des spannungsgesteuerten Oszillators ereignet sich nun zwar zunächst ebenfalls das gleiche wie bei der vorgeschlagenen und anhand der Fig. 3 beschriebenen Schaltung. Dies bedeutet, daß der Source-Zweig Ladung aus dem Schleifenfilter zieht bzw. der Sink-Zweig Ladung in das Schleifenfilter pumpt.

Der Unterschied der Ladungspumpenschaltung nach der Erfindung und deren Vorteil bestehen jedoch darin, daß bei inaktiver Ladungspumpe selbst in den Randbereichen der Steuerspannung V_tune des spannungsgesteuerten Oszillators kein Dauerstrom in das Schleifenfilter fließen kann, sondern insgesamt nur diejenige Ladungsmenge, die nach dem aktiven Zustand der Ladungspumpenteile bzw. der gesamten Ladungspumpe in den parasitären Kapazitäten der erwähnten Schaltungsknoten in der Stromstrecke jeweils zwischen den beiden Ausgangstransistoren des Source- bzw. Sink-Zweiges gespeichert ist. Diese endliche Gesamtfehlerladung kann die Ladungspumpe durch Verziehen des Anti-Backlash-Impulses wieder ausgleichen, so daß die Phasenregelschleife immer in eingerastetem Zustand bleiben kann.

Weitere vorteilhafte und zweckmäßige Weiterbildungen der Er findung sind in den Ansprüchen 4 bis 9 angegeben.

Es besteht zwar alternativ prinzipiell die Möglichkeit, zur Lösung der gestellten Aufgabe das Vorspannungspotential des Referenzstromes I_refSINK für den Sink-Zweig herabzusetzen und das Vorspannungspotential des Referenzstromes I_refSOURCE für den Source-Zweig zu erhöhen. Dadurch ergibt sich jedoch bei gleichem Ausgangsnennstrom eine weitere Vergrößerung der Aus gangstransistoren, wodurch erstens die parasitären Effekte ebenfalls vergrößert werden und zweitens der Flächenbedarf für die Pumpe und u. U. den Schaltungen für deren Ansteuerung zusätzlich erhöht wird.

Der Fehlerstrom ließe sich prinzipiell auch dadurch verklei nern, daß die Entladetransistoren sehr schwach ausgelegt wer den, so daß der Fehlerstrom durch diese und nicht mehr durch die Ausgangstransistoren bestimmt wird. Allerdings erfüllen die Entladetransistoren dann auch ihren eigentlichen Zweck des schnellen Abschaltens im mittleren Bereich der Steuer spannung des spannungsgesteuerten Oszillators nicht mehr so effektiv.

Die Erfindung wird anhand von Zeichnungen erläutert. Es zei gen:

Fig. 1 das bereits beschriebene Blockschaltbild einer übli chen digitalen Phasenregelschleife (PLL),

Fig. 2 das ebenfalls bereits beschriebene Beispiel eines Fre quenzspektrums, das am Ausgang des spannungsgesteuerten Os zillators bekannter digitaler Phasenregelschleifen auftritt,

Fig. 3 die Schaltung einer vorgeschlagenen und bereits be schriebenen Ladungspumpe,

Fig. 4 die Schaltung einer Ladungspumpe nach der Erfindung, und

Fig. 5 eine kombinatorische Logikschaltung zur Realisierung der zweiten Ausführungsvariante einer Ladungspumpenschaltung nach der Erfindung.

Die in Fig. 4 dargestellte Ladungspumpenschaltung entspricht in weiten Teilen der bereits ausführlich beschriebenen, vor geschlagenen Ladungspumpenschaltung, die in Fig. 3 abgebildet ist. Um Wiederholungen zu vermeiden, wird deswegen im folgen den lediglich auf die Unterschiede eingegangen. Der im Source-Zweig der Ladungspumpe liegende Entladetransistor N_DISCH ist mit seinem Drain-Anschluß am Stromweg-Schal tungsknoten B zwischen den beiden PMOS-Ausgangstransistoren MP1 und MP2 des Source-Zweiges und mit seinem Source-Anschluß am Stromweg-Schaltungsknoten A zwischen den beiden NMOS-Aus gangstransistoren MN1 und MN2 des Sink-Zweiges angeordnet.

Der im Sink-Zweig der Ladungspumpe liegende Entladetransistor P_DISCH ist mit seinem Drain-Anschluß am Stromweg-Schal tungsknoten A zwischen den beiden Ausgangstransistoren MN1 und MN2 des Sink-Zweiges und mit seinem Source-Anschluß am Stromweg-Schaltungsknoten B zwischen den beiden Ausgangstran sistoren MP1 und MP2 des Source-Zweiges angeordnet. Der Bulk des NMOS-Entladetransistors N_DISCH ist an den Drain-Anschluß dieses Transistors und der Bulk des PMOS-Entladetransistors P_DISCH an den Source-Anschluß dieses Transistors angeschlos sen.

Die Bulks der Entladetransistoren N_DISCH und P_DISCH können als Variante auch auf das Potential VSS (N_DISCH) und VDD (P_DISCH) angeschlossen werden, wodurch sich allerdings eine etwas verminderte Wirksamkeit der Ladungspumpenschaltung ergibt. Die beiden Entladetransistoren N_DISCH und P_DISCH wirken in dieser Schaltung als Transfergate und entladen die beiden Schaltungsknoten A und B nicht mehr gegen die Poten tiale VSS bzw. VDD der Versorgungsspannung, sondern gegenein ander. Zur Ansteuerung der beiden Entladetransistoren N_DISCH und P_DISCH sind zur Ansteuerung von deren Gate-Elektroden Steuerleitungen zu von außen ansteuerbaren Gate-Anschlüssen N_DISCH_EN und P_DISCH_EN vorgesehen.

Die Ansteuerung der Entladetransistoren N_DISCH und P_DISCH kann dabei auf zwei verschiedene Arten vorgenommen werden.

Bei der ersten Variante wird der von außen zugängliche Gate- Anschluß P_DISCH_EN mit dem Eingang DOWN für die zweite Im pulsfolge und der von außen zugängliche Gate-Anschluß N_DISCH_EN mit dem Eingang UPN für die erste Impulsfolge ver bunden. Die Entladetransistoren N_DISCH und P_DISCH werden bei dieser Variante demnach komplementär (wegen jeweiliger Kombination von NMOS und PMOS) zu den Sink- bzw. Source-Zwei gen eingeschaltet.

Bei der zweiten Variante werden die Entladetransistoren N_DISCH und P_DISCH gemeinsam eingeschaltet, sobald sowohl der Sink- als auch der Source-Zweig der Ladungspumpe inaktiv werden. Dazu läßt sich eine kombinatorische Logikschaltung einsetzen, die aus dem Zustand an den Eingängen DOWN und UPN für die vom Phasendetektor kommenden Impulsfolgen den inakti ven Zustand der Ladungspumpe erkennt und dann die Entlade transistoren durch entsprechende Ansteuerung der von außen erreichbaren Gate-Anschlüsse N_DISCH_EN und P_DISCH_EN gleichzeitig einschaltet.

Ein Ausführungsbeispiel für solch eine kombinatorische Logikschaltung ist in Fig. 5 im einzelnen dargestellt. Diese kombinatorische Logikschaltung weist ein NAND-Gatter 1 auf, dem an seinem einen Eingang die erste Impulsfolge vom Eingang UPN und an seinem zweiten Eingang über einen Inverter 2 die zweite Impulsfolge vom Eingang DOWN zugeführt werden und an dessen Ausgang der Gate-Anschluß N_DISCH_EN für den Entladetransistor N_DISCH über einen Inverter 3 und zugleich der Gate-Anschluß P_DISCH_EN für den Entladetransistor P_DISCH über zwei in Reihe liegende Inverter 4 und 5 angeschlossen sind.

Die Knoten A und B liegen während der aktiven Ladungspumpen zeit, beispielsweise während des Anti-Backlash-Impulses, praktisch auf dem Potential VSS bzw. VDD, so daß sich für die erste Zeit nach Abschalten der Ladungspumpenteile (erste Va riante) bzw. der gesamten Ladungspumpe (zweite Variante) na hezu die gleichen Verhältnisse wie bei der Ladungspumpen schaltung nach Fig. 3 ergeben. Dies bedeutet, daß die Ab schaltung der Ausgangstransistoren MP1 bzw. MN1 sehr schnell durch ein sehr schnelles Wegziehen deren jeweiligen Sourcepo tentiale erfolgt.

An den Randbereichen der Steuerspannung V_tune ereignet sich zwar zunächst das gleiche wie bei der Ladungspumpenschaltung nach Fig. 3, d. h. der Source-Zweig der Ladungspumpe zieht Ladung aus dem Schleifenfilter LF bzw. der Sink-Zweig pumpt Ladung in das Schleifenfilter LF. Im Unterschied zur Ladungspumpenschaltung nach Fig. 3 fließt in vorteilhafter Weise jedoch bei inaktiver Ladungspumpe selbst in den Randbereichen der Steuerspannung V_tune kein Dauerstrom in das Schleifenfilter LF, sondern insgesamt nur die Ladungs menge, die nach dem aktiven Zustand der Ladungspumpe bzw. der Pumpenteile in den parasitären Kapazitäten der Schaltungskno ten A und B gespeichert ist.

Diese endliche Gesamtfehlerladung gleicht die Ladungspumpe durch Verziehen des Anti-Backlash-Impulses wieder aus, so daß die Phasenregelschleife immer im Lock-Zustand verbleibt. Somit wird mit der durch die Erfindung angegebenen Anordnung der Entladetransistoren N_DISCH und P_DISCH in der in einer Phasenregelschleife vorgesehenen Ladungspumpenschaltung das Problem des langsamen Abschaltens und der inakzeptablen Verkleinerung des Abstimmbereichs des spannungsgesteuerten Oszillators gleichermaßen ausgeräumt.

Bezugszeichenliste

A Schaltungsknoten
B Schaltungsknoten
CP Ladungspumpe (Charge Pump)
CP_out

Ausgang der Ladungspumpe
C_SINK NMOS-Transistor, wirksam als Boostkapazität
C_SOURCE PMOS-Transistor, wirksam als Boostkapazität
DOWN Zweite Impulsfolge, Steuereingang
F Frequenz im Spektrum
F_Q

Quarzstabilisierte Frequenz
F_ref

Referenzfrequenz
F_VCO

Ausgangsfrequenz des VCO
F_VCO

/N Durch N geteilte Frequenz F_VCO

I_refSINK

Sink-Referenzstrom
I_refSOURCE

Source-Referenzstrom
LF Tiefpaß-Schleifenfilter
MN1 . . . MN4 NMOS-Transistoren
MP1 . . . MP4 PMOS-Transistoren
N Frequenzteiler
N_DISCH NMOS-Entladetransistor
N_DISCH_EN Gate-Anschluß des NMOS-Entladetransistors
Q Quarzstabilisierter Oszillator
P[dBm] Absolutpegel in dBm
PD Phasen(-Frequenz-)-Detektor
P_DISCH PMOS-Transistor
P_DISCH_EN Gate-Anschluß des PMOS-Entladetransistors
R Referenzteiler
UP Erste Impulsfolge
UPN Steuereingang für invertierte Impulsfolge UP
VSS Spannungspotential (Masse)
VCO Spannungsgesteuerter Oszillator (VCO)
VDD Versorgungsspannung
V_tune Steuerspannung

1

NAND-Gatter

2

b bis

5

Inverter

Claims

1. Ladungspumpenschaltung (Charge Pump), die in einer elek trischen Phasenregelschleife (PLL; Phase Locked Loop) einem zwei Wechselströme hinsichtlich ihrer gegenseitigen Phasen lage vergleichenden Phasendetektor nachgeschaltet ist, der an zwei Ausgängen zwei pulsweitenmodulierte, bezüglich ihrer Pulsweiten in fester Beziehung zu dem Phasenunterschied der beiden zu vergleichenden Wechselströme stehende Impulsfolgen erzeugt und bei gleicher Phasenlage der beiden zu verglei chenden Wechselströme für eine kurze Zeit beide Ausgänge zur Erzeugung eines Anti-Backlash-Impulses einschaltet, und die einem als Integrator wirkenden Tiefpaß-Schleifenfilter vorge schaltet ist, dessen Ausgangsspannung als Steuerspannung zur Einstellung der Frequenz eines nachfolgenden spannungsgesteu erten Oszillators (VCO; Voltage Controlled Oscillator) dient, mit zwei schaltbaren, in CMOS-Technik ausgeführten Stromquel len, von denen die erste (Source) in Abhängigkeit von der er sten Impulsfolge (UPN) und die zweite (Sink) in Abhängigkeit von der zweiten Impulsfolge (DOWN) einen Strom von definier ter Stärke an das Tiefpaß-Schleifenfilter liefert bzw. davon abführt, wobei der Source-Zweig vier PMOS-Transistoren, die einen schaltbaren, einen Source-Referenzstrom um einen Strom spiegelfaktor multiplizierenden Stromspiegel darstellen, und einen an seinem Gate von seiten der ersten Impulsfolge (UPN) angesteuerten NMOS-Entladetransistor enthält und der Sink- Zweig mit vier NMOS-Transistoren, die einen schaltbaren, ei nen Sink-Referenzstrom um einen Stromspiegelfaktor multipli zierenden Stromspiegel darstellen, und mit einem an seinem Gate von seiten der zweiten Impulsfolge (DOWN) angesteuerten PMOS-Entladetransistor versehen ist, dadurch gekenn zeichnet, daß der im Source-Zweig der Ladungspumpe lie gende Entladetransistor (N_DISCH) mit seinem Drain-Anschluß am Stromweg-Schaltungsknoten (B) zwischen den beiden Aus gangstransistoren (MP1, MP2) des Source-Zweiges und mit sei nem Source-Anschluß am Stromweg-Schaltungsknoten (A) zwischen den beiden Ausgangstransistoren (MN1, MN2) des Sink-Zweiges angeordnet ist und daß der im Sink-Zweig der Ladungspumpe liegende Entladetransistor (P_DISCH) mit seinem Drain-An schluß am Stromweg-Schaltungsknoten (A) zwischen den beiden Ausgangstransistoren (MN1, MN2) des Sink-Zweiges und mit sei nem Source-Anschluß am Stromweg-Schaltungsknoten (B) zwischen den beiden Ausgangstransistoren (MP1, MP2) des Source-Zweiges angeordnet ist, so daß die beiden Entladetransistoren als Transfergate betrieben werden und die beiden Schaltungsknoten (A, B) nicht gegen die Potentiale (VSS, VDD) der Versorgungs spannung, sondern gegeneinander entladen werden.

2. Ladungspumpenschaltung nach Anspruch 1, dadurch ge kennzeichnet, daß der Gate-Anschluß (N_DISCH_EN) des im Source-Zweig der Ladungspumpe liegenden Entladetransistors (N_DISCH) unmittelbar von der invertierten ersten Impulsfolge (UPN) des Phasendetektors (PD) und der Gate-Anschluß (P_DISCH_EN) des im Sink-Zweig der Ladungspumpe liegenden Entladetransistors (P_DISCH) unmittelbar von der zweiten Impulsfolge (DOWN) des Phasendetektors (PD) angesteuert ist.

3. Ladungspumpenschaltung nach Anspruch 1, dadurch ge kennzeichnet, daß der Gate-Anschluß (N_DISCH_EN) des im Source-Zweig der Ladungspumpe liegenden Entladetransistors (N_DISCH) und der Gate-Anschluß (P_DISCH_EN) des im Sink- Zweig der Ladungspumpe liegenden Entladetransistors (P_DISCH) jeweils sowohl von der ersten invertierten Impulsfolge (UPN) als auch der zweiten Impulsfolge (DOWN) des Phasendetektors (PD) über eine gemeinsame kombinatorische Logikschaltung (Fig. 5) angesteuert werden, die aus dem Zustand der beiden Impulsfolgen (UPN, DOWN) den inaktiven Zustand der Ladungspumpe erkennt und bei Erkennen dieses Zustandes die Entladetransistoren (N_DISCH, P_DISCH) durch entsprechende Ansteuerung der Gate-Anschlüsse (N_DISCH_EN, P_DISCH_EN) der beiden Entladetransistoren gleichzeitig einschaltet.

4. Ladungspumpenschaltung nach Anspruch 3, dadurch ge kennzeichnet, daß die kombinatorische Logikschaltung (Fig. 5) ein NAND-Gatter (1) aufweist, dem an seinem einen Eingang die erste Impulsfolge (UPN) und an seinem zweiten Eingang über einen Inverter (2) die zweite Impulsfolge (DOWN) zugeführt wird und an dessen Ausgang der Gate-Anschluß (N_DISCH_EN) des im Source-Zweig liegenden Entladetransistors (N_DISCH) über einen Inverter (3) und zugleich der Gate-An schluß (P_DISCH_EN) des im Sink-Zweig liegenden Entladetran sistors (P_DISCH) über zwei in Reihe liegende Inverter (4, 5) oder aber direkt angeschlossen sind.

5. Ladungspumpenschaltung nach einem der vorhergehenden An sprüche, dadurch gekennzeichnet, daß der Bulk des NMOS-Entladetransistors (N_DISCH) an den Drain-Anschluß die ses Transistors und der Bulk des PMOS-Entladetransistors (P_DISCH) an den Source-Anschluß dieses Transistors ange schlossen ist.

6. Ladungspumpenschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Bulk des NMOS-Ent ladetransistors (N_DISCH) an Massepotential (VSS) und der Bulk des PMOS-Entladetransistors (P_DISCH) an das Versor gungsspannungspotential (VDD) angeschlossen ist.

7. Ladungspumpenschaltung nach einem der vorhergehenden An sprüche, dadurch gekennzeichnet, daß im Source- Zweig der Ladungspumpe eine durch einen an Drain und Source zusammengeschalteten PMOS-Transistor (C_SOURCE) realisierte Boostkapazität und im Source-Zweig der Ladungspumpe eine durch einen an Drain und Source zusammengeschalteten NMOS- Transistor (C_SINK) realisierte Boostkapazität zur Beschleu nigung der Einschaltvorgänge vorgesehen sind, daß der die Boostkapazität im Source-Zweig bildende PMOS-Transistor (C_SOURCE) mit seinem Gate-Anschluß am Gate-Anschluß des PMOS-Ausgangstransistors (MP1) der Ladungspumpe (CP) liegt und an seinen zusammengeschalteten Drain- und Source-An schlüssen von der dem Source-Zweig vom Phasendetektor (PD) zugeführten invertierten Impulsfolge (UPN) angesteuert wird, daß der die Boostkapazität im Sink-Zweig bildende NMOS-Tran sistor (C_SINK) mit seinem Gate-Anschluß am Gate-Anschluß des NMOS-Ausgangstransistors (MN1) der Ladungspumpe liegt und an seinen zusammengeschalteten Drain- und Source-Anschlüssen von der dem Sink-Zweig vom Phasendetektor zugeführten Impulsfolge (DOWN) angesteuert wird und daß die Länge und Weite des die Boostkapazität im Source-Zweig bildenden PMOS-Transistors (C_SOURCE) und die Länge und Weite des die Boostkapazität im Sink-Zweig bildenden NMOS-Transistors (C_SINK) jeweils auf die gleiche Länge und halbe Weite des entsprechenden PMOS- bzw. NMOS-Ausgangstransistors (MP1 bzw. MN1) der Ladungspumpe festgelegt ist.

8. Ladungspumpenschaltung nach Anspruch 7, dadurch ge kennzeichnet, daß die Weite des die Boostkapazität im Source-Zweig bildenden PMOS-Transistors (C_SOURCE) und/oder die Weite des die Boostkapazität im Sink-Zweig bildenden NMOS-Transistors (C_SINK) zur Erzielung einer optimalen Sym metrie an den parasitären Effekt des entsprechenden Ausgangs transistors (MP1 bzw. MN1) der Ladungspumpe (CP) angepaßt werden.

9. Ladungspumpenschaltung nach einem der vorhergehenden An sprüche, gekennzeichnet durch eine Implementierung in einem integrierten CMOS-Baustein.