DE19880406C2

DE19880406C2 - Integrierte CMOS-Schaltung

Info

Publication number: DE19880406C2
Application number: DE19880406T
Authority: DE
Inventors: Toshiyuki Okayasu
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1997-02-26
Filing date: 1998-02-26
Publication date: 2003-07-31
Anticipated expiration: 2018-02-27
Also published as: GB9823022D0; CN1216177A; KR100310284B1; KR20000064942A; CN1124689C; MY134091A; US6297672B1; JP3711184B2; GB2327162A; WO1998038739A1; GB2327162B; DE19880406T1; TW406375B; JPH10242827A

Abstract

In der ultrahoch integrierten Schaltung mit CMOS Aufbau kann ein Hochgeschwindigkeitsbetrieb ohne nachteilige Beeinflussung durch die Verdrahtungskapazität und die Eingangskapazität einer Torschaltung ausgeführt werden. Eine Torschaltung vom Typ mit Stromabgabe wird als eine sendende Torschaltung 11 eingesetzt, und es wird eine Kapazität 54 lediglich während der Übergangszeit eines Signals geladen oder entladen. Der Lade- oder Entladestrom wird durch Strom-Millerschaltungen 55 und 56 zur Zuführung des Stroms zu einem leitenden Pfad 15 multipliziert. Eine Torschaltung des Typs mit Stromeingang wird als eine empfangende Torschaltung 31 eingesetzt. Diese Torschaltung 31 ist derart ausgelegt, daß der Ausgangsanschluß und Eingangsanschluß eines Invertierers 35 mit CMOS Aufbau miteinander verbunden sind, wobei jeweilige, mit Spannungsversorgungen zu verbindende Anschlüsse des Invertierers mit einem positiven Energieversorgungsanschluß 16 über die Strom-Millerschaltung mit MOSFETs 37, 39 mit p Kanal, sowie mit einem negativen Energieversorgungsanschluß 17 über die Strom-Millerschaltung mit MOSFETs 38, 41 mit n Kanal verbunden sind, wobei die Ausgangsanschlüsse der beiden Strom-Millerschaltungen an den Signalübertragungspfad 15 angeschlossen sind.

Description

Technisches Gebiet

Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung (IC) mit einer Mehrzahl von in ihr ausgebildeten CMOS-Strukturen (CMOS = Complementary Metal-Oxide Semiconductors = Komplementäre Metall-Oxid-Halbleiter). Insbesondere betrifft die Erfindung eine Verbesserung bei einem Signalübertragungspfad oder einer Signalübertragungsleitung in einer ultrahoch integrierten, aus CMOS bestehenden Schaltung im ULSI-Maßstab (ULSI = Ultra-Large Scale Integrated Circuit = ultrahoch integrierte Schaltung).

Stand der Technik

Halbleiterelemente, logische Schaltungen und dergleichen, die als eine hoch integrierte Schaltung LSI (Large Scale Integrated Circuit) ausgebildet sind, sind bekanntlich elektrisch in einer vorab festgelegten Weise durch eine Verdrahtung verbunden. In gleichartiger Weise werden in einer ultrahoch integrierten Schaltung ULSI, die eine Mehrzahl von in ihr ausgebildeten CMOS-Struktu ren enthält, die CMOS-Strukturen, logischen Schaltungen aus CMOS-Strukturen und dergleichen in einer vorbestimmten Weise elektrisch mittels einer Verdrahtung verbunden. Eine solche Verdrah tung läßt sich häufig durch leitende Pfade oder Leiter mit einem vorbestimmten Muster ausbilden, die beispielsweise auf der Oberfläche einer integrierten Schaltung ausgebildet sind.

Fig. 6 zeigt eine interne Verschaltung einer herkömmlichen ultrahoch integrierten, aus CMOS- Strukturen bestehenden Schaltung. Bei diesem Beispiel ist ein Fall dargestellt, bei dem eine Torschaltung 11 aus einer CMOS-Struktur an einer übertragenden bzw. sendenden Seite (im folgenden wird diese als eine sendende Torschaltung bezeichnet) und eine Torschaltung 18 aus einer CMOS-Struktur an einer empfangenden Seite (im folgenden wird diese als eine empfangende Torschaltung bezeichnet) elektrisch miteinander durch einen Signalübertragungspfad verbunden sind, der bei diesem Beispiel ein leitender Pfad oder ein Leiter 15 ist. Sowohl die sendende Torschaltung 11 als auch die empfangende Torschaltung 18 sind bei diesem Beispiel jeweils durch CMOS Inverter gebildet (jeder Inverter ist durch ein CMOS bzw. ein CMOS Element gebildet).

Die sendende Torschaltung 11 umfaßt einen MOSFET (MOS-Feldeffekttransistor) 12 mit p Kanal und einen MOSFET 13 mit n Kanal, deren beide Gates miteinander und mit einem Eingangsan schluß 14 verbunden sind und deren beide Drainanschlüsse miteinander und mit einem Ende (eingabeseitiges Ende) des leitenden Pfads 15 verbunden sind, wobei die Source des MOSFETs 12 mit p Kanal an einen Spannungsversorgungsanschluß 16 mit +VDD (eine positive Spannung) angeschlossen ist, und die Source des MOSFETs 13 mit n Kanal an einen Spannungsversor gungsanschluß 17 mit -VSS (eine negative Spannung) angeschlossen ist. Die Source des MOSFETs 13 mit n Kanal kann mit einem gemeinsamen elektrischen Potentialpunkt oder einem Massepotentialpunkt verbunden sein.

Die empfangende Torschaltung 18 weist andererseits einen MOSFET 21 mit p Kanal und einen MOSFET 22 mit n Kanal auf, deren beide Gates miteinander und mit einem Eingangsanschluß 23 verbunden sind, während ihre Drainanschlüsse miteinander verbunden und an einen Ausgangsan schluß (nicht gezeigt) angeschlossen sind, die Source des MOSFETs 21 mit p Kanal mit dem Spannungsversorgungsanschluß mit +VDD verbunden ist, und die Source des MOSFETs 22 mit n Kanal an den Spannungsversorgungsanschluß 17 mit -VSS angeschlossen ist. Das andere Ende (ausgangsseitiges Ende) des leitenden Pfads 15 ist mit dem Eingangsanschluß 23 verbunden.

Da bei einem solchen Schaltungsaufbau unvermeidlich eine verteilte Kapazität CL (durch eine gestrichelte Linie dargestellt) des leitenden Pfads 15 und eine eingangsseitige Kapazität CG (ebenfalls mit gestrichelter Linie dargestellt) der empfangenden Torschaltung 18 vorhanden sind, werden die verteilte Kapazität CL des leitenden Pfads 15 und die eingangsseitige Kapazität CG der empfangenden Torschaltung 18 dann, wenn ein Signal von der sendenden Torschaltung 11 zu der empfangenden Torschaltung 18 über den leitenden Pfad 15 geleitet wird, durch dieses Signal geladen. Wenn angenommen wird, daß der äquivalente Ausgangswiderstand der sendenden Torschaltung 11 gleich R₀ ist, ist die Übergangszeit in der Wellenform einer Spannung, die in die empfangende Torschaltung 18 eingespeist wird, gleich R₀ × (CL + CG).

Die Übergangszeit wird in der Realität auch durch den verteilten Widerstandswert des leitenden Pfads 15 beeinflußt, wobei jedoch üblicherweise der äquivalente Ausgangswiderstand R₀ gegen über diesem verteilten Widerstandswert dominiert, so daß demzufolge der Einfluß des verteilten Widerstandswerts hier vernachlässigt wird. Zusätzlich weist der äquivalente Ausgangswiderstand R₀ eine nicht lineare Natur auf, so daß der Widerstandswert durch eine Änderung der Spannung variiert werden kann. Aus Gründen der Klarheit der Erläuterung wird jedoch diese Eigenschaft hier ignoriert.

In der letzten Zeit wachsen bei ICs die Dichte der Integration und das Ausmaß des Maßstabs bzw. Integrationsmaßes derselben immer mehr, und es erhöht sich auch die Größe von IC-Chips mehr und mehr. Wie in Fig. 7 gezeigt ist, ist es beispielsweise nicht selten, daß ein ultrahoch integrierter Baustein vorliegt, bei dem die Länge einer Seite seines Chips 24 größer ist als 15 mm. Bei einem derart großen IC-Chip wird die Länge der Verdrahtung oder der leitenden Pfade, die Schaltungen, Elemente und dergleichen, die in dem IC-Chip ausgebildet sind, miteinander verbinden, groß, und es treten leitende Pfade auf, die länger sind als 20 mm. Gemäß einer Schätzung ist bei manchen ultrahoch integrierten Schaltungen die Anzahl von leitenden Pfaden, die größer als 20 mm sind, höher als 5% der Gesamtzahl von leitenden Pfaden.

Fig. 7 zeigt ein Beispiel für die internen Schaltungen einer herkömmlichen, aus CMOS Elementen bestehenden ultrahoch integrierten Schaltung. Eine Mehrzahl von Torschaltungen und die die Verbindungen zwischen diesen herstellende Verdrahtung, nämlich leitende Pfade 25, 26 und 27 sind schematisch gezeigt. Wie dargestellt ist, sind zusätzlich zu dem leitenden Pfad 25, der eine vergleichsweise kurze Länge (200 µm oder ähnliches) besitzt, der leitende Pfad 26, der sehr lang ist (größer als 20 mm), und der leitende Pfad 27 vorhanden, der sehr lang (größer als 20 mm) ist und eine Mehrzahl von Torschaltungen als seine Lasten aufweist. Ein solcher leitender Pfad 27 wird zur Verteilung eines Taktsignals oder zum Übertragen eines Bussignals benutzt, wobei diese Signale das gesamte Leistungsvermögen (Arbeitsgeschwindigkeit oder -rate) des IC-Chips, d. h. der ultrahoch integrierten Schaltung, beeinflussen.

In einem Fall, bei dem bei der Gestaltung gemäß Fig. 7 eine stufenförmige Wellenform von sendenden Torschaltungen (drei Torschaltungen auf der linken Seite der Zeichnung) zu entspre chenden empfangenden Torschaltungen über die jeweiligen leitenden Pfade 25, 26 und 27 geleitet wird, verlaufen die eingangsseitigen Wellenformen an den empfangenden Torschaltungen gemäß Kurven 25a, 26a bzw. 27a, wie dies in Fig. 8A dargestellt ist. In einem Fall, bei dem ein Impuls von den sendenden Torschaltungen zu den entsprechenden empfangenden Torschaltungen über die jeweiligen leitenden Pfade 25, 26 und 27 übertragen werden, verlaufen die eingangsseitigen Wellenformen an den empfangenden Torschaltungen gemäß den Kurven 25b, 26b bzw. 27b, wie dies in Fig. 8B gezeigt ist. Aus diesen Wellenformen ist ersichtlich, daß aufgrund der Tatsache, daß die längeren leitenden Pfade 26 und 27 jeweils sehr lange Übertragungszeiten, verglichen mit dem kurzen leitenden Pfad 25, aufweisen, die Verzögerungszeiten bei der Ausbreitung bzw. Signalfortpflanzung der leitenden Pfade 26 und 27 im Hinblick auf ihre Schrittantwort und im Hinblick auf ihre Impulsantwort beträchtlich lang sind. Falls die Impulsbreite klein ist, verschwindet der Impuls. Als Ergebnis dessen kann ein Taktsignal, das eine hohe Frequenz (eine kurze Wiederholungsperiode) besitzt, nicht durch einen leitenden Pfad über eine große Strecke geleitet werden. Anders ausgedrückt, ist es ein wesentlicher Nachteil, daß das Leistungsvermögen (Arbeitsgeschwindigkeit oder Rate) des gesamten IC-Chips nicht auf hohen Wert gebracht werden kann.

Damit die Dichte der Integration eines ICs erhöht werden kann und damit die Leistungsaufnahme eines ICs mehr und mehr verringert werden kann, nimmt zudem die Miniaturisierung von CMOS- Elementen zu und es wird die Arbeitsgeschwindigkeit der einzelnen Torschaltungen erhöht. Jedoch wird der äquivalente Ausgangswiderstand R₀ hoch, und es tendiert die verteilte Kapazität der Verdrahtung je Längeneinheit eher dazu, sich zu vergrößern statt unverändert zu bleiben. Demzufolge ist die Übergangszeit noch weiter verlängert, was zu dem Nachteil führt, daß die Arbeitsgeschwindigkeit der IC-Chips mehr und mehr begrenzt wird.

In Hinblick auf diese Nachteile ist in der letzten Zeit ein Verfahren, bei dem ein Signal in einem IC- Chip unter Verwendung von Licht übertragen wird, untersucht oder studiert worden, damit der Durchsatz bzw. das Leistungsvermögen der Verdrahtung in einem IC-Chip verbessert werden kann. Jedoch ist es notwendig, daß Licht aussendende Elemente und Licht empfangende Elemente aus Verbundhalbleitern auf der Oberfläche eines aus Silicium (Si) bestehenden Chips ausgebildet werden, und daß ein optischer Wellenleiter separat von einer elektrischen Verdrahtungsschicht aufgebaut wird. Daher ist es gegenwärtig schwierig, ein derartiges Verfahren zur Übertragung von optischen Signalen zu implementieren. Selbst wenn ein solches Verfahren realisiert werden sollte, ist eine starke Erhöhung der Größe und der Kosten zu erwarten.

Die US 5,504,782 offenbart eine Anordnung aus Sender mit Stromausgang und Empfänger mit Stromeingang, die über einen Signalübertragungspfad miteinander verbunden sind. Eine Tor schaltung mit einem Inverter mit verhältnismäßig niedriger Eingangsimpedanz ist auf Seiten des Empfängers an den Signalübertragungspfad angeschlossen und erzeugt eine Ausgangsspannung in Abhängigkeit von der Größe des Eingangsstroms. Durch die niedrige Impedanz soll die Abstrah lung hochfrequenter Störsignale vom Übertragungspfad verhindert werden. Eine aus p-Kanal MOSFETs gebildete erste Stromspiegelschaltung verbindet einen der an Stromversorgungsan schlüsse anzuschließenden Anschlüsse des Inverters mit einem positiven Stromversorgungsan schluß, und eine aus n-Kanal MOSFETs gebildete zweite Stromspiegelschaltung verbindet den anderen der an Stromversorgungsanschlüsse anzuschließenden Anschlüsse des Inverters mit einem negativen Stromversorgungsanschluß. Der Ausgang des Inverters ist mit dem Eingangsan schluß des Empfängers verbunden ist. Bei diesem Stand der Technik bildet der Signalübertra gungspfad die externe Verbindung zwischen Sender und Empfänger, die nicht eine gemeinsame integrierte Schaltung bilden, d. h., der Signalübertragungspfad ist nicht Teil der integrierten Schaltung.

Die US 5,329,177 offenbart eine Ausgangsstufe einer integrierten Schaltung, bei der ein Ausgangsanschluß über eine erste Stromspiegelschaltung mit einem positiven Stromversorgungsanschluß und über eine zweite Stromspiegelschaltung mit einem negativen Stromversorgungsanschluß verbunden ist. Der Eingangsanschluß der Ausgangsstufe ist mit dem Eingang von vier Invertern verbunden, von denen zwei die ersten und die anderen zwei die zweite Stromspiegelschaltung steuern.

Offenbarung der Erfindung

Eine Aufgabe der vorliegenden Erfindung besteht darin, eine hoch integrierte Schaltung mit CMOS- Struktur zu schaffen, in der ein Signal bei geringem Stromverbrauch mit hoher Geschwindigkeit oder Frequenz übertragen werden kann.

Diese Aufgabe wird durch eine integrierte Schaltung gemäß Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen der 'Erfindung sind Gegenstand der Unteransprüche.

Da gemäß dem vorstehend erläuterten Aufbau der vorliegenden Erfindung eine Torschaltung des Typs mit Stromeingabe bzw. Stromeingang, die eine niedrige Impedanz aufweist, als die empfan gende Torschaltung eingesetzt wird, können die Verdrahtungskapazität CL und die Eingangskapa zität CG der Torschaltung rasch geladen werden, so daß demzufolge die Übergangszeit eines Signals sehr kurz bemessen ist. Im Ergebnis ist es damit möglich, daß sogar ein Taktsignal, das eine hohe Frequenz aufweist, durch einen langen leitenden Pfad in dem CMOS-IC laufen kann, so daß das Leistungsvermögen (Arbeitsgeschwindigkeit oder Rate bzw. Frequenz) des gesamten CMOS-IC-Chips auf hohen Wert gebracht werden kann.

Kurze Beschreibung der Zeichnungen

Fig. 1 zeigt eine schematische Darstellung, die eine interne Schaltung bei einem ersten Ausführungsbeispiel einer mit der vorliegenden Erfindung in Übereinstimmung stehen den, hoch integrierten Schaltung mit CMOS-Struktur veranschaulicht,

Fig. 2 zeigt eine schematische Darstellung, in der eine Schaltung einer in Fig. 1 gezeigten Torschaltung des auf Ladung ansprechenden Typs veranschaulicht sind,

Figs. 3A, 3B zeigen schematische Darstellungen einer auf Ladung ansprechenden Torschaltung, bei denen der Strom im stationären Zustand gleich Null sein kann,

Fig. 4 zeigt eine schematische Darstellung, die eine interne Schaltung bei einem zweiten Ausführungsbeispiel der hoch integrierten Schaltung mit CMOS-Struktur veranschau licht,

Fig. 5 zeigt ein Blockschaltbild, das eine interne Schaltung eines dritten Ausführungsbeispiels der hoch integrierten Schaltung mit CMOS-Struktur veranschaulicht,

Fig. 6 zeigt eine schematische Darstellung, die ein Beispiel für die internen Schaltungen einer herkömmlichen, hohes Integrationsmaß aufweisenden Schaltung mit CMOS-Struktur veranschaulicht,

Fig. 7 zeigt eine schematische Darstellung, die Signalübertragungspfade mit unterschiedlichen Längen in einer herkömmlichen, hohes Integrationsmaß besitzenden Schaltung mit CMOS-Struktur veranschaulicht, und

Figs. 8A und 8B zeigen Wellenformen, die Antworten einer empfangenden Torschaltung veran schaulichen, wenn eine stufenförmige Wellenform und ein Impuls jeweils über die in Fig. 7 dargestellten, unterschiedliche Längen aufweisenden Signalübertragungspfade über tragen werden.

Beste Ausführungsformen zur Ausführung der Erfindung

Nachfolgend werden einige Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die Fig. 1 bis 5 in größeren Einzelheiten erläutert.

Fig. 1 zeigt eine interne Schaltung eines ersten Ausführungsbeispiels einer in Übereinstimmung mit der vorliegenden Erfindung stehenden, hohes Integrationsmaß aufweisenden Schaltung mit CMOS- Struktur. Im folgenden sind Abschnitte und Elemente, die in den Fig. 1 bis 5 gezeigt sind und den in Fig. 6 dargestellten Abschnitten und Elementen entsprechen, mit den gleichen Bezugszei chen wie in Fig. 6 bezeichnet, und es entfällt deren Beschreibung, soweit nicht erforderlich.

Bei dem ersten Ausführungsbeispiel ist eine sendende Torschaltung 11 ebenfalls als ein Inverter ausgebildet, der einen MOSFET 12 mit p Kanal und einen MOSFET 13 mit n Kanal aufweist, wobei die Torschaltung 11 den gleichen Aufbau wie die herkömmliche, sendende Torschaltung 11 besitzt, die in Fig. 6 dargestellt ist. Demgemäß wird deren Erläuterung weggelassen.

Eine empfangende Torschaltung 13 ist mit dem Ausgangsende bzw. Ausgangsanschluß eines leitenden Pfads oder Leiters (Signalübertragungspfad) 15 verbunden und ist als eine Torschaltung 31 ausgelegt, die von einem Typ mit Stromeingabe bzw. Stromeingang ist und eine niedrige Eingangsimpedanz aufweist (im folgenden wird dies als Torschaltung des auf Ladung ansprechen den Typs bezeichnet). Die Eingangsimpedanz Rin dieser Torschaltung 31 des auf Ladung ansprechenden Typs ist im Vergleich mit dem äquivalenten Ausgangswiderstand R₀ der sendenden Torschaltung 11 ausreichend niedrig. Dies führt dazu, daß die Torschaltung 31 des auf Ladung ansprechenden Typs derart wirkt, daß die Amplitude einer Eingangsspannung im wesentlichen auf Null gebracht wird und demzufolge ein Strom, der in die Lastkapazität fließt, im wesentlichen auf Null gebracht ist, so daß eine Ausgangsspannung erzeugt wird, die von einem Eingangsstrom abhängt.

Ein Beispiel für die Schaltbilder der Torschaltung 31 des auf Ladung ansprechenden Typs ist in Fig. 2 dargestellt. Diese Torschaltung 31 des auf Ladung ansprechenden Typs weist einen Inverter 35, der durch einen MOSFET 33 mit p Kanal und einen MOSFET 34 mit n Kanal gebildet ist, einen MOSFET 37 mit p Kanal, der zwischen die Source des MOSFETs 33 mit p Kanal und einen Spannungsversorgungsanschluß mit +VDD geschaltet ist, einen MOSFET 38 mit n Kanal, der zwischen die Source des MOSFETs 34 mit n Kanal und einen Spannungsversorgungsanschluß mit -VSS oder einen Massepotentialanschluß geschaltet ist, und einen MOSFET 39 mit p Kanal sowie einen MOSFET 41 mit n Kanal, auf deren Gates jeweils mit dem Gate des MOSFETs 37 bzw. 38 verbunden sind. Das Eingangsende bzw. der Eingangsanschluß (die gemeinsam verbundenen Gates) und das Ausgangsende bzw. der Ausgangsanschluß (die miteinander verbundenen Drains) des Inverters 35 sind miteinander verbunden und an einen Eingangsanschluß 36 angeschlossen. Die Source des MOSFETs 33 mit p Kanal ist an den Spannungsversorgungsanschluß 16 mit +VDD über die Drain-Source-Strecke des MOSFETs 37 mit p Kanal angeschlossen, und es ist die Source des MOSFETs 34 mit n Kanal mit dem Spannungsversorgungsanschluß 17 mit -VSS oder dem Massepotentialanschluß über die Drain-Source-Strecke des MOSFETs 38 mit n Kanal verbunden. Drain und Gate des MOSFETs 37 sind miteinander verbunden, und es sind ebenso Drain und Gate des MOSFETs 38 miteinander verbunden. Die Drains der MOSFETs 39 und 41 sind miteinander verbunden und an einen Ausgangsanschluß 42 angeschlossen, wohingegen ihre Sources jeweils an die Spannungsversorgungsanschlüsse 16 bzw. 17 angeschlossen sind. Mit anderen Worten sind die beiden Anschlüsse des Inverters 35, die an die Spannungsquellen anzuschließen sind, mit den Eingangsseiten bzw. Eingängen einer Strom-Spiegelschaltung verbunden, die durch die MOSFETs 37 und 39 mit p Kanal gebildet ist, bzw. mit einer Strom-Spiegelschaltung verbunden, die durch die MOSFETs 38 und 41 mit n Kanal gebildet ist.

Da gemäß der vorstehend erläuterten Ausgestaltung der Eingangsanschluß und der Ausgangsan schluß des Inverters 35 kurz geschlossen sind, ist die Impedanz Rin bei Betrachtung von dem Eingangsanschluß 36 her sehr niedrig, und es ist das Potential des Eingangsanschlusses 36 im wesentlichen bei einem Potential, das in der Mitte zwischen +VDD und -VSS (oder 0 V liegt). Dies bedeutet, daß das Potential des Eingangsanschlusses 36 zu der Schwellenspannung des Inverters 35, nämlich zu der Eingangsspannung wird, bei der der logische Ausgangszustand des Inverters 35 invertiert wird, und daß die beiden MOSFETs 33 und 34 eine Selbstvorspannung, die jeweils zwischen ihrem Drain und ihrer Source anliegt, mittels dieser Schwellenspannung bewirken.

Da, wie vorstehend erläutert, das Potential des Eingangsanschlusses 36 ein Potential ist, bei dem der Inverter 35 invertiert wird, ist die Impedanz zwischen dem Drain und der Source jedes der MOSFETs 33 und 34 beträchtlich gering, und es entspricht die Impedanz des Eingangsanschlusses 36 dem Wert der Parallelschaltung der parallel geschalteten Impedanzen zwischen den Drains und den Sources der MOSFETs 33 und 34, und weist folglich den geringsten Wert auf. Aufgrund der Wirkung der negativen Vorspannung wird die Impedanz des Eingangsanschlusses 36 zusätzlich noch weiter verringert, und es wird dann, wenn sich die niedrige Impedanz von dem Punkt geringster Impedanz entfernen sollte, eine Einwirkung auf sie ausgeübt, durch die sie zu dem Punkt niedrigster Impedanz zurück gebracht wird.

Ferner bilden die MOSFETs 37 und 39 eine Strom-Spiegelschaltung, und es bilden auch die MOSFETs 38 und 41 eine Strom-Spiegelschaltung. Die Eingangsimpedanz der Strom-Spiegelschaltung der MOSFETs 37 und 39, nämlich die Impedanz des Drains des MOSFETs 37 ist so eingestellt, daß sie gleich groß ist wie die Ein gangsimpedanz der Strom-Spiegelschaltung der MOSFETs 38 und 41, d. h. die Impedanz des Drains des MOSFETs 38. Zusätzlich ist die Auslegung derart getroffen, daß das Verhältnis zwischen dem Beta (β) des FETs 33 und demjenigen des FETs 34 gleich 1 : 1 ist, und daß die Schwellenspannungen der beiden FETs 33 und 34 jeweils gleich groß sind. Demzufolge liegt die Spannung am Eingangsanschluß 36 gerade in der Mitte zwischen den Energieversorgungsspan nungen +VDD und -VSS.

Bei der dargestellten Torschaltung tritt weiterhin ein stationärer Stromfluß, der durch die FETs 33, 34, 37 und 38 fließt, selbst dann auf, wenn der Eingang der Torschaltung offen ist. Im Hinblick auf die Verringerung des Energieverbrauchs ist es daher wünschenswert, daß die Größen der FETs 33, 34, 37 und 38, d. h. die Breite bzw. Weite von ihren Gates, verringert werden. In der Praxis werden die Gatebreiten der FETs 33, 34, 37 und 38 auf der Grundlage eines Kompromisses zwischen dem Energieverbrauch und der Arbeitsgeschwindigkeit oder Frequenz festgelegt.

Ein Strom, der von der sendenden Torschaltung 11 zu dem Eingangsanschluß 36 fließt, fließt durch den Feldeffekttransistor 37 oder 38 der Stromspiegelschaltung, und es ist folglich die Impedanz, bei Betrachtung von dem Feldeffekttransistor 33 oder 34 in Richtung zu dem Feldeffekttransistor 37 oder 38, sehr niedrig, da eine Stromeinspeisung bzw. ein Stromeingangssignal vorliegt. Wenn in diesem Fall ein Strom von der sendenden Torschaltung 11 in Richtung zu dem Eingangsanschluß 36 fließt (siehe IH in Fig. 1), fließt er durch den Feldeffekt transistor 38, und wenn ein Strom von dem Eingangsanschluß 36 in Richtung zu der sendenden Torschaltung 11 fließt (siehe IL in Fig. 1), fließt dieser durch den Feldeffekttransistor 37. Zur gleichen Zeit fließt ein Strom durch den Feldeffekttransistor 39 oder 41, und es ist die Differenz zwischen den Stromflüssen durch den Feldeffekttransistor 39 und dem Feldeffekttransistor 41 pro portional zu der Differenz zwischen den Stromflüssen durch den Feldeffekttransistor 37 und den Feldeffekttransistor 38. Wenn der Strom, der durch den Feldeffekttransistor 39 fließt, größer ist als derjenige, der durch den Feldeffekttransistor 41 fließt, wächst das Potential an dem Ausgangsan schluß 42 auf ungefähr +VDD an. Wenn im Gegensatz hierzu der Strom, der durch den Feldeffekt transistor 41 fließt, größer ist als derjenige, der durch den Feldeffekttransistor 39 fließt, fällt das Potential an dem Ausgangsanschluß 41 auf ungefähr -VSS ab.

Da die in Fig. 1 gezeigte Torschaltung 31 des auf Ladung ansprechenden Typs eine sehr niedrige Eingangsimpedanz Rin aufweist, wie vorstehend beschrieben, befinden sich sowohl die verteilte Kapazität CL des leitenden Pfads 35 (die Verdrahtungskapazität) als auch die Eingangskapazität CG der Torschaltung 31 jeweils aufgrund dieser sehr niedrigen Eingangsimpedanz der Torschal tung 31 im wesentlichen in dem kurzgeschlossenen Zustand. Im Ergebnis ist es daher kaum notwendig, daß ein Signal, das von der sendenden Torschaltung 11 abgegeben wird, die Verdrah tungskapazität CL und die Eingangskapazität CG der Torschaltung lädt, und es ist die Übergangs zeit sehr kurz. Mit anderen Worten wird eine Änderung des Signals, das von der sendenden Torschaltung 11 abgegeben wird, zu dem Eingangsanschluß 36 der empfangenden Torschaltung 31 mit hoher Geschwindigkeit übertragen. Wenn der Ausgang der sendenden Torschaltung 11 einen hohen Pegel bei dem in Fig. 2 dargestellten Beispiel annimmt, erreicht zudem das Potential an dem Ausgangsanschluß 41 der empfangenden Torschaltung 31 ungefähr den Wert -VSS, und es erreicht das Potential an dem Ausgangsanschluß 42 der empfangenden Torschaltung 31 in einem Fall, bei dem der Ausgang der sendenden Torschaltung 11 einen niedrigen Pegel annimmt, ungefähr den Wert +VDD. Demgemäß wird das Ausgangssignal der sendenden Torschaltung 11 invertiert, und es tritt dieses invertierte Ausgangssignal an dem Ausgangsanschluß 42 der empfangenden Torschaltung 31 auf.

In Fig. 3A ist eine Torschaltung 31 des auf Ladung ansprechenden Typs gemäß einem Ausführungsbeispiel der Erfindung dargestellt. Die Torschaltung weist einen MOSFET 44 mit n Kanal und einen MOSFET 45 mit p Kanal auf und ist derart ausgelegt, daß die Sourceanschlüsse der MOSFETs 44 und 35 mit dem Eingangsanschluß 36 verbunden sind, daß deren Gates mit einem Anschluß 46 verbunden sind, daß deren Drainanschlüsse an entsprechende Drainanschlüs se der MOSFETs 37 bzw. 38 angeschlossen sind, und daß ein Potential Vc, das in der Mitte zwischen dem Spannungsversorgungsanschluß 16 mit +VDD und dem Spannungsversorgungsan schluß 17 mit -VSS liegt, an den Anschluß 46 angelegt ist.

Wenn bei dem vorstehend erläuterten Schaltungsaufbau das Potential an dem Eingangsanschluß 36 innerhalb der Grenzen von Vc ± Vth liegt (Vth bezeichnet eine Schwellenspannung für jeden der Feldeffekttransistoren 44 und 45), fließt kein Sourcestrom durch die Feldeffekttransistoren 44 und 45, und es nimmt folglich die Eingangsimpedanz hohen Wert an. In einem Fall, bei dem der Eingang der Torschaltung offen ist, fließt keinerlei stationärer Strom durch die Feldeffekttransisto ren 44 und 45.

Falls die Eingangsspannung an dem Eingangsanschluß 36 auch nur geringfügig außerhalb der Grenzen von Vc ± Vth liegen sollte, wird der Feldeffekttransistor 44 oder 45 leitend, und es nähert sich als Reaktion hierauf die Ausgangsspannung an dem Ausgangsanschluß 42 +VDD oder -VSS an. Da es viele Fälle gibt, bei denen Vth auf 10% oder einen ähnlichen Wert der Energieversor gungsspannung eingestellt ist, wird die Amplitude der Spannung an dem Eingangsanschluß 36 zu 20% oder einem ähnlichen Wert der Energieversorgungsspannung. Falls die Amplitude der Spannung einen derartigen Wert besitzt, ist üblicherweise ein Betrieb mit einer ausreichend hohen Geschwindigkeit oder Rate bzw. Frequenz zu erwarten. Genauer gesagt, ist es möglich, die Amplitude einer Eingangsspannung auf einen kleinen Wert von ungefähr 2 Vth zu bringen, und es kann somit ein Signal übertragen werden, ohne daß dieses stark durch die Verdrahtungskapazität CL und die Eingangskapazität CG der Torschaltung beeinträchtigt wird. Anders ausgedrückt, kann die Übergangszeit im Vergleich mit dem Stand der Technik erheblich verkürzt werden. Ferner ist in der Praxis Vth bei einem MOSFET mit p Kanal unterschiedlich gegenüber derjenigen bei einem MOSFET mit n Kanal. Für die Zwecke eines einfachen Verständnisses wird hierbei angenommen, daß Vth eines MOSFETs mit p Kanal gleich groß ist wie dasjenige bei einem MOSFET mit n Kanal.

Falls es gewünscht ist, den im stationären Zustand fließenden Strom auf Null zu bringen und die Amplitude der Spannung an dem Eingangsanschluß 36 kleiner zu machen, werden, wie in Fig. 3B gezeigt ist, die Gates der Feldeffekttransistoren 44 und 45 voneinander getrennt, und es wird das Gate des Feldeffekttransistors 44 mit Vc + Vth(n) (Vth(n) bezeichnet eine Schwellenspannung für den Feldeffekttransistor 44 mit n Kanal) gespeist, und es wird an das Gate des Feldeffekttransis tors 45 die Spannung Vc - Vth(p) angelegt (Vth(p) bezeichnet eine Schwellenspannung für den Feldeffekttransistor 45 mit p Kanal). Da bei diesem Zustand das Gate des Feldeffekttransistors 44 mit Vc + Vth(n) gespeist wird, und an das Gate des Feldeffekttransistors 45 das Potential Vc - Vth(P) angelegt wird, fließt ein Strom durch den Feldeffekttransistor 44, falls sich das Potential an dem Eingangsanschluß 36 auch nur geringfügig unter Vc verringern sollte. Falls im Gegensatz hierzu das Potential an dem Eingangsanschluß 36 sich auch nur geringfügig über Vc erhöhen sollte, fließt ein Strom durch den Feldeffekttransistor 45.

Die in Fig. 2 gezeigte Torschaltungen 31 des auf Ladung ansprechenden Typs verbraucht stets Leistung. In einem Fall, bei dem die sendende Torschaltung 31 von einem Typ ist, bei dem sie lediglich einen Übergangsstrom abgibt, ist der Strom, der zu der Signalübertragung beiträgt, lediglich ein Übergangsstrom, der bei dem Übergang eines Signals fließt, und es ist demzufolge stark bevorzugt, eine solche Ausgestaltung zu treffen, daß lediglich der Übergangsstrom fließt.

Fig. 4 zeigt die interne Schaltung eines anderen Ausführungsbeispiels einer hoch integrierten Schaltung (LSI-Schaltung) mit CMOS-Struktur und veranschaulicht einen Fall, bei dem die Auslegung derart getroffen ist, daß lediglich ein Übergangsstrom fließt.

Bei diesem zweiten Ausführungsbeispiel weist die sendende Torschaltung 11 weist einen Inverter 53, der durch einen MOSFET 51 mit p Kanal und einen MOSFET 52 mit n Kanal gebildet ist, einen MOSFET 55 mit p Kanal, der zwischen die Source des MOSFETs 51 mit p Kanal und einen Spannungsversorgungsanschluß (Anschluß mit positivem Potential) 16 mit +VDD geschaltet ist, einen MOSFET 56 mit n Kanal, der zwischen die Source des MOSFETs 52 mit n Kanal und einen Spannungsversorgungsanschluß (Anschluß mit negativem Potential) 17 mit -VSS oder einen Massepotentialanschluß oder gemeinsamen Potentialanschluß geschaltet ist, und einen MOSFET 57 mit p Kanal sowie einen MOSFET 58 mit n Kanal auf, deren Gates jeweils mit dem Gate des MOSFETs 55 bzw. dem Gate des MOSFETs 56 verbunden sind.

Das eingangsseitige Ende bzw. der Eingangsanschluß, d. h. die Gates, die bei dem Inverter 53 gemeinsam verbunden sind, sind an den Eingangsanschluß 14 angeschlossen, und es ist das ausgangsseitige Ende bzw. der Ausgangsanschluß, nämlich die Drains, die bei dem Inverter 53 gemeinsam verbunden sind, an den gemeinsamen Potentialpunkt oder an den Massepotentialpunkt über eine Kapazität 54 angeschlossen. Die Source des MOSFETs 51 mit p Kanal ist mit dem Spannungsversorgungsanschluß 16 mit +VDD über die Drain-Source-Strecke des MOSFETs 55 mit p Kanal verbunden, und es ist die Source des MOSFETs 52 mit n Kanal an den bei -VSS liegenden Spannungsversorgungsanschluß 17 über die Drain-Source-Strecke des MOSFETs 56 mit n Kanal angeschlossen. Das Drain und das Gate des MOSFETs 55 sind, miteinander verbunden, und es sind ebenso das Drain und das Gate des MOSFETs 56 miteinander verbunden. Die Drainanschlüs se der MOSFETs 57 und 58 sind miteinander verbunden und sind an das eingangsseitige Ende bzw. den Eingangsanschluß des leitenden Pfads 15 angeschlossen, während die Sourceanschlüs se der MOSFETs 57 und 58 an den Spannungsversorgungsanschluß 16 bzw. 17 angeschlossen sind. Mit anderen Worten sind bei diesem zweiten Ausführungsbeispiel die beiden Enden bzw. äußeren Anschlüsse des Inverters 53, die mit Spannungsquellen zu verbinden sind, ebenfalls mit den Eingangsseiten einer Strom-Spiegelschaltung, die durch die MOSFETs 55 und 57 mit p Kanal gebildet ist, und einer Strom-Spiegelschaltung verbunden, die durch die MOSFETs 56 und 58 mit n Kanal gebildet ist.

Es ist damit erkennbar, daß der Aufbau dieser sendenden Torschaltung der gleiche ist wie derjenige der in Fig. 2 gezeigten Torschaltung 31 des auf Ladung ansprechenden Typs, mit der Ausnahme, daß der Eingangsanschluß und der Ausgangsanschluß des Inverters 35 nicht miteinander verbunden sind, und daß statt dessen lediglich der Eingangsanschluß an den Eingangsanschluß 36 angeschlossen ist und daß der Ausgangsanschluß über die Kapazität 54 an das gemeinsame Potential oder den Massepotentialpunkt angeschlossen ist.

Wenn das Potential an dem Eingangsanschluß 14 bei dem vorstehend erläuterten Schaltungsauf bau auf einen höheren Pegel als Vc, d. h. das in der Mitte zwischen den Energieversorgungsspan nungen +VDD und -VSS liegende Potential, anwächst, fließt ein Strom durch den Feldeffekttran sistor 52, so daß der Kondensator 54 geladen wird, wobei seine mit dem Feldeffekttransistor 52 verbundene Elektrode negativ ist. Das Stromsignal wird durch die Strom-Spiegelschaltung, die durch die Feldeffekttransistoren 56 und 58 gebildet ist, multipliziert, wodurch ein Übergangsstrom auf dem leitenden Pfad 15 erzeugt wird, der bewirkt, daß ein Strom (IL) von der empfangenden Torschaltung 31 abgezogen wird. Wenn die Übergangszeit dieses Stromsignals endet, wird der durch die Feldeffekttransistoren der sendenden Torschaltung fließende Strom zu Null, so daß in der sendenden Torschaltung kein Energieverbrauch in dem stationären Zustand auftritt.

Wenn das Potential an dem Eingangsanschluß 14 unter Vc abgesenkt wird, fließt ein Strom durch den Feldeffekttransistor 41, so daß der Kondensator 54 geladen wird, wobei seine mit dem Feldeffekttransistor 51 verbundene Elektrode positiv wird. Das Stromsignal wird durch die Strom- Spiegelschaltung, die durch die Feldeffekttransistoren 55 und 57 gebildet ist, multipliziert, wodurch ein Strom (IH) zu dem leitenden Pfad 15 gespeist wird, der über den leitenden Pfad 15 in Richtung zu der empfangenden Torschaltung 31 fließt. Wenn die Übergangszeit dieses Stromsignals in diesem Fall nun endet, wird der Strom, der durch die Feldeffekttransistoren der sendenden Torschaltung fließt, ebenfalls zu Null, so daß in der sendenden Torschaltung keine Leistungsauf nahme bzw. kein Energieverbrauch im stationären Zustand auftritt.

Selbst in einem Fall, bei dem die sendende Torschaltung 11 zum Einsatz kommt, die derart ausgelegt ist, daß ein Strom lediglich während der Übergangszeit eines Signals fließt, wie vorstehend erläutert, werden dann, wenn eine Torschaltung eines Typs, bei dem durch die Torschaltung ein Strom im stationären Fall fließt, wie dies in Fig. 2 gezeigt ist, als die empfan gende Torschaltung 31 des auf Ladung ansprechenden Typs zum Einsatz kommt, elektrische Ladungen, die in der Verdrahtungskapazität CL und in der Eingangskapazität CG der Torschaltung gespeichert sind, entladen, so daß der Signalabgabezustand der empfangenden Torschaltung 11 nicht aufrecht erhalten werden kann, wenn das Intervall bzw. der Abstand zwischen aufeinander folgenden Übergängen des Signals an dem Eingangsanschluß 14 lang ist (d. h. die Zeitdauer, bei der überhaupt kein Strom fließt, lang ist).

In einem solchen Fall kann, wie dies in Fig. 4 mit gestrichelten Linien dargestellt ist, ein Wider standselement (oder ein Feldeffekttransistor, der als ein Widerstandselement wirkt) 61 parallel zu dem Kondensator 54 geschaltet werden, um hierdurch einen sehr kleinen Strom durch das Widerstandselement 61 fließen zu lassen, um hierdurch die geladenen Potentiale bzw. den Aufladungszustand der Kapazitäten aufrecht zu halten, so daß hierdurch der Signalabgabezustand, der dem Signaleingabezustand des Eingangsanschlusses 14 entspricht, mit Bezug zu dem leitenden Pfad 15 aufrecht erhalten wird. Dieses Widerstandselement 61 kann ein Element sein, durch das ein minimaler Strom fließen kann, so daß der Signalabgabezustand in jeder beliebigen Zeitdauer, abgesehen von der Übergangszeit, beibehalten werden kann.

In einem Fall, bei dem eine Torschaltung eines Typs, bei dem keinerlei Strom im stationären Zustand, oder keinerlei Leckstrom durch die Torschaltung fließt, wie dies in den Fig. 3A und 3B gezeigt ist, als die empfangende Torschaltung 31 des auf Ladung ansprechenden Typs zum Einsatz kommt, kann die sendende Torschaltung benutzt werden, die in Fig. 4 dargestellt ist. Falls es jedoch schwierig ist, das Eingangspotential der Torschaltung 31 des auf Ladung ansprechenden Typs stationär für eine lange Zeitspanne aufgrund des Vorhandenseins eines sehr kleinen Leckstroms aufrecht zu erhalten, wie vorstehend erläutert, wird ein Widerstandselement parallel zu dem Kondensator 54 geschaltet, wenn sich ein zu übertragendes Signal während einer langen Zeitspanne nicht ändert.

Da die sendende Torschaltung 11 eine Torschaltung des Typs mit Stromabgabe ist, und die empfangende Torschaltung 31 eine Torschaltung des auf Ladung ansprechenden Typs, nämlich eine Torschaltung des Typs mit Stromeingang, ist, läßt es sich leicht realisieren, daß, wie beispielsweise in Fig. 5 gezeigt ist, eine Mehrzahl von sendenden Torschaltungen 63 des Typs mit Stromabgabe an den leitenden Pfad 15 angeschlossen werden, und zusätzlich eine Mehrzahl von empfangenden Torschaltungen 64 des Typs mit Stromeingang mit dem leitenden Pfad 15 verbun den werden, wobei hierbei der leitende Pfad 15 als ein Bus verwendet wird. Insbesondere dann, wenn die Torschaltung 63 des Typs mit Stromabgabe als eine Torschaltung mit Übergangsstrom abgabe benutzt wird, die einen Strom lediglich während der Übergangszeit abgibt, wie dies in Fig. 4 gezeigt ist, und wenn als die Torschaltung 64 des Typs mit Stromeingang die Torschaltung des auf Ladung ansprechenden Typs benutzt wird, durch die kein Strom im stationären Zustand fließt, wie dies in den Fig. 3A und 3B gezeigt ist, fließt in dem stationären Zustand kein Strom durch den leitenden Pfad 15, und es ist demzufolge nicht erforderlich, die Torschaltung 63 des Typs mit Stromabgabe auf den Zustand hoher Impedanz (Sperrzustand) einzustellen. Demzufolge sind hierfür weder eine Steuerschaltung noch eine Steuerung des zeitlichen Betriebs erforderlich.

Da, wie vorstehend erläutert, in Übereinstimmung mit der vorliegenden Erfindung eine Torschal tung des Typs mit Stromeingabe bzw. Stromeingang, die eine niedrige Impedanz aufweist, als die empfangende Torschaltung eingesetzt wird, können die Verdrahtungskapazität CL und die Eingangskapazität CG der Torschaltung rasch geladen werden, und es kann demzufolge die Übergangszeit eines Signals auf beträchtlich kurzen bzw. kleinen Wert gebracht werden. Im Ergebnis ist es möglich, daß sogar ein Taktsignal, das eine hohe Frequenz (eine kurze Wiederhol periode) aufweist, durch einen langen leitenden Pfad in dem CMOS-IC laufen kann, so daß das Leistungsvermögen (die Arbeitsgeschwindigkeit oder Rate bzw. Frequenz) des gesamten CMOS- IC-Chips auf hohen Wert gebracht werden kann. Insbesondere kann die Leistungsaufnahme auf ein Minimum verringert werden, indem als die sendende Torschaltung eine Torschaltung zum Einsatz kommt, die einen Stromfluß lediglich während der Übergangszeit eines Signals abgibt, und als eine empfangende Torschaltung eine Torschaltung eingesetzt wird, durch die kein Strom im stationären Zustand fließt.

Claims

1. Integrierte Schaltung mit CMOS-Struktur, umfassend:
einen impedanzbehafteten Signalübertragungspfad (15) und
eine Torschaltung (31) mit Stromeingang und niedriger Eingangsimpedanz, die einen an den Signalübertragungspfad (15) angeschlossenen Eingangsanschluß (36) zum Empfang eines Eingangsstroms aufweist und die eine Ausgangsspannung abhängig von der Höhe des Eingangsstroms erzeugt, wobei die Torschaltung aufweist:
eine aus p-Kanal MOSFETs gebildete erste Stromspiegelschaltung (37, 39), die mit einem positiven Spannungsversorgungsanschluß verbunden ist,
eine aus n-Kanal MOSFETs gebildete zweite Stromspiegelschaltung (38, 41), die mit einem negativen Spannungsversorgungsanschluß verbunden ist,
einen in Reihe zwischen den Eingangsanschluß (36) und den Eingang der ersten Stromspiegelschaltung geschalteten n-Kanal MOSFET (44), und einen in Reihe zwischen den Eingangsanschluß (36) und den Eingang der zweiten Stromspiegelschaltung geschalteten p-Kanal MOSFET (45), wobei ein Mittenpotential zwischen der positiven und der negativen Speisespannung an das Gate des p-Kanal MOSFETs (45) und an das Gate des n-Kanal MOSFETs (44) angelegt ist.

2. Integrierte Schaltung nach Anspruch 1, bei der ein Summenpotential aus dem Mittenpotential zwischen der positiven und der negativen Speisespannung und der Schwellenspannung des, n-Kanal MOSFETs (44) an das Gate des n-Kanal MOSFETs (44) angelegt ist, und ein Differenzpotential aus dem Mittenpotential zwischen der positiven und der negativen Speisespannung und der Schwellenspannung des p-Kanal MOSFETs (45) an das Gate des p-Kanal MOSFETs (45) angelegt ist.

3. Integrierte Schaltung nach Anspruch 1 oder 2, bei der eine Torschaltung (11) an der Sendeseite bezüglich des Signalübertragungspfads (15) eine Torschaltung mit Stromausgang ist.

4. Integrierte Schaltung nach Anspruch 3, bei der die Torschaltung (11) mit Stromausgang ein Inverter (12, 13) mit CMOS-Aufbau ist.

5. Integrierte Schaltung nach Anspruch 3, bei der die Torschaltung mit Stromausgang eine Torschaltung ist, bei der der Ausgang eines Inverters (51, 52) mit CMOS-Aufbau über einen Kondensator (54) an Masse liegt, die mit Spannungsversorgungsanschlüssen zu verbindenden Anschlüsse des Inverters über eine erste, aus p-Kanal MOSFETs gebildete Stromspiegelschaltung (55, 57) an einen positiven Spannungsversorgungsanschluß (16) und über eine zweite aus n-Kanal MOSFETs gebildete Stromspiegelschaltung (56, 58) an einen negativen Spannungsversorgungsanschluß (17) angeschlossen sind, und wobei die Ausgangsanschlüsse der ersten und der zweiten Stromspiegelschaltung mit dem Signalübertragungspfad (15) verbunden sind.

6. Integrierte Schaltung nach Anspruch 5, bei der ein Widerstandselement (61) zur Auf rechterhaltung eines Stroms parallel zu dem Kondensator geschaltet ist.