DE19835839A1 - Schaltung und Verfahren zum Abfühlen einer Speicherzelle mit mehreren Schwellenspannungen - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Schal­ tung und ein Verfahren zum Abfühlen einer Speicherzelle mit mehreren Schwellenspannungen, die eine Operation mit Nieder­ spannung ausführen können, wenn ein nichtflüchtiger Speicher mit einem durch eine Vielzahl von Zellen mit mehreren Pegeln gebildeten Speicherarray abgefühlt wird, und die Strommenge reduzieren können, wenn eine Speicherzelle abgefühlt wird, indem man ihn unter Verwendung eines Leseverstärkers in ei­ ner ausgewählten Zelle fließen läßt.

Wie in Fig. 1 gezeigt ist, enthält die bekannte Abfühl­ schaltung zum lesen einer Zelle mit mehreren Pegeln einen PMOS-Lasttransistor PM11, dessen Source-Anschluß eine Lei­ stungsspannung VCC empfängt und dessen Gate- und Drain- Anschluß miteinander verbunden sind, einen NMOS-Transistor NM11, dessen Drain-Anschluß mit dem Drain-Anschluß des PMOS- Lasttransistors PM11 verbunden ist, in dem das Ausgangssig­ nal von dessen Drain-Anschluß invertiert wird und dieser mit dessen Gate-Anschluß verbunden ist, um so eine Bitleitung- Regelschaltung zu bilden, eine Bitleitung-Auswahlschaltung 2 zum Verbinden einer vorbestimmten Zelle mit der Bitleitung, PMOS-Transistoren PM12 bis PM14, deren Source-Anschlüsse die Leistungsspannung VCC empfangen und deren miteinander ver­ bundene Gate-Anschlüsse mit dem Gate-Anschluß des PMOS-Last­ transistors PM11 verbunden sind, NMOS-Transistoren NM12 bis NM14, deren Source-Anschlüsse mit den Drain-Anschlüssen der PMOS-Transistoren PM12 bis PM14 verbunden sind bzw. deren Drain-Anschlüsse mit einer Erdung verbunden sind, NMOS- Transistoren NM15 bis NM17, deren Drain-Anschlüsse mit Nenn­ strom-Energiequellen IREF1, IREF2 und IREF3 verbunden sind, deren Source-Anschlüsse jeweils mit einer Erdung verbunden sind und deren Gate-Anschlüsse mit deren Drain-Anschlüssen miteinander und mit den Gate-Anschlüssen der NMOS-Transi­ storen NM12 bis NM14 verbunden sind, Inverter INV12 bis INV14 zum Invertieren der Ausgangssignale von den miteinan­ der verbundenen Drain-Anschlüssen der PMOS-Transistoren PM12 bis PM14 und der NMOS-Transistoren NM12 bis NM14 und eine Codierlogikschaltung 13 zum Empfangen der Ausgangssignale von den Invertern INV12 bis INV14 und Invertieren der so empfangenen Signale in 2-Bit-Digitalsignale.

Die Funktion der bekannten Abfühlschaltung, die eine Zelle mit mehreren Pegeln liest, wird nun mit Verweis auf die beiliegenden Zeichnungen erläutert.

Zunächst verbindet die Bitleitung-Auswahlschaltung 2 das Speicherarray, das mehrere Speicherzellen enthält, und den Drain-Anschluß einer vorbestimmten Zelle, die zu lesen ist, mit der Bitleitung.

Im Abfühlmodus hält die Bitleitung-Regelschaltung 1 die Drain-Spannung der Zelle konstant.

Der PMOS-Lasttransistor PM11 und drei Leseverstärker vom Stromvergleichstyp verbinden den Bitleitungsstrom und einen Stromspiegel.

Außerdem wandelt die Codierlogikschaltung 3 das Signal vom Leseverstärker in 2-Bit-Daten um.

Der Drain-Anschluß der ausgewählten Zelle und der Zel­ lenstrom Izelle der Bitleitung weisen vier Pegelwerte auf und werden mit drei Referenzströmen Iref1, Iref2 und Iref3 verglichen.

Der Zellenstrom Izelle und die Referenzströme Iref1, Iref2 und Iref3 werden durch den Leseverstärker verglichen.

Als Ergebnis des Vergleichs werden, falls der Zellenstrom Izelle größer als die Referenzströme Iref1, Iref2 und Iref3 ist, die Ausgangssignalwerte SA0, SA1 bzw. SA2 vom Lesever­ stärker "0".

Nimmt man z. B. an, daß vier Strompegelwerte des Zellen­ stroms Izelle II1, II2, II3 und II4 seien, sind bei vier Strompegelwerten II1, II2, II3 und II4 die Daten D1 und D0, die Ausgabedaten mit zwei Bits sind, als (0,0), (0,1), (1,0), (1,1) definiert. Falls der Zellenstrom Izelle mit dem ersten Strompegelwert II1 identisch ist, werden in diesem Fall die Ausgabewerte SA0, SA1 und SA2 vom Leseverstärker alle "0". Codiert man den Wert, werden die Ausgabedaten D1 und D0 alle "0".

Der in der Bitleitung im Abfühlmodus fließende Strom Izelle wird einer von den vier Strompegelwerten II1, II2, II3 und II4. Die Leitungen, auf denen der Strom im Abfühl­ modus verbraucht wird, werden daher eine Bitleitung, auf der der Zellenstrom Izelle fließt, und drei Abfühlleitungen.

Falls die angelegte Wortleitungsspannung groß ist, fließt der hohe Strom auf der Bitleitung, so daß der Strom­ verbrauch erhöht wird.

Falls das durch die Zelle mit mehreren Pegeln program­ mierte Fenster der Schwellenspannung breit ist, ist die Spannung der Wortleitung höher als die maximale Schwellen­ spannung im Abfühlmodus, und in der Zelle mit einer niedri­ geren Schwellenspannung fließt ein Überstrom.

Falls die Verbrauchsspannung auf einem Chip begrenzt ist, sollte die Zahl der Zellen, die gleichzeitig abgefühlt werden, eine vorbestimmte Zahl sein.

Wird die Zahl mehrerer Pegel, die in einer Zelle gespei­ chert werden, erhöht, wird außerdem die Zahl der Lesever­ stärker erhöht. Daher wird der Umfang der Schaltung vergrö­ ßert.

Da das tragbare System einen nichtflüchtigen Speicher mit geringem Energieverbrauch benötigt, ist überdies die be­ kannte Schaltung für das tragbare System nicht verwendbar.

Eine Aufgabe der vorliegenden Erfindung ist demgemäß, eine Schaltung und ein Verfahren zum Abfühlen einer Spei­ cherzelle mit mehreren Schwellenspannungen zu schaffen, die die oben erwähnten Probleme überwinden, auf die man im Stand der Technik trifft.

Eine andere Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltung und ein Verfahren zum Abfühlen einer Speicherzelle mit mehreren Schwellenspannungen zu schaffen, die eine Spannungsabfühloperation mit geringem Energiever­ brauch ausführen und die Größe der Speicherzelle mit mehre­ ren Pegeln durch Minimieren der Größe der Schaltung reduzie­ ren können.

Um die obigen Aufgaben zu lösen, wird eine Schaltung zum Abfühlen einer Speicherzelle mit mehreren Schwellenspan­ nungen geschaffen, die einen Schalter zum Anlegen oder Bloc­ kieren eines Stroms an eine/von einer Speicherzelle gemäß einem Schaltsteuersignal enthält, das in eine mit einer aus­ gewählten Speicherzelle verbundene Bitleitung eingegeben wird, eine Stromvergleichseinheit zum Vergleichen der Größen eines auf der Bitleitung fließenden Stroms und eines Refe­ renzstroms und Ausgeben eines Ergebnisses des Vergleichs, einen Speicher zum Speichern eines Ergebnisses des durch die Stromvergleichseinheit durchgeführten Vergleichs und eine Zählerregisterschaltung, die so vorgesehen ist, daß sie der Anzahl mehrerer Pegel der Speicherzelle entspricht.

Um die obigen Aufgaben zu lösen, wird ein Verfahren zum Abfühlen einer Speicherzelle mit mehreren Schwellenspan­ nungen geschaffen, das einen ersten Schritt zum Einstellen mehrerer Spannungen, um so jede Schwellenspannung einer Speicherzelle eines Speicherarrays zu erkennen, einen zwei­ ten Schritt zum Initialisieren einer Speichervorrichtung und eines Zählers, einen dritten Schritt zum Anlegen der Span­ nung mit dem niedrigsten Pegel unter den im ersten Schritt eingestellten Spannungen an die Wortleitung, einen vierten Schritt zum Abfühlen einer Speicherzelle, einen fünften Schritt zum Speichern eines Ergebnisses der Lese- bzw. Ab­ fühloperation des vierten Schritts in die Speichervorrich­ tung, einen sechsten Schritt zum Zählen des Zählers unter Verwendung des im fünften Schritt in der Speichervorrichtung gespeicherten Wertes als ein Steuersignal und einen siebten Schritt enthält, um die Spannung, die einen vorbestimmten Pegel nächst dem niedrigsten Pegel des ersten Schritts auf­ weist, an die Wortleitung anzulegen.

Zusätzliche Vorteile, Aufgaben und Merkmale der Erfin­ dung werden aus der folgenden Beschreibung ersichtlich.

Ein Ausführungsbeispiel einer Schaltung und eines Ver­ fahrens zum Abfühlen einer Speicherzelle mit mehreren Schwellenspannungen gemäß der vorliegenden Erfindung wird im folgenden anhand der beigefügten Zeichnungen ausführlich er­ klärt. Es zeigen:

Fig. 1 ein Schaltungsdiagramm, das eine bekannte Schal­ tung zum Abfühlen einer Speicherzelle mit mehreren Schwel­ lenspannungen veranschaulicht;

Fig. 2 eine graphische Darstellung, die eine Wechselbe­ ziehung zwischen einer Spannung und einer Schwellenspannung veranschaulicht, die an eine Wortleitung der Schaltung von Fig. 1 angelegt wird;

Fig. 3 ein Schaltungsdiagramm, das eine Schaltung zum Abfühlen einer Speicherzelle mit mehreren Schwellenspan­ nungen gemäß der vorliegenden Erfindung zeigt;

Fig. 4 eine graphische Darstellung, die eine Wechselbe­ ziehung zwischen einer Spannung und einem Zellenstrom veran­ schaulicht, der an eine Wortleitung der Schaltung von Fig. 3 angelegt wird; und

Fig. 5 ein Flußdiagramm, das ein Verfahren zum Abfühlen einer Speicherzelle mit mehreren Schwellenspannungen dar­ stellt.

Wie in Fig. 3 gezeigt ist, enthält die Schaltung zum Abfühlen einer Zelle mit mehreren Pegeln, in der eine Zelle N-Bit-Daten speichern kann, einen Leseverstärker 10 zum Emp­ fangen einer Leistungsspannung und Vergleichen eines Zellen­ stroms Izelle und eines Referenzstroms Iref, einen Rücksetz- NMOS-Transistor NM31, dessen Drain-Anschluß mit einer Erdung VSS verbunden ist und dessen Gate-Anschluß ein Rücksetzsig­ nal RST empfängt, eine Datenverriegelungseinheit 40 mit zwei Invertern 1NV31 und 1NV32, deren Ausgang und Eingang miteinander verbunden sind, einen NMOS-Transistor NM32, der zwischen den Leseverstärker 10 und die Datenverriegelungs­ einheit 40 geschaltet ist und einen mit einer Last verbunde­ nen Gate-Anschluß aufweist, einen NMOS-Transistor NM33, der als ein Schalter zum Verbinden der Bitleitung und des Lese­ verstärkers 10 dient, einen NMOS-Transistor NM34, dessen Drain-Anschluß mit einer Nennstrom-Energiequelle IREF ver­ bunden ist, dessen Source-Anschluß mit einer Erdung verbun­ den ist und dessen Gate-Anschluß mit dem Drain-Anschluß ver­ bunden ist, einen NMOS-Transistor NM35, dessen Gate-Anschluß mit dem Gate-Anschluß des NMOS-Transistors NM34 verbunden ist, dessen Source-Anschluß mit einer Erdung verbunden ist und dessen Drain-Anschluß mit dem Leseverstärker 10 verbun­ den ist, ein UND-Gatter UND31, dessen erster Eingangsan­ schluß mit der Datenverriegelungseinheit 40 und dem Gate- Anschluß des NMOS-Transistors NM33 verbunden ist und zweiter Eingangsanschluß ein externes Taktsignal CLK empfängt, und einen N-Bit-Zähler 30, der ein Ausgangssignal INC vom UND- Gatter UND31 empfängt und einmal hochgezählt und durch das invertierte Rücksetzsignal RSTB zurückgesetzt wird.

Die Funktion der die Zelle mit mehreren Pegeln abfühlen­ den Schaltung gemäß der vorliegenden Erfindung wird nun mit Verweis auf die beiliegenden Zeichnungen beschrieben.

Nimmt man zunächst an, daß die Abfühlschaltung Signale mit vier Pegeln feststellt und 2-Bit-Daten ausgibt, wird der N-Bit-Zähler 30 ein 2-Bit-Zähler. Außerdem wird ferner ange­ nommen, daß der Kanal der Speicherzelle ein N-Typ ist.

Der Typ des Leseverstärkers 10 ist nicht wichtig. Der Leseverstärker 10 kann nämlich ein Leseverstärker vom Strom­ typ oder ein Leseverstärker vom Spannungstyp sein, der die Pegel von zwei Eingangsströmen vergleichen kann.

Die Verriegelungseinheit 40 wird durch das Rücksetz­ signal RST initialisiert, so daß das Ausgangssignal LO von der Verriegelungseinheit 40 "1" wird.

Der Leseverstärker 10 vergleicht den Zellenstrom Izelle und den Referenzstrom IREF und gibt ein Ergebnis SAUS des Vergleichs aus. Es wird angenommen, daß zu dieser Zeit das Vergleichsergebnis "1" ist, falls der Zellenstrom Izelle größer als der Referenzstrom Iref ist, und das Vergleichser­ gebnis "0" ist, falls der Zellenstrom Izelle kleiner als der Referenzstrom Iref ist.

In der Abfühlschaltung werden drei Wortleitungsspan­ nungen zum Abfühlen der Zelle benötigt, die Spannungen mit vier Pegeln speichert.

Außerdem sind, wie in Fig. 4 gezeigt ist, die Wortlei­ tungsspannungen Vwl1, Vwl2 und Vwl3 zwischen vier Schwellen­ spannungen Vth1, Vth2, Vth3 und Vth4 vorgesehen.

Die Operation zum Abfühlen mehrerer Pegel wird nun mit Verweis auf Fig. 5 erklärt.

Für die Operation zum Abfühlen mehrerer Pegel werden zu­ nächst in Schritt S51 drei Wortleitungsspannungen Vwl1, Vwl2 und Vwl3 bestimmt, und danach wird die Abfühlschaltung in­ itialisiert. Nachdem der Initialisierungsschritt beendet ist, wird das Ausgangssignal LO von der Verriegelungseinheit "1", und der 2-Bit-Zähler 30 nimmt einen Zustand "00" in Schritt S52 ein.

Die niedrigste erste Wortleitungsspannung Vwl1 wird in Schritt S53 an die Wortleitung angelegt, und der Lesever­ stärker 10 wird dann in Schritt S54 betrieben. Es wird ange­ nommen, daß zu dieser Zeit die ausgewählte Speicherzelle ei­ nen Zustand mit der zweiten Schwellenspannung Vth2 hat, der in Fig. 4 gezeigt ist.

Da die an die Wortleitung angelegte erste Wortleitungs­ spannung Vwl1 niedriger als die Schwellenspannung Vth2 der Zelle ist, fließt in der ausgewählten Zelle kein Strom.

Falls der in den Leseverstärker 10 eingegebene Referenz­ strom Iref einen größeren Wert als "0" hat, wird das Aus­ gangssignal SAUS vom Leseverstärker 10 "0", weil angenommen wird, daß das Ausgangssignal SAUS vom Leseverstärker 10 "1" wird, falls der Zellenstrom Izelle größer als der Referenz­ strom Iref ist.

Da das Ausgangssignal SAUS vom Leseverstärker 10 "0" ist, behält die Verriegelungseinheit 40 den Anfangszustand bei; das Ausgangssignal LO von der Verriegelungseinheit 40 bleibt in Schritt S55 nämlich "1".

Wenn die Abfühloperation beendet ist, wird der Taktpuls CLK einmal angelegt. Wenn ein Signal mit einer Anstiegsflan­ ke angelegt wird, wird der Ausgabewert vom 2-Bit-Zähler 30 von "00" in "01" geändert.

Danach wird in Schritt S57 die zweite Wortleitungsspan­ nung Vwl2 erhöht, und die Abfühloperation wird dann durchge­ führt. Zu dieser Zeit ist, wie in Fig. 4 gezeigt ist, der Strom der zweiten Wortleitungsspannung Vwl2 ein Grenzstrom Igrenze, dessen Wert größer als der Referenzstrom Iref ist. Das Ausgangssignal vom Leseverstärker 10 wird daher "1", und das Ergebnissignal LO von der Verriegelungseinheit 40 wird "0".

Nachdem die Abfühloperation beendet ist, wird wieder das Taktpulssignal CLK angelegt. Da das Ergebnissignal LO von der Verriegelungseinheit 40 "0" ist, wird jedoch das in den Zwei-Bit-Zähler 30 eingegebene Steuersignal INC "0", und der Zwei-Bit-Zähler 30 arbeitet nicht. Daher werden die vorheri­ gen Daten "01" gehalten.

Außerdem wird die erhöhte Wortleitungsspannung Vwl3 an die Wortleitung angelegt, und die Abfühloperation wird da­ nach ausgeführt. Da das Ergebnissignal LO von der Verriege­ lungseinheit 40 "0" ist, fließt zu dieser Zeit zwischen der ausgewählten Zelle und der Bitleitung kein Strom.

Das dritte Taktpulssignal CLK wird angelegt. Da das Er­ gebnissignal LO von der Verriegelungseinheit 40 "0" ist, hält zu dieser Zeit der Zwei-Bit-Zähler 30 die vorherigen Daten "01".

Wenn das dritte Taktpulssignal CLK angelegt wird, ist die Abfühloperation beendet. Daher wird der Ergebniswert "01" vom Zwei-Bit-Zähler 30 ein Datenwert, der der Schwel­ lenspannung der Speicherzelle entspricht.

Da der Zellenstrom Izelle größer als der Referenzstrom Iref ist (der Schwellenstrom kann verwendet werden) und der Grenzstrom Igrenze nicht fließt, wird deshalb die Schaltung mit niedrigem Strom betrieben, so daß es möglich ist, eine Spannungsabfühloperation mit geringem Energieverbrauch des nichtflüchtigen Speichers auszuführen, der in einem System mit geringem Energieverbrauch und niedriger Spannung verwen­ det wird, wie z. B. einer mobilen Datenstation oder einem Hand-PC.

Da ein Leseverstärker zum Lesen der in der Zelle gespei­ cherten N-Bit-Daten verwendet wird, ist außerdem die Größe der Schaltung verringert, und es ist möglich, die Größe des Speicherchips mit mehreren Pegeln zu verkleinern.

Obgleich die bevorzugte Ausführungsform der vorliegenden Erfindung zu Veranschaulichungszwecken offenbart wurde, er­ kennt der Fachmann, daß verschiedene Modifikationen, Zusätze und Ersetzungen möglich sind, ohne vom Umfang und Geist der Erfindung abzuweichen, wie sie in den beiliegenden Ansprü­ chen dargestellt ist.

Claims (11)

1. Schaltung zum Abfühlen einer Speicherzelle mit mehre­ ren Schwellenspannungen mit:
einer Schalteinrichtung (NM33) zum Anlegen oder Blockie­ ren eines Stroms (Izelle) an eine/von einer Speicherzelle gemäß einem Schaltsteuersignal, das in eine mit einer ausge­ wählten Speicherzelle verbundene Bitleitung eingegeben wird;
einer Stromvergleichseinrichtung (10) zum Vergleichen der Größen eines auf der Bitleitung fließenden Stroms und eines Referenzstroms (Iref) und Ausgeben eines Ergebnisses (SAUS) des Vergleichs;
einer Speichereinrichtung zum Speichern eines Ergebnis­ ses des durch die Stromvergleichseinrichtung (10) durchge­ führten Vergleichs; und
einer Zählerregisterschaltung, die so vorgesehen ist, daß sie der Anzahl mehrerer Pegel der Speicherzelle ent­ spricht.

2. Schaltung nach Anspruch 1, worin die Stromvergleichs­ einrichtung (10) ein Leseverstärker ist.

3. Schaltung nach Anspruch 2, worin der Leseverstärker (10) entweder aus einem Leseverstärker vom Stromtyp oder ei­ nem Leseverstärker vom Spannungstyp ausgewählt wird.

4. Schaltung nach Anspruch 1, worin das Schaltsteuersi­ gnal, durch das die Schalteinrichtung (NM33) gesteuert wird, ein Datenwert von der Speichereinrichtung ist.

5. Schaltung nach Anspruch 1, worin das Zählerregister (30) in der Speichereinrichtung gespeicherte Ergebnisdaten als Codierdatensignal verwendet.

6. Schaltung nach Anspruch 1, worin die Schalteinrich­ tung blockiert wird und die Größe des auf der Bitleitung fließenden Stroms begrenzt wird, wenn der Speicherwert der Speichereinrichtung im Vergleich zum Anfangszustandswert ein Wert mit entgegengesetztem Vorzeichen wird.

7. Verfahren zum Abfühlen einer Speicherzelle mit mehre­ ren Schwellenspannungen mit den Schritten eines:
ersten Schritts zum Einstellen einer Vielzahl von Span­ nungen, um so jede Schwellenspannung einer Speicherzelle ei­ nes Speicherarrays zu erkennen;
zweiten Schritts zum Initialisieren einer Speichervor­ richtung und eines Zählers;
dritten Schritts zum Anlegen der Spannung mit dem nied­ rigsten Pegel unter den im ersten Schritt eingestellten Spannungen an die Wortleitung;
vierten Schritts zum Abfühlen einer Speicherzelle;
fünften Schritts zum Speichern eines Ergebnisses der Ab­ fühloperation des vierten Schritts in die Speichervorrich­ tung;
sechsten Schritts zum Zählen des Zählers, der den in der im fünften Schritt in der Speichervorrichtung gespeicherten Wert als Steuersignal verwendet; und
siebten Schritts, um die Spannung, die einen vorbestimm­ ten Pegel nächst dem niedrigsten Pegel des ersten Schritts hat, an die Wortleitung anzulegen.

8. Verfahren nach Anspruch 7, worin im vierten Schritt der Strom auf der Bitleitung fließt, wenn die Speichervor­ richtung einen Anfangszustand beibehält, und der Strom auf der Bitleitung nicht fließt, wenn die Speichervorrichtung einen Anfangszustand nicht beibehält.

9. Verfahren nach Anspruch 7, worin im sechsten Schritt die Zähloperation hoch- oder herunterzählend ausgeführt wird.

10. Verfahren nach Anspruch 7, worin im sechsten Schritt die Zähloperation durchgeführt wird, wenn die Speichervor­ richtung einen Anfangszustand beibehält, und die Zählopera­ tion nicht durchgeführt wird, wenn die Speichervorrichtung einen Anfangszustand nicht beibehält.

11. Verfahren nach Anspruch 7, worin der siebte Schritt bezüglich der Endstufenspannung unter den im ersten Schritt eingestellten Spannungen ausgeführt wird.