DE19815136A1 - Integrierte Halbleiterschaltung und Verfahren zu deren Herstellung - Google Patents
Integrierte Halbleiterschaltung und Verfahren zu deren HerstellungInfo
- Publication number
- DE19815136A1 DE19815136A1 DE19815136A DE19815136A DE19815136A1 DE 19815136 A1 DE19815136 A1 DE 19815136A1 DE 19815136 A DE19815136 A DE 19815136A DE 19815136 A DE19815136 A DE 19815136A DE 19815136 A1 DE19815136 A1 DE 19815136A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- capacitor
- wiring
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 238000004519 manufacturing process Methods 0.000 title claims description 77
- 239000003990 capacitor Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000126 substance Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 10
- 238000007517 polishing process Methods 0.000 claims description 7
- 238000013517 stratification Methods 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 4
- 238000003475 lamination Methods 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 22
- 238000002844 melting Methods 0.000 description 17
- 230000008018 melting Effects 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 17
- 229910052721 tungsten Inorganic materials 0.000 description 17
- 239000010937 tungsten Substances 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 238000009413 insulation Methods 0.000 description 7
- 230000006735 deficit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010309 melting process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- DTBDAFLSBDGPEA-UHFFFAOYSA-N 3-Methylquinoline Natural products C1=CC=CC2=CC(C)=CN=C21 DTBDAFLSBDGPEA-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine integrierte Halbleiterschaltung
wie einen (nachstehend als DRAM bezeichneten) dynamischen
Speicher mit wahlfreiem Zugriff, bei dem eine Vielzahl von
Speicherelementen (Speicherzellen) unter Verwendung von
Kondensatoren ausgebildet sind, sowie ein Verfahren zu de
ren Herstellung. Insbesondere betrifft die Erfindung eine
integrierte Halbleiterschaltung wie ein DRAM mit Redundanz
schaltungen, die in die integrierte Halbleiterschaltung
eingebaut sind, um eine Verringerung der Ausbeuterate von
integrierten Halbleiterschaltungen aufgrund von Waferfeh
lern durch elektrisches Anschließen oder Nichtanschließen
der Redundanzschaltungen beruhend auf Anschließen oder
Trennen von Sicherungselementen zu verhindern.
Fig. 8 zeigt eine Darstellung einer Schnittansicht eines
herkömmlichen dynamischen Speichers mit wahlfreiem Zugriff
(DRAM), der unter Verwendung der in der japanischen Offen
legungsschrift JP-A-60/98 665 offenbarten Technik herge
stellt wurde. In Fig. 8 bezeichnet die Bezugszahl 1 ein
Halbleitersubstrat, auf dem Halbleiterelemente wie Konden
satoren, Widerstände und dergleichen ausgebildet sind, die
Bezugszahl 2 bezeichnet eine Elektrode eines Kondensators,
die Bezugszahl 3 bezeichnet eine Isolierschicht in dem Kon
densator, und die Bezugszahl 4 bezeichnet eine andere Elek
trode des Kondensators. Die Bezugszahl 5 bezeichnet Wort
leitungen und die Bezugszahl 6 Bitleitungen. Die Bezugszahl
7 bezeichnet eine erste aus Aluminium ausgebildete Verdrah
tung und 8 eine zweite aus Aluminium ausgebildete Verdrah
tung. Die Bezugszahl 9 bezeichnet ein mit der ersten Ver
drahtung 7 verbundenes Sicherungselement bzw. eine Siche
rung. Die Bezugszahlen 10 bis 15 bezeichnen Isolierschich
ten zur elektrischen Isolierung dieser Schaltungselemente,
wie beispielsweise Kondensatoren, voneinander.
Das Sicherungselement 9 wird gleichzeitig mit den Bitlei
tungen 6 in einem Herstellungsvorgang ausgebildet. Zur ver
einfachten Darstellung zeigt Fig. 8 lediglich ein Siche
rungselement. Die linke Hälfte der Darstellung in Fig. 8
zeigt eine Speicherzelle, in der der Kondensator mit den
Elektroden 2 und 4 sowie der Isolierschicht 4 ausgebildet
ist. Die rechte Hälfte der Darstellung in Fig. 8 zeigt ei
nen Verdrahtungsabschnitt, in dem das Sicherungselement 9
ausgebildet ist.
Nachstehend ist die Funktionsweise der in Fig. 8 gezeigten
herkömmlichen integrierten Halbleiterschaltung beschrieben.
Wenn in das in Fig. 8 gezeigte DRAM Informationen gespei
chert werden, wird zunächst eine Spannung entsprechend den
zu speichernden Informationen über die erste Leitung und
die zweite Leitung 8 an die erste Wortleitung 5 angelegt.
Dann wird zwischen dem Halbleitersubstrat 1 entsprechend
der Wortleitung 5 und der Kondensatorelektrode 2 ein Kanal
gebildet, wobei ein Strom aus der Wortleitung 5 durch das
Halbleitersubstrat 1 zu der Kondensatorelektrode 2 fließt.
Danach wird eine elektrische Ladung entsprechend der ange
legten Spannung zwischen der Kondensatorelektrode 2 und der
Kondensatorelektrode 4 gespeichert.
Zusätzlich wird beim Lesen von Informationen aus dem in
Fig. 8 gezeigten DRAM über die erste Leitung 7 und zweite
Leitung 8 eine Spannung an die Wortleitung 5 angelegt. Da
durch wird ein Kanal in einem Abschnitt zwischen der Wort
leitung 5 und der Kondensatorelektrode 2 in dem Halbleiter
substrat 1 ausgebildet. Dadurch fließt ein Strom aus der
Kondensatorelektrode 2 durch das Halbleitersubstrat 1 zu
der Wortleitung 5. Der Wert der gespeicherten Informationen
wird auf der Grundlage der Größe dieses Stromflusses er
faßt.
Nachstehend ist die Funktion des Sicherungselements bzw.
der Sicherung 9 beschrieben.
Im allgemeinen werden Waferfehler in dem Wafer während ei
nes Halbleiterherstellungsvorgangs mit einer konstanten
Wahrscheinlichkeit erzeugt. Dies verhindert einen Anstieg
der Ausbeuterate. Das bedeutet, daß es den Nachteil gibt,
daß eine Erhöhung der Ausbeuterate des Halbleiterherstel
lungsvorgangs schwierig ist. Anders ausgedrückt gibt es den
Nachteil, daß die Ausbeuterate des Halbleiterherstellungs
vorgangs begrenzt ist. Zur Vermeidung dieses Nachteils wer
den in jeder integrierten Halbleiterschaltung wie dem DRAM
oder dergleichen Redundanzschaltungen eingebaut. Beispiels
weise sind die Redundanzschaltungen in dem DRAM Speicher
zellen. Wenn ein Fehler einer Speicherzelle in der während
des Halbleiterherstellungsvorgangs hergestellten integrier
ten Halbleiterschaltung verursacht wird, wird die Speicher
zelle als fehlerhafte Schaltung mit einer Redundanzschal
tung durch elektrisches Anschließen dieser Redundanzschal
tung ersetzt. Dieses Verfahren verhindert die Verringerung
der Ausbeuterate der integrierten Halbleiterschaltung. Um
einen Anstieg der Ausbeuterate zu erreichen, sind in jeder
integrierten Halbleiterschaltung eine Vielzahl von Siche
rungselementen eingebaut. Das Sicherungselement wird unter
Verwendung von Bestrahlung durch einen Laserstrahl aufge
trennt, um eine fehlerhafte Schaltung mit der Redundanz
schaltung (wie eine zusätzliche Speicherzelle) zu ersetzen.
Dieses Verfahren kann einen Anstieg der Ausbeuterate der
integrierten Halbleiterschaltungen bewirken.
Da die herkömmliche integrierte Halbleiterschaltung den
vorstehend beschriebenen Aufbau hat, unterscheidet sich die
Höhe der Oberfläche der Isolierschicht 14, die auf dem aus
den Elektroden 2 und 4 hergestellten Kondensator ausgebil
det ist (vergl. linke Hälfte der Darstellung in Fig. 8),
von der Höhe der Oberfläche der Isolierschicht 14, die bei
dem Verdrahtungsabschnitt ausgebildet ist (vergl. rechte
Hälfte der Darstellung in Fig. 8). In diesem Fall wird wie
in Fig. 9 gezeigt der Laserstrahl zwar auf einen Abschnitt
(beispielsweise dem Speicherzellenabschnitt) fokussiert,
jedoch nicht auf den anderen Abschnitt (beispielsweise dem
Verdrahtungsabschnitt) fokussiert (es wird nämlich ein
nicht scharf eingestellten Zustand (off focus) verursacht).
Dementsprechend ist es schwierig, die Breite jeder Verdrah
tung bei dem Verdrahtungsabschnitt in dem Abschnitt, bei
dem der Laserstrahl nicht scharf eingestellt ist, korrekt
auszubilden. Als konkretes Beispiel sei angegeben, daß wie
in der rechten Hälfte der Darstellung in Fig. 9 gezeigt
dich die Breite einer Verdrahtung von W1 auf W2 erhöht (W2 < W1),
da der nicht scharf eingestellte Laserstrahl bei dem
Verdrahtungsabschnitt der in Fig. 8 gezeigten integrierten
Halbleiterschaltung bewirkt wird. Dies verhindert eine Er
höhung der Halbleiterintegration.
Zur Vermeidung des vorstehend beschriebenen Nachteils gemäß
dem Stand der Technik gibt es wie in Fig. 10 gezeigt ein
herkömmliches Verfahren, bei dem die Dicke der auf dem aus
den Elektroden 2 und 4 sowie der Schicht 3 aufgebauten Kon
densator ausgebildete Isolierschicht 14 erhöht wird, damit
die Oberflächen sowohl des Speicherzellenabschnitts (vergl.
linke Hälfte in Fig. 10) als auch der Verdrahtungsabschnitt
(vergl. rechte Hälfte in Fig. 10) mit derselben Höhe ausge
bildet werden. Jedoch verursacht dieses herkömmliche Her
stellungsverfahren den Nachteil, daß die von der Oberfläche
eines Halbleiterchips aus gemessene Tiefe d2 des Sicherungs
elements 9 größer (vergl. d2 < d1 gemäß Fig. 10, 11A und
11B) als die in der herkömmlichen integrierten Halbleiter
schaltung gemäß Fig. 8 ausgebildete Tiefe d1 des Sicherungs
elements 9 wird. Folglich ist es erforderlich, ein Schmel
zen mit einem Laserstrahl tief in die integrierte Halblei
terschaltung mit dem in Fig. 11B gezeigten Aufbau auszufüh
ren. Dies verursacht einen Anstieg der Länge der Schmelz
zeitdauer des Laserstrahls und eine Vergrößerung des Durch
messers eines durch Schmelzen mittels des Laserstrahls aus
gebildeten Lochs. Zur Vermeidung dieses Nachteils ist es
erforderlich, den Herstellungsabstand (W4) der Sicherungse
lemente 9 zu vergrößern. Jedoch verhindert dies die Inte
gration der integrierten Halbleiterschaltung. Das heißt,
daß dies zu einem der Faktoren wird, die die Integration
der integrierten Halbleiterschaltung verhindern.
Dementsprechend liegt der Erfindung unter Berücksichtigung
der Nachteile der herkömmlichen integrierten Halbleiter
schaltung und eines Verfahrens zu deren Herstellung die
Aufgabe zugrunde, eine integrierte Halbleiterschaltung so
wie ein Herstellungsverfahren bereitzustellen, bei dem das
Schmelzen jedes Sicherungselements unter Verwendung eines
Laserstrahls zur elektrischen Verbindung jeder Redundanz
schaltung wie Redundanzspeicherzellen leicht durchgeführt
werden kann, selbst wenn die integrierte Halbleiterschal
tung Kapazitäten aufweist.
Diese Aufgabe wird durch die in den beigefügten Patentan
sprüchen dargelegten Maßnahmen gelöst.
Gemäß einem bevorzugen Ausführungsbeispiel der Erfindung
weist ein Halbleiterherstellungsverfahren die Schritte ei
nes Kondensatorherstellungsverfahrens zur Ausbildung eines
Kondensators auf einem Halbleitersubstrat, eines Isolier
schichtherstellungsvorgangs zur Ausbildung einer Isolier
schicht auf dem Kondensator und dem Halbleitersubstrat so
wie eines Sicherungsherstellungsvorgangs zur Ausbildung ei
nes Sicherungselements in einer Schichtungsrichtung auf.
Bei dem Halbleiterherstellungsverfahren gemäß einem weite
ren bevorzugen Ausführungsbeispiel weist der Isolier
schichtherstellungsvorgang zur Ausbildung der Isolier
schicht auf dem Kondensator und dem Halbleitersubstrat ei
nen Isolierschicht-Schichtungsvorgang zum Schichten der
Isolierschicht, deren Dicke dicker als die Dicke des Kon
densators ist, und einen Glättungsvorgang zum Glätten einer
Oberfläche der Isolierschicht unter Verwendung eines chemi
schen und mechanischen Poliervorgangs auf.
Bei dem Halbleiterherstellungsverfahren gemäß einem weite
ren bevorzugen Ausführungsbeispiel wird das Sicherungsele
ment in einem Verdrahtungsherstellungsvorgang ausgebildet,
bei dem Verdrahtungen hergestellt werden.
Bei dem Halbleiterherstellungsverfahren gemäß einem weite
ren bevorzugen Ausführungsbeispiel wird das Sicherungsele
ment in einem Schicht-zu-Schicht-Verdrahtungs-Herstellungs
vorgang zur Ausbildung einer verschiedene Verdrahtungs
schichten verbindenden Schicht-zu-Schicht-Verdrahtungs
verbindung in einem Verdrahtungsherstellungsvorgang zur
Ausbildung von Verdrahtungen ausgebildet.
Gemäß einem anderen bevorzugten Ausführungsbeispiel der Er
findung weist eine integrierte Halbleiterschaltung ein
Halbleitersubstrat, einen auf dem Halbleitersubstrat ausge
bildeten Kondensator, eine auf dem Kondensator und dem
Halbleitersubstrat geschichtete Isolierschicht sowie ein
auf der Isolierschicht in Schichtungsrichtung ausgebildetes
Sicherungselement auf.
Bei der integrierten Halbleiterschaltung gemäß einem weite
ren Ausführungsbeispiel der Erfindung sind auf dem Konden
sator in der Schichtungsrichtung Verdrahtungen ausgebildet
und ist das Sicherungselement aus demselben Material wie
die Verdrahtungen aufgebaut.
Bei der integrierten Halbleiterschaltung gemäß einem weite
ren Ausführungsbeispiel der Erfindung ist eine Vielzahl er
ster Verdrahtungsschichten über dem Kondensator auf der
Isolierschicht in der Schichtungsrichtung ausgebildet ist
und sind die Vielzahl erster Verdrahtungsschichten verbin
dende erste Schicht-zu-Schicht-Verdrahtungen in der Iso
lierschicht ausgebildet sind, wobei das Sicherungselement
aus demselben Material wie die ersten Schicht-zu-Schicht-
Verdrahtungen aufgebaut ist.
Bei der integrierten Halbleiterschaltung gemäß einem weite
ren Ausführungsbeispiel der Erfindung ist eine Vielzahl
zweiter Verdrahtungsschichten über dem Kondensator auf der
Isolierschicht in der Schichtungsrichtung ausgebildet und
sind die Vielzahl zweiter Verdrahtungsschichten verbindende
zweite Schicht-zu-Schicht-Verdrahtungen in der Isolier
schicht ausgebildet, wobei das Sicherungselement aus dem
selben Material wie die zweiten Schicht-zu-Schicht-
Verdrahtungen aufgebaut ist.
Bei der integrierten Halbleiterschaltung gemäß einem weite
ren Ausführungsbeispiel der Erfindung ist eine Vielzahl von
ersten Verdrahtungsschichten über dem Kondensator auf der
Isolierschicht in der Schichtungsrichtung ausgebildet und
sind die Vielzahl erster Verdrahtungsschichten verbindende
ersten Schicht-zu-Schicht-Verdrahtungen in der Isolier
schicht ausgebildet, sowie ist eine Vielzahl zweiter Ver
drahtungsschichten über dem Kondensator auf der Isolier
schicht in der Schichtungsrichtung ausgebildet und sind die
Vielzahl zweiter Verdrahtungsschichten verbindende zweite
Schicht-zu-Schicht-Verdrahtungen in der Isolierschicht aus
gebildet, wobei das Sicherungselement aus demselben Materi
al wie die ersten Schicht-zu-Schicht-Verdrahtungen oder die
zweiten Schicht-zu-Schicht-Verdrahtungen aufgebaut ist.
Die Erfindung wird nachstehend anhand von Ausführungsbei
spielen unter Bezugnahme auf die beiliegende Zeichnung nä
her beschrieben. Es zeigen:
Fig. 1 eine Darstellung einer Schnittansicht einer inte
grierten Halbleiterschaltung (DRAM) gemäß einem ersten Aus
führungsbeispiel,
Fig. 2 ein Darstellung eines Layouts (Entwurfs) eines Chips
der integrierten Halbleiterschaltung (DRAM) gemäß ersten
bis vierten Ausführungsbeispielen,
Fig. 3A bis 3D Herstellungsvorgänge zur Ausbildung einer
ersten Verdrahtung und eines Sicherungselements bei der in
Fig. 1 gezeigten integrierten Halbleiterschaltung gemäß dem
ersten Ausführungsbeispiel,
Fig. 4 eine Darstellung einer Schnittansicht einer inte
grierten Halbleiterschaltung (DRAM) gemäß einem zweiten
Ausführungsbeispiel,
Fig. 5 eine Darstellung einer Schnittansicht einer inte
grierten Halbleiterschaltung (DRAM) gemäß einem dritten
Ausführungsbeispiel,
Fig. 6A bis 6G Herstellungsvorgänge zur Ausbildung einer
ersten Verdrahtung und eines Sicherungselements bei der in
Fig. 5 gezeigten integrierten Halbleiterschaltung gemäß dem
dritten Ausführungsbeispiel,
Fig. 7 eine Darstellung einer Schnittansicht einer inte
grierten Halbleiterschaltung (DRAM) gemäß einem vierten
Ausführungsbeispiel,
Fig. 8 eine Darstellung einer Schnittansicht einer herkömm
lichen integrierten Halbleiterschaltung (DRAM),
Fig. 9 eine Darstellung zur Erläuterung eines bei der in
Fig. 8 gezeigten herkömmlichen integrierten Halbleiter
schaltung auftretenden Nachteils,
Fig. 10 eine Darstellung einer Schnittansicht einer weite
ren herkömmlichen integrierten Halbleiterschaltung (DRAM)
und
Fig. 11A und 11B Darstellungen zur Erläuterung eines bei
der in Fig. 10 gezeigten herkömmlichen integrierten Halb
leiterschaltung auftretenden Nachteils.
Andere Merkmale der Erfindung sind aus der nachfolgenden
Beschreibung bevorzugter Ausführungsbeispiel ersichtlich,
die lediglich zur Veranschaulichung der Erfindung, jedoch
nicht als Beschränkung zu verstehen sind.
Nachstehend sind bevorzugte Ausführungsbeispiel für eine
integrierte Halbleiterschaltung und ein Verfahren zur deren
Herstellung unter Bezug auf die Zeichnung beschrieben.
Zunächst ist ein erstes Ausführungsbeispiel beschrieben.
Fig. 2 zeigt eine Darstellung eines Layouts Entwurfs eines
Halbleiterchips einer integrierten Halbleiterschaltung
(DRAM) gemäß ersten bis vierten Ausführungsbeispielen, wie
Fig. 1, Fig. 3A bis 3D und Fig. 4 bis 7 gezeigt ist.
In Fig. 2 bezeichnet die Bezugszahl 16 Speicherzellen. In
jeder der Speicherzellen sind eine Vielzahl von Kondensato
ren angeordnet. Die Bezugszahl 17 bezeichnet einen Logikab
schnitt zur Ausführung einer Logikberechnung für eingegebe
ne Datenwerte. Die Bezugszahl 18 bezeichnet einen Verdrah
tungsabschnitt, bei dem eine Vielzahl von Drähten (oder
Leitungen) ausgebildet sind. Die Vielzahl von Speicherzel
len als die Vielzahl der Kondensatoren sind über die in dem
Verdrahtungsabschnitt ausgebildeten Leitungen mit dem Logik
abschnitt 17 und (nicht gezeigten) externen Verbindungsan
schlüssen verbunden.
Einige Speicherzellen der Vielzahl der Speicherzellen wer
den als Redundanzschaltungen verwendet, wobei eine Vielzahl
von Sicherungselementen in dem Verdrahtungsabschnitt zur
elektrischen Verbindung der Redundanzschaltungen ausgebil
det sind.
Fig. 1 zeigt eine Darstellung einer Schnittansicht der in
tegrierten Halbleiterschaltung (DRAM) gemäß dem ersten Aus
führungsbeispiel. In Fig. 1 bezeichnet die Bezugszahl 1 ein
Halbleitersubstrat, auf dem Halbleiterelemente wie Konden
satoren, Widerstände und dergleichen ausgebildet sind, die
Bezugszahl 2 bezeichnet eine Elektrode eines Kondensators,
die Bezugszahl 3 bezeichnet eine Isolierschicht in dem Kon
densator, und die Bezugszahl 4 bezeichnet eine andere Elek
trode des Kondensators. Die Bezugszahl 5 bezeichnet Wort
leitungen und die Bezugszahl 6 Bitleitungen. Die Bezugszahl
7 bezeichnet jeweils eine erste Leitung (erste Verdrahtung)
und 8 jeweils eine zweite Leitung (zweite Verdrahtung). In
Fig. 1 ist zur vereinfachten Darstellung lediglich ein Si
cherungselement 9 gezeigt. Die Bezugszahlen 10 bis 15 be
zeichnen Isolierschichten zur elektrischen Isolierung die
ser leitenden Materialien voneinander.
Die linke Seite in Fig. 1 zeigt eine Schnittansicht einer
Speicherzelle, bei der der Kondensator mit den Elektroden 2
und 4 sowie der Isolierschicht 3 ausgebildet ist. Im allge
meinen wird der vorstehend beschriebene, aus in vertikaler
Richtung geschichteten Schichten aufgebaute Kondensator als
gestapelter Kondensator bezeichnet.
Fig. 3A bis 3D zeigen Herstellungsvorgänge zur Ausbildung
jeder ersten Leitung (ersten Verdrahtung) 7 und jedes Si
cherungselements 9 der in Fig. 1 gezeigten integrierten
Halbleiterschaltung gemäß dem ersten Ausführungsbeispiel.
Fig. 3A zeigt einen erste Vorgang zur Ausbildung eines
Lochs in der auf dem aus den Elektroden 2 und 4 sowie der
Isolierschicht 3 aufgebauten Kondensator ausgebildeten Iso
lierschicht 14. Fig. 3B zeigt einen Schichtungsvorgang zur
Ausbildung einer Schichtung einer in der Isolierschicht 14
ausgebildeten Wolframschicht oder Polysiliziumschicht 19.
Fig. 3C zeigt eine Darstellung eines Resistfilm-
Ausbildungsvorgangs zur Ausbildung eines vorbestimmten Re
sistfilms 20 auf der Wolframschicht oder der Polysilizium
schicht 19. Fig. 3D zeigt eine Darstellung eines Ätzvor
gangs zum Ätzen der Wolfram- oder Polysiliziumschicht 19,
auf die der Resistfilm nicht geschichtet wurde. Dann werden
die erste Leitung 7 in der Wolfram- oder Polysilizium
schicht und das auf der Isolierschicht 14 geschichtete Si
cherungselement 9 ausgebildet.
Außerdem wird wie in Fig. 1 und 3A bis 3D gezeigt durch ei
nen chemischen und mechanischen Poliervorgang die Oberflä
che der Isolierschicht 14 geglättet, nachdem die Isolier
schicht 14 zum Abdecken sowohl des Halbleitersubstrat 1 als
auch des aus den Elementen 2, 3 und 4 aufgebauten Kondensa
tors ausgebildet ist.
Nachstehend ist der Betrieb der in Fig. 1 gezeigten inte
grierten Halbleiterschaltung gemäß dem ersten Ausführungs
beispiel beschrieben.
Wenn Informationen in das DRAM mit dem vorstehend beschrie
benen Aufbau gespeichert werden, wird zunächst eine Span
nung entsprechend den zu speichernden Informationen über
die erste Leitung und die zweite Leitung 8 an die erste
Wortleitung 5 angelegt. Dann wird zwischen dem Halbleiter
substrat 1 entsprechend der Wortleitung 5 und der Kondensa
torelektrode 2 ein Kanal gebildet wobei ein Strom aus der
Wortleitung 5 durch das Halbleitersubstrat 1 zu der Konden
satorelektrode 2 fließt. Danach wird eine elektrische La
dung entsprechend der angelegten Spannung zwischen der Kon
densatorelektrode 2 und der Kondensatorelektrode 4 gespei
chert.
Zusätzlich wird beim Lesen von Informationen aus dem in
Fig. 8 gezeigten DRAM über die erste Leitung 7 und die
zweite Leitung 8 eine Spannung an die Wortleitung 5 ange
legt. Dadurch wird ein Kanal in einem Abschnitt zwischen
der Wortleitung 5 und der Kondensatorelektrode 2 in dem
Halbleitersubstrat 1 ausgebildet. Dadurch fließt ein Strom
aus der Kondensatorelektrode 2 durch das Halbleitersubstrat
1 zu der Wortleitung 5. Der Wert der gespeicherten Informa
tionen wird auf der Grundlage der Größe dieses Stromflusses
erfaßt.
Wenn ein Laserstrahl das Sicherungselement 9 in dem in Fig. 1
gezeigten DRAM schmilzt, wird in dem Sicherungselement 9
ein Loch ausgebildet. Der Durchmesser des Loches ist etwa
gleich dem des in dem herkömmlichen Sicherungselement aus
gebildeten Lochs. Dementsprechend ist eine Erhöhung der In
tegration der integrierten Halbleiterschaltung, nämlich ei
ne Erhöhung der Integration mit dem in Fig. 1 gezeigten
Aufbau, möglich, da eine Vergrößerung des Abstands zwischen
benachbarten Sicherungselementen nicht erforderlich ist.
Außerdem kann, da es nicht erforderlich ist, das Sicherungs
element 9 in der Tiefe zum Schmelzen zu bringen, die
Schmelzzeit des Laserstrahls für das Sicherungselement 9
verringert werden.
Da die integrierte Halbleiterschaltung gemäß dem ersten
Ausführungsbeispiel den Aufbau aufweist, bei dem die Ober
fläche der auf dem Halbleitersubstrat 1 und dem aus den
Elektroden 2 und 4 sowie der Isolierschicht 3 aufgebauten
Kondensator ausgebildeten Isolierschicht 14 unter Verwen
dung eines chemischen und mechanischen Poliervorgangs ange
nähert geglättet wird, und da das Sicherungselement 9 über
der Isolierschicht 14 in einer Schichtungsrichtung ausge
bildet ist, ist es wie vorstehend beschrieben möglich, die
Integration der integrierten Halbleiterschaltung zu erhö
hen. Anders ausgedrückt, ist es möglich, sowohl die Spei
cherzellenabschnitte 16 als auch den Logikabschnitt 17 in
demselben Halbleiterchip auszubilden, ohne daß eine hohe In
tegration des in Fig. 2 gezeigten Logikabschnitts behindert
wird. Dadurch wird ein Halbleiterspeicher einer hohen Inte
gration mit einem gemischten Logikabschnitt ohne durch mit
tels eines nicht scharf eingestellten Laserstrahl erzeugte
Löcher und einer Laserschmelzverarbeitung hervorgerufen Be
einträchtigung bereitgestellt.
Außerdem ist es bei dem Halbleiterherstellungsverfahren ge
mäß dem ersten Ausführungsbeispiel möglich, im Vergleich zu
dem herkömmlichen Herstellungsverfahren, bei dem ein beson
derer Herstellungsvorgang für das Sicherungselement 9 er
forderlich ist, die Anzahl der Herstellungsvorgänge bzw.
Herstellungsschritte zu verringern, da sowohl das Siche
rungselement 9 als auch die ersten Leitungen 7 in demselben
Herstellungsvorgang ausgebildet werden.
Fig. 4 zeigt eine Darstellung einer Schnittansicht einer
integrierten Halbleiterschaltung (DRAM) gemäß einem zweiten
Ausführungsbeispiel.
In Fig. 4 bezeichnet die Bezugszahl 9 ein Sicherungsele
ment, das in demselben Herstellungsvorgang wie die zweite
Leitung 8 ausgebildet wurde. Das in Fig. 4 gezeigte Siche
rungselement 9 wird ebenfalls auf derselben Höhe wie die
zweite Leitung 8 ausgebildet. Andere Komponenten des DRAM
gemäß dem zweiten Ausführungsbeispiel sind gleich denen des
DRAM gemäß dem ersten Ausführungsbeispiel. Daher werden
dieselben Bezugszahlen derselben Komponenten verwendet und
entfällt zur vereinfachten Darstellung deren Beschreibung.
In dem in Fig. 4 gezeigten DRAM als die integrierte Halb
leiterschaltung gemäß dem zweiten Ausführungsbeispiel wird
bei Schmelzen des Sicherungselements 9 durch einen Laser
strahl ein Loch in das Sicherungselement 9 ausgebildet. Der
Durchmesser des Lochs in dem DRAM ist etwa gleich dem des
Lochs, das in dem herkömmlichen Sicherungselement ausgebil
det wird. Dementsprechend ist eine Erhöhung der Integration
der integrierten Halbleiterschaltung, nämlich des DRAM mit
dem in Fig. 4 gezeigten Aufbau möglich, da eine Erhöhung
des Abstandes zwischen benachbarten Sicherungselementen
nicht erforderlich ist. Außerdem kann die Schmelzzeit des
Laserstrahls zu dem Sicherungselement 9 verringert werden,
da kein Schmelzen des in Fig. 4 gezeigten Sicherungsele
ments 9 in der Tiefe erforderlich ist.
Da die integrierte Halbleiterschaltung gemäß dem zweiten
Ausführungsbeispiel den Aufbau aufweist, bei dem die Ober
fläche der auf dem Halbleitersubstrat 1 und dem aus den
Elektroden 2 und 4 sowie der Isolierschicht 3 aufgebauten
Kondensator ausgebildeten Isolierschicht 14 unter Verwen
dung eines chemischen und mechanischen Poliervorgangs ange
nähert geglättet wird, und da das Sicherungselement 9 über
der Isolierschicht 14 in einer Schichtungsrichtung ausge
bildet ist, ist es wie vorstehend beschrieben möglich, die
Integration der integrierten Halbleiterschaltung ohne eine
durch mittels eines nicht scharf eingestellten Laserstrahl
erzeugte Löcher und einer Laserschmelzverarbeitung hervor
gerufene Beeinträchtigung zu erhöhen. Dementsprechend ist
es möglich, sowohl die Speicherzellenabschnitte 16 als auch
den Logikabschnitt 17 in demselben Halbleiterchip auszubil
den, ohne daß eine hohe Integration des in Fig. 2 gezeigten
Logikabschnitts behindert wird. Dadurch wird eine Halblei
terspeicher einer hohen Integration mit einem gemischten
Logikabschnitt bereitgestellt.
Außerdem ist es bei dem Halbleiterherstellungsverfahren ge
mäß dem zweiten Ausführungsbeispiel möglich, im Vergleich
zu dem herkömmlichen Herstellungsverfahren, bei dem ein be
sonderer Herstellungsvorgang für das Sicherungselement 9
erforderlich ist, die Anzahl der Herstellungsvorgänge bzw.
Herstellungsschritte zu verringern, da sowohl das Siche
rungselement 9 als auch die zweiten Leitungen 8 in demsel
ben Herstellungsvorgang ausgebildet werden.
Fig. 5 zeigt eine Schnittansicht einer integrierten Halb
leiterschaltung (DRAM) gemäß einem dritten Ausführungsbei
spiel. In Fig. 5 bezeichnet die Bezugszahl 71 eine auf der
Isolierschicht 14 ausgebildete erste Leitungsschicht und 72
eine aus Wolfram oder Polysilizium aufgebaute erste
Schicht-zu-Schicht-Leitung 72, die die erste Leitungs
schicht 71 und das Halbleitersubstrat 1 elektrisch mitein
ander verbindet.
Bei dem in Fig. 5 gezeigten DRAM gemäß dem dritten Ausfüh
rungsbeispiel weist die erste Leitung 7 die erste Leitungs
schicht 71 und die erste Schicht-zu-Schicht-Leitung 72 auf.
Andere Komponenten des DRAM gemäß dem dritten Ausführungs
beispiel sind gleich denen des DRAM gemäß dem ersten Aus
führungsbeispiel. Daher werden dieselben Bezugszahl dersel
ben Komponenten verwendet und entfällt zur vereinfachten
Darstellung deren Beschreibung.
Fig. 6A bis 6G zeigen Herstellungsvorgänge zur Ausbildung
jeder ersten Leitungsschicht 71, jeder ersten Schicht-zu-
Schicht-Leitung 72 und jedes Sicherungselements 9 in der in
Fig. 5 gezeigten integrierten Halbleiterschaltung gemäß dem
dritten Ausführungsbeispiel.
Fig. 6A zeigt eine Darstellung eines ersten Vorgangs zur
Ausbildung eines Lochs in der auf dem aus den Elektroden 2
und 4 sowie der Isolierschicht 3 aufgebauten Kondensator
ausgebildeten Isolierschicht 14. Fig. 6B zeigt eine Dar
stellung des ersten Schichtungsvorgangs zur Ausbildung ei
ner Schichtung einer auf der Isolierschicht 14 ausgebilde
ten Wolframschicht oder Polysiliziumschicht 19. Fig. 6C
zeigt eine Darstellung eines ersten Resistfilmausbildungs
vorgangs zur Ausbildung eines vorbestimmten Resistfilms 20
auf der Wolframschicht oder Polysiliziumschicht 19. Fig. 6D
zeigt eine Darstellung eines ersten Ätzvorgangs zum Ätzen
der Wolframschicht oder Polysiliziumschicht 19, auf die der
Resistfilm nicht geschichtet wurde. Nach diesem Vorgang
werden die Wolframschicht oder Polysiliziumschicht 19 in
dem in der Isolierschicht 14 ausgebildeten Loch 72 und das
Sicherungselement 9(19) ausgebildet. Fig. 6E zeigt eine
Darstellung eines zweiten Schichtungsvorgangs zur Ausbil
dung einer auf der Isolierschicht 14 geschichteten Alumini
umschicht 22. Fig. 6F zeigt eine Darstellung eines zweiten
Resistfilmausbildungsvorgangs zur Ausbildung eines vorbe
stimmten Resistfilms 23 auf der Aluminiumschicht 22. Fig.
6G zeigt eine Darstellung eines zweiten Ätzvorgangs zum Ät
zen der Aluminiumschicht 22, auf die der Resistfilm nicht
geschichtet wurde. Nach Abschluß dieser Herstellungsvorgän
ge werden die in dem Loch in der Isolierschicht 14 ausge
bildete Wolframschicht oder Polysiliziumschicht 19 die er
ste Schicht-zu-Schicht-Leitung 72, die auf der Isolier
schicht 14 ausgebildete Wolframschicht oder Polysilizium
schicht 19 das Sicherungselement 9 und die auf der Isolier
schicht 14 ausgebildete Aluminiumschicht 22 die erste Lei
tungsschicht 71.
Bei dem DRAM gemäß dem dritten Ausführungsbeispiel mit dem
durch das vorstehende Herstellungsverfahren hergestellten
Aufbau wird bei Schmelzen des Sicherungselements 9 durch
einen Laserstrahl ein Loch in das Sicherungselement 9 aus
gebildet. Der Durchmesser des Lochs in dem DRAM ist etwa
gleich dem des Lochs, das in dem herkömmlichen Sicherungse
lement ausgebildet wird. Dementsprechend ist eine Erhöhung
der Integration der integrierten Halbleiterschaltung, näm
lich des DRAM mit dem in Fig. 5 gezeigten Aufbau möglich,
da eine Erhöhung des Abstandes zwischen benachbarten Siche
rungselementen nicht erforderlich ist. Außerdem kann die
Schmelzzeit des Laserstrahls zu dem Sicherungselement 9
verringert werden, da kein Schmelzen des in Fig. 5 gezeig
ten Sicherungselements 9 in der Tiefe erforderlich ist.
Da die integrierte Halbleiterschaltung gemäß dem dritten
Ausführungsbeispiel den Aufbau aufweist, bei dem die Ober
fläche der auf dem Halbleitersubstrat 1 und dem aus den
Elektroden 2 und 4 sowie d er Isolierschicht 3 aufgebauten
Kondensator ausgebildeten Isolierschicht 14 unter Verwen
dung eines chemischen und mechanischen Poliervorgangs ange
nähert geglättet wird, und da das Sicherungselement 9 über
der Isolierschicht 14 in einer Schichtungsrichtung ausge
bildet ist, ist es wie vorstehend beschrieben möglich, die
Integration der integrierten Halbleiterschaltung ohne eine
durch mittels eines nicht scharf eingestellten Laserstrahl
erzeugte Löcher und eines Laserschmelzvorgangs hervorgeru
fen Beeinträchtigung zu erhöhen. Dementsprechend ist es
möglich, sowohl die Speicherzellenabschnitte 16 als auch
den Logikabschnitt 17 in demselben Halbleiterchip auszubil
den, ohne daß eine hohe Integration des in Fig. 2 gezeigten
Logikabschnitts behindert wird. Dadurch wird ein Halblei
terspeicher einer hohen Integration mit einem gemischten
Logikabschnitt ohne eine durch mittels eines nicht scharf
eingestellten Laserstrahl erzeugte Löcher und eines Laser
schmelzvorgangs hervorgerufene Beeinträchtigung bereitge
stellt.
Zusätzlich ist bei dem DRAM als integrierte Halbleiter
schaltung gemäß dem dritten Ausführungsbeispiel der Wider
stand der ersten Leitung 7 des DRAM gemäß dem dritten Aus
führungsbeispiel kleiner als das der ersten Leitung des
DRAM gemäß dem ersten Ausführungsbeispiel, da die erste
Leitung 7 die aus Aluminium aufgebaute erste Schicht 71 und
die aus Wolframschicht oder Polysilizium hergestellte erste
Schicht-zu-Schicht-Leitung 72 aufweist. Dadurch ist es mög
lich, dieselben Eigenschaften wie die der lediglich aus
Aluminium aufgebauten ersten Leitung einer herkömmlichen
integrierten Halbleiterschaltung zu erhalten.
Außerdem ist es bei dem Halbleiterherstellungsverfahren ge
mäß dem dritten Ausführungsbeispiel möglich, im Vergleich
zu dem herkömmlichen Herstellungsverfahren, bei dem ein be
sonderer Herstellungsvorgang für das Sicherungselement 9
erforderlich ist, die Anzahl der Herstellungsvorgänge bzw.
Herstellungsschritte zu verringern, da sowohl das Siche
rungselement 9 als auch die ersten Leitungen 7 in demselben
Herstellungsvorgang ausgebildet werden.
Fig. 7 zeigt eine Schnittansicht der integrierten Halblei
terschaltung (DRAM) gemäß einem vierten Ausführungsbei
spiel. In Fig. 7 bezeichnet die Bezugszahl 81 eine zweite
Leitungsschicht, die auf einer ebenfalls auf der Isolier
schicht 14 ausgebildete Isolierschicht 15 ausgebildet ist,
und 82 eine aus Wolfram oder Polysilizium aufgebaute zweite
Schicht-zu-Schicht-Leitung, die die zweite Leitungsschicht
81, die erste Leitung 7 und dergleichen elektrisch verbin
det.
In dem in Fig. 7 gezeigten DRAM gemäß dem vierten Ausfüh
rungsbeispiel weist die zweite Leitung 8 die zweite Lei
tungsschicht 81 und die zweite Schicht-zu-Schicht-Leitung
82 auf. Die Bezugszahl 9 bezeichnet ein auf hinsichtlich
der Anordnung derselben Ebene wie die der zweiten Leitung 8
ausgebildetes und in demselben Herstellungsvorgang wie dem
der zweiten Leitung 8 ausgebildetes Sicherungselement. Das
heißt, daß die zweite Schicht-zu-Schicht-Leitung 82 aus auf
er Isolierschicht 15 ausgebildeten Wolfram- oder Polysili
ziumschicht aufgebaut ist. Das Sicherungselement 9 ist aus
der auf der Isolierschicht 15 ausgebildeten Wolfram- oder
Polysiliziumschicht aufgebaut. Die zweite Leitungsschicht
81 ist aus der auf der Isolierschicht 15 ausgebildeten Alu
miniumschicht aufgebaut. Andere Komponenten des DRAM gemäß
dem vierten Ausführungsbeispiel sind gleich denen des DRAM
gemäß dem dritten Ausführungsbeispiel. Daher werden diesel
ben Bezugszahlen derselben Komponenten verwendet und ent
fällt zur vereinfachten Darstellung deren Beschreibung.
Bei dem DRAM gemäß dem vierten Ausführungsbeispiel mit dem
vorstehend beschriebenen Aufbau wird bei Schmelzen des Si
cherungselements 9 in dem in Fig. 1 gezeigten DRAM durch
einen Laserstrahl ein Loch in das Sicherungselement 9 aus
gebildet. Der Durchmesser des Lochs ist etwa gleich dem des
Loch, das in dem herkömmlichen Sicherungselement ausgebil
det wird. Dementsprechend ist eine Erhöhung der Integration
der integrierten Halbleiterschaltung, nämlich des DRAM mit
dem in Fig. 7 gezeigten Aufbau möglich, da eine Erhöhung
des Abstandes zwischen benachbarten Sicherungselementen
nicht erforderlich ist. Außerdem kann die Schmelzzeit des
Laserstrahls zu dem Sicherungselement 9 verringert werden,
da kein Schmelzen des in Fig. 5 gezeigten Sicherungsele
ments 9 in der Tiefe erforderlich ist.
Da die integrierte Halbleiterschaltung gemäß dem vierten
Ausführungsbeispiel den Aufbau aufweist, bei dem die Ober
fläche der auf dem Halbleitersubstrat 1 und dem aus den
Elektroden 2 und 4 sowie der Isolierschicht 3 aufgebauten
Kondensator ausgebildeten Isolierschicht 14 unter Verwen
dung eines chemischen und mechanischen Poliervorgangs ange
nähert geglättet wird, und da das Sicherungselement 9 über
der Isolierschicht 14 in einer Schichtungsrichtung ausge
bildet ist, ist es wie vorstehend beschrieben möglich, die
Integration der integrierten Halbleiterschaltung ohne eine
durch mittels eines nicht scharf eingestellten Laserstrahl
erzeugte Löcher und eines Laserschmelzvorgangs hervorgeru
fene Beeinträchtigung zu erhöhen. Dementsprechend ist es
möglich, sowohl die Speicherzellenabschnitte 16 als auch
den Logikabschnitt 17 in demselben Halbleiterchip auszubil
den, ohne daß eine hohe Integration des in Fig. 2 gezeigten
Logikabschnitts behindert wird. Dadurch wird eine Halblei
terspeicher einer hohen Integration mit einem gemischten
Logikabschnitt ohne eine durch mittels eines nicht schart
eingestellten Laserstrahl erzeugte Löcher und eines Laser
schmelzvorgangs hervorgerufene Beeinträchtigung bereitge
stellt.
Zusätzlich ist bei dem DRAM als integrierte Halbleiter
schaltung gemäß dem vierten Ausführungsbeispiel der Wider
stand der zweiten Leitung 8 des DRAM gemäß dem vierten Aus
führungsbeispiel kleiner als das der ersten Leitung des
DRAM gemäß dem ersten Ausführungsbeispiel, da die zweite
Leitung 8 die aus Aluminium aufgebaute zweite Leitungs
schicht 81 und die aus Wolfram oder Polysilizium aufgebaute
zweite Schicht-zu-Schicht-Leitung 82 aufweist. Dadurch ist
es möglich, dieselben Eigenschaften wie die der lediglich
aus Aluminium aufgebauten zweiten Leitung einer herkömmli
chen integrierten Halbleiterschaltung zu erhalten.
Außerdem ist es bei dem Halbleiterherstellungsverfahren ge
mäß dem vierten Ausführungsbeispiel möglich, im Vergleich
zu dem herkömmlichen Herstellungsverfahren, bei dem ein be
sonderer Herstellungsvorgang für das Sicherungselement 9
erforderlich ist, die Anzahl der Herstellungsvorgänge bzw.
Herstellungsschritte zu verringern, da sowohl das Siche
rungselement 9 als auch die zweiten Leitungen 8 in demsel
ben Herstellungsvorgang ausgebildet werden.
Wie vorstehend beschrieben ist erfindungsgemäß das Siche
rungselement bzw. die Sicherung an einer Position nahe an
der Oberfläche des Halbleiterchips angeordnet und ausgebil
det, da das Sicherungselement nach Ausbildung der Isolier
schicht auf dem Kondensator und dem Halbleitersubstrat aus
gebildet wird, selbst wenn eine dickere Isolierschicht auf
dem Kondensator ausgebildet wird. Dementsprechend ist es
leicht möglich, das Sicherungselement 9 unter Verwendung
eines Laserstrahls zu schmelzen, selbst wenn die Oberfläche
der auf dem Kondensator ausgebildeten dickeren Isolier
schicht geglättet wird. Zusätzlich zu dieser Wirkung ist es
möglich, ein in der integrierten Halbleiterschaltung durch
Schmelzen mittels des Laserstrahls ausgebildetes Loch zu
verkleinern. Dementsprechend ist es nicht erforderlich, ei
nen großen Abstand zwischen benachbarten Sicherungselemen
ten vorzusehen, so daß es möglich ist, eine integrierte
Halbleiterschaltung mit hoher Integration bereitzustellen.
Außerdem wird erfindungsgemäß das Auftreten des in Vorgän
gen nach dem Isolierschichtausbildungs- bzw. -herstellungs
vorgang verursachten Unschärfephänomens zu verhindern, da
die Oberfläche der Isolierschicht unter Verwendung eines
chemischen und mechanischen Poliervorgangs geglättet wird,
nachdem die Isolierschicht derart geschichtet wurde, daß
die Isolierschicht den Kondensator und das Halbleiter
substrat bedeckt.
Weiterhin ist es erfindungsgemäß möglich, die integrierte
Halbleiterschaltung mit einer höheren Integration zu verse
hen, da die integrierte Halbleiterschaltung den Aufbau hat,
bei dem der Kondensator auf dem Halbleitersubstrat 1 ausge
bildet ist, die Isolierschicht auf dem Kondensator und dem
Halbleitersubstrat ausgebildet ist und das Sicherungsele
ment auf oder über der Isolierschicht in einer Schichtungs
richtung geschichtet ist.
Darüber hinaus ist es erfindungsgemäß möglich, die Anzahl
der Herstellungsvorgänge bzw. -schritte der integrierten
Halbleiterschaltung zu verringern, ohne daß ein besonderer
Herstellungsvorgang zur Herstellung des Sicherungselements
hinzugefügt wird, da sowohl das Sicherungselement als auch
die Verdrahtung während desselben Herstellungsvorgangs aus
gebildet werden.
Zusätzlich ist es erfindungsgemäß möglich, sowohl das Si
cherungselement als auch die Verdrahtung in demselben Her
stellungsvorgang herzustellen, so daß eine Verringerung der
Anzahl der Herstellungsvorgänge der integrierten Halblei
terschaltung ohne Hinzufügen eines besonderen Herstellungs
vorgangs zur Herstellung des Sicherungselements möglich
ist, da sowohl das Sicherungselement als auch die über dem
Kondensator in einer Schichtungsrichtung ausgebildete Ver
drahtung aus demselben Material hergestellt werden.
Des weiteren ist erfindungsgemäß eine Verringerung der An
zahl der Herstellungsvorgänge der integrierten Halbleiter
schaltung ohne ein Hinzufügen eines besonderen Herstel
lungsvorgangs zur Herstellung des Sicherungselements mög
lich, da sowohl das Sicherungselement als auch die zur Ver
bindung verschiedener Verdrahtungsschichten zu verwendende
Schicht-zu-Schicht-Leitung (Verdrahtung) in demselben Ver
drahtungsherstellungsvorgang ausgebildet werden.
Weiterhin ist erfindungsgemäß eine Verringerung der Größe
des Widerstands jeder Verdrahtungsschicht möglich, da die
Verdrahtungsschichten aus Wolfram oder Polysilizium und
dergleichen aufgebaut sind.
Darüber hinaus ist gemäß den Ausführungsbeispielen die Be
reitstellung einer integrierten Halbleiterschaltung mit ei
ner hohen Integration möglich, da die auf oder über dem
Kondensator auszubildende Verdrahtung eine Vielzahl von Ver
drahtungsschichten und Schicht-zu-Schicht-Leitungen zur
Verbindung der Vielzahl der Verdrahtungsschichten aufweist
sowie das Sicherungselement dieselbe Komponente (dasselbe
Material) wie Schicht-zu-Schicht-Leitungen aufweist.
Wie vorstehend beschrieben weist eine integrierte Halblei
terschaltung einen Aufbau auf, bei dem ein Sicherungsele
ment 9 in einer Schichtungsrichtung auf einer über einem
Kondensator 2, 3, 4 ausgebildeten Isolierschicht 14 ausge
bildet ist, deren Oberfläche angenähert geglättet ist. Bei
einem Halbleiterherstellungsverfahren sind das Sicherungse
lement 9 und die Verdrahtungen 7, 8, 72, 82 aus demselben
Material hergestellt.
Claims (9)
1. Halbleiterherstellungsverfahren,
gekennzeichnet durch die Schritte
eines Kondensatorherstellungsverfahrens zur Ausbildung eines Kondensators (2, 3, 4) auf einem Halbleitersubstrat (1),
eines Isolierschichtherstellungsvorgangs zur Ausbil dung einer Isolierschicht (14) auf dem Kondensator (2, 3, 4) und dem Halbleitersubstrat (1) und
eines Sicherungsherstellungsvorgangs zur Ausbildung eines Sicherungselements (9) in einer Schichtungsrichtung.
eines Kondensatorherstellungsverfahrens zur Ausbildung eines Kondensators (2, 3, 4) auf einem Halbleitersubstrat (1),
eines Isolierschichtherstellungsvorgangs zur Ausbil dung einer Isolierschicht (14) auf dem Kondensator (2, 3, 4) und dem Halbleitersubstrat (1) und
eines Sicherungsherstellungsvorgangs zur Ausbildung eines Sicherungselements (9) in einer Schichtungsrichtung.
2. Halbleiterherstellungsverfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
der Isolierschichtherstellungsvorgang zur Ausbildung
der Isolierschicht (14) auf dem Kondensator (2, 3, 4) und
dem Halbleitersubstrat (1) einen Isolierschicht-
Schichtungsvorgang zum Schichten der Isolierschicht (14),
deren Dicke dicker als die Dicke des Kondensators (2, 3, 4)
ist, und einen Glättungsvorgang zum Glätten einer Oberflä
che der Isolierschicht (14) unter Verwendung eines chemi
schen und mechanischen Poliervorgangs aufweist.
3. Halbleiterherstellungsverfahren nach Anspruch 1 oder
2, dadurch gekennzeichnet, daß das Sicherungselement (9) in
einem Verdrahtungsherstellungsvorgang ausgebildet wird, in
dem Verdrahtungen (7, 8) hergestellt werden.
4. Halbleiterherstellungsverfahren nach Anspruch 1 oder
2, dadurch gekennzeichnet, daß das Sicherungselement (9) in
einem Schicht-zu-Schicht-Verdrahtungs-Herstellungsvorgang
zur Ausbildung einer verschiedene Verdrahtungsschichten
(71, 81) verbindenden Schicht-zu-Schicht-
Verdrahtungsverbindung in einem Verdrahtungsherstellungs
vorgang zur Ausbildung von Verdrahtungen (7, 8) ausgebildet
wird.
5. Integrierte Halbleiterschaltung,
gekennzeichnet durch
ein Halbleitersubstrat (1),
einen auf dem Halbleitersubstrat (1) ausgebildeten Kondensator (2, 3, 4),
eine auf dem Kondensator (2, 3, 4) und dem Halbleiter substrat (1) geschichtete Isolierschicht (14) und
ein auf der Isolierschicht (14) in Schichtungsrichtung ausgebildetes Sicherungselement (9).
ein Halbleitersubstrat (1),
einen auf dem Halbleitersubstrat (1) ausgebildeten Kondensator (2, 3, 4),
eine auf dem Kondensator (2, 3, 4) und dem Halbleiter substrat (1) geschichtete Isolierschicht (14) und
ein auf der Isolierschicht (14) in Schichtungsrichtung ausgebildetes Sicherungselement (9).
6. Integrierte Halbleiterschaltung nach Anspruch 5, da
durch gekennzeichnet, daß auf dem Kondensator (2, 3, 4) in
der Schichtungsrichtung Verdrahtungen ausgebildet sind und
das Sicherungselement (9) aus demselben Material wie die
Verdrahtungen (7, 8) aufgebaut ist.
7. Integrierte Halbleiterschaltung nach Anspruch 5, da
durch gekennzeichnet, daß eine Vielzahl erster Verdrah
tungsschichten (71) über dem Kondensator (2, 3, 4) auf der
Isolierschicht (14) in der Schichtungsrichtung ausgebildet
ist und die Vielzahl erster Verdrahtungsschichten (71) ver
bindende erste Schicht-zu-Schicht-Verdrahtungen (72) in der
Isolierschicht (14) ausgebildet sind, wobei das Sicherungs
element (9) aus demselben Material wie die ersten Schicht-
zu-Schicht-Verdrahtungen (72) aufgebaut ist.
8. Integrierte Halbleiterschaltung nach Anspruch 5, da
durch gekennzeichnet, daß eine Vielzahl zweiter Verdrah
tungsschichten (81) über dem Kondensator (2, 3, 4) auf der
Isolierschicht (14) in der Schichtungsrichtung ausgebildet
ist und die Vielzahl zweiter Verdrahtungsschichten (81)
verbindende zweite Schicht-zu-Schicht-Verdrahtungen (82) in
der Isolierschicht (14) ausgebildet sind, wobei das Siche
rungselement (9) aus demselben Material wie die zweiten
Schicht-zu-Schicht-Verdrahtungen (82) aufgebaut ist.
9. Integrierte Halbleiterschaltung nach Anspruch 5, da
durch gekennzeichnet, daß eine Vielzahl von ersten Verdrah
tungsschichten (71) über dem Kondensator (2, 3, 4) auf der
Isolierschicht (14) in der Schichtungsrichtung ausgebildet
ist und die Vielzahl erster Verdrahtungsschichten (71) ver
bindende ersten Schicht-zu-Schicht-Verdrahtungen (72) in
der Isolierschicht (14) ausgebildet sind, sowie eine Viel
zahl zweiter Verdrahtungsschichten (81) über dem Kondensa
tor (2, 3, 4) auf der Isolierschicht (14) in der Schich
tungsrichtung ausgebildet ist und die Vielzahl zweiter Ver
drahtungsschichten (81) verbindende zweite Schicht-zu-
Schicht-Verdrahtungen (82) in der Isolierschicht (14) aus
gebildet sind, wobei das Sicherungselement (9) aus demsel
ben Material wie die ersten Schicht-zu-Schicht-
Verdrahtungen (72) oder die zweiten Schicht-zu-Schicht-
Verdrahtungen (82) aufgebaut ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPP237391/97 | 1997-09-02 | ||
JP9237391A JPH1187646A (ja) | 1997-09-02 | 1997-09-02 | 半導体集積回路およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19815136A1 true DE19815136A1 (de) | 1999-03-11 |
DE19815136B4 DE19815136B4 (de) | 2004-07-29 |
Family
ID=17014704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19815136A Expired - Fee Related DE19815136B4 (de) | 1997-09-02 | 1998-04-03 | Integrierte Halbleiterschaltung mit einem Kondensator und einem Sicherungselement und Herstellungsverfahren |
Country Status (4)
Country | Link |
---|---|
US (1) | US6040614A (de) |
JP (1) | JPH1187646A (de) |
KR (1) | KR100296611B1 (de) |
DE (1) | DE19815136B4 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100359246B1 (ko) | 1999-09-29 | 2002-11-04 | 동부전자 주식회사 | 적층형 캐패시터를 갖는 반도체 장치 제조 방법 |
US6420216B1 (en) * | 2000-03-14 | 2002-07-16 | International Business Machines Corporation | Fuse processing using dielectric planarization pillars |
US6559042B2 (en) * | 2001-06-28 | 2003-05-06 | International Business Machines Corporation | Process for forming fusible links |
KR100476694B1 (ko) | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
EP3609066B1 (de) * | 2018-08-07 | 2021-02-24 | Mahle International GmbH | Stromwechselrichter |
EP4222206A1 (de) | 2020-09-30 | 2023-08-09 | 3M Innovative Properties Company | Zusammensetzungen und schaumzusammensetzungen mit silikonkomponenten, schaumdichtungen, artikel und verfahren |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6098665A (ja) * | 1983-11-02 | 1985-06-01 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JPH02256258A (ja) * | 1988-11-17 | 1990-10-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5252844A (en) * | 1988-11-17 | 1993-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit and method of manufacturing thereof |
US5047826A (en) * | 1989-06-30 | 1991-09-10 | Texas Instruments Incorporated | Gigaohm load resistor for BICMOS process |
JPH03159271A (ja) * | 1989-11-17 | 1991-07-09 | Hitachi Ltd | 半導体装置及びそれを実装した電子装置 |
JPH0698665A (ja) * | 1991-10-14 | 1994-04-12 | Hisashi Yarimizu | 土壌活性化処理方法とその装置号 |
JP3002371B2 (ja) * | 1993-11-22 | 2000-01-24 | 富士通株式会社 | 半導体装置とその製造方法 |
JP2713178B2 (ja) * | 1994-08-01 | 1998-02-16 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
JPH08306878A (ja) * | 1995-04-28 | 1996-11-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
-
1997
- 1997-09-02 JP JP9237391A patent/JPH1187646A/ja active Pending
-
1998
- 1998-03-03 US US09/033,611 patent/US6040614A/en not_active Expired - Fee Related
- 1998-04-03 DE DE19815136A patent/DE19815136B4/de not_active Expired - Fee Related
- 1998-05-04 KR KR1019980015945A patent/KR100296611B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE19815136B4 (de) | 2004-07-29 |
JPH1187646A (ja) | 1999-03-30 |
KR19990029180A (ko) | 1999-04-26 |
US6040614A (en) | 2000-03-21 |
KR100296611B1 (ko) | 2001-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69527104T2 (de) | Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE69014486T2 (de) | Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung. | |
DE19935947B4 (de) | Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement | |
DE2542518C3 (de) | ||
DE19638684C2 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE4430771C2 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
DE102013018192A1 (de) | Vergrabene, für Entkopplungskondensatoren verwendete TSV | |
DE60132152T2 (de) | Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht | |
DE102012207116A1 (de) | Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen | |
DE3922456A1 (de) | Halbleiterspeichereinrichtung und verfahren zur herstellung derselben | |
DE3783404T2 (de) | Leitende aktivierungsverbindungen fuer halbleiteranordnungen. | |
DE4306322C2 (de) | Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE10348902A1 (de) | MIM-Kondensatorstruktur und Herstellungsverfahren | |
DE2523221A1 (de) | Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung | |
DE3543937C2 (de) | ||
DE10164298A1 (de) | Testmuster zum Messen des Kontaktwiderstandes und entsprechendes Herstellungsverfahren | |
DE19610272A1 (de) | Halbleitervorrichtung und Herstellungsverfahren derselben | |
DE4034995A1 (de) | Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung | |
DE19815136A1 (de) | Integrierte Halbleiterschaltung und Verfahren zu deren Herstellung | |
DE10039185B4 (de) | Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung | |
DE4221432A1 (de) | Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile | |
DE69221379T2 (de) | Halbleiter-Speicherbauteil und Verfahren zur Herstellung desselben | |
DE19820488A1 (de) | Herstellungsverfahren einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |