DE19653022C2 - Frequenzsynthesizer - Google Patents
FrequenzsynthesizerInfo
- Publication number
- DE19653022C2 DE19653022C2 DE1996153022 DE19653022A DE19653022C2 DE 19653022 C2 DE19653022 C2 DE 19653022C2 DE 1996153022 DE1996153022 DE 1996153022 DE 19653022 A DE19653022 A DE 19653022A DE 19653022 C2 DE19653022 C2 DE 19653022C2
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- acc
- frequency divider
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009825 accumulation Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000005502 phase rule Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die vorliegende Erfindung betrifft einen
Frequenzsynthesizer, bestehend aus einer Phasenregelschleife
mit einem Phasendetektor, einem spannungsgesteuerten
Oszillator, einem zwischen dem Ausgang des
spannungsgesteuerten Oszillators und einem ersten Eingang
des Phasendetektors geschalteten Frequenzteiler und einem an
einen zweiten Eingang des Phasendetektors geschalteten
Referenzoszillator. Bei einem derartigen aus Qualcomm
Incorporated Application Note, CL80-3459-1, Juni 1990,
Seiten 1 bis 27 bzw. US 4,965,533 bekannten Frequenz
synthesizer ist der Referenzoszillator ein Direct Digital
Synthesizer (DDS). Das Ausgangssignal dieses Direct Digital
Synthesizers wird von einen Digital-/Analogumsetzer zunächst
in ein analoges Signal gewandelt, das bandpaßgefiltert und
anschließend von einem Begrenzer in ein Rechtecksignal
gewandelt wird, welches schließlich als Referenzfrequenz dem
Phasendetektor der Phasenregelschleife zugeführt wird. Der
Analogsignal-Pfad zwischen dem Direct Digital Synthesizer
und dem Phasendiskriminator ist relativ störanfällig. Durch
die Nichtlinearität des Digital-/Analog-Umsetzers und durch
Störungen des Taktsignals für den Digital-/Analog-Umsetzer
entstehen diskrete Störfrequenzen im Referenzsignal für die
Phasenregelschleife.
Aus der EP 0 388 313 A2 ist ein Frequenzsynthesizer bekannt,
bei dem im Rückkopplungszweig einer Phasenregelschleife ein
binärer Phasenakkumulator als Frequenzteiler eingesetzt ist.
Dieser binäre Phasenakkumulator besteht aus einem n-Bit
Akkumulator, der ein aus n Bits bestehendes Steuerwort mit
sich selbst addiert und jedesmal bei Erreichen seines
höchsten Summenwertes einen Überlaufimpuls abgibt. Die dabei
entstehende Folge von Überlaufimpulsen bildet dann das
Eingangssignal für einen Phasendiskriminator der
Phasenregelschleife.
Der Erfindung liegt die Aufgabe zugrunde, einen
Frequenzsynthesizer der eingangs genannten Art anzugeben,
welcher diskrete Störfrequenzen und Jitter im Referenzsignal
der Phasenregelschleife weitgehend unterdrückt.
Gemäß den Merkmalen des Anspruchs 1 wird die Aufgabe dadurch
gelöst, daß sowohl der Referenzoszillator als auch der
Frequenzteiler im Phasenregelkreis einen digitalen p-Bit
Akkumulator aufweist, der ein aus p Bit bestehendes
Steuerwort mit sich selbst addiert und bei Erreichen seines
höchsten Summenwertes einen Überlaufimpuls abgibt, worauf er
seinen Akkumulationsvorgang neu beginnt, wobei die
Überlaufimpulse der Akkumulatoren des Referenzoszillators
und des Frequenzteilers direkt an die Eingänge des
Phasendetektors gelangen. Mit dieser Schaltung kann auf den
gemäß dem Stand der Technik nach dem Direct Digital
Synthesizer folgenden Analogsignal-Pfad verzichtet werden,
so daß von ihm auch keine unerwünschten Störfrequenzen
ausgehen können.
Dadurch, daß sowohl der Referenzoszillator als auch der
Frequenzteiler mit p-Bit Akkumulatoren realisiert sind, die
mit mindestens annähernd gleichen Arbeitstaktfrequenzen
betrieben werden, entstehen im Referenzsignal nicht einige
wenige Störfrequenzen hoher Leistung, sondern eine Vielzahl
von Störfrequenzen sehr geringer Leistung. Um aus der
Ausgangsfrequenz des spannungsgesteuerten Oszillators die
gewünschte Arbeitstaktfrequenz für den p-Bit Akkumulator des
variablen
Frequenzteilers zu erzeugen, kann dem variablen Frequenztei
ler ein entsprechender fester Frequenzteiler oder Fre
quenzumsetzer vorgeschaltet werden.
Anhand eines in der Zeichnung dargestellten Ausführungsbei
spiels wird nachfolgend die Erfindung näher erläutert. Es
zeigen:
Fig. 1 ein Blockschaltbild eines Frequenzsynthesizers,
Fig. 2 ein Blockschaltbild eines variablen Frequenzteilers
bzw. Referenzoszillators,
Fig. 3 einen festen Frequenzteiler und
Fig. 4 einen Frequenzumsetzer.
Wie der Fig. 1 zu entnehmen ist, ist der Frequenzsynthesi
zer als Phasenregelschleife realisiert. Diese enthält in be
kannter Weise einen Phasendiskriminator PD, dessen Ausgangs
signal Ud über ein Schleifenfilter, hier ein Tiefpaßfil
ter TP, geführt wird. Das Ausgangssignal Uf des Schleifen
filters TP dient als Regelgröße für einen spannungsgesteuer
ten Oszillator VCO. Ein vom Ausgang des spannungsgesteuerten
Oszillators VCO ausgehender Rückkopplungszweig führt an ei
nen ersten Eingang des Phasendiskriminators PD. In diesem
Rückkopplungszweig wird die Ausgangsfrequenz fa des span
nungsgesteuerten Oszillators VCO von einem variablen Fre
quenzteiler FT in ein Signal s2 mit einer anderen Frequenz
umgesetzt. Der Phasendetektor vergleicht die Frequenz des
vom variablen Frequenzteiler kommenden Signals s2 mit der
Frequenz eines von einem Referenzoszillator RO gelieferten
Signals s1. Das Ausgangssignal Ud des Phasendiskriminators
ist proportional zu der Frequenzablage zwischen den beiden
Signalen s1 und s2. In Abhängigkeit von dem Signal Ud wird
der spannungsgesteuerte Oszillator VCO so nachgeregelt, daß
das Signal Ud minimal wird, d. h. die Frequenzablage zwi
schen den beiden Eingangssignalen s1 und s2 des Phasendis
kriminators PD verschwindet.
Der Referenzoszillator RO arbeitet, wie in Fig. 2 darge
stellt, nach dem Prinzip eines getakteten Akkumulators ACC.
An einem ersten von zwei Eingängen eines Akkumulators ACC
liegt ein Steuerwort N1 mit einer Wortlänge von p Bit an.
Dieselbe Wortlänge von p Bit besitzt auch der Akkumula
tor ACC, weshalb er auch als p-Bit Akkumulator bezeichnet
wird. Das Ausgangssignal von ebenfalls der Wortlänge p Bit
des Akkumulators ACC wird auf seinen zweiten Eingang zurück
geführt, so daß das Steuerwort mit sich selbst addiert wird.
Der Akkumulator ACC addiert die beiden Eingangssignale so
lange auf, bis er den größtmöglichen Summenwert erreicht
hat, dann beginnt er seinen Akkumulationsvorgang von neuem.
Bei Erreichen seines höchsten Summenwertes gibt der p-Bit
Akkumulator ACC einen Überlaufimpuls ab, der zweckmäßiger
weise das höchstwertige Bit des am Ausgang des Akkumula
tors ACC anliegenden Summenwertes ist. Durch die ständig
sich periodisch wiederholenden Akkumulationsvorgänge ent
steht am Ausgang des Referenzoszillators RO eine Impulsfol
ge s1. Die Pulsfrequenz dieses Signals s1 stellt die Refe
renzfrequenz für den Phasendiskriminator PD dar. Die Ar
beitstaktfrequenz fc für den p-Bit Akkumulator ACC wird dem
Referenzoszillator RO von außen zugeführt. Und zwar erhält
ein Register REG die Arbeitstaktfrequenz fc. Dieses Register
REG wirkt wie ein Halteglied, das für die Taktung des Akku
mulators ACC sorgt; denn der Akkumulator selbst läßt sich
nämlich nicht takten.
Das Ausgangssignal s1 des zuvor beschriebenen Referenzoszil
lators RO kann direkt, ohne Zwischenschaltungen eines Ana
logsignal-Pfades als Referenzfrequenz dem Phasendiskrimina
tor PD zugeführt werden. Da also zwischen dem Referenzoszil
lator RO und dem Phasendiskriminator PD keine weiteren Ana
logschaltungen (z. B. Digital-/Analog-Umsetzer, Filter etc.)
erforderlich sind, werden dadurch hervorgerufene diskrete
Störfrequenzen im Referenzsignal für den Phasenregelkreis
vermieden.
Es läßt sich nicht vermeiden, daß das Referenzsignal s1 für
den Phasendiskriminator PD einen Taktflankenjitter aufweist,
welcher diskrete Störfrequenzen von nicht zu vernachlässi
gender Leistung hervorruft. Da diese diskreten Störfrequen
zen im Referenzzweig der Phasenregelschleife, also im Signal
s1 entstehen, treten diese auch im Ausgangssignal fa der
Phasenregelschleife auf. Anschaulich gesehen entstehen die
Störfrequenzen im Signal s1 durch eine Phasenmodulation der
Referenzfrequenz mit einem periodischen Störsignal. Der Pha
sendiskriminator PD demoduliert dieses modulierte Signal und
extrahiert somit das Störsignal. Durch das Tiefpaßfilter TP
wird dieses Störsignal bandbegrenzt. Anschließend wird das
bandbegrenzte Störsignal über den spannungsgesteuerten Os
zillator VCO dem RF-Signal fa wieder aufgeprägt.
Die unerwünschten diskreten Störfrequenzen werden dadurch
kompensiert, daß als variabler Frequenzteiler FT eine bau
gleiche Akkumulator-Schaltung wie für den Referenzoszilla
tor RO eingesetzt wird. Der variable Frequenzteiler FT er
hält das p Bit Steuerwort N2. Je nach Wahl des Steuerwor
tes N2 und/oder des Steuerwortes N1 für den Referenzoszilla
tor RO ändert sich die Ausgangsfrequenz fa der Phasenregel
schleife. Damit läßt sich die Ausgangsfrequenz fa des Fre
quenzsynthesizers in sehr feinen Schritten verändern. Das
Ausgangssignal s2 des variablen Frequenzteilers FT ist wie
das Signal s1 eine Impulsfolge, welche dem Phasendiskrimina
tor PD direkt zugeführt wird.
Da ein getakteter Akkumulator im Prinzip ein fein durch
stimmbarer Frequenzteiler ist, gilt für die Impulsfolgefre
quenzen der Signale s1 und s2 folgendes:
Die dem variablen Frequenzteiler FT für den Akkumulator ACC
zugeführte Arbeitstaktfrequenz fc' sollte gleich oder zumin
dest annähernd gleich der Arbeitstaktfrequenz fc für den Ak
kumulator ACC des Referenzoszillators RO sein. Die Arbeits
taktfrequenz fc' für den variablen Frequenzteiler FT wird
aus der Ausgangsfrequenz fa des spannungsgesteuerten Oszil
lators VCO abgeleitet mit Hilfe eines Frequenzumsetzers FU.
Dieser Frequenzumsetzer FU kann beispielsweise, wie Fig. 3
zeigt, ein Frequenzteiler mit festem Teilverhältnis Q sein.
Auch kann der Frequenzumsetzer gemäß Fig. 4 ein Mischer M
sein, der einerseits die Ausgangsfrequenz fa des spannungs
gesteuerten Oszillators VCO und andererseits ein Local-
Oszillator-Signal LO erhält. Die in den beiden gleichartigen
Eingangssignalen s1 und s2 des Phasendiskriminators PD vor
handenen Taktflankenjitter wiederholen sich periodisch mit
einer großen Wiederholungsperiode Tp1 und Tp2. Aus diesen
Jittern wird sich nach dem Phasenvergleich im Ausgangs
signal Ud des Phasendiskriminators PD ein Störsignal von ei
ner Periodendauer Tp ergeben, welche das kleinste gemeinsame
Vielfache von den Periodendauern Tp1 und Tp2 ist.
Es gilt:
wobei f1 die Impulsfrequenz des Si
gnals s1, p die Wortlänge der Steuerworte N1 und N2 und fc
die Arbeitstaktfrequenz für den Referenzoszillator RO ist.
Für z. B. p = 32 Bit erhält man Periodendauern der Störsi
gnale von mehreren Jahrzehnten, was mit einem breitbandigen Rauschen
gleichzusetzen ist. Durch das Schleifenfilter TP
der Phasenregelschleife wird die Rauschleistung noch redu
ziert.
Dadurch daß zwei baugleiche Schaltungseinheiten für den Re
ferenzoszillator RO und den Frequenzteiler FT eingesetzt
werden, werden wenige diskrete Störfrequenzen hoher Leistung
auf eine Vielzahl von Störfrequenzen sehr geringer Leistung
verteilt.
Claims (2)
1. Frequenzsynthesizer, bestehend aus einer Phasenregel
schleife mit einem Phasendetektor (PD), einem spannungs
gesteuerten Oszillator (VCO), einem zwischen dem Ausgang des
spannungsgesteuerten Oszillators (VCO) und ersten Eingang
des Phasendetektors (PD) geschalteten Frequenzteiler (FT)
und einem an einen zweiten Eingang des Phasendetek
tors (PD) geschalteten Referenzoszillator (RO), dadurch
gekennzeichnet, daß sowohl der Referenzoszillator (RO) als
auch der Frequenzteiler (FT) einen digitalen p-Bit
Akkumulator (ACC) aufweist, der ein aus p Bit bestehendes
Steuerwort (N1, N2) mit sich selbst addiert und bei Erreichen
seines höchsten Summenwertes einen Überlaufimpuls abgibt,
worauf er seinen Akkumulationsvorgang neu beginnt, wobei die
Überlaufimpulse (s1, s2) der Akkumulatoren (ACC) des
Referenzoszillators und des Frequenzteilers direkt an die
Eingänge des Phasendetektors (PD) gelangen, und daß die
Arbeitstaktfrequenzen (fc, fc') für den p-Bit
Akkumulator (ACC) des Frequenzteilers (FT) und des
Referenzoszillators (RO) mindestens annähernd gleich sind.
2. Frequenzsynthesizer nach Anspruch 1, dadurch gekenn
zeichnet, daß Mittel (FU) vorhanden sind, welche die
Ausgangsfrequenz (fa) des spannungsgesteuerten Oszillators
(VCO) in die gewünschte Arbeitstaktfrequenz (fc') für den p-Bit
Akkumulator (ACC) des variablen Frequenzteilers (FT)
umsetzen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996153022 DE19653022C2 (de) | 1996-12-19 | 1996-12-19 | Frequenzsynthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996153022 DE19653022C2 (de) | 1996-12-19 | 1996-12-19 | Frequenzsynthesizer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19653022A1 DE19653022A1 (de) | 1998-06-25 |
DE19653022C2 true DE19653022C2 (de) | 1999-08-19 |
Family
ID=7815365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996153022 Expired - Fee Related DE19653022C2 (de) | 1996-12-19 | 1996-12-19 | Frequenzsynthesizer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19653022C2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001516981A (ja) | 1997-09-10 | 2001-10-02 | シーメンス アクチエンゲゼルシヤフト | 調整可能な周波数を有する信号を形成する回路 |
WO2001013520A1 (de) * | 1999-08-12 | 2001-02-22 | Siemens Aktiengesellschaft | Frequenzteilungsverfahren und -anordnung |
EP1301992A1 (de) * | 2000-07-10 | 2003-04-16 | Ciena Corporation | Frequenzsynthetisierer |
GB0121713D0 (en) * | 2001-09-07 | 2001-10-31 | Nokia Corp | Accumulator based phase locked loop |
US6833765B2 (en) * | 2003-01-23 | 2004-12-21 | Ess Technology, Inc. | Frequency locked loop with improved stability using binary rate multiplier circuits |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0388313A2 (de) * | 1989-03-17 | 1990-09-19 | John Fluke Mfg. Co., Inc. | Kohärenter direkter digitaler Synthesizer |
US4965533A (en) * | 1989-08-31 | 1990-10-23 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer |
-
1996
- 1996-12-19 DE DE1996153022 patent/DE19653022C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0388313A2 (de) * | 1989-03-17 | 1990-09-19 | John Fluke Mfg. Co., Inc. | Kohärenter direkter digitaler Synthesizer |
US4965533A (en) * | 1989-08-31 | 1990-10-23 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer |
Non-Patent Citations (1)
Title |
---|
Messerschmitt, D.G. "A New Pll Frequency Structure", In: IEEE Transaction on Communications, Vol. 26, No. 8, Aug. 1978, S. 1195-1200 * |
Also Published As
Publication number | Publication date |
---|---|
DE19653022A1 (de) | 1998-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69202531T2 (de) | Phasenregelschleife. | |
DE19540198B4 (de) | Frequenzsynthesizer | |
EP0408983B1 (de) | Frequenzsynthesizer | |
DE2914814C2 (de) | ||
WO2000014879A2 (de) | Digitaler pll-frequenzsynthesizer | |
DE19627640A1 (de) | Mischer | |
DE2744432A1 (de) | Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl. | |
DE3850075T2 (de) | Frequenz- oder Phasenmodulation. | |
DE4325728C2 (de) | Teilerschaltung mit rationalem Verhältnis für einen Frequenzsynthesizer | |
DE102004021224B4 (de) | Frequenzmultiplikatorvorstufe für gebrochen-N-phasenarretierte Schleifen | |
DE69803625T2 (de) | Frequenzteilungsvorrichtung, bestehend aus einem Vorzähler gefolgt von einem programmierbaren Zähler und Anwendung in einem Frequenzsynthetisierer | |
DE2459751B2 (de) | Schaltungsanordnung zum erzeugen von signalen mit zunehmender frequenz und von signalen mit abnehmender frequenz | |
DE10205680B4 (de) | Ein-Punkt-Modulator mit PLL-Schaltung | |
DE102020201720A1 (de) | PLL-Filter mit einem kapazitivem Spannungsteller | |
EP0520590A1 (de) | Schaltungsanordnung zur Frequenzsynthese | |
DE3906094C2 (de) | Digitale Phasen/Frequenz-Detektorschaltung | |
DE19653022C2 (de) | Frequenzsynthesizer | |
DE102004050411B4 (de) | Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite | |
WO1996005672A1 (de) | Integrierbare taktgewinnungsschaltung | |
DE3202733A1 (de) | Frequenzsynthetisierer | |
DE4008781A1 (de) | Phasenschlupfsteuer-pll | |
DE60125764T2 (de) | Lineare digitale phasendetektion ohne toten bereich | |
DE69319851T2 (de) | Diskretzeit Signalverarbeitungssystem | |
DE4320087C1 (de) | Steuergenerator mit Phasenregelschleife | |
DE69213351T2 (de) | Empfänger mit einer Phasenregelschleife |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |