DE19652870A1 - Halbleiterspeichervorrichtung - Google Patents

Description

HINTERGRUND DER ERFINDUNG 1. Sachgebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf Halbleiterspeichervorrichtungen, insbeson­ dere auf Halbleiterspeichervorrichtungen, die zum Reduzieren des Abstands geeignet sind, der zwischen einem Datenpfadschaltkreis und Anschlußflächen belegt ist, und zum Minimieren der Länge von Datenleitungen und der Haupteingangs/Ausgangsleitungen, um dadurch eine Betriebsgeschwindigkeit davon zu verbessern. Die vorliegende Anmel­ dung basiert auf der Koreanischen Patentanmeldung No. 53542/1995, die hier unter Be­ zugnahme darauf eingeschlossen wird.

2. Beschreibung des in Bezug stehenden Stands der Technik

Eine Weiterentwicklung der Betriebsgeschwindigkeit wird allgemein als eines der Erfor­ dernisse für Halbleiterspeichervorrichtungen angesehen. Da die Integration der Halblei­ terspeichervorrichtung beschleunigt wird, wird allerdings ein Betriebsversorgungsspan­ nungspegel zunehmend niedriger, was eine Schwierigkeit beim Ausführen eines Hoch­ geschwindigkeitsbetriebs darstellt. Allerdings sind verschiedene Vorgehensweisen vor­ geschlagen worden, um einen solchen Hochgeschwindigkeitsbetrieb zu erzielen. Zum Beispiel wird eine Entwicklung spezifischer Speichervorrichtungen, die für einen Hoch­ geschwindigkeitsbetrieb adäquat sind, wie beispielsweise eine synchrone Speichervor­ richtung, fortwährend betrieben, und weiterhin werden verschiedene Moden, die auf ein Vielfach-Bit zugreifen, während eines Zugriffszyklus zu einem Zeitpunkt eingestellt, um dadurch indirekt den Hochgeschwindigkeitsbetrieb zu erhalten. Wie für einen Fachmann auf dem betreffenden Fachgebiet ausreichend bekannt ist, spielen eine optimale Anord­ nung einer Vielzahl von Schaltkreisen, die in der Halbleiterspeichervorrichtung angeord­ net sind, und die Verringerung des Abstands zwischen den Schaltkreisen oder Zwi­ schenvorrichtungen eine große Rolle beim Erreichen eines Hochgeschwindigkeitsbe­ triebs der Speichervorrichtung.

Fig. 3 zeigt ein Schaltkreisdiagramm, das eine Schaltkreisanordnung in einer herkömm­ lichen Halbleiterspeichervorrichtung darstellt. In dem Schaltkreis ist ein Speicherzellenfeldbereich 100 in der Halbleiterspeichervorrichtung allgemein in vier Feldblöcke unterteilt. In dem oberen Bereich davon sind ein erster Feldblock 10 und ein dritter Feldblock 30 jeweils positioniert und in dem unteren Bereich davon sind ein zwei­ ter Feldblock 20 und ein vierter Feldblock 40 jeweils positioniert. Eine Vielzahl von An­ schlußflächen ist in einem Flächenbereich (der nachfolgend als ein "mittlerer Flächen­ bereich" bezeichnet ist) zwischen dem ersten und dem dritten Feldblock 10 und 30 und dem zweiten und dem vierten Feldblock 20 und 40 angeordnet. Ein Datenpfad-Schalt­ kreis 50 (Schaltkreise, wie zum Beispiel für einen Eingangs/Ausgangsleitungs-Er­ fassungsverstärker, einen Multiplexer, einen Schreibtreiber, usw.) und ein Datenpfad- Steuerschaltkreis 60, der den Datenpfad-Schaltkreis 50 steuert, sind in einem Flächen­ bereich (der nachfolgend als ein "Zentrumsflächenbereich" bezeichnet ist) zwischen dem ersten und dem zweiten Feldblock 10 und 20 und dem dritten und dem vierten Feldblock 30 und 40 angeordnet. Eine Energieversorgungsleitung und eine Busleitung sind in einem Flächenbereich 70 angeordnet, der durch einen Kreis mit unterbrochener Linie angegebenen ist (der nachfolgend als ein "mittlerer Zentrumsflächenbereich" be­ zeichnet ist), der zu einer Kante jedes des ersten bis vierten Feldblocks 10, 20, 30 und 40 hin gerichtet ist. Natürlich sind, gerade obwohl der Datenpfad-Schaltkreis 50 und der Datenpfad-Steuerschaltkreis 60 nur in einem oberen Zentrumsflächenbereich zwischen dem ersten und dem dritten Feldblock 10 und 30 dargestellt sind, sie auch in einem un­ teren Zentrumsflächenbereich zwischen dem zweiten und dem vierten Block 20 und 40 angeordnet. Jeder der Feldblöcke ist aus einer Vielzahl von Speicherzellen aufgebaut, die zwischen einer Vielzahl von Wortleitungen und einer Vielzahl von Bit-Leitungspaa­ ren verbunden sind. Die Bit-Leitungen sind selektiv mit einer Eingangs/Ausgangsleitung IO gekoppelt. Ein Endanschluß der Eingangs/Ausgangsleitung IO ist mit einem Ein­ gangsanschluß eines Eingangs/Ausgangs-Multiplexers IO MUX verbunden, dessen Ausgangsanschluß dem Datenpfad-Schaltkreis 50 über eine Haupteingangs/Ausgangs­ leitung MIO zugeordnet ist. Der Ausgangsanschluß des Datenpfad-Steuerschaltkreises 60 ist mit einem Steueranschluß des Datenpfad-Schaltkreises 50 verbunden. Der Daten­ pfad-Schaltkreis 50 ist mit Eingangs/Ausgangspuffern verbunden, die mit Eingangs/Aus­ gangsanschlußflächen bzw. -pads verbunden sind.

In dem Fall eines Ausführens eines Lesevorgangs in der Schaltkreisanordnung, wie sie in Fig. 3 dargestellt ist, werden Daten, die in den Speicherzellen gespeichert sind, zu dem Eingangs/Ausgangs-Multiplexer IO MUX über die Eingangs/Ausgangsleitung IO übertragen, und nach einem Abschluß eines Multiplexbetriebs auf die Hauptein­ gangs/Ausgangsleitung MIO geladen. Die Daten, die auf die Haupteingangs/Ausgangs- Ieitung MIO geladen sind, werden zu dem Datenpfad-Schaltkreis 50 übertragen und zu den Dateneingangs/Ausgangspuffern über eine Datenleitung DL geliefert. Die Datenein­ gangs/Ausgangspuffer führen einen vorbestimmten, puffernden Betrieb durch und pro­ duzieren Ausgangsdaten, die über das Datenausgangsanschlußfeld zu der Außenseite des Chips übertragen werden. Als Folge kann der Datenlesevorgang abgeschlossen werden. Darüberhinaus werden in dem Fall eines Schreibvorgangs Daten, die von au­ ßen eingegeben werden, in einer vorgeschriebenen Speicherzelle über Umkehrpfade zu dem vorstehend besprochenen Lesevorgang gespeichert.

Wie in Fig. 3 dargestellt ist, wird in einer herkömmlichen Halbleiterspeichervorrichtung der Datenpfad-Schaltkreis 50 in dem Zentrumsflächenbereich angeordnet. Unter dieser Struktur ist allerdings die Länge der Haupteingangs/Ausgangsleitung MIO entsprechend groß und auch wird die Datenleitung DL verlängert. Als eine Folge ist der Abstand zwi­ schen dem Datenpfad-Schaltkreis 50 und den Eingangs/Ausgangsanschlußflächen be­ trächtlich lang, was bewirkt, daß die Zeitperiode, die dazu erforderlich ist, einen Daten­ eingangs/Ausgangsbetrieb auszuführen, beträchtlich lang ist, so daß der Hochge­ schwindigkeitsbetrieb der Halbleiterspeichervorrichtung nicht möglich sein kann. Zusätz­ lich sind eine Vielzahl Datenpfad-Schaltkreisen und Datenpfad-Steuerschaltkreisen in dem Zentrumsflächenbereich angeordnet, was das Layout des Zentrumsflächenbereichs stark kompliziert gestaltet, so daß die Integration der Halbleiterspeichervorrichtung nicht erreicht werden kann. Demgemäß ist ein Erfordernis für eine verbesserte Halbleiterspei­ chervorrichtung vorhanden, die einen Hochgeschwindigkeitsbetrieb ausführen kann.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichervorrichtung zu schaffen, die einen Hochgeschwindigkeitsbetrieb realisieren kann.

Es ist eine andere Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichervorrich­ tung zu schaffen, die eine hohe Integration erzielen kann.

Um diese und andere Aufgaben zu lösen, umfaßt eine Halbleiterspeichervorrichtung ge­ mäß der vorliegenden Erfindung ein Speicherfeld, das in vier Feldblöcke unterteilt ist, die unabhängig angeordnet sind; eine Vielzahl von Anschlußflächen, die in einem Mittel­ flächenbereich zwischen Feldblöcken angeordnet sind, die in oberen und unteren Berei­ chen der vier Feldblöcke positioniert sind; einen Datenpfad-Steuerschaltkreis, der in ei­ nem Zentrumsflächenbereich zwischen Feldblöcken angeordnet ist, die in linken und rechten Bereichen in den vier Blöcken positioniert sind; einen Datenpfad-Schaltkreis, der in einem mittleren Zentrumsflächenbereich unter den vier Feldblöcken angeordnet ist, eine Vielzahl von Datenleitungen, die die Anschlußflächen mit dem Datenpfad- Schaltkreis verbinden; und eine Vielzahl von Haupteingangs/Ausgangsleitungen, die das Speicherfeld mit dem Datenpfad-Schaltkreis verbinden, so daß ein Abstand zwi­ schen den Datenleitungen und den Haupteingangs/Ausgangsleitungen und dem Daten­ pfad-Schaltkreis minimiert werden kann.

KURZE BESCHREIBUNG DER BEIGEFÜGTEN ZEICHNUNGEN

Ein vollständigeres Verständnis dieser Erfindung und viele der damit verbundenen Vor­ teile werden leicht erhalten werden, wenn dieselbe unter Bezugnahme auf die nachfol­ gende, detaillierte Beschreibung verstanden wird, wenn sie in Verbindung mit den bei­ gefügten Zeichnungen gesehen wird, in denen entsprechende Bezugssymbole diesel­ ben oder ähnliche Komponenten angeben, wobei:

Fig. 1 zeigt ein Schaltkreisdiagramm, das eine Schaltkreisanordnung in einer Halbleiter­ speichervorrichtung gemäß der vorliegenden Erfindung darstellt;

Fig. 2 zeigt ein detailliertes Schaltkreisdiagramm, das den mittleren Zentrumsflächenbe­ reich in Fig. 1 darstellt; und

Fig. 3 zeigt ein Schaltkreisdiagramm, das eine Schaltkreisanordnung in einer herkömm­ lichen Halbleiterspeichervorrichtung darstellt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Die vorliegende Erfindung wird nun vollständiger nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in denen bevorzugte Ausführungsformen der Erfindung dargestellt sind. Diese Erfindung kann allerdings in unterschiedlichen Formen ausgeführt werden und sollte nicht so angesehen werden, daß sie auf die Ausführungsformen, die hier angegeben sind, beschränkt ist. Vielmehr werden die Ausführungsformen angegeben, damit die Offenbarung gründlich und voll­ ständig wird, und sie werden vollständig den allgemeinen Erfindungsgedanken bzw. Schutzumfang der Erfindung für den Fachmann auf dem betreffenden Fachgebiet lie­ fern. Entsprechende Bezugszeichen beziehen sich durchweg auf entsprechende Elemente.

Wie die Fig. 1 zeigt, ist dort eine Schaltkreisanordnung einer Halbleiterspeichervorrich­ tung gemäß der vorliegenden Erfindung dargestellt. Mit dieser Schaltkreisanordnung ist ein Speicherzellenfeldbereich 100 in der Halbleiterspeichervorrichtung in vier Feldblöc­ ke in derselben Art und Weise, wie in Fig. 3, unterteilt. Die vierfache Feldblock-Anord­ nung ist dieselbe wie diejenige in Fig. 3. Das bedeutet, in dem oberen Bereich davon sind der erste Feldblock 10 und der dritte Feldblock 30 jeweils positioniert, und in dem unteren Bereich davon sind der zweite Feldblock 20 und der vierte Feldblock 40 jeweils positioniert. Die Vielzahl der Anschlußflächen ist in dem mittleren Flächenbereich zwi­ schen dem ersten und dem dritten Feldblock 10 und 30 und dem zweiten und dem vier­ ten Feldblock 20 und 40 angeordnet. Der Datenpfad-Steuerschaltkreis 60 ist in dem Zentrumsflächenbereich zwischen dem ersten und dem zweiten Feldblock 10 und 20 und dem dritten und dem vierten Feldblock 30 und 40 angeordnet. Der Datenpfad- Schaltkreis 50 ist in dem mittleren Zentrumsflächenbereich 70, der durch eine unterbro­ chene Linie angegeben ist, angeordnet, der zu einer Kante jedes des ersten bis vierten Feldblocks 10, 20, 30 und 40 hin gerichtet ist. In dem Aufbauprozeß des mittleren Zen­ trumsflächenbereichs 70 sind die Energieversorgungsleitung und die Busleitung in der unterschiedlichen Schicht zu dem Datenpfad-Schaltkreis 50 gebildet. Jeder der Spei­ cherzellenfeldblöcke ist aus einer Vielzahl von Speicherzellen aufgebaut, die zwischen einer Vielzahl von Wortleitungen und einer Vielzahl von Bit-Leitungspaaren verbunden sind. Die Bit-Leitungen werden selektiv mit einer Eingangs/Ausgangsleitung IO gekop­ pelt. Ein einzelner Anschluß der Eingangs/Ausgangsleitung IO ist mit einem Eingangs­ anschluß eines Eingangs/Ausgangs-Multiplexers IO MUX verbunden, dessen Aus­ gangsanschluß dem Datenpfad-Schaltkreis 50 über die Haupteingangs/Ausgangsleitung MIO zugeordnet ist. Der Ausgangsanschluß des Datenpfad-Steuerschaltkreises 60 ist mit einem Steuerschaltkreis des Datenpfad-Schaltkreises 50 verbunden. Der Datenpfad- Schaltkreis 50 ist mit Eingangs/Ausgangspuffern verbunden, die mit Eingangs/Aus­ gangs-Anschlußflächen verbunden sind.

Fig. 2 zeigt ein detailliertes Schaltkreisdiagramm, das den mittleren Zentrumsflächenbe­ reich in Fig. 1 darstellt. Wie die Fig. 2 zeigt, sind in dem Aufbau des mittleren Zentrums­ flächenbereichs 70 acht Datenpfad-Schaltkreise in dem untersten Bereich davon ange­ ordnet. Die Datenpfad-Schaltkreise 112 und 114 sind mit dem ersten Feldblock 10 ver­ bunden und die Datenpfad-Schaltkreise 122 und 124 sind mit dem zweiten Feldblock 20 verbunden. Die Datenpfad-Schaltkreise 212 und 214 sind mit dem dritten Feldblock 30 verbunden und die Datenpfad-Schaltkreise 222 und 224 sind mit dem vierten Feldblock 40 verbunden. Als nächstes wird die Anordnung der Energieversorgungsleitungen und der Busleitungen durch Implementieren eines ersten und eines zweiten Metall-Prozes­ ses ausgeführt. In diesem Fall werden der schraffierte Flächenbereich in Fig. 2 durch ei­ nen ersten Metall-Prozeß und der punktierte Flächenbereich durch einen zweiten Me­ tall-Prozeß gebildet.

Zuerst wird in einem ersten Metall-Prozeß eine Hauptleitung 110 für eine positive Lei­ stungszufuhr (VDD) in dem linken Bereich gebildet und eine Hauptleitung 210 einer Re­ ferenzleistungszufuhr (VSS) wird in dem rechten Bereich gebildet. Die VSS-Leitungen 230, 240 und 250, die mit der VSS-Hauptleitung 210 und den VDD-Leitungen 130,140 und 150 verbunden sind, die mit der VDD-Hauptleitung 110 verbunden sind, sind wie­ derum von dem oberen Bereich zu dem unteren Bereich gebildet. Eine VSS-Leitung 260 ist über die VDD-Hauptleitung 110 der obersten VSS-Leitung 230 gebildet und eine VDD-Leitung 160 ist über die VSS-Hauptleitung 210 der untersten VDD-Leitung 130 ge­ bildet. Demzufolge ist so der erste Metall-Prozeß vervollständigt.

Als zweites wird in einem zweiten Metall-Prozeß eine VDD-Anschlußfläche 100 auf dem Zentrumsflächenbereich der VDD-Hauptleitung 110 gebildet und eine VSS-Anschlußflä­ che 200 wird auf dem Zentrumsflächenbereich der VSS-Hauptleitung 210 gebildet. Wei­ terhin wird eine VSS-Leitung 270, um die VSS-Leitung 230 mit der VSS-Leitung 260 zu verbinden, und eine VDD-Leitung 170, um die VDD-Leitung 130 mit der VDD-Leitung 160 zu verbinden, und zwar unter Verwendung eines Verbinders (Jumper), gebildet. Ei­ ne Busleitung 300 wird in einer vertikalen Richtung gebildet. Busleitungen 410 bis 440 werden gebildet, um jeden der Datenpfad-Schaltkreise mit Eingangs/Ausgangs-Buslei­ tungen zu verbinden, und Busleitungen 450 und 460 werden gebildet, um die Da­ tenpfad-Schaltkreise mit den Eingangs/Ausgangspuffern zu verbinden. Demzufolge ist so der zweite Metall-Prozeß abgeschlossen.

Wie zuvor beschrieben ist, kann eine Halbleiterspeichervorrichtung gemäß der vorlie­ genden Erfindung einen Abstand zwischen Datenpfad-Schaltkreisen und Datenein­ gangs/Ausgangs-Anschlußflächen minimieren und dadurch Abstände zwischen den Da­ tenpfad-Schaltkreisen und den Haupteingangs/Ausgangsleitungen und zwischen Daten­ leitungen und den Datenpfad-Schaltkreisen reduzieren. Deshalb können Eingangs/Aus­ gangspfade relativ einfach unter der Schaltkreisanordnung gemäß der vorliegenden Er­ findung aufgebaut sein und ein Hochgeschwindigkeitsbetrieb kann ausgeführt werden. Weiterhin sind die Datenpfad-Schaltkreise nicht in dem Zentrumsflächenbereich, son­ dern in dem mittleren Zentrumsflächenbereich, angeordnet, so daß das Design des Lay­ outs ebenso wie die Integration der Halbleiterspeichervorrichtung leicht ausgeführt wer­ den können.

In den Zeichnungen und Spezifikationen sind typische, bevorzugte Ausführungsformen der Erfindung offenbart worden, und obwohl spezifische Ausdrücke verwendet werden werden sie nur in einem allgemeinen und beschreibenden Sinne verwendet, und nicht zum Zwecke einer Einschränkung, wobei der Schutzumfang der Erfindung in den nach­ folgenden Ansprüchen angegeben ist.

Claims (4)

1. Halbleiterspeichervorrichtung, die aufweist:
ein Speicherfeld, das in vier Feldblöcke-unterteilt ist, die unabhängig angeordnet sind;
eine Vielzahl von Anschlußflächen, die in einem Mittelflächenbereich zwischen Feldblöcken angeordnet sind, die in oberen und unteren Bereichen der vier Feld­ blöcke positioniert sind;
einen Datenpfad-Steuerschaltkreis, der in einem Zentrumsflächenbereich zwischen Feldblöcken angeordnet ist, die in linken und rechten Bereichen in den vier Blöc­ ken positioniert sind;
einen Datenpfad-Schaltkreis, der in einem mittleren Zentrumsflächenbereich unter den vier Feldblöcken angeordnet ist,
eine Vielzahl von Datenleitungen, die die Anschlußflächen mit dem Datenpfad- Schaltkreis verbinden; und
eine Vielzahl von Haupteingangs/Ausgangsleitungen, die das Speicherfeld mit dem Datenpfad-Schaltkreis verbinden, so daß ein Abstand zwischen den Datenlei­ tungen und den Haupteingangs/Ausgangsleitungen und dem Datenpfad-Schalt­ kreis minimiert werden kann.

2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der mittlere Zentrumsflächenbereich Energiezufuhrleitungen und Busleitungen bildet.

3. Halbleiterspeichervorrichtung nach Anspruch 2, wobei die Energiezufuhrleitungen und die Busleitungen unter Verwendung eines Verbinders verbunden sind.

4. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Energiezufuhrleitungen und die Busleitungen in der unterschiedlichen Schicht zu dem Datenpfad-Schaltkreis gebildet sind.