DE19642746A1 - Halbleitereinrichtung und ihr Herstellungsverfahren - Google Patents
Halbleitereinrichtung und ihr HerstellungsverfahrenInfo
- Publication number
- DE19642746A1 DE19642746A1 DE19642746A DE19642746A DE19642746A1 DE 19642746 A1 DE19642746 A1 DE 19642746A1 DE 19642746 A DE19642746 A DE 19642746A DE 19642746 A DE19642746 A DE 19642746A DE 19642746 A1 DE19642746 A1 DE 19642746A1
- Authority
- DE
- Germany
- Prior art keywords
- nitrogen
- insulating film
- electrode
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 163
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 159
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 82
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 74
- 239000012535 impurity Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims description 38
- 238000004519 manufacturing process Methods 0.000 claims description 38
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 28
- 239000010410 layer Substances 0.000 claims description 28
- 239000012298 atmosphere Substances 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 25
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 18
- 229910021529 ammonia Inorganic materials 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 14
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 13
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 241000881711 Acipenser sturio Species 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 46
- -1 boron ions Chemical class 0.000 description 34
- 238000009413 insulation Methods 0.000 description 25
- 229910052785 arsenic Inorganic materials 0.000 description 22
- 239000000969 carrier Substances 0.000 description 21
- 230000007423 decrease Effects 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 230000006866 deterioration Effects 0.000 description 13
- 238000005121 nitriding Methods 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 9
- 238000002513 implantation Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 229910002651 NO3 Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical group [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- XKMRRTOUMJRJIA-UHFFFAOYSA-N ammonia nh3 Chemical group N.N XKMRRTOUMJRJIA-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Toxicology (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
Die vorliegende Erfindung betrifft im allgemeinen Halblei
tereinrichtungen und ihre Herstellungsverfahren und insbe
sondere eine Halbleitereinrichtung mit durch Einführen von
Stickstoff in einen Teil eines Gateisolierfilms verbesserter
Zuverlässigkeit und ihr Herstellungsverfahren.
Bei der Herstellung von Halbleitereinrichtungen ist es eine
wichtige Aufgabe, die Zuverlässigkeit eines Gateisolierfilms
in einem MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransi
stor) zu sichern. Ein Faktor einer Verschlechterung der Zu
verlässigkeit eines Gateisolierfilms sind heiße Träger, die
in den Gateisolierfilm injiziert werden. Während die Größe
einer Halbleitereinrichtung abnimmt, wird das elektrische
Feld in der Richtung längs eines Kanalgebiets in der Halb
leitereinrichtung vergrößert, und die in dem Kanalgebiet
vorhandenen Träger werden durch das elektrische Feld be
schleunigt und weisen eine große Energie auf. Die Träger mit
einer derartigen großen Energie sind die heißen Träger. Die
heißen Träger mit der großen Energie können in den Gateiso
lierfilm über die Energiebarriere an der Grenzfläche zwi
schen dem Halbleitersubstrat und dem Gateisolierfilm leicht
injiziert werden.
Die in den Gateisolierfilm injizierten Träger werden in dem
Gateoxidfilm teilweise eingefangen oder erzeugen einen Ober
flächenpegel, wodurch sie die Schwellenspannung der Halblei
tereinrichtung ändern oder die Stromtreibfähigkeit verklei
nern.
Um zu verhindern, daß durch die heißen Träger die Zuverläs
sigkeit der Halbleitereinrichtung verschlechtert wird, ist
die Verwendung eines Oxynitridfilms als Gateisolierfilm vor
geschlagen worden. Die Verwendung eines Oxynitridfilms für
den Gateisolierfilm verbessert den Widerstand gegen die
heißen Träger und verbessert auch die Menge von Ladungen,
die injiziert werden, bis der Gateisolierfilm durchbricht,
und daher kann verhindert werden, daß der Dotant in der
Gateelektrode durch den Gateisolierfilm hindurchdringt und
in dem Halbleitersubstrat diffundiert.
Unter Bezugnahme auf Fig. 69 wird nun die Struktur eines
herkömmlichen MOSFET kurz beschrieben. In einem in einem
n-Typ-Halbleitersubstrat 1 gebildeten p-Wannengebiet 8 sind
ein n⁺-Draindiffusionsgebiet 3a und ein n⁺-Sourcediffusions
gebiet 3b in einem vorgeschriebenen Abstand voneinander mit
einem Kanalgebiet zwischen ihnen gebildet. An das n⁺-Drain
diffusionsgebiet 3a und das n⁺-Sourcediffusionsgebiet 3b auf
der Seite des Kanalgebiets angrenzend sind n⁻-LDD-Schichten
2a und 2b mit einer LDD-Struktur gebildet. Auf dem Kanalge
biet ist eine Gateelektrode 5 mit einem aus einem Oxynitrid
film gebildeten Gateisolierfilm 4b dazwischen gebildet.
Ein Verfahren zum Herstellen eines derartigen MOSFET wird in
Verbindung mit den Fig. 70 bis 73 kurz beschrieben.
Unter Bezugnahme auf Fig. 70 wird auf einem n-Typ-Halblei
tersubstrat 1 durch selektive Oxidation ein Elementisola
tions-Isolierfilm 6 gebildet. Dann werden in das n-Typ-Halb
leitersubstrat 1 mehrmals mit verschiedenen Implanta
tionsenergien p-Typ-Störstellen wie beispielsweise Borionen
implantiert, um eine p-Wanne 8 zu bilden, während die
Schwellenspannung des MOSFET gesteuert wird.
Unter Bezugnahme auf Fig. 71 wird durch thermische Oxida
tion eine Oberfläche des n-Typ-Halbleitersubstrats 1 oxi
diert, um einen Gateoxidfilm 4 zu bilden. Dann wird das
n-Typ-Halbleitersubstrat 1 einer Wärmebehandlung in einer
Stickstoffdioxid enthaltenden Atmosphäre unterworfen, um den
Gateisolierfilm 4 zu nitrieren, und es ergibt sich ein Oxy
nitridfilm 4b.
Unter Bezugnahme auf Fig. 72 wird nun auf dem Oxynitridfilm
4 ein mit Phosphor dotierter polykristalliner Siliziumfilm
gebildet und auf dem polykristallinen Siliziumfilm mittels
Photolithographie ein in eine vorgeschriebene Form struktu
rierter Resistfilm gebildet. Der polykristalline Silizium
film wird unter Verwendung des Resistfilms strukturiert, um
eine Gateelektrode 5 zu bilden. Der Resistfilm wird dann
entfernt und unter Verwendung der Gateelektrode 5 als Maske
in die p-Wanne 8 eine Substanz wie beispielsweise Arsen im
plantiert, um eine n⁻-LDD-Schicht 2a, 2b zu bilden.
Unter Bezugnahme auf Fig. 73 wird auf einer Seitenwandung
der Gateelektrode 5 ein Seitenwandungsoxidfilm 7 gebildet
und dann unter Verwendung des Seitenwandungsoxidfilms 7 und
der Gateelektrode 5 als Maske die p-Wanne 8 mit Arsen im
plantiert, um ein Draindiffusionsgebiet 3a und ein Source
diffusionsgebiet 3b zu bilden. Dann folgt eine vorgeschrie
bene Wärmebehandlung, um den in Fig. 69 gezeigten MOSFET zu
vervollständigen.
Eine nichtflüchtige Halbleiterspeichereinrichtung ist eine
von integrierten Halbleiterschaltungseinrichtungen. Vor al
lem ein EEPROM (elektrisch löschbarer und programmierbarer
Nurlesespeicher) ist bekannt, welcher sowohl ein freies
Programmieren von Daten als auch ein elektrisches Schreiben
und Löschen zuläßt. Bezüglich eines derartigen EEPROM wird
ein Flash-EEPROM, der ein schubweises Löschen von in ihm
geschriebenen Informationen zuläßt, zum Beispiel durch das
US-Patent Nr. 4,868,619 offenbart.
Wenn in dem Flash-EEPROM Daten geschrieben oder gelöscht
werden, dann werden mittels des Tunneleffekts durch den
Gateisolierfilm hindurch Elektronen durchgelassen, und die
in den Gateisolierfilm injizierten Elektronen werden in ihm
teilweise eingefangen oder erzeugen manchmal einen Oberflä
chenpegel an der Grenzfläche zwischen dem Gateisolierfilm
und dem Halbleitersubstrat. Im Ergebnis ändert sich die
Schwellenspannung des Flash-EEPROM und wird die Stromtreib
fähigkeit verkleinert. Um ein derartiges Verschlechtern der
Zuverlässigkeit des Gateisolierfilms zu unterdrücken, ist
die Verwendung eines Oxynitridfilms für den Gateisolierfilm
vorgeschlagen worden.
Die Struktur eines einen Oxynitridfilm für den Gateisolier
film verwendenden herkömmlichen Flash-EEPROM wird in Verbin
dung mit Fig. 74 kurz beschrieben.
Das herkömmliche Flash-EEPROM weist ein Draindiffusionsge
biet 103a und ein Sourcediffusionsgebiet 103b, die voneinan
der beabstandet sind, auf einem p-Typ-Halbleitersubstrat 101
mit einem Kanalgebiet zwischen ihnen auf. Auf dem Kanalge
biet ist eine Ladungssammelelektrode 105 mit einem Gateiso
lierfilm 104b dazwischen gebildet, und auf der Ladungssam
melelektrode 105 ist eine Steuerelektrode 108 zum elektri
schen Isolieren der Ladungssammelelektrode 105 mit einem
Zwischenschichtisolierfilm 107 dazwischen gebildet. Ein Sei
tenwandungsoxidfilm 110 ist auf Seitenwandungen der Ladungs
sammelelektrode 105 und der Steuerelektrode 108 gebildet.
Ein Verfahren zum Herstellen des Flash-EEPROM wird in Ver
bindung mit den Fig. 75 bis 79 kurz beschrieben.
Unter Bezugnahme auf Fig. 75 wird mittels thermischer Oxi
dation die Oberfläche eines p-Typ-Halbleitersubstrats 101
oxidiert und ein Gateoxidfilm gebildet. Danach wird der
Gateoxidfilm nitriert, um einen Oxynitridfilm 104b mittels
einer Wärmebehandlung in einer Ammoniak enthaltenden Atmo
sphäre zu bilden.
Dann wird unter Bezugnahme auf Fig. 76 auf dem Oxynitrid
film 104b ein erster mit Phosphor dotierter polykristalliner
Siliziumfilm gebildet, auf welchem ein aus einem Verbundfilm
aus einem Oxidfilm und einem Nitridfilm gebildeter Zwischen
schichtisolierfilm gebildet wird. Dann wird auf dem Zwi
schenschichtisolierfilm ein zweiter mit Phosphor dotierter
polykristalliner Siliziumfilm gebildet.
Ein in eine vorgeschriebene Form strukturierter Resistfilm
wird mittels Photolithographie auf dem zweiten polykristal
linen Siliziumfilm gebildet. Dann werden unter Verwendung
des Resistfilms als Maske der zweite polykristalline Sili
ziumfilm, der Zwischenschichtisolierfilm und der erste
polykristalline Siliziumfilm geätzt, wird der Resistfilm
entfernt und werden somit die Steuerelektrode 108, der Zwi
schenschichtisolierfilm 107 und die Ladungssammelelektrode
105 gebildet.
Unter Bezugnahme auf Fig. 77 wird nun ein Resistfilm 109
gebildet, der ein als Draindiffusionsgebiet vorgesehenes Ge
biet bedeckt, und unter Verwendung der Steuerelektrode 108
und des Resistfilms 109 als Maske in das p-Typ-Halbleiter
substrat 101 Arsenionen implantiert. Im Ergebnis wird in dem
p-Typ-Halbleitersubstrat 101 ein Sourcediffusionsgebiet 103b
gebildet.
Nach Entfernen des Resistfilms 109 wird nun unter Bezugnahme
auf Fig. 78 auf den Seitenwandungen der Steuerelektrode 108
und der Ladungssammelelektrode 105 ein Seitenwandungsoxid
film 110 gebildet. Dann wird ein das Sourcediffusionsgebiet
103b bedeckender Resistfilm 111 gebildet und werden unter
Verwendung der Steuerelektrode 108 und des Resistfilms 111
als Maske in das p-Typ-Halbleitersubstrat 101 Arsenionen im
plantiert. Im Ergebnis wird in dem p-Typ-Halbleitersubstrat
101 ein Draindiffusionsgebiet 103a gebildet. Dann wird das
Halbleitersubstrat wärmebehandelt, um das in Fig. 79 ge
zeigte Flash-EEPROM zu vervollständigen.
Die Verwendung eines Oxynitridfilms für den Gateisolierfilm
bei der Herstellung der MOSFET stößt auf die folgenden Nach
teile.
Der Oxynitridfilm wird verwendet, um den Widerstand eines
MOSFET gegen heiße Träger zu verbessern, aber bei einer ver
größerten Stickstoffkonzentration für den Gateisolierfilm in
einem Bereich von mehreren atm% bis einigen 10 atm%
- (i) werden in dem Gateisolierfilm durch das Eindringen des Stickstoffs in den Gateisolierfilm Spannungen verursacht und
- (ii) nimmt die Rauheit der Grenzfläche zwischen dem Gateiso lierfilm und dem Halbleitersubstrat zu.
Aus den vorstehenden Gründen wird in dem Kanalgebiet des
MOSFET ein Oberflächenpegel erzeugt, wird eine Trägerfalle
erzeugt und nimmt die Beweglichkeit der Träger ab, was eine
verkleinerte Stromtreibfähigkeit des MOSFET und eine ver
kleinerte Betriebsgeschwindigkeit ergibt.
Auch bei dem Flash-EEPROM nimmt aus denselben Gründen wie
denjenigen für den MOSFET die Geschwindigkeit des Schreibens
im Flash-EEPROM ab.
Es ist eine Aufgabe der vorliegenden Erfindung, eine hochzu
verlässige Halbleitereinrichtung durch Vergrößern der Kon
zentration des Stickstoffs in einem vorgeschriebenen Gebiet
in einem Gateisolierfilm und Verhindern einer Abnahme der
Beweglichkeit der Träger in einem Kanalgebiet und ihr Her
stellungsverfahren vorzusehen.
Die Halbleitereinrichtung enthält im einen Aspekt der vor
liegenden Erfindung auf einer Hauptoberfläche eines Halblei
tersubstrats mit einer Leitfähigkeit eines ersten Typs ein
Paar von Störstellengebieten mit einer zu der Leitfähigkeit
des ersten Typs entgegengesetzten Leitfähigkeit eines zwei
ten Typs in einem vorgeschriebenen Abstand voneinander, ein
zwischen dem Paar von Störstellengebieten gebildetes Kanal
gebiet, einen auf dem Kanalgebiet gebildeten Isolierfilm und
eine auf dem Isolierfilm gebildete erste Elektrode. Der Iso
lierfilm mit einer gleichmäßigen Dicke hat ein Stickstoff
enthaltendes Gebiet an beiden Enden im Kontakt mit dem Paar
von Störstellengebieten.
Ein Verfahren zum Herstellen einer Halbleitereinrichtung ge
mäß der vorliegenden Erfindung umfaßt in dem einen Aspekt
die folgenden Schritte.
Ein Isolierfilm wird auf einer Hauptoberfläche eines Halb
leitersubstrats mit einer Leitfähigkeit eines ersten Typs
gebildet. Dann wird auf dem Isolierfilm eine erste Elektrode
gebildet.
Der Isolierfilm und die erste Elektrode werden in eine vor
geschriebene Form mittels Photolithographie strukturiert.
Dann wird in dem Halbleitersubstrat durch Einführen von
Störstellen mit einer zur Leitfähigkeit des ersten Typs ent
gegengesetzten Leitfähigkeit eines zweiten Typs unter Ver
wendung der ersten Elektrode als Maske ein Paar von Stör
stellengebieten gebildet.
An beiden Enden des Isolierfilms wird durch eine Wärmebe
handlung in einer Atmosphäre, die ein Stickstoff enthalten
des Gas enthält, ein Stickstoff enthaltendes Gebiet gebil
det.
Gemäß der vorstehend beschriebenen Halbleitereinrichtung und
ihrem Herstellungsverfahren wird das Stickstoff enthaltende
Gebiet nur in der Nähe eines Unterkantenabschnitts der
ersten Elektrode, mit anderen Worten, nur im Isolierfilm in
dem mit heißen Trägern implantierten Gebiet, gebildet. Da
daher verhindert wird, daß zwischen dem Isolierfilm in der
Nähe des mit heißen Trägern implantierten Unterkantenab
schnitts der ersten Elektrode und dem Halbleitersubstrat ein
Oberflächenpegel erzeugt wird, und der Trägereinfang in der
Nähe des Unterkantenabschnitts der ersten Elektrode in dem
Isolierfilm verkleinert werden kann, kann die Verwendung der
Halbleitereinrichtung für einen MOSFET die durch injizierte
heiße Träger verursachte Verschlechterung des Isolierfilms
verringern.
Da ferner in dem unteren Gebiet im Zentrum der ersten Elek
trode das Stickstoff enthaltende Gebiet nicht gebildet ist,
kann eine Abnahme der Beweglichkeit der Träger in dem Kanal
gebiet verhindert werden. Im Ergebnis kann ein hochzuverläs
siger MOSFET mit großer Treibfähigkeit vorgesehen werden.
Der Isolierfilm in der Halbleitereinrichtung weist eine
gleichmäßige Dicke auf, so daß eine durch sogenannte Gate
vogelschnäbel verursachte Abnahme der Stromtreibfähigkeit,
wie sie bei herkömmlichen Techniken vorkommt, verhindert
werden kann.
Die Verwendung der Halbleitereinrichtung für ein Flash-EEPROM
kann die durch Schreiben in den und Löschen aus dem
Flash-EEPROM verursachte Verschlechterung eines Isolierfilms
verringern. Da außerdem eine Abnahme der Beweglichkeit der
Träger in dem Kanalgebiet unterdrückt werden kann, kann ein
hochzuverlässiges Flash-EEPROM mit großer Treibfähigkeit
verwirklicht werden.
Besonders vorzugsweise weist der Isolierfilm ein Stickstoff
mit kleiner Konzentration enthaltendes Gebiet zwischen den
Stickstoff enthaltenden Gebieten auf. Das Gebiet hat eine
kleinere Stickstoffkonzentration als das Stickstoff enthal
tende Gebiet.
Die Verwendung einer derartigen Struktur verhindert, daß der
Dotant in der ersten Elektrode durch den Isolierfilm hin
durch befördert wird und in das Halbleitersubstrat diffun
diert, und die Betriebscharakteristiken der Halbleiterein
richtung können stabilisiert werden.
Besonders vorzugsweise ist in dem Paar von Störstellenge
bieten eine Stickstoffstörstellenschicht gebildet, die so
gebildet ist, daß sie aus dem im Isolierfilm gebildeten
Stickstoff enthaltenden Gebiet in das Halbleitersubstrat
verläuft.
Wenn eine derartige Struktur mit Stickstoffstörstellen
schicht beispielsweise bei einer Halbleitereinrichtung mit
LDD-Struktur verwendet wird, dann kann eine Störstellendif
fusion des LDD-Gebiets unterdrückt und im Ergebnis der Kurz
kanaleffekt in Halbleitereinrichtungen verhindert werden.
Besonders vorzugsweise enthält die erste Elektrode Stick
stoff. In der den Stickstoff enthaltenden ersten Elektrode
wird der Diffusionskoeffizient des Dotanten in der ersten
Elektrode relativ klein, wodurch die Diffusion des Dotanten
in das Halbleitersubstrat unterdrückt wird.
In einem anderen Aspekt der Halbleitereinrichtung gemäß der
vorliegenden Erfindung hat der Isolationsfilm ein Stickstoff
enthaltendes Stickstoff enthaltendes Gebiet an beiden Enden
im Kontakt mit einem Paar von Störstellengebieten und ein
Stickstoff mit kleiner Konzentration enthaltendes Gebiet mit
einer Stickstoffstörstellenkonzentration, die kleiner als
die des Stickstoff enthaltenden Gebiets in dem Gebiet zwi
schen den Stickstoff enthaltenden Gebieten ist, wobei die
Dicke des Stickstoff mit kleinerer Konzentration enthalten
den Gebiets größer als die des Stickstoff enthaltenden Ge
biets ist. Durch Vorsehen des an beiden Enden der ersten
Elektrode liegenden Stickstoff enthaltenden Gebiets derart,
daß es dick ist, kann der Widerstand gegen heiße Träger ver
bessert werden.
Die vorstehenden und andere Aufgaben, Merkmale, Aspekte und
Vorteile der vorliegenden Erfindung werden aus der folgenden
detaillierten Beschreibung der vorliegenden Erfindung augen
scheinlicher werden, wenn diese in Verbindung mit den beige
fügten Zeichnungen zur Kenntnis genommen wird.
Von den Figuren zeigen:
Fig. 1 eine Querschnittsansicht, welche die Struktur
einer Halbleitereinrichtung gemäß einer
ersten Ausführungsform der Erfindung zeigt;
Fig. 2 eine Darstellung, welche die Stickstoffkon
zentration in einem Gateisolierfilm zeigt;
Fig. 3 bis 7 Querschnittsansichten, die einen ersten bis
fünften Schritt bei einem Verfahren zum Her
stellen der Halbleitereinrichtung gemäß der
ersten Ausführungsform darstellen;
Fig. 8 eine Querschnittsansicht, welche die Struktur
einer Halbleitereinrichtung gemäß einer zwei
ten Ausführungsform der Erfindung zeigt;
Fig. 9 eine Darstellung, welche die Stickstoffkon
zentration in einem Gateisolierfilm zeigt;
Fig. 10 bis 14 Querschnittsansichten, die einen ersten bis
fünften Schritt bei einem Verfahren zum Her
stellen der Halbleitereinrichtung gemäß der
zweiten Ausführungsform darstellen;
Fig. 15 eine Querschnittsansicht, welche die Struktur
einer Halbleitereinrichtung gemäß einer drit
ten Ausführungsform der Erfindung zeigt;
Fig. 16 bis 20 Querschnittsansichten, die einen ersten bis
fünften Schritt bei einem Verfahren zum Her
stellen der Halbleitereinrichtung gemäß der
dritten Ausführungsform darstellen;
Fig. 21 eine Querschnittsansicht, welche die Struktur
einer Halbleitereinrichtung gemäß einer vier
ten Ausführungsform der Erfindung zeigt;
Fig. 22 bis 26 Querschnittsansichten, die einen ersten bis
fünften Schritt bei einem Verfahren zum Her
stellen der Halbleitereinrichtung gemäß der
vierten Ausführungsform darstellen;
Fig. 27 eine Querschnittsansicht, welche die Struktur
einer Halbleitereinrichtung gemäß einer fünf
ten Ausführungsform der Erfindung zeigt;
Fig. 28 bis 32 Querschnittsansichten, die einen ersten bis
fünften Schritt bei einem Verfahren zum Her
stellen der Halbleitereinrichtung gemäß der
fünften Ausführungsform darstellen;
Fig. 33 eine Querschnittsansicht, welche die Struktur
einer Halbleitereinrichtung gemäß einer
sechsten Ausführungsform der Erfindung zeigt;
Fig. 34 bis 39 Querschnittsansichten, die einen ersten bis
sechsten Schritt bei einem Verfahren zum Her
stellen der Halbleitereinrichtung gemäß der
sechsten Ausführungsform darstellen;
Fig. 40 eine Querschnittsansicht, welche die Struktur
einer Halbleitereinrichtung gemäß einer
siebenten Ausführungsform der Erfindung
zeigt;
Fig. 41 bis 46 Querschnittsansichten, die einen ersten bis
sechsten Schritt bei einem Verfahren zum Her
stellen der Halbleitereinrichtung gemäß der
siebenten Ausführungsform darstellen;
Fig. 47 eine Querschnittsansicht, welche die Struktur
einer Halbleitereinrichtung gemäß einer
achten Ausführungsform der Erfindung zeigt;
Fig. 48 bis 53 Querschnittsansichten, die einen ersten bis
fünften Schritt bei einem Verfahren zum Her
stellen der Halbleitereinrichtung gemäß der
achten Ausführungsform darstellen;
Fig. 54 eine Querschnittsansicht, welche die Struktur
einer Halbleitereinrichtung gemäß einer neun
ten Ausführungsform der Erfindung zeigt;
Fig. 55 bis 60 Querschnittsansichten, die einen ersten bis
sechsten Schritt bei einem Verfahren zum Her
stellen der Halbleitereinrichtung gemäß der
neunten Ausführungsform darstellen;
Fig. 61 eine Querschnittsansicht, welche die Struktur
einer Halbleitereinrichtung gemäß einer zehn
ten Ausführungsform der Erfindung zeigt;
Fig. 62 bis 68 Querschnittsansichten, die einen ersten bis
siebenten Schritt bei einem Verfahren zum
Herstellen der Halbleitereinrichtung gemäß
der zehnten Ausführungsform darstellen;
Fig. 69 eine Querschnittsansicht, welche die Struktur
eines herkömmlichen MOSFET zeigt;
Fig. 70 bis 73 Querschnittsansichten, welche einen ersten
bis vierten Schritt bei einem Verfahren zum
Herstellen des herkömmlichen MOSFET darstel
len;
Fig. 74 eine Querschnittsansicht, welche die Struktur
eines herkömmlichen Flash-EEPROM zeigt; und
Fig. 75 bis 79 Querschnittsansichten, welche einen ersten
bis fünften Schritt bei einem Verfahren zum
Herstellen des herkömmlichen Flash-EEPROM
darstellen.
Nun werden in Verbindung mit den beigefügten Zeichnungen die
Halbleitereinrichtungen gemäß den Ausführungsformen der Er
findung und ihre Herstellungsverfahren beschrieben.
Eine Halbleitereinrichtung gemäß der ersten Ausführungsform
der Erfindung und ihr Herstellungsverfahren werden unter Be
zugnahme auf die Figuren beschrieben.
Fig. 1 ist eine Querschnittsansicht, welche einen MOSFET
gemäß der ersten Ausführungsform der Erfindung schematisch
darstellt.
Eine p-Wanne 8 ist auf einem n-Typ-Halbleitersubstrat 1 wie
beispielsweise einem Siliziumsubstrat gebildet, und ein ak
tives Gebiet ist durch einen Elementisolations-Isolierfilm 6
festgelegt. In der p-Wanne 8 sind ein n⁺-Typ-Draindiffu
sionsgebiet 3a und ein n⁺-Typ-Sourcediffusionsgebiet 3b in
einem vorgeschriebenen Abstand voneinander mit einem Kanal
gebiet zwischen ihnen gebildet. In dem n⁺-Typ-Draindiffu
sionsgebiet 3a und dem n⁺-Typ-Sourcediffusionsgebiet 3b sind
auf der entsprechenden Seite des Kanalgebiets n⁻-Typ-LDD-Schichten
2a und 2b gebildet.
Eine Gateelektrode 5 ist auf dem Kanalgebiet mit einem Gate
isolierfilm 4a wie beispielsweise einem Oxidfilm dazwischen
gebildet.
Ein Gateisolierfilm 4d ist im Kontakt mit einem Unterkanten
abschnitt der Gateelektrode 5 vorgesehen, mit anderen Wor
ten, ein Gateisolierfilm 4a in der Nähe eines Gebiets, das
im Kontakt mit der n⁻-Typ-LDD-Schicht 2a des n⁺-Typ-Drain
diffusionsgebiets 3a und der n⁻-Typ-LDD-Schicht 2b des
n⁺-Typ-Sourcediffusionsgebiets 3b ist, weist ein Stickstoff
enthaltendes Gebiet 4d auf, wie in dem Profil der Stick
stoffkonzentration für den Gateisolierfilm 4a in Fig. 2
dargestellt.
Ein Verfahren zum Herstellen der Halbleitereinrichtung wird
in Verbindung mit den Fig. 3 bis 7 beschrieben. Unter Be
zugnahme auf Fig. 3 wird auf einem n-Typ-Halbleitersubstrat
1 durch selektive Oxidation ein Elementisolations-Oxidfilm 6
gebildet und werden dann in Mehrfachstufen mit verschiedenen
Implantationsenergien Borionen implantiert, um eine p-Wanne
8 zu bilden, während die Schwellenspannung des MOSFET ge
steuert wird.
Nun wird unter Bezugnahme auf Fig. 4 das n-Typ-Halbleiter
substrat 1 thermisch oxidiert, um einen Gateoxidfilm 4a mit
einer Dicke in einem Bereich von 40 Å bis 100 Å zu bilden.
Nun wird unter Bezugnahme auf Fig. 5 ein mit Phosphor do
tierter polykristalliner Siliziumfilm 5 gebildet, wird auf
dem ganzen polykristallinen Siliziumfilm 5 ein Resist film
förmig aufgetragen und wird mittels Photolithographie ein
Strukturieren in eine vorgeschriebene Form ausgeführt.
Unter Verwendung des Resistfilms als Maske werden der poly
kristalline Siliziumfilm 5 und der Gateoxidfilm 4 geätzt,
und dann wird der Resist entfernt, um die Gateelektrode 5
und den Gateisolierfilm 4a zu vervollständigen. Danach wer
den unter Verwendung der Gateelektrode 5 als Maske in die
p-Wanne 8 Arsenionen implantiert, um n⁻-Typ-LDD-Schichten 2a
und 2b zu bilden.
Nun wird unter Bezugnahme auf Fig. 6 in einer Ammoniak ent
haltenden Atmosphäre der Gateisolierfilm 4a bei einer Tempe
ratur in einem Bereich von 600°C bis 900°C (vorzugsweise bei
800°C) wärmebehandelt und wird der Gateoxidfilm 4a in dem
Gebiet, das im Kontakt mit dem Unterkantenabschnitt der
Gateelektrode 5 ist, nitriert, um ein Stickstoff enthalten
des Gebiet 4d zu bilden.
Dann wird unter Bezugnahme auf Fig. 7 auf einer Seitenwan
dung der Gateelektrode 5 ein Seitenwandungsoxidfilm 7 gebil
det, werden unter Verwendung der Gateelektrode 5 und des
Seitenwandungsoxidfilms 7 als Maske in die p-Wanne 8 Arsen
ionen implantiert, um ein n⁺-Typ-Draingebiet 3a und ein
n⁺-Typ-Sourcegebiet 3b zu bilden, und wird durch eine Wärmebe
handlung der in Fig. 3 gezeigte MOSFET vervollständigt.
Bei dem MOSFET gemäß der ersten Ausführungsform wird das
Stickstoff enthaltende Gebiet 4d nur in dem Gebiet in der
Nähe des Unterkantenabschnitts der Gateelektrode 5, mit
anderen Worten, nur in dem mit heißen Trägern implantierten
Gebiet, gebildet.
Im Ergebnis wird unterdrückt, daß zwischen dem Gateisolier
film 4a in der Nähe des mit heißen Trägern implantierten
Unterkantenabschnitts der Gateelektrode und dem n-Typ-Halb
leitersubstrat 1 ein Oberflächenpegel erzeugt wird, wodurch
ein Trägereinfang in dem Gateisolierfilm 4a in der Nähe des
Unterkantenabschnitts der Gateelektrode 5 und daher eine
Verschlechterung des MOSFET durch Implantation heißer Träger
verringert werden kann.
Da das Stickstoff enthaltende Gebiet 4d nur an den beiden
Enden des Gateisolierfilms 4a gebildet ist, kann unterdrückt
wird, daß die Beweglichkeit der Träger verkleinert wird.
Ferner kann der Gateisolierfilm 4a mit einer gleichmäßigen
Dicke das durch Gatevogelschnäbel verursachte Abnehmen der
Stromtreibfähigkeit, wie es bei der herkömmlichen Struktur
vorkommt, eliminieren. Daher kann in der Halbleitereinrich
tung gemäß der ersten Ausführungsform ein hochzuverlässiger
MOSFET mit großer Treibfähigkeit verwirklicht werden.
Nun werden in Verbindung mit den Figuren eine Halbleiterein
richtung gemäß der zweiten Ausführungsform der Erfindung und
ihr Herstellungsverfahren beschrieben.
Fig. 8 ist eine Querschnittsansicht, welche einen MOSFET
gemäß der zweiten Ausführungsform der Erfindung schematisch
darstellt.
Die Struktur des MOSFET gemäß der zweiten Ausführungsform
ist im wesentlichen dieselbe wie die Struktur des in Fig. 1
gezeigten MOSFET gemäß der ersten Ausführungsform, wobei ein
wichtiger Unterschied darin besteht, daß auch in dem Gebiet
zwischen den Stickstoff enthaltenden Gebieten 4d des Gate
isolierfilms ein Stickstoff mit kleiner Konzentration ent
haltendes Gebiet mit einer Stickstoffstörstellenkonzentra
tion vorgesehen ist, die kleiner als diejenige des Stick
stoff enthaltenden Gebiets 4d ist, wie in dem in Fig. 9
dargestellten Profil der Stickstoffkonzentration im Gate
isolierfilm gezeigt. Die übrige Struktur ist im wesentlichen
dieselbe wie diejenige des MOSFET gemäß der ersten Ausfüh
rungsform, und gleiche oder entsprechende Abschnitte sind
mit denselben Bezugszeichen bezeichnet.
Nun wird unter Bezugnahme auf die Fig. 10 bis 14 ein
Verfahren zum Herstellen des MOSFET gemäß der zweiten Aus
führungsform der Erfindung beschrieben.
Unter Bezugnahme auf Fig. 10 wird auf einem n-Typ-Halblei
tersubstrat 1 durch selektive Oxidation ein Elementisola
tions-Oxidfilm 6 gebildet und werden dann in Mehrfachstufen
mit verschiedenen Implantationsenergien Borionen implan
tiert, um eine p-Wanne 8 zu bilden, während die Schwellen
spannung des MOSFET gesteuert wird.
Nun wird unter Bezugnahme auf Fig. 11 eine Oberfläche des
n-Typ-Halbleitersubstrats 1 thermisch oxidiert, um einen
Gateoxidfilm zu bilden, woraufhin eine Wärmebehandlung in
einer Ammoniak enthaltenden Atmosphäre bei einer Temperatur
in einem Bereich von 600°C bis 900°C folgt, um einen Oxy
nitridfilm 4B zu bilden.
Nun wird unter Bezugnahme auf Fig. 12 auf dem Oxynitridfilm
4B, auf dem ein in eine vorgeschriebene Form mittels Photo
lithographie strukturierter Resistfilm gebildet ist, ein mit
Phosphor dotierter polykristalliner Siliziumfilm gebildet.
Dann werden unter Verwendung des Resistfilms als Maske der
polykristalline Siliziumfilm und der Oxynitridfilm 4B ge
ätzt, wird der Resistfilm entfernt und werden eine Gateelek
trode 5 und ein Oxynitridfilm 4b vervollständigt.
Nun werden unter Verwendung der Gateelektrode 5 als Maske in
die p-Wanne 8 Arsenionen implantiert, um n⁻-Typ-LDD-Schich
ten 2a und 2b zu bilden.
Nun wird unter Bezugnahme auf Fig. 13 der Oxynitridfilm 4b
einer Wärmebehandlung in einer Ammoniak enthaltenden Atmo
sphäre bei einer Temperatur in einem Bereich von 600°C bis
900°C unterworfen, wird der Oxynitridfilm 4b in dem Gebiet,
das im Kontakt mit dem Unterkantenabschnitt der Gateelek
trode 5 ist, nitriert und wird ein Stickstoff enthaltendes
Gebiet 4d gebildet, das eine Stickstoffkonzentration auf
weist, die in der Nähe des Unterkantenabschnitts der Gate
elektrode 5 größer als im Zentralgebiet ist.
Unter Bezugnahme auf Fig. 14 werden nun, nachdem auf einer
Seitenwandung der Gateelektrode 5 ein Seitenwandungsoxidfilm
7 gebildet ist, unter Verwendung der Gateelektrode 5 und des
Seitenwandungsoxidfilms 7 als Maske in die p-Wanne 8 Arsen
ionen implantiert, um ein n⁺-Typ-Draindiffusionsgebiet 3a
und ein n⁺-Typ-Sourcediffusionsgebiet 3b zu bilden, und dann
wird eine Wärmebehandlung ausgeführt, um den MOSFET zu ver
vollständigen.
Es wird angemerkt, daß bei dem vorstehenden Herstellungspro
zeß der Gateoxidfilm gebildet wird durch die Oxidation des
n-Typ-Halbleitersubstrats 1, welche von der Wärmebehandlung
in der Ammoniak enthaltenden Atmosphäre bei einer Temperatur
im Bereich von 600°C bis 900°C gefolgt wird, um den Oxy
nitridfilm 4B durch Nitrieren des Gateoxidfilms zu bilden,
daß der Gateoxidfilm aber in einer Atmosphäre aus Stick
stoffmonoxid bei etwa 900°C oder alternativ in einer Atmo
sphäre aus Stickstoffdioxid bei etwa 1000°C wärmebehandelt
werden kann, so daß der Gateoxidfilm nitriert wird, um den
Oxynitridfilm 4B zu bilden. Alternativ kann in einer Atmo
sphäre aus Stickstoffmonoxid bei etwa 900°C oder in einer
Atmosphäre aus Stickstoffdioxid bei etwa 1000°C das n-Typ-Halb
leitersubstrat 1 direkt oxynitriert werden, um den Oxy
nitridfilm 4B zu bilden.
Die Halbleitereinrichtung gemäß der zweiten Ausführungsform
der Erfindung weist ein Stickstoff enthaltendes Gebiet auf,
das eine größere Menge Stickstoff in der Nähe des Unterkan
tenabschnitts der Gateelektrode des Gateisolierfilms, mit
anderen Worten, in dem mit heißen Trägern implantierten Ge
biet, enthält. Im Ergebnis wird unterdrückt, daß zwischen
dem Gateisolierfilm in der Nähe des mit heißen Trägern im
plantierten Unterkantenabschnitts der Gateelektrode 5 und
dem n-Typ-Halbleitersubstrat ein Oberflächenpegel erzeugt
wird, während der Trägereinfang in der Nähe des Unterkanten
abschnitts der Gateelektrode in dem Gateisolierfilm und da
her die durch Injektion heißer Träger verursachte Ver
schlechterung des MOSFET verringert werden kann.
Außerdem kann der aus dem Oxynitridfilm gebildete Gateiso
lierfilm die Implantationsladungsmenge vergrößern, bis der
Gateisolierfilm durchbricht, und daher kann unterdrückt wer
den, daß der Dotant in der Gateelektrode in das Siliziumsub
strat diffundiert. Ferner ist das den Stickstoff mit
größerer Konzentration enthaltende Stickstoff enthaltende
Gebiet nur an den beiden Enden des Gateisolierfilms gebil
det, so daß unterdrückt werden kann, daß durch das Nitrieren
der Gateelektrode die Beweglichkeit der Träger verkleinert
wird. Im Ergebnis kann ein hochzuverlässiger MOSFET mit
großer Treibfähigkeit verwirklicht werden.
Nun werden in Verbindung mit den Figuren eine Halbleiterein
richtung gemäß der dritten Ausführungsform der Erfindung und
ihr Herstellungsverfahren beschrieben.
Fig. 15 ist eine Querschnittsansicht, welche einen MOSFET
gemäß der dritten Ausführungsform der Erfindung schematisch
darstellt.
Die Struktur des MOSFET gemäß der dritten Ausführungsform
ist dieselbe wie diejenige des in Fig. 8 gezeigten MOSFET
gemäß der zweiten Ausführungsform, wobei ein wichtiger
Unterschied darin besteht, daß das Stickstoff enthaltende
Gebiet 4d des Gateisolierfilms ein Stickstoff enthaltendes
Gebiet 4e aufweist, das eine Dicke hat, die größer als die
jenige des Stickstoff mit kleiner Konzentration enthaltenden
Gebiets 4d ist. Die übrige Struktur ist im wesentlichen die
selbe wie diejenige des MOSFET gemäß der zweiten Ausfüh
rungsform, und gleiche oder entsprechende Abschnitte sind
mit denselben Bezugszeichen bezeichnet.
Unter Bezugnahme auf die Fig. 16 bis 20 wird ein Verfah
ren zum Herstellen des MOSFET gemäß der dritten Ausführungs
form der Erfindung beschrieben.
Unter Bezugnahme auf Fig. 16 wird auf einem n-Typ-Halblei
tersubstrat 1 durch selektive Oxidation ein Elementisola
tions-Oxidfilm 6 gebildet und werden dann in Mehrfachstufen
mit verschiedenen Implantationsenergien Borionen implan
tiert, um eine p-Wanne 8 zu bilden, während die Schwellen
spannung des MOSFET gesteuert wird.
Nun wird unter Bezugnahme auf Fig. 17 eine Oberfläche des
n-Typ-Halbleitersubstrats 1 thermisch oxidiert, um einen
Gateoxidfilm zu bilden, woraufhin eine Wärmebehandlung in
einer Ammoniakatmosphäre bei einer Temperatur in einem Be
reich von 600°C bis 900°C folgt, um einen Oxynitridfilm 4B
zu bilden.
Dann wird unter Bezugnahme auf Fig. 18 auf dem Oxynitrid
film 4B ein mit Phosphor dotierter polykristalliner Sili
ziumfilm gebildet, und dann wird auf dem polykristallinen
Siliziumfilm mittels Photolithographie ein Resistfilm mit
vorgeschriebener Form gebildet.
Dann werden unter Verwendung des Resistfilms als Maske der
polykristalline Siliziumfilm und der Oxynitridfilm 4B ge
ätzt, wird der Resistfilm entfernt und werden eine Gate
elektrode 5 und ein Oxynitridfilm 4b vervollständigt.
Nun werden unter Bezugnahme auf Fig. 19 in einer Atmo
sphäre, die sowohl Stickstoffdioxid mit etwa 1000°C enthält
als auch den Oxynitridfilm 4b in dem Gebiet, das im Kontakt
mit einem Unterkantenabschnitt der Gateelektrode 5 ist,
nitriert, der Oxynitridfilm 4b wärmebehandelt und wird ein
Stickstoff enthaltendes Gebiet 4e mit einem Gebiet, das mit
einer größeren Konzentration in der Nähe des Unterkantenab
schnitts der Gateelektrode 5 nitriert wird, gebildet. Zu der
Zeit oxidiert auch der Sauerstoff in dem Stickstoffdioxid
einen Teil der Gateelektrode 5 und einen Teil des
n-Typ-Halbleitersubstrats 1, und das Stickstoff enthaltende Gebiet
4e wird eine Dicke aufweisen, die größer als diejenige des
Stickstoff mit kleiner Konzentration enthaltenden Gebiets 4b
ist.
Unter Verwendung der Gateelektrode 5 als Maske werden in die
p-Wanne 8 Arsenionen implantiert, um n⁻-Typ-LDD-Schichten 2a
und 2b zu bilden.
Nun wird unter Bezugnahme auf Fig. 20 auf einer Seitenwan
dung der Gateelektrode 5 ein Seitenwandungsoxidfilm 7 gebil
det, und dann werden unter Verwendung der Gateelektrode 5
und des Seitenwandungsoxidfilms 7 als Maske in die p-Wanne 8
Arsenionen implantiert, um ein n⁺-Typ-Draindiffusionsgebiet
3a und ein n⁺-Sourcediffusionsgebiet 3b zu bilden, woraufhin
eine Wärmebehandlung folgt, um den MOSFET zu vervollständi
gen.
Bei der vorstehenden Beschreibung wird zum Oxynitrieren des
Gateoxidfilms in der Nähe des Unterkantenabschnitts der
Gateelektrode Stickstoffdioxid verwendet, aber es ist
selbstverständlich, daß durch eine Wärmebehandlung in einer
Stickstoffmonoxid mit etwa 900°C enthaltenden Atmosphäre
oder in einer Atmosphäre, die wenigstens zwei Arten Gas aus
Stickstoffmonoxid, Stickstoffdioxid und Ammoniak enthält,
dieselbe Struktur vorgesehen werden kann.
Bei dem MOSFET gemäß der dritten Ausführungsform ist in der
Nähe des Unterkantenabschnitts der Gateelektrode in dem
Gateisolierfilm, mit anderen Worten, in dem mit heißen
Trägern implantierten Gebiet, das eine große Menge Stick
stoff enthaltende Stickstoff enthaltende Gebiet gebildet. Im
Ergebnis wird unterdrückt, daß zwischen dem Gateisolierfilm
in der Nähe des mit heißen Trägern implantierten Unterkan
tenabschnitts der Gateelektrode und dem n-Typ-Halbleiter
substrat ein Oberflächenpegel erzeugt wird, während ein
Trägereinfang in der Nähe des Unterkantenabschnitts der
Gateelektrode in dem Gateisolierfilm und daher eine Ver
schlechterung des MOSFET durch die Injektion heißer Träger
verringert werden kann.
Außerdem ist der Gateisolierfilm aus einem Oxynitridfilm ge
bildet, wodurch die Menge jener Ladungen vergrößert werden
kann, welche injiziert werden, bis der Gateisolierfilm
durchbricht, und es kann unterdrückt werden, daß der Dotant
in der Gateelektrode in das n-Typ-Halbleitersubstrat diffun
diert wird.
Das den Stickstoff mit größerer Konzentration enthaltende
Stickstoff enthaltende Gebiet wird nur an den beiden Enden
des Gateisolierfilms gebildet, wodurch das Abnehmen der Be
weglichkeit der Träger durch das Nitrieren des Gateisolier
films unterdrückt werden kann.
Ferner wird durch das Oxynitrieren der Gateoxidfilm in dem
Unterkantenabschnitt der Gateelektrode oxidiert und daher
Sauerstoff eingeführt, welcher eine durch das Ätzen der
Gateelektrode verursachte Beschädigung der Gateelektrode
ausbessern kann. Daher kann ein hochzuverlässiger MOSFET mit
großer Treibfähigkeit verwirklicht werden.
Es wird angemerkt, daß bei der vorstehenden Beschreibung
nach dem Bilden der n⁻-Typ-LDD-Schicht der Gateoxidfilm oxy
nitriert wird, aber vor dem Bilden der n⁻-Typ-LDD-Schicht
die Oxynitrierbehandlung ausgeführt und die durch die Wärme
behandlung bei der Oxynitrierbehandlung verursachte Diffu
sion der n⁻-Typ-LDD-Schicht unterdrückt werden kann.
Nun werden in Verbindung mit den Figuren ein MOSFET gemäß
der vierten Ausführungsform der vorliegenden Erfindung und
sein Herstellungsverfahren beschrieben.
Fig. 21 ist eine Querschnittsansicht, welche den MOSFET ge
mäß der vierten Ausführungsform der Erfindung schematisch
darstellt.
Die Struktur der vierten Ausführungsform ist im wesentlichen
dieselbe wie diejenige der in Fig. 1 gezeigten ersten Aus
führungsform, wobei ein wichtiger Unterschied darin besteht,
daß an beiden Enden des Gateisolierfilms 4a Stickstoff ent
haltende Gebiete 4f gebildet sind und eine Stickstoffstör
stellenschicht 4h so gebildet ist, daß sie aus dem Stick
stoff enthaltenden Gebiet 4f zu jeder der n⁻-Typ-LDD-Schichten
2a und 2b hin verläuft. Die übrige Struktur ist
dieselbe wie diejenige des MOSFET gemäß der ersten Ausfüh
rungsform, und daher sind gleiche Abschnitte mit denselben
Bezugszeichen bezeichnet.
Unter Bezugnahme auf die Fig. 22 bis 26 wird ein Verfah
ren zum Herstellen des MOSFET gemäß der vierten Ausführungs
form der Erfindung beschrieben.
Unter Bezugnahme auf Fig. 22 wird auf einem n-Typ-Halblei
tersubstrat 1 durch selektive Oxidation ein Elementisola
tions-Oxidfilm 6 gebildet und werden dann in Mehrfachstufen
mit verschiedenen Implantationsenergien Borionen implan
tiert, um eine p-Wanne 8 zu bilden, während die Schwellen
spannung des MOSFET gesteuert wird.
Nun wird unter Bezugnahme auf Fig. 23 eine Oberfläche des
n-Typ-Halbleitersubstrats 1 thermisch oxidiert, um einen
Gateoxidfilm 4A zu bilden.
Unter Bezugnahme auf Fig. 24 wird auf dem Gateoxidfilm 4A
ein mit Phosphor dotierter polykristalliner Siliziumfilm ge
bildet und dann mittels Photolithographie ein Resistfilm 20
in eine vorgeschriebene Form strukturiert.
Unter Verwendung des Resistfilms 20 als Maske werden der
polykristalline Siliziumfilm und der Gateoxidfilm 4A geätzt,
um eine Gateelektrode 5 und einen Gateoxidfilm 4a zu ver
vollständigen.
Während der Resistfilm 20 noch verbleibt, werden dann aus
einer Stellung, die in einem Winkel in einem Bereich von 30°
bis 45° bezüglich der Senkrechten auf der Oberfläche des
n-Typ-Halbleitersubstrats 1 geneigt ist, Stickstoffionen im
plantiert, während sich das n-Typ-Halbleitersubstrat 1
dreht. Der Stickstoff wird somit in die Seitenwandungen der
Gateelektrode 5, die Seitenwandungen des Gateisolierfilms 4a
und in die Nähe der Unterkante der Gateelektrode 5 in dem
n-Typ-Halbleitersubstrat 1 eingeführt, und im Ergebnis wird
ein Gebiet 4g, in das Stickstoff eingeführt ist, gebildet.
Die Menge der zu der Zeit implantierten Stickstoffionen ist
in einem Bereich von 1 × 10¹⁵ bis 1 × 10¹⁶ cm-2, wobei die
Implantationsenergie in einem Bereich von 5 bis 20 keV ist,
die Störstellenkonzentration des Gebiets 4g, in das Stick
stoff eingeführt ist, auf einen Wert in einem Bereich von
etwa 1 × 10²⁰ cm-3 bis 1 × 10²¹ cm-3 abnimmt, und das Gebiet
4g, in das Stickstoff eingeführt ist, so gebildet wird, daß
es eine Dicke in einem Bereich von etwa 50 Å bis 200 Å über
der Oberfläche des n-Typ-Halbleitersubstrats 1 hat.
Nach Entfernen des Resistfilms 20 werden dann unter Bezug
nahme auf Fig. 25 unter Verwendung der Gateelektrode 5 als
Maske in die p-Wanne 8 Arsenionen implantiert, um
n⁻-Typ-LDD-Schichten 2a und 2b zu bilden.
Unter Bezugnahme auf Fig. 26 wird nun auf einer Seitenwan
dung der Gateelektrode 5 ein Seitenwandungsoxidfilm 7 gebil
det und werden unter Verwendung der Gateelektrode 5 und des
Seitenwandungsoxidfilms 7 als Maske in die p-Wanne 8 Arsen
ionen implantiert, um ein n⁺-Typ-Draindiffusionsgebiet 3a
und ein n⁺-Typ-Sourcediffusionsgebiet 3b zu bilden.
Dann wird eine Wärmebehandlung ausgeführt, um den MOSFET zu
vervollständigen. Der in die Seitenwandung der Gateelektrode
5 und das n-Typ-Halbleitersubstrat 1 implantierte Stickstoff
schlägt sich an beiden Enden der Gateelektrode 5 durch die
Wärmebehandlung nieder, und an den beiden Enden der Gate
elektrode 5 werden Stickstoff enthaltenden Gebiete 4f gebil
det.
Bei dem MOSFET gemäß der vierten Ausführungsform wird das
Stickstoff enthaltende Gebiet nur in der Nähe des Unterkan
tenabschnitts der Gateelektrode, mit anderen Worten, nur in
dem mit heißen Trägern implantierten Gebiet, gebildet. Im
Ergebnis wird unterdrückt, daß zwischen dem Gateisolierfilm
in der Nähe des mit heißen Trägern implantierten Kantenab
schnitts der Gateelektrode und dem n-Typ-Halbleitersubstrat
ein Oberflächenpegel erzeugt wird, wobei ein Trägereinfang
in der Nähe des Unterkantenabschnitts der Gateelektrode in
dem Gateisolierfilm und daher eine Verschlechterung des
MOSFET durch Injektion heißer Träger verringert werden kann.
Ferner ist das Stickstoff enthaltende Gebiet nur an den bei
den Enden des Gateisolierfilms gebildet, und daher kann eine
Abnahme der Beweglichkeit der Träger durch das Nitrieren des
Gateisolierfilms unterdrückt werden. Der Gateisolierfilm
wird durch die Ionenimplantation und die Wärmebehandlung
zum Aktivieren der Source/Draindiffusionsgebiete nitriert,
und daher kann ein einfacher Prozeß mit nur einem weiteren
Schritt zur Ionenimplantation dazu verwendet werden, die
Struktur des MOSFET gemäß der vorliegenden Ausführungsform
zu verwirklichen. Im Ergebnis kann ein hochzuverlässiger
MOSFET mit großer Treibfähigkeit leicht verwirklicht werden.
Nun werden in Verbindung mit den Figuren eine Halbleiterein
richtung gemäß der fünften Ausführungsform der Erfindung und
ihr Herstellungsverfahren beschrieben.
Fig. 27 ist eine Querschnittsansicht, welche einen MOSFET
gemäß der fünften Ausführungsform der Erfindung schematisch
darstellt.
Die Struktur des MOSFET gemäß der fünften Ausführungsform
ist im wesentlichen dieselbe wie diejenige der in Fig. 21
gezeigten vierten Ausführungsform, wobei ein wichtiger
Unterschied darin besteht, daß der MOSFET gemäß der fünften
Ausführungsform auch in dem Gebiet zwischen den Stickstoff
enthaltenden Gebieten 4f in dem Gateisolierfilm versehen ist
mit einem Stickstoff mit kleiner Konzentration enthaltenden
Gebiet 4b mit einer Stickstoffstörstellenkonzentration, die
kleiner als diejenige des Stickstoff enthaltenden Gebiets 4f
ist, und daß die Gateelektrode 5b auch Stickstoff enthält.
Da die übrige Struktur dieselbe wie diejenige des MOSFET ge
mäß der vierten Ausführungsform ist, sind gleiche oder ent
sprechende Abschnitte mit denselben Bezugszeichen bezeich
net.
Ein Verfahren zum Herstellen des MOSFET gemäß der fünften
Ausführungsform wird in Verbindung mit den Fig. 28 bis 32
beschrieben.
Unter Bezugnahme auf Fig. 28 wird auf einem n-Typ-Halblei
tersubstrat 1 durch selektive Oxidation ein Elementisola
tions-Oxidfilm 6 gebildet und werden dann in Mehrfachstufen
mit verschiedenen Energien Borionen implantiert, um eine
p-Wanne 8 zu bilden, während die Schwelle des MOSFET gesteuert
wird.
Nun wird unter Bezugnahme auf Fig. 29 eine Oberfläche des
n-Typ-Halbleitersubstrats 1 thermisch oxidiert, um einen
Gateoxidfilm zu bilden, und dann wird ein mit Phosphor do
tierter polykristalliner Siliziumfilm gebildet. Dann werden
in den oberen Schichtabschnitt des polykristallinen Sili
ziumfilms Stickstoffionen implantiert, um eine in ihrem
oberen Schichtabschnitt Stickstoff enthaltende polykristal
line Siliziumschicht 5B zu vervollständigen.
Nun wird unter Bezugnahme auf Fig. 30 auf dem polykristal
linen Siliziumfilm 5B ein mittels Photolithographie in eine
vorgeschriebene Form strukturierter Resistfilm 21 gebildet
und werden unter Verwendung des Resistfilms 21 als Maske der
polykristalline Siliziumfilm 5B und der Gateoxidfilm 4A
strukturiert, um eine Gateelektrode 5b und eine Gateelek
trode 4a zu vervollständigen.
Während der Resistfilm 21 noch verbleibt, werden dann aus
einer Stellung, die in einem Winkel in einem Bereich von 35°
bis 45° bezüglich der Senkrechten auf dem n-Typ-Halbleiter
substrat 1 geneigt ist, Stickstoffionen implantiert, während
sich das n-Typ-Halbleitersubstrat 1 dreht, so daß der Stick
stoff in den Seitenwandungsabschnitt der Gateelektrode 5b
und in das n-Typ-Halbleitersubstrat 1 in der Nähe des Unter
kantenabschnitts der Gateelektrode 5b eingeführt wird, um
ein Gebiet 4g, in das Stickstoff eingeführt ist, zu bilden.
Unter Bezugnahme auf Fig. 31 werden unter Verwendung der
Gateelektrode 5b als Maske in die p-Wanne 8 Arsenionen im
plantiert, um n⁻-Typ-LDD-Schichten 2a und 2b zu bilden.
Nachdem auf den Seitenwandungen der Gateelektrode 5b ein
Seitenwandungsoxidfilm 7 gebildet ist, werden unter Bezug
nahme auf Fig. 32 unter Verwendung der Gateelektrode 5b und
des Seitenwandungsoxidfilms 7 als Maske in die p-Wanne 8
Arsenionen implantiert, um ein n⁺-Typ-Draindiffusionsgebiet
3a und ein n⁺-Typ-Sourcediffusionsgebiet 3b zu bilden, und
dann wird eine Wärmebehandlung ausgeführt, um den NMOSFET
gemäß der fünften Ausführungsform zu vervollständigen.
Die Wärmebehandlung erlaubt es dem Stickstoff in der Gate
elektrode 5b und dem n-Typ-Halbleitersubstrat, sich in dem
Gateoxidfilm 4a niederzuschlagen, und in einem Gebiet zwi
schen den Stickstoff enthaltenden Gebieten 4f wird ein
Stickstoff mit kleiner Konzentration enthaltendes Gebiet 4b
mit einer Stickstoffkonzentration gebildet, die kleiner als
diejenige des Stickstoff enthaltenden Gebiets 4f ist.
Bei dem MOSFET gemäß der fünften Ausführungsform wird ein
eine große Menge Stickstoff enthaltendes Stickstoff enthal
tendes Gebiet in dem Gebiet in der Nähe der Unterkante der
Gateelektrode, mit anderen Worten, in dem mit heißen Trägern
implantierten Gebiet, gebildet. Im Ergebnis wird unter
drückt, daß zwischen dem Gateisolierfilm in der Nähe des mit
heißen Trägern implantierten Unterkantenabschnitts der Gate
elektrode und dem n-Typ-Halbleitersubstrat ein Oberflächen
pegel erzeugt wird, während ein Trägereinfang in der Nähe
des Unterkantenabschnitts der Gateelektrode in dem Gateiso
lierfilm verkleinert und daher eine Verschlechterung des
MOSFET durch Injektion heißer Träger wirksam verringert wer
den kann.
Da ferner der Gateisolierfilm ein Oxynitridfilm ist, kann
diejenige Menge der Ladung vergrößert werden, welche inji
ziert wird, bis der Gateisolierfilm durchbricht, und daher
kann die Diffusion des Dotanten in der Gateelektrode in das
n-Typ-Halbleitersubstrat unterdrückt werden.
Ferner sind die den Stickstoff mit größerer Konzentration
enthaltenden Stickstoff enthaltenden Gebiete nur an den bei
den Enden des Gateisolierfilms gebildet, wodurch eine Ab
nahme der Beweglichkeit der Träger durch das Nitrieren des
Gateisolierfilms unterdrückt werden kann.
Der Gateisolierfilm wird durch einen einfachen Prozeß mit
nur zwei weiteren Schritten zur Ionenimplantation nitriert,
wobei ein zuverlässigerer MOSFET mit großer Treibfähigkeit
leicht verwirklicht werden kann.
Eine Halbleitereinrichtung gemäß der sechsten Ausführungs
form der Erfindung und ihr Herstellungsverfahren werden in
Verbindung mit den Figuren beschrieben.
Fig. 33 ist eine Querschnittsansicht, welche ein
Flash-EEPROM gemäß der sechsten Ausführungsform der Erfindung
schematisch darstellt. Auf einem beispielsweise aus einem
Siliziumsubstrat gebildeten p-Typ-Halbleitersubstrat 101
sind ein n-Typ-Draindiffusionsgebiet 103a und ein n-Typ-Source
diffusionsgebiet 103b in einem vorgeschriebenen Ab
stand voneinander mit einem Kanalgebiet zwischen ihnen ge
bildet. Auf dem Kanalgebiet ist eine Ladungssammelelektrode
105 mit einem Gateisolierfilm 104a dazwischen gebildet. Der
Gateisolierfilm 104a, der im Kontakt mit einem Unterkanten
abschnitt der Ladungssammelelektrode 105 ist, weist ein
Stickstoff enthaltendes Gebiet 104d auf.
Eine Steuerelektrode 108 ist auf der Ladungssammelelektrode
105 mit einem Zwischenschichtisolierfilm 107 zwischen ihnen
zur elektrischen Isolation von der Ladungssammelelektrode
105 gebildet. Auf den Seitenwandungen der Ladungssammelelek
trode 105 und der Steuerelektrode 105 ist ein Seitenwan
dungsoxidfilm 110 gebildet.
Unter Bezugnahme auf die Fig. 34 bis 39 wird ein Verfah
ren zum Herstellen des Flash-EEPROM gemäß der sechsten Aus
führungsform der Erfindung beschrieben. Unter Bezugnahme auf
Fig. 34 wird auf einem p-Typ-Halbleitersubstrat 101 durch
thermisches Oxidieren des p-Typ-Halbleitersubstrats 101 ein
Gateoxidfilm 104A gebildet.
Nun wird unter Bezugnahme auf Fig. 35 ein erster mit Phos
phor dotierter polykristalliner Siliziumfilm gebildet, auf
welchem ein aus einem Verbundfilm aus einem Oxidfilm und
einem Nitridfilm gebildeter Zwischenschichtisolierfilm ge
bildet wird, und dann wird auf dem Zwischenschichtisolier
film ein zweiter polykristalliner Siliziumfilm gebildet.
Dann wird auf dem zweiten polykristallinen Siliziumfilm ein
in eine vorgeschriebene Form mittels Photolithographie
strukturierter Resistfilm gebildet und werden unter Verwen
dung des Resistfilms als Maske der Gateoxidfilm 104A, der
erste polykristalline Siliziumfilm, der Zwischenschichtiso
lierfilm und der zweite polykristalline Siliziumfilm struk
turiert, um einen Gateisolierfilm 104a, eine Ladungssammel
elektrode 105, einen Zwischenschichtisolierfilm 107 und eine
Steuerelektrode 108 zu vervollständigen.
Unter Bezugnahme auf Fig. 36 wird in einer Ammoniak enthal
tenden Atmosphäre eine Wärmebehandlung bei einer Temperatur
von etwa 800°C ausgeführt, wobei der Gateisolierfilm 104a in
einem Gebiet, das im Kontakt mit dem Unterkantenabschnitt
der Ladungssammelelektrode 105 ist, nitriert wird, um Stick
stoff enthaltende Gebiete 104d an beiden Enden des Gateiso
lierfilms 104a zu bilden.
Unter Bezugnahme auf Fig. 37 wird ein Resistfilm 109 so ge
bildet, daß er ein als Draindiffusionsgebiet des
Flash-EEPROM vorgesehenes Gebiet bedeckt, und werden unter Verwen
dung des Resistfilms 109 und der Steuerelektrode 108 als
Maske in das p-Typ-Halbleitersubstrat 101 Arsenionen implan
tiert, um ein Sourcediffusionsgebiet 103b zu bilden.
Nach Entfernen des Resistfilms 109 wird unter Bezugnahme auf
Fig. 38 auf den Seitenwandungen der Ladungssammelelektrode
105 und der Steuerelektrode 108 ein Seitenwandungsoxidfilm
110 gebildet, und dann wird ein das n-Typ-Sourcediffusions
gebiet 103b bedeckender Resistfilm 111 gebildet.
Dann werden unter Verwendung der Steuerelektrode 108 und des
Resistfilms 111 als Maske in das p-Typ-Halbleitersubstrat
101 Arsenionen implantiert, um ein n-Typ-Draingebiet 103a zu
bilden. Nach Entfernen des Resistfilms 111 wird dann unter
Bezugnahme auf Fig. 39 eine Wärmebehandlung ausgeführt, um
das Flash-EEPROM gemäß der sechsten Ausführungsform der Er
findung zu vervollständigen.
Bei dem Flash-EEPROM gemäß der sechsten Ausführungsform wird
das Stickstoff enthaltende Gebiet nur in dem Gateisolierfilm
in der Nähe der Unterkante der Ladungssammelelektrode, mit
anderen Worten, nur in dem Gateisolierfilm in dem Gebiet,
durch das hindurch zur Zeit des Schreibens und Löschens
Elektronen tunneln, gebildet. Im Ergebnis wird unterdrückt,
daß zwischen dem Gateisolierfilm in dem Kantenabschnitt der
Ladungssammelelektrode, durch welchen die Elektronentun
neln, und dem Halbleitersubstrat ein Oberflächenpegel er
zeugt wird, während ein Trägereinfang in der Nähe des Unter
kantenabschnitts der Ladungssammelelektrode in dem Gateiso
lierfilm verkleinert und daher eine Verschlechterung des
Flash-EEPROM durch das Schreiben und das Löschen verringert
werden kann.
Ferner werden die Stickstoff enthaltenden Gebiete nur auf
den beiden Endabschnitten des Gateisolierfilms gebildet, und
daher kann eine durch das Nitrieren des Gateisolierfilms
verursachte Abnahme der Beweglichkeit der Träger verkleinert
werden. Im Ergebnis kann ein hochzuverlässiges Flash-EEPROM
mit großer Treibfähigkeit vorgesehen werden.
Eine Halbleitereinrichtung gemäß der siebenten Ausführungs
form der Erfindung und ihr Herstellungsverfahren werden mit
den Figuren beschrieben.
Fig. 40 ist eine Querschnittsansicht, welche ein
Flash-EEPROM gemäß der siebenten Ausführungsform der Erfindung
schematisch darstellt.
Die Struktur des Flash-EEPROM gemäß der siebenten Ausfüh
rungsform ist im wesentlichen dieselbe wie diejenige der in
Fig. 33 gezeigten sechsten Ausführungsform, wobei ein wich
tiger Unterschied darin besteht, daß auch in dem Gebiet zwi
schen den Stickstoff enthaltenden Gebieten 104d in dem Gate
isolierfilm ein Stickstoff mit kleiner Konzentration enthal
tendes Gebiet 4b vorgesehen ist, das eine Stickstoffstör
stellenkonzentration hat, die kleiner als diejenige des
Stickstoff enthaltenden Gebiets 4d ist. Die übrige Struktur
ist dieselbe wie die des Flash-EEPROM gemäß der sechsten
Ausführungsform der Erfindung, und daher sind die gleichen
Abschnitte wie diejenigen des in Fig. 33 gezeigten
Flash-EEPROM mit denselben Bezugszeichen bezeichnet.
Unter Bezugnahme auf die Fig. 41 bis 46 wird ein Verfah
ren zum Herstellen des Flash-EEPROM gemäß der siebenten Aus
führungsform beschrieben.
Unter Bezugnahme auf Fig. 41 wird auf der Oberfläche eines
p-Typ-Halbleitersubstrats 101 mittels thermischer Oxidation
ein Gateoxidfilm gebildet und folgt eine Wärmebehandlung bei
einer Temperatur in einem Bereich von 600°C bis 900°C in
einer Ammoniakatmosphäre, so daß der Gateoxidfilm nitriert
wird, um einen Oxynitridfilm 104B zu bilden.
Unter Bezugnahme auf Fig. 42 wird auf dem Oxynitridfilm
104B ein erster mit Phosphor dotierter polykristalliner
Siliziumfilm gebildet, auf welchem ein aus einem Verbundfilm
aus einem Oxidfilm und einem Nitridfilm gebildeter Zwischen
schichtisolierfilm gebildet wird. Dann wird auf dem Zwi
schenschichtisolierfilm ein zweiter mit Phosphor dotierter
polykristalliner Siliziumfilm gebildet.
Dann wird auf dem zweiten polykristallinen Siliziumfilm ein
in eine vorgeschriebene Form mittels Photolithographie
strukturierter Resistfilm gebildet, werden dann unter Ver
wendung des Resistfilms als Maske der Gateisolierfilm, der
erste polykristalline Siliziumfilm, der Zwischenschichtiso
lierfilm und der zweite polykristalline Siliziumfilm geätzt
und wird der Resistfilm entfernt, um einen Gateisolierfilm
104b, eine Ladungssammelelektrode 105, einen Zwischen
schichtisolierfilm 107 und eine Steuerelektrode 108 zu ver
vollständigen.
Unter Bezugnahme auf Fig. 43 wird eine Wärmebehandlung bei
einer Temperatur in einem Bereich von 600°C bis 900°C in
einer Ammoniak enthaltenden Atmosphäre ausgeführt, um die
Gateelektrode 104b in einem Gebiet, das im Kontakt mit einem
Kantenabschnitt der Ladungssammelelektrode 105 ist, zu
nitrieren, und wird ein Stickstoff enthaltendes Gebiet 104d
mit großer Stickstoffkonzentration gebildet.
Unter Bezugnahme auf Fig. 44 wird ein Resistfilm 109 so ge
bildet, daß er ein als n-Typ-Draindiffusionsgebiet des
Flash-EEPROM vorgesehenes Gebiet bedeckt, und werden unter
Verwendung der Steuerelektrode 108 und des Resistfilms 109
als Maske in das p-Typ-Halbleitersubstrat 101 Arsenionen im
plantiert, um ein n-Typ-Sourcediffusionsgebiet 103b zu bil
den.
Unter Bezugnahme auf Fig. 45 wird der Resistfilm 109 ent
fernt, wird auf den Seitenwandungen der Ladungssammelelek
trode 105 und der Steuerelektrode 108 ein Seitenwandungs
oxidfilm 110 gebildet, wird dann ein das n-Typ-Sourcediffu
sionsgebiet 103b bedeckender Resistfilm 111 gebildet und
werden unter Verwendung der Steuerelektrode 108 und des Re
sistfilms 111 als Maske in das p-Typ-Halbleitersubstrat 101
Arsenionen implantiert, um ein n-Typ-Draindiffusionsgebiet
103a zu bilden. Nach Entfernen des Resistfilms 111 wird
dann, wie Fig. 46 gezeigt, eine Wärmebehandlung ausgeführt,
um das Flash-EEPROM gemäß der siebenten Ausführungsform der
Erfindung zu vervollständigen.
Bei der vorstehenden Beschreibung wird durch Oxidation des
p-Typ-Halbleitersubstrats 101 der Gateoxidfilm gebildet und
eine Wärmebehandlung bei einer Temperatur im Bereich von
600°C bis 900°C in einer Ammoniakatmosphäre ausgeführt, so
daß der Gateoxidfilm nitriert wird, um den Oxynitridfilm zu
bilden, aber der Gateoxidfilm kann nitriert werden, so daß
der Oxynitridfilm durch Wärmebehandlung des Gateoxidfilms
bei etwa 900°C in einer Stickstoffmonoxidatmosphäre oder bei
etwa 1000°C in einer Stickstoffdioxidatmosphäre gebildet
wird. Alternativ kann das p-Typ-Halbleitersubstrat 101 bei
900°C in einer Stickstoffmonoxidatmosphäre oder bei etwa
1000°C in einer Stickstoffdioxidatmosphäre direkt oxy
nitriert werden, um den Oxynitridfilm 104 zu bilden.
Bei der Halbleitereinrichtung gemäß der siebenten Ausfüh
rungsform der Erfindung wird der eine größere Menge Stick
stoff enthaltende Oxynitridfilm in dem Gateisolierfilm in
der Nähe des Unterkantenabschnitts der Ladungssammelelek
trode, mit anderen Worten, in dem Gebiet, durch welches
hindurch zur Zeit des Schreibens und des Löschens Elektronen
tunneln, gebildet.
Im Ergebnis wird unterdrückt, daß zwischen dem Gateisolier
film in der Nähe des Unterkantenabschnitt der Ladungssammel
elektrode, durch welchen hindurch die Elektronen tunneln,
und dem p-Typ-Halbleitersubstrat ein Oberflächenpegel er
zeugt wird, während ein Trägereinfang in der Nähe des Unter
kantenabschnitts der Ladungssammelelektrode in dem Gateiso
lierfilm verkleinert und daher eine Verschlechterung des
Flash-EEPROM durch das Schreiben und das Löschen verringert
werden kann. Da ferner der Gateisolierfilm ein Oxynitridfilm
ist, kann die Menge derjenigen Ladungen vergrößert werden,
welche zu injizieren sind, bis der Gateisolierfilm durch
bricht, und daher kann die Diffusion des Dotanten in der
Ladungssammelelektrode in das Halbleitersubstrat unterdrückt
werden.
Das den Stickstoff mit großer Konzentration enthaltende
Stickstoff enthaltende Gebiet ist nur auf den beiden End
abschnitten des Gateisolierfilms gebildet, und daher kann
eine durch das Nitrieren des Gateisolierfilms verursachte
Abnahme der Beweglichkeit der Träger unterdrückt werden. Im
Ergebnis kann ein hochzuverlässiges Flash-EEPROM mit großer
Treibfähigkeit vorgesehen werden.
Nun werden in Verbindung mit den beigefügten Figuren eine
Halbleitereinrichtung gemäß der achten Ausführungsform der
Erfindung und ihr Herstellungsverfahren beschrieben.
Fig. 47 ist eine Querschnittsansicht, welche ein
Flash-EEPROM gemäß der achten Ausführungsform der Erfindung
schematisch darstellt.
Die Struktur des Flash-EEPROM gemäß der achten Ausführungs
form ist im wesentlichen dieselbe wie diejenige der in Fig.
40 gezeigten siebenten Ausführungsform, wobei ein wichtiger
Unterschied darin besteht, daß die Breite eines Stickstoff
enthaltenden Gebiets, das auf jedem Ende eines Stickstoff
mit kleiner Konzentration enthaltenden Gebiets 104b vorge
sehen ist, größer als diejenige des Stickstoff mit kleiner
Konzentration enthaltenden Gebiets 104b gemacht ist. Die
übrige Struktur ist dieselbe wie diejenige des Flash-EEPROM
gemäß der siebenten Ausführungsform, und daher sind gleiche
Abschnitte mit denselben Bezugszeichen bezeichnet.
Unter Bezugnahme auf die Fig. 48 bis 53 wird ein Verfah
ren zum Herstellen des Flash-EEPROM gemäß der achten Ausfüh
rungsform der Erfindung beschrieben.
Unter Bezugnahme auf Fig. 48 wird auf der Oberfläche eines
p-Typ-Halbleitersubstrats 101 mittels thermischer Oxidation
ein Gateoxidfilm gebildet und folgt eine Wärmebehandlung bei
einer Temperatur in einem Bereich von 600°C bis 900°C in
einer Ammoniakatmosphäre, so daß der Gateoxidfilm nitriert
wird, um einen Oxynitridfilm 104B zu bilden.
Unter Bezugnahme auf Fig. 49 wird ein erster mit Phosphor
dotierter polykristalliner Siliziumfilm gebildet, auf wel
chem ein aus einem Verbundfilm aus einem Oxidfilm und einem
Nitridfilm gebildeter Zwischenschichtisolierfilm gebildet
wird. Dann wird auf dem Zwischenschichtisolierfilm ein zwei
ter polykristalliner Siliziumfilm gebildet.
Dann wird auf dem zweiten polykristallinen Siliziumfilm mit
tels Photolithographie ein in eine vorgeschriebene Form
strukturierter Resistfilm gebildet, werden dann unter Ver
wendung des Resistfilms als Maske der Oxynitridfilm 104B,
der erste polykristalline Siliziumfilm, der Zwischenschicht
isolierfilm und der zweite polykristalline Siliziumfilm ge
ätzt und werden nach Entfernen des Resistfilms ein Oxy
nitridfilm 104b, eine Ladungssammelelektrode 105, ein Zwi
schenschichtisolierfilm 107 und eine Steuerelektrode 108 ge
bildet.
Unter Bezugnahme auf Fig. 50 wird eine Wärmebehandlung bei
etwa 1000°C in einer Stickstoffdioxid enthaltenden Atmo
sphäre ausgeführt und in dem Oxynitridfilm in dem Gebiet in
der Nähe eines Unterkantenabschnitts der Ladungssammelelek
trode 105 ein Stickstoff enthaltendes Gebiet 104e mit einer
großen Stickstoffkonzentration gebildet. Zu der Zeit werden
durch den Sauerstoff in dem Stickstoffdioxid ein Teil der
Ladungssammelelektrode 105 und ein Teil des Halbleitersub
strats 101 oxidiert, und die Dicke des Stickstoff enthalten
den Gebiets 104, das im Kontakt mit dem Unterkantenabschnitt
der Ladungssammelelektrode 105 ist, wird größer als diejeni
ge des Stickstoff mit kleiner Konzentration enthaltenden
Gebiets 104b.
Unter Bezugnahme auf Fig. 51 wird ein Resistfilm 109 gebil
det, der ein als n-Typ-Draindiffusionsgebiet des
Flash-EEPROM vorgesehenes Gebiet bedeckt, und werden unter Ver
wendung der Steuerelektrode 108 und des Resistfilms 109 als
Maske in das p-Typ-Halbleitersubstrat 101 Arsenionen implan
tiert, um ein n-Typ-Sourcediffusionsgebiet 103b zu bilden.
Nach Entfernen des Resistfilms 109 wird, bezugnehmend auf
Fig. 52, auf den Seitenwandungen der Ladungssammelelektrode
105 und der Steuerelektrode 108 ein Seitenwandungsoxidfilm
110 gebildet, wird dann ein das n-Typ-Sourcediffusionsgebiet
103b bedeckender Resistfilm 111 gebildet und werden unter
Verwendung der Steuerelektrode 108 und des Resistfilms 111
als Maske in das p-Typ-Halbleitersubstrat 101 Arsenionen im
plantiert, um ein n-Typ-Draindiffusionsgebiet 103a zu bil
den. Nach Entfernen des Resistfilms 111 wird dann unter Be
zugnahme auf Fig. 53 eine Wärmebehandlung ausgeführt, um
das Flash-EEPROM gemäß der achten Ausführungsform zu ver
vollständigen.
Im vorstehenden wird zum Oxynitrieren des Unterkantenab
schnitts der Gateelektrode in dem Gateoxidfilm Stickstoffdi
oxid verwendet, aber dieselbe Struktur kann erhalten werden
durch eine Wärmebehandlung bei etwa 900°C in einer Stick
stoffmonoxid enthaltenden Atmosphäre oder einer Atmosphäre,
die wenigstens zwei Arten Gas aus Stickstoffmonoxid, Stick
stoffdioxid und Ammoniak enthält.
Bei dem Flash-EEPROM gemäß der achten Ausführungsform der
Erfindung wird nur in dem Gateisolierfilm in der Nähe des
Unterkantenabschnitts der Ladungssammelelektrode, mit ande
ren Worten, nur in dem Gebiet, durch das hindurch zur Zeit
des Schreibens und des Löschens Elektronen tunneln, das
Stickstoff enthaltende Gebiet gebildet.
Im Ergebnis wird unterdrückt, daß zwischen dem Gateisolier
film in dem Unterkantenabschnitt der Ladungssammelelektrode,
durch welchen hindurch Elektronen tunneln, und dem
p-Typ-Halbleitersubstrat ein Oberflächenpegel erzeugt wird, wäh
rend ein Trägereinfang in der Nähe des Unterkantenabschnitts
der Ladungssammelelektrode in dem Gateisolierfilm verklei
nert werden kann, so daß eine durch das Schreiben und das
Löschen verursachte Verschlechterung des Flash-EEPROM ver
ringert werden kann.
Da ferner das Stickstoff enthaltende Gebiet nur an den bei
den Enden des Gateisolierfilms gebildet wird, kann eine
durch das Nitrieren des Gateisolierfilms verursachte Abnahme
der Beweglichkeit der Träger unterdrückt werden. Der Gate
oxidfilm in dem Kantenabschnitt der Gateelektrode wird durch
Oxynitrieren oxidiert, mit anderen Worten, in ihn wird
Sauerstoff eingeführt, und daher können an der Ladungssam
melelektrode durch das Ätzen verursachte Beschädigungen aus
gebessert werden. Daher kann ein hochzuverlässiges
Flash-EEPROM mit großer Treibfähigkeit verwirklicht werden.
Ferner wird bei der vorliegenden Ausführungsform für den
Gateisolierfilm der Oxynitridfilm verwendet, wird der Kan
tenabschnitt oxynitriert und weist daher das Stickstoff ent
haltende Gebiet eine größere Stickstoffkonzentration als der
Zentralabschnitt des Gateisolierfilms auf. Im Ergebnis kann
die Menge derjenigen Ladungen vergrößert werden, welche in
jiziert werden, bis der Isolierfilm durchbricht, und kann
eine Diffusion des Dotanten in der Ladungssammelelektrode in
das Siliziumsubstrat unterdrückt werden.
Mit den beigefügten Figuren werden eine Halbleitereinrich
tung gemäß der neunten Ausführungsform der Erfindung und ihr
Herstellungsverfahren beschrieben.
Fig. 54 ist eine Querschnittsansicht, welche ein
Flash-EEPROM gemäß der neunten Ausführungsform der Erfindung sche
matisch darstellt.
Die Struktur des Flash-EEPROM gemäß der neunten Ausführungs
form ist im wesentlichen mit derjenigen der in Fig. 33 ge
zeigten sechsten Ausführungsform identisch, wobei ein wich
tiger Unterschied darin besteht, daß die Stickstoffstörstel
lenschicht 104h so vorgesehen ist, daß sie aus dem an beiden
Enden des Gateisolierfilms 104a gebildeten Stickstoff ent
haltenden Gebiet 104d zu dem p-Typ-Halbleitersubstrat 101
hin verläuft. Die übrige Struktur ist dieselbe wie diejenige
der sechsten Ausführungsform, und daher sind gleiche Ab
schnitte mit denselben Bezugszeichen bezeichnet.
Unter Bezugnahme auf die Fig. 55 bis 60 wird ein Verfah
ren zum Herstellen des Flash-EEPROM gemäß der neunten Aus
führungsform der Erfindung beschrieben.
Unter Bezugnahme auf Fig. 55 wird auf der Oberfläche eines
p-Typ-Halbleitersubstrats 101 mittels thermischer Oxidation
ein Gateoxidfilm 104A gebildet.
Unter Bezugnahme auf Fig. 56 wird ein erster mit Phosphor
dotierter polykristalliner Siliziumfilm gebildet, auf wel
chem ein Zwischenschichtisolierfilm aus einem Verbundfilm
aus einem Oxidfilm und einem Nitridfilm gebildet wird. Dann
wird auf dem Zwischenschichtisolierfilm ein zweiter polykri
stalliner Siliziumfilm gebildet.
Dann wird auf dem zweiten polykristallinen Siliziumfilm ein
in eine vorgeschriebene Form mittels Photolithographie
strukturierter Resistfilm gebildet, werden dann unter Ver
wendung des Resistfilms der Gateoxidfilm 104A, der erste
polykristalline Siliziumfilm, der Zwischenschichtisolierfilm
und der zweite polykristalline Siliziumfilm geätzt und wird
der Resistfilm entfernt, um einen Gateisolierfilm 104a, eine
Ladungssammelelektrode 105, einen Zwischenschichtisolierfilm
107 und eine Steuerelektrode 108 zu vervollständigen.
Unter Bezugnahme auf Fig. 57 werden mit dem verbleibenden
Resistfilm 20 in das p-Typ-Halbleitersubstrat 101 Stick
stoffionen aus einer Stellung in einem Winkel in einem Be
reich von 30° bis 40° bezüglich der Senkrechten auf dem
p-Typ-Halbleitersubstrat implantiert, während sich das Sub
strat dreht, und wird der Stickstoff somit in die Seitenwan
dungen des Gateisolierfilms 104a, der Ladungssammelelektrode
105 und der Steuerelektrode 108 und in eine vorgeschriebene
Tiefe des p-Typ-Halbleitersubstrats 101 eingeführt.
Unter Bezugnahme auf Fig. 58 wird ein Resistfilm 109 so ge
bildet, daß er ein als n-Typ-Draindiffusionsgebiet des
Flash-EEPROM vorgesehenes Gebiet bedeckt, und werden dann
unter Verwendung der Steuerelektrode 108 und des Resistfilms
109 als Maske in die Oberfläche des p-Typ-Halbleitersub
strats 101 Arsenionen implantiert, um ein n-Typ-Sourcediffu
sionsgebiet 103b zu bilden.
Nach Entfernen des Resistfilms 109 wird, bezugnehmend auf
Fig. 59, auf den Seitenwandungen der Ladungssammelelektrode
105 und der Steuerelektrode 108 ein Seitenwandungsoxidfilm
110 gebildet, wird dann ein das n-Typ-Sourcediffusionsgebiet
103b bedeckender Resistfilm 111 gebildet und werden unter
Verwendung der Steuerelektrode 108 und des Resistfilms 111
als Maske in die Oberfläche des p-Typ-Halbleitersubstrats
101 Arsenionen implantiert, um ein n-Typ-Draindiffusionsge
biet 103a zu bilden.
Nach Entfernen des Resistfilms 111 wird dann unter Bezug
nahme auf Fig. 60 eine Wärmebehandlung ausgeführt, um das
Flash-EEPROM gemäß der neunten Ausführungsform der Erfindung
zu vervollständigen.
Es wird angemerkt, daß durch die Wärmebehandlung der Stick
stoff in dem Seitenwandungsabschnitt der Ladungssammelelek
trode 105 und dem Unterkantenabschnitt der Ladungssammel
elektrode 105 in dem p-Typ-Halbleitersubstrat 101 sich in
dem Gateoxidfilm 104a niederschlägt und daher ein Stickstoff
mit großer Konzentration enthaltendes Gebiet 104f gebildet
wird.
Bei dem Flash-EEPROM gemäß der neunten Ausführungsform der
Erfindung wird nur in dem Gateisolierfilm in der Nähe des
Unterkantenabschnitts der Ladungssammelelektrode, mit ande
ren Worten, nur in dem Gebiet, durch das hindurch zur Zeit
des Schreibens und des Löschens Elektronen tunneln, das
Stickstoff enthaltende Gebiet gebildet.
Im Ergebnis wird unterdrückt, daß zwischen dem Gateisolier
film in dem Unterkantenabschnitt der Ladungssammelelektrode,
durch welchen hindurch Elektronen tunneln, und dem p-Typ-Halb
leitersubstrat ein Oberflächenpegel erzeugt wird, wäh
rend ein Trägereinfang in der Nähe des Unterkantenabschnitts
der Ladungssammelelektrode in dem Gateisolierfilm verklei
nert werden kann, so daß eine durch das Schreiben und das
Löschen verursachte Verschlechterung des Flash-EEPROM ver
ringert werden kann.
Da ferner nur an den beiden Enden des Gateisolierfilms das
Stickstoff enthaltende Gebiet gebildet ist, kann eine Ab
nahme der Beweglichkeit der Träger durch das Nitrieren des
Gateisolierfilms unterdrückt werden. Da durch die Ionenim
plantation und den Schritt zur Wärmebehandlung zum Akti
vieren des Source/Drain das Nitrieren des Gateisolierfilms
ausgeführt wird, kann ein einfacher Prozeß mit nur einem
weiteren Schritt zur Ionenimplantation dazu verwendet wer
den, ein hochzuverlässiges Flash-EEPROM mit großer Treibfä
higkeit vorzusehen.
In Verbindung mit den beigefügten Figuren werden eine Halb
leitereinrichtung gemäß der zehnten Ausführungsform der Er
findung und ihr Herstellungsverfahren beschrieben.
Fig. 61 ist eine Querschnittsansicht, welche ein
Flash-EEPROM gemäß der zehnten Ausführungsform der Erfindung sche
matisch darstellt.
Die Struktur des Flash-EEPROM gemäß der zehnten Ausführungs
form ist im wesentlichen mit derjenigen der in Fig. 54 ge
zeigten neunten Ausführungsform identisch, wobei ein wichti
ger Unterschied darin besteht, daß bei der zehnten Ausfüh
rungsform auch in dem Gebiet zwischen den Stickstoff enthal
tenden Gebieten 104f ein Stickstoff mit kleiner Konzentra
tion enthaltendes Gebiet 104b gebildet ist, das den Stick
stoff mit einer Konzentration enthält, die kleiner als die
jenige des Stickstoff enthaltenden Gebiets 104f ist, und daß
die Ladungssammelelektrode 105b auch Stickstoff enthält. Die
übrige Struktur ist dieselbe wie diejenige des Flash-EEPROM
gemäß der neunten Ausführungsform, und daher sind gleiche
Abschnitte mit denselben Bezugszeichen bezeichnet.
Unter Bezugnahme auf die Fig. 62 bis 68 wird ein Verfah
ren zum Herstellen des Flash-EEPROM gemäß der zehnten Aus
führungsform der Erfindung beschrieben.
Unter Bezugnahme auf Fig. 62 wird auf der Oberfläche eines
p-Typ-Halbleitersubstrats 101 mittels thermischer Oxidation
ein Gateoxidfilm 104A gebildet.
Unter Bezugnahme auf Fig. 63 wird auf dem Gateoxidfilm 104A
ein erster mit Phosphor dotierter polykristalliner Silizium
film gebildet und auf einer oberen Schicht des ersten poly
kristallinen Siliziumfilms ein erster mit Stickstoffionen
implantierter polykristalliner Siliziumfilm 105B gebildet.
Unter Bezugnahme auf Fig. 64 wird auf dem ersten polykri
stallinen Siliziumfilm 105B ein aus einem Verbundfilm aus
einem Oxidfilm und einem Nitridfilm gebildeter Zwischen
schichtisolierfilm gebildet und wird dann auf dem Zwischen
schichtisolierfilm ein zweiter polykristalliner Siliziumfilm
gebildet.
Auf dem zweiten polykristallinen Siliziumfilm wird ein in
eine vorgeschriebene Form mittels Photolithographie struk
turierter Resistfilm 21 gebildet, und dann werden unter Ver
wendung des Resistfilms 21 als Maske der Gateoxidfilm 104A,
der erste polykristalline Siliziumfilm 105B, der Zwischen
schichtisolierfilm und der zweite polykristalline Silizium
film strukturiert, um einen Gateisolierfilm 104a, eine La
dungssammelelektrode 105b, einen Zwischenschichtisolierfilm
107 und eine Steuerelektrode 108 zu vervollständigen.
Unter Bezugnahme auf Fig. 65 werden mit dem verbleibenden
Resistfilm 21 in das Halbleitersubstrat 101 Stickstoffionen
aus einer Stellung in einem Winkel in einem Bereich von 30°
bis 40° bezüglich der Senkrechten auf dem Halbleitersubstrat
101 implantiert, während sich das Substrat dreht, und wird
auf den Seitenwandungen des Gateisolierfilms 104a, der La
dungssammelelektrode 105b und der Steuerelektrode 108 und in
einer vorgeschriebenen Tiefe des p-Typ-Halbleitersubstrats
101 ein Gebiet 104g, in das Stickstoff eingeführt ist, ge
bildet.
Unter Bezugnahme auf Fig. 66 wird ein Resistfilm 109 gebil
det, der ein als n-Typ-Draindiffusionsgebiet des
Flash-EEPROM vorgesehenes Gebiet bedeckt, und werden unter Ver
wendung der Steuerelektrode 108 und des Resistfilms 109 als
Maske in das p-Typ-Halbleitersubstrat 101 Arsenionen implan
tiert, um ein n-Typ-Sourcediffusionsgebiet 103b zu bilden.
Nach Entfernen des Resistfilms 109 wird, bezugnehmend auf
Fig. 67, auf den Seitenwandungen der Ladungssammelelektrode
105b und der Steuerelektrode 108 ein Seitenwandungsoxidfilm
110 gebildet, wird dann ein Resistfilm 111 so gebildet, daß
er das n-Typ-Sourcediffusionsgebiet 103b bedeckt, und werden
unter Verwendung der Steuerelektrode 108 und des Resistfilms
111 als Maske in das p-Typ-Halbleitersubstrat 101 Arsenionen
implantiert, um ein n-Typ-Draindiffusionsgebiet 103a zu bil
den.
Nach Entfernen des Resistfilms 111 wird dann, wie in Fig.
68 gezeigt, eine Wärmebehandlung ausgeführt, um das
Flash-EEPROM gemäß der zehnten Ausführungsform der Erfindung zu
vervollständigen.
Es wird angemerkt, daß durch die Wärmebehandlung der Stick
stoff in der Ladungssammelelektrode 105 und dem Unterkan
tenabschnitt der Ladungssammelelektrode 105 in dem p-Typ-Halb
leitersubstrat 101 sich in dem Gateoxidfilm nieder
schlägt. Somit wird in dem Zentralabschnitt des Gateoxid
films ein Stickstoff mit kleiner Konzentration enthaltendes
Gebiet 104b gebildet und wird auf jedem Endabschnitt des
Gateoxidfilms ein Stickstoff enthaltendes Gebiet 104f ge
bildet, das eine Stickstoffkonzentration aufweist, die
größer als diejenige des Stickstoff mit kleiner Konzentra
tion enthaltenden Gebiets 104b ist.
Bei der Halbleitereinrichtung gemäß der zehnten Ausführungs
form der Erfindung wird in dem Gateisolierfilm in der Nähe
des Unterkantenabschnitts der Ladungssammelelektrode, mit
anderen Worten, in dem Gebiet, durch das hindurch zur Zeit
des Schreibens und des Löschens Elektronen tunneln, das eine
große Menge Stickstoff enthaltende Stickstoff enthaltende
Gebiet gebildet. Im Ergebnis wird unterdrückt, daß zwischen
dem Gateisolierfilm an der Unterkante der Ladungssammelelek
trode, durch welche hindurch Elektronen tunneln, und dem
Halbleitersubstrat ein Oberflächenpegel erzeugt wird, wäh
rend ein Trägereinfang in der Nähe der Unterkante der La
dungssammelelektrode in dem Gateisolierfilm verkleinert und
daher eine durch das Schreiben und das Löschen verursachte
Verschlechterung des Flash-EEPROM verringert werden kann.
Da ferner nur auf den beiden Endabschnitten des Gateisolier
films das Stickstoff enthaltende Gebiet gebildet ist, kann
eine durch das Nitrieren des Gateisolierfilms verursachte
Abnahme der Beweglichkeit der Träger unterdrückt werden. Das
Nitrieren des Gateisolierfilms wird durch die Ionenimplanta
tion und die Wärmebehandlung zum Aktivieren des Source/Drain
ausgeführt, und daher erlaubt es ein einfacher Prozeß mit
nur zwei weiteren Schritten zur Ionenimplantation, ein hoch
zuverlässiges Flash-EEPROM mit großer Treibfähigkeit leicht
zu verwirklichen.
Es wird angemerkt, daß bei der vorstehend beschriebenen
ersten bis fünften Ausführungsform Verfahren zum Herstellen
eines n-Kanal-Typ-MOSFET beschrieben werden, daß aber der
Typ der Leitfähigkeit des Dotanten so geändert werden kann,
daß ein p-Kanal-Typ-MOSFET gebildet wird. Selektives Do
tieren kann eine Verwendung bei einer CMOS-Struktur gestat
ten.
Obwohl die vorliegende Erfindung detailliert beschrieben und
dargestellt worden ist, ist es selbstverständlich, daß die
selbe nur veranschaulichend und beispielhaft ist und keiner
Beschränkung unterliegt, wobei der Inhalt und der Bereich
der vorliegenden Erfindung nur durch die beigefügten An
sprüche beschränkt sind.
Claims (14)
1. Halbleitereinrichtung, welche umfaßt:
auf einer Hauptoberfläche eines Halbleitersubstrats (1, 101) mit einer Leitfähigkeit eines ersten Typs ein Paar von in einem vorgeschriebenen Abstand voneinander gebildeten Stör stellengebieten (2a, 2b, 3a, 3b, 101a, 103b) mit einer zu der Leitfähigkeit des ersten Typs entgegengesetzten Leitfä higkeit eines zweiten Typs;
ein Kanalgebiet, das zwischen dem Paar von Störstellenge bieten gebildet ist;
einen Isolierfilm (4a, 4b, 104a, 104b), der auf dem Kanal gebiet so gebildet ist, daß er das Kanalgebiet umfaßt; und
eine erste Elektrode (5, 5b, 105, 105b), die auf dem Iso lierfilm gebildet ist, wobei
der Isolierfilm (4a, 104a) eine gleichmäßige Dicke und Stickstoff enthaltende Stickstoff enthaltende Gebiete (4a, 4f, 104a, 104f) auf beiden Endabschnitten im Kontakt mit dem Paar von Störstellengebieten hat.
auf einer Hauptoberfläche eines Halbleitersubstrats (1, 101) mit einer Leitfähigkeit eines ersten Typs ein Paar von in einem vorgeschriebenen Abstand voneinander gebildeten Stör stellengebieten (2a, 2b, 3a, 3b, 101a, 103b) mit einer zu der Leitfähigkeit des ersten Typs entgegengesetzten Leitfä higkeit eines zweiten Typs;
ein Kanalgebiet, das zwischen dem Paar von Störstellenge bieten gebildet ist;
einen Isolierfilm (4a, 4b, 104a, 104b), der auf dem Kanal gebiet so gebildet ist, daß er das Kanalgebiet umfaßt; und
eine erste Elektrode (5, 5b, 105, 105b), die auf dem Iso lierfilm gebildet ist, wobei
der Isolierfilm (4a, 104a) eine gleichmäßige Dicke und Stickstoff enthaltende Stickstoff enthaltende Gebiete (4a, 4f, 104a, 104f) auf beiden Endabschnitten im Kontakt mit dem Paar von Störstellengebieten hat.
2. Halbleitereinrichtung nach Anspruch 1, bei welcher
in einem Gebiet zwischen den Stickstoff enthaltenden Gebie
ten (4d, 104d) der Isolierfilm (4b, 104b) ein Stickstoff mit
kleiner Konzentration enthaltendes Gebiet aufweist, das eine
Stickstoffstörstellenkonzentration hat, die kleiner als die
jenige des Stickstoff enthaltenden Gebiets ist.
3. Halbleitereinrichtung nach Anspruch 1, bei welcher
das Paar von Störstellengebieten (2a, 2b, 103a, 103b) eine
Stickstoffstörstellenschicht (4h, 104h) aufweist, die so ge
bildet ist, daß sie aus dem Stickstoff enthaltenden Gebiet
(4f, 104f) zu dem Halbleitersubstrat (1, 101) hin verläuft.
4. Halbleitereinrichtung nach Anspruch 3, bei welcher
in einem Gebiet zwischen den Stickstoff enthaltenden Gebie
ten (4f, 104f) der Isolierfilm (4b, 104b) ein Stickstoff mit
kleiner Konzentration enthaltendes Gebiet aufweist, das eine
Stickstoffstörstellenkonzentration hat, die kleiner als die
jenige des Stickstoff enthaltenden Gebiets ist, und
die erste Elektrode (5b, 105b) Stickstoff enthält.
5. Halbleitereinrichtung, welche umfaßt:
auf einer Hauptoberfläche eines Halbleitersubstrats (1, 101) mit einer Leitfähigkeit eines ersten Typs ein Paar von in einem vorgeschriebenen Abstand voneinander gebildeten Stör stellengebieten (2a, 2b, 3a, 3b, 103a, 103b) mit einer zu der Leitfähigkeit des ersten Typs entgegengesetzten Leitfä higkeit eines zweiten Typs;
ein Kanalgebiet, das zwischen dem Paar von Störstellenge bieten gebildet ist;
einen Isolierfilm (4b, 104b), der auf dem Kanalgebiet gebil det ist; und
eine erste Elektrode (5, 105), die auf dem Isolierfilm (4b, 104b) gebildet ist, wobei
der Isolierfilm (4b, 104b) Stickstoff enthaltende Stickstoff enthaltende Gebiete (4e, 104e) auf beiden Endabschnitten im Kontakt mit dem Paar von Störstellengebieten hat und zwi schen den Stickstoff enthaltenden Gebieten ein Stickstoff mit kleiner Konzentration enthaltendes Gebiet (4b, 104b) aufweist, das eine Stickstoffstörstellenkonzentration hat, die kleiner als diejenige des Stickstoff enthaltenden Ge biets (4e, 104e) ist, und
das Stickstoff mit kleiner Konzentration enthaltende Gebiet (4b, 104b) dicker als das Stickstoff enthaltende Gebiet (4e, 104e) ist.
auf einer Hauptoberfläche eines Halbleitersubstrats (1, 101) mit einer Leitfähigkeit eines ersten Typs ein Paar von in einem vorgeschriebenen Abstand voneinander gebildeten Stör stellengebieten (2a, 2b, 3a, 3b, 103a, 103b) mit einer zu der Leitfähigkeit des ersten Typs entgegengesetzten Leitfä higkeit eines zweiten Typs;
ein Kanalgebiet, das zwischen dem Paar von Störstellenge bieten gebildet ist;
einen Isolierfilm (4b, 104b), der auf dem Kanalgebiet gebil det ist; und
eine erste Elektrode (5, 105), die auf dem Isolierfilm (4b, 104b) gebildet ist, wobei
der Isolierfilm (4b, 104b) Stickstoff enthaltende Stickstoff enthaltende Gebiete (4e, 104e) auf beiden Endabschnitten im Kontakt mit dem Paar von Störstellengebieten hat und zwi schen den Stickstoff enthaltenden Gebieten ein Stickstoff mit kleiner Konzentration enthaltendes Gebiet (4b, 104b) aufweist, das eine Stickstoffstörstellenkonzentration hat, die kleiner als diejenige des Stickstoff enthaltenden Ge biets (4e, 104e) ist, und
das Stickstoff mit kleiner Konzentration enthaltende Gebiet (4b, 104b) dicker als das Stickstoff enthaltende Gebiet (4e, 104e) ist.
6. Halbleitereinrichtung nach Anspruch 1, bei welcher
die Halbleitereinrichtung eine zweite Elektrode (108) auf
der ersten Elektrode (105) mit einem Zwischenschichtisolier
film (107) dazwischen aufweist.
7. Verfahren zum Herstellen einer Halbleitereinrichtung,
welches die Schritte umfaßt:
einen Schritt zum Bilden eines Isolierfilms (4A, 4B, 104A, 104B) auf einer Hauptoberfläche eines Halbleitersubstrats (1, 101) mit einer Leitfähigkeit eines ersten Typs;
einen Schritt zum Bilden einer ersten Elektrode (5, 105) auf dem Isolierfilm (4A, 4B, 104A, 104B);
einen Schritt zum Strukturieren des Isolierfilms (4A, 4B, 104A, 104B) und der ersten Elektrode (5, 105) in eine vorge schriebene Form mittels Photolithographietechnik;
einen Schritt zum Einführen von Störstellen mit einer zu der Leitfähigkeit des ersten Typs entgegengesetzten Leitfähig keit eines zweiten Typs in das Halbleitersubstrat (1, 101) unter Verwendung der ersten Elektrode (5, 105) als Maske, um dadurch ein Paar von Störstellengebieten (2a, 2b, 103a, 103b) zu bilden; und
einen Schritt zum Ausführen einer Wärmebehandlung in einer Atmosphäre, die ein Stickstoff umfassendes Gas enthält, um dadurch ein Stickstoff enthaltendes Gebiet (4d, 4e, 104d, 104e) auf beiden Endabschnitten des Isolierfilms (4a, 4b, 104a, 104b) zu bilden.
einen Schritt zum Bilden eines Isolierfilms (4A, 4B, 104A, 104B) auf einer Hauptoberfläche eines Halbleitersubstrats (1, 101) mit einer Leitfähigkeit eines ersten Typs;
einen Schritt zum Bilden einer ersten Elektrode (5, 105) auf dem Isolierfilm (4A, 4B, 104A, 104B);
einen Schritt zum Strukturieren des Isolierfilms (4A, 4B, 104A, 104B) und der ersten Elektrode (5, 105) in eine vorge schriebene Form mittels Photolithographietechnik;
einen Schritt zum Einführen von Störstellen mit einer zu der Leitfähigkeit des ersten Typs entgegengesetzten Leitfähig keit eines zweiten Typs in das Halbleitersubstrat (1, 101) unter Verwendung der ersten Elektrode (5, 105) als Maske, um dadurch ein Paar von Störstellengebieten (2a, 2b, 103a, 103b) zu bilden; und
einen Schritt zum Ausführen einer Wärmebehandlung in einer Atmosphäre, die ein Stickstoff umfassendes Gas enthält, um dadurch ein Stickstoff enthaltendes Gebiet (4d, 4e, 104d, 104e) auf beiden Endabschnitten des Isolierfilms (4a, 4b, 104a, 104b) zu bilden.
8. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 7, bei welchem
der Schritt zum Bilden der ersten Elektrode (105) einen Schritt zum Bilden einer zweiten Elektrode (108) auf der ersten Elektrode (105) mit einem Zwischenschichtisolierfilm (107) dazwischen umfaßt,
der Schritt zum Strukturieren der ersten Elektrode (105) einen Schritt zum Strukturieren der zweiten Elektrode (108) zur gleichen Zeit umfaßt und
der Schritt zum Bilden des Paares von Störstellengebieten (103a, 103b) einen Schritt zum Implantieren von Störstellen mit einer Leitfähigkeit des zweiten Typs unter Verwendung auch der zweiten Elektrode (108) als Maske umfaßt.
der Schritt zum Bilden der ersten Elektrode (105) einen Schritt zum Bilden einer zweiten Elektrode (108) auf der ersten Elektrode (105) mit einem Zwischenschichtisolierfilm (107) dazwischen umfaßt,
der Schritt zum Strukturieren der ersten Elektrode (105) einen Schritt zum Strukturieren der zweiten Elektrode (108) zur gleichen Zeit umfaßt und
der Schritt zum Bilden des Paares von Störstellengebieten (103a, 103b) einen Schritt zum Implantieren von Störstellen mit einer Leitfähigkeit des zweiten Typs unter Verwendung auch der zweiten Elektrode (108) als Maske umfaßt.
9. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 7, bei welchem
der Schritt zum Bilden des Isolierfilms (4b) es erlaubt, daß
der Isolierfilm Stickstoff mit einer Konzentration enthält,
die kleiner als diejenige des Stickstoff enthaltenden Ge
biets (4d) ist.
10. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 9, bei welchem
das das Stickstoffgas enthaltende Gas wenigstens eine Art Gas ist, das aus der aus Stickstoffmonoxid, Stickstoffdioxid und Ammoniak bestehenden Gruppe gewählt ist, und
der Schritt zur Wärmebehandlung Stickstoff enthaltende Ge biete auf beiden Endabschnitten des Isolierfilms durch eine Wärmebehandlung bei einer Temperatur von etwa 800°C bildet.
das das Stickstoffgas enthaltende Gas wenigstens eine Art Gas ist, das aus der aus Stickstoffmonoxid, Stickstoffdioxid und Ammoniak bestehenden Gruppe gewählt ist, und
der Schritt zur Wärmebehandlung Stickstoff enthaltende Ge biete auf beiden Endabschnitten des Isolierfilms durch eine Wärmebehandlung bei einer Temperatur von etwa 800°C bildet.
11. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 9, bei welchem
der Wärmebehandlungsschritt unter Verwendung des den Stick
stoff enthaltenden Gases die eine einer Wärmebehandlung bei
etwa 900°C mit Stickstoffmonoxid und einer Wärmebehandlung
bei etwa 1000°C mit Stickstoffdioxid ist.
12. Verfahren zum Herstellen einer Halbleitereinrichtung,
welches die Schritte umfaßt:
einen Schritt zum Bilden eines Isolierfilms (4A, 104A) auf einer Hauptoberfläche eines Halbleitersubstrats (1, 101) mit einer Leitfähigkeit eines ersten Typs;
einen Schritt zum Bilden einer ersten Elektrode (5, 105) auf dem Isolierfilm (4A, 104A);
einen Schritt zum Bilden eines Resistfilms (20) mit einer vorgeschriebenen Form auf der ersten Elektrode (5, 105) mit tels Photolithographietechnik und Strukturieren des Isolier films (4A, 104A) und der ersten Elektrode (5, 105) unter Verwendung des Resistfilms als Maske;
einen Schritt zum Implantieren von Stickstoff in das Halb leitersubstrat, das im Kontakt mit der ersten Elektrode (5, 105) ist, eine Seitenwandung des Isolierfilms (4a, 104a) und eine Seitenwandung des Isolierfilms (4a, 104a), um ein mit Stickstoffimplantiertes Gebiet (4g, 104g) mittels eines Schrägionenimplantationsrotationsverfahrens zu bilden, während der Resistfilm (20) verbleibt;
nach Entfernen des Resistfilms (20) einen Schritt zum Ein führen von Störstellen mit einer zu der Leitfähigkeit des ersten Typs entgegengesetzten Leitfähigkeit eines zweiten Typs in das Halbleitersubstrat (1, 101) unter Verwendung der ersten Elektrode (5, 105) als Maske, um ein Paar von Stör stellengebieten (3a, 3b, 103a, 103b) zu bilden; und
einen Schritt zum Wärmebehandeln des mit Stickstoffimplan tierten Gebiets (4g, 104g), um dadurch ein Stickstoff ent haltendes Gebiet (4f, 104f) auf beiden Endabschnitten des Isolierfilms (4a, 104a) zu bilden.
einen Schritt zum Bilden eines Isolierfilms (4A, 104A) auf einer Hauptoberfläche eines Halbleitersubstrats (1, 101) mit einer Leitfähigkeit eines ersten Typs;
einen Schritt zum Bilden einer ersten Elektrode (5, 105) auf dem Isolierfilm (4A, 104A);
einen Schritt zum Bilden eines Resistfilms (20) mit einer vorgeschriebenen Form auf der ersten Elektrode (5, 105) mit tels Photolithographietechnik und Strukturieren des Isolier films (4A, 104A) und der ersten Elektrode (5, 105) unter Verwendung des Resistfilms als Maske;
einen Schritt zum Implantieren von Stickstoff in das Halb leitersubstrat, das im Kontakt mit der ersten Elektrode (5, 105) ist, eine Seitenwandung des Isolierfilms (4a, 104a) und eine Seitenwandung des Isolierfilms (4a, 104a), um ein mit Stickstoffimplantiertes Gebiet (4g, 104g) mittels eines Schrägionenimplantationsrotationsverfahrens zu bilden, während der Resistfilm (20) verbleibt;
nach Entfernen des Resistfilms (20) einen Schritt zum Ein führen von Störstellen mit einer zu der Leitfähigkeit des ersten Typs entgegengesetzten Leitfähigkeit eines zweiten Typs in das Halbleitersubstrat (1, 101) unter Verwendung der ersten Elektrode (5, 105) als Maske, um ein Paar von Stör stellengebieten (3a, 3b, 103a, 103b) zu bilden; und
einen Schritt zum Wärmebehandeln des mit Stickstoffimplan tierten Gebiets (4g, 104g), um dadurch ein Stickstoff ent haltendes Gebiet (4f, 104f) auf beiden Endabschnitten des Isolierfilms (4a, 104a) zu bilden.
13. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 12, bei welchem
der Schritt zum Bilden der ersten Elektrode (5, 105) auf dem
Isolierfilm (4A, 104A) ferner einen Schritt zum Bilden eines
mit Stickstoffimplantierten Gebiets (5B, 105B) durch Im
plantieren von Stickstoff in einen oberen Schichtabschnitt
der ersten Elektrode (5, 105) umfaßt.
14. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 12, bei welchem
der Schritt zum Bilden der ersten Elektrode (105) einen Schritt zum Bilden einer zweiten Elektrode (108) auf der ersten Elektrode (105) mit einem Zwischenschichtisolierfilm (107) zwischen ihnen umfaßt,
der Schritt zum Strukturieren der ersten Elektrode (105) einen Schritt zum Strukturieren der zweiten Elektrode (108) zur gleichen Zeit umfaßt und
der Schritt zum Bilden des Paares von Störstellengebieten einen Schritt zum Implantieren von Störstellen mit der Leit fähigkeit des zweiten Typs unter Verwendung auch der zweiten Elektrode (108) als Maske umfaßt.
der Schritt zum Bilden der ersten Elektrode (105) einen Schritt zum Bilden einer zweiten Elektrode (108) auf der ersten Elektrode (105) mit einem Zwischenschichtisolierfilm (107) zwischen ihnen umfaßt,
der Schritt zum Strukturieren der ersten Elektrode (105) einen Schritt zum Strukturieren der zweiten Elektrode (108) zur gleichen Zeit umfaßt und
der Schritt zum Bilden des Paares von Störstellengebieten einen Schritt zum Implantieren von Störstellen mit der Leit fähigkeit des zweiten Typs unter Verwendung auch der zweiten Elektrode (108) als Maske umfaßt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8127127A JPH09312393A (ja) | 1996-05-22 | 1996-05-22 | 半導体装置およびその製造方法 |
JP8-127127 | 1996-05-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19642746A1 true DE19642746A1 (de) | 1997-11-27 |
DE19642746B4 DE19642746B4 (de) | 2005-05-04 |
Family
ID=14952286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19642746A Expired - Fee Related DE19642746B4 (de) | 1996-05-22 | 1996-10-16 | Halbleitereinrichtung und ihr Herstellungsverfahren |
Country Status (5)
Country | Link |
---|---|
US (1) | US6232187B1 (de) |
JP (1) | JPH09312393A (de) |
KR (1) | KR100351073B1 (de) |
DE (1) | DE19642746B4 (de) |
TW (1) | TW320781B (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041506A (ja) * | 1996-07-25 | 1998-02-13 | Nec Corp | 半導体装置及びその製造方法 |
JP3949211B2 (ja) * | 1997-03-06 | 2007-07-25 | 富士通株式会社 | 半導体装置の製造方法 |
JP3967440B2 (ja) | 1997-12-09 | 2007-08-29 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP2001015748A (ja) * | 1999-07-01 | 2001-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3538081B2 (ja) * | 1999-08-24 | 2004-06-14 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP2001291861A (ja) * | 2000-04-05 | 2001-10-19 | Nec Corp | Mosトランジスタ、トランジスタ製造方法 |
US6342734B1 (en) * | 2000-04-27 | 2002-01-29 | Lsi Logic Corporation | Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same |
JP2002208645A (ja) * | 2001-01-09 | 2002-07-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6620714B2 (en) * | 2002-01-14 | 2003-09-16 | Macronix International Co., Ltd. | Method for reducing oxidation encroachment of stacked gate layer |
US6777281B1 (en) * | 2002-08-08 | 2004-08-17 | Advanced Micro Devices, Inc. | Maintaining LDD series resistance of MOS transistors by retarding dopant segregation |
KR20040026246A (ko) * | 2002-09-23 | 2004-03-31 | 아남반도체 주식회사 | 반도체 소자 제조시 핫 캐리어 효과 방지 게이트 형성 방법 |
JP3851896B2 (ja) | 2002-09-27 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
KR100557531B1 (ko) * | 2004-03-11 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
JP2005303087A (ja) * | 2004-04-13 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
KR100663002B1 (ko) * | 2005-12-28 | 2006-12-28 | 동부일렉트로닉스 주식회사 | 비휘발성 기억 장치의 제조 방법 |
JP4901452B2 (ja) * | 2006-12-19 | 2012-03-21 | 株式会社東芝 | 不揮発性半導体メモリ |
JP2009010417A (ja) * | 2008-09-05 | 2009-01-15 | Renesas Technology Corp | 半導体装置の製造方法 |
US8486781B2 (en) * | 2010-04-07 | 2013-07-16 | United Microelectronics Corp. | Method of manufacturing flash memory device |
CN102222645B (zh) * | 2010-04-15 | 2015-07-08 | 联华电子股份有限公司 | 制作快闪存储器元件的方法 |
US8450221B2 (en) * | 2010-08-04 | 2013-05-28 | Texas Instruments Incorporated | Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls |
JP2010278464A (ja) * | 2010-08-06 | 2010-12-09 | Sharp Corp | 半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4888619A (en) * | 1987-03-03 | 1989-12-19 | Minolta Camera Kabushiki Kaisha | Multi-color image forming apparatus for forming a latent image pattern by use of residual toner remaining in a developing device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4698787A (en) | 1984-11-21 | 1987-10-06 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
JPH04116869A (ja) | 1990-09-06 | 1992-04-17 | Oki Electric Ind Co Ltd | 半導体素子およびその製造方法 |
US5237188A (en) * | 1990-11-28 | 1993-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device with nitrided gate insulating film |
JP2652108B2 (ja) * | 1991-09-05 | 1997-09-10 | 三菱電機株式会社 | 電界効果トランジスタおよびその製造方法 |
JP3229003B2 (ja) | 1992-04-28 | 2001-11-12 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO1994027325A1 (en) * | 1993-05-07 | 1994-11-24 | Vlsi Technology, Inc. | Integrated circuit structure and method |
JPH0730113A (ja) | 1993-07-09 | 1995-01-31 | Sony Corp | Mos型トランジスタの製造方法 |
US5674788A (en) | 1995-06-06 | 1997-10-07 | Advanced Micro Devices, Inc. | Method of forming high pressure silicon oxynitride gate dielectrics |
US5516707A (en) * | 1995-06-12 | 1996-05-14 | Vlsi Technology, Inc. | Large-tilted-angle nitrogen implant into dielectric regions overlaying source/drain regions of a transistor |
SG50741A1 (en) * | 1995-07-26 | 1998-07-20 | Chartered Semiconductor Mfg | Method for minimizing the hot carrier effect in m-mosfet devices |
US5780330A (en) * | 1996-06-28 | 1998-07-14 | Integrated Device Technology, Inc. | Selective diffusion process for forming both n-type and p-type gates with a single masking step |
-
1996
- 1996-05-22 JP JP8127127A patent/JPH09312393A/ja active Pending
- 1996-10-11 TW TW085112422A patent/TW320781B/zh active
- 1996-10-16 DE DE19642746A patent/DE19642746B4/de not_active Expired - Fee Related
-
1997
- 1997-01-17 KR KR1019970001271A patent/KR100351073B1/ko not_active IP Right Cessation
-
1999
- 1999-03-30 US US09/280,992 patent/US6232187B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4888619A (en) * | 1987-03-03 | 1989-12-19 | Minolta Camera Kabushiki Kaisha | Multi-color image forming apparatus for forming a latent image pattern by use of residual toner remaining in a developing device |
Non-Patent Citations (2)
Title |
---|
Jpn, J. Appl. Phys. Vol. 34 (1995) pp. 771-775 Part 1, No. 2B, Feb. 1995 * |
Jpn, J. Appl. Phys. Vol. 35, (1996) pp. 802-806, Part 1., No. 2B, Feb. 1996 * |
Also Published As
Publication number | Publication date |
---|---|
TW320781B (en) | 1997-11-21 |
DE19642746B4 (de) | 2005-05-04 |
US6232187B1 (en) | 2001-05-15 |
JPH09312393A (ja) | 1997-12-02 |
KR100351073B1 (ko) | 2002-12-28 |
KR970077334A (ko) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19642746A1 (de) | Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE4213244C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE4116690C2 (de) | Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben | |
DE19807745A1 (de) | Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung | |
DE3688057T2 (de) | Halbleitervorrichtung und Methode zur Herstellung. | |
DE4229574A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
DE10051600A1 (de) | Halbleitervorrichtung und Verfahren zu dessen Herstellung | |
DE10141916A1 (de) | MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE3326534A1 (de) | Schottkybarrieren-mos-bauelemente | |
DE2809233A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE10146013A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE4300986C2 (de) | Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben | |
DE19639697C2 (de) | Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE10052680C2 (de) | Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht | |
DE69934384T2 (de) | Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen | |
DE69105621T2 (de) | Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung. | |
DE19507816A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102004003618A1 (de) | Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, verarbeitet mittels Seitennitridieren in Ammoniakatmosphäre | |
DE69226569T2 (de) | Selbstjustierender Polysilizium-T-Gatekontakt | |
DE2932928A1 (de) | Verfahren zur herstellung von vlsi-schaltungen | |
DE3036960A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE19805692C2 (de) | Halbleitereinrichtung mit Feldabschirm-Isolationsstruktur und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |