DE19639646A1 - Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes - Google Patents
Trägerband und Verfahren zum Herstellen eines solchen TrägerbandesInfo
- Publication number
- DE19639646A1 DE19639646A1 DE1996139646 DE19639646A DE19639646A1 DE 19639646 A1 DE19639646 A1 DE 19639646A1 DE 1996139646 DE1996139646 DE 1996139646 DE 19639646 A DE19639646 A DE 19639646A DE 19639646 A1 DE19639646 A1 DE 19639646A1
- Authority
- DE
- Germany
- Prior art keywords
- dielectric layer
- carrier tape
- metal layer
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Laminated Bodies (AREA)
Description
Die Erfindung betrifft ein Trägerband mit einer Metallschicht
und einer Dielektrikumsschicht, welche miteinander festste
hend verbunden sind.
Solche Trägerbänder werden vornehmlich zur Halterung und Kon
taktierung von Chipmodulen, insbesondere Chipkartenmodulen
eingesetzt. Das Trägerband besteht hierbei aus einer Vielzahl
von aneinanderhängenden Trägerelementen, auf denen die Chip
module bzw. Chipkartenmodule gehaltert und mit den Kontakt
stellen des Trägerelementes elektrisch verbunden werden. Die
bisher verwendeten Trägerbänder für Chipkartenmodule sind
überwiegend schichtartig aufgebaut und verfügen im allgemei
nen über eine Kupferschicht, welche durch einen geeigneten
Klebstoff mit einer Dielektrikumsschicht, z. B. Glas-Epoxy,
dauerhaft verbunden ist. Die Kupferschicht, die mit einem ge
eigneten Galvaniküberzug, z. B. Nickel oder Gold, überzogen
sein kann, weist derzeit eine Dicke von 35 oder 70 µm auf.
Die Dielektrikumsschicht hat eine Dicke von etwa 100 bis 120
µm und die zwingend notwendige Klebstoffschicht eine Dicke
von etwa 20 bis 30 µm.
Bei der Herstellung der bekannten Trägerbänder wird zunächst
die als Kupferfolie vorliegende Kupferschicht mittels Fotoli
thographie strukturiert. Anschließend wird auf die Kupferfo
lie ein galvanischer Überzug aufgebracht. Des weiteren wird
die Dielektrikumsschicht, also z. B. das Glas-Epoxyband, ge
stanzt und schließlich die Kupferschicht und die Dielektri
kumsschicht mit einem geeigneten Kleber zusammengefügt.
Die zwingende Verwendung eines Klebstoffes zum Aneinanderfü
gen der Kupferschicht und der Dielektrikumsschicht führt zu
einer Reihe von Problemen. Beim Durchlauf durch die Produkti
onslinie, in der das Trägerband mit Chipkartenmodulen bzw.
Chipmodulen bestückt wird, ist das Trägerband temperaturin
tensiven Prozessen ausgesetzt. Diese temperaturintensiven
Prozesse führen zu Ausgasungsrückständen des Klebstoffes,
welche z. B. beim Verdrahten des Chipkartenmodules bzw. Chip
modules mit dem Trägerband zu Kontaktproblemen führen. Dieses
Problem besteht insbesondere dann, wenn die Kontaktstellen
des Trägerbandes durch sog. Wire-Bonden mit dem Chipkartenmo
dul bzw. Chipmodul durchgeführt wird, da dieses Verbindungs
verfahren hochreine Kontaktstellen erfordert. Es hat sich
herausgestellt, daß die Klebstoffaufbringung und der Lami
nierprozeß, also das Zusammenfügen des Kupferbandes und der
Dielektrikumsschicht etwa 30% der gesamten Trägerbandkosten
verursachen. Darüber hinaus ist der verwendete Klebstoff auch
beim späteren Einkleben des auf das Trägerband aufgebrachten
Chipmodules in die Chipkarte nachteilig.
Die Erfindung hat das Ziel, ein Trägerband bereitzustellen,
bei dem auf die Verwendung von Klebstoff verzichtet werden
kann, sowie ein Verfahren zum Herstellen eines solchen kleb
stoffreien Trägerbandes anzugeben.
Dieses Ziel wird für das Trägerband dadurch erreicht, daß die
Metallschicht des Trägerbandes auf ihrer der Dielektrikums
schicht zugewandten Fläche Verzahnungselemente aufweist, wel
che in die Dielektrikumsschicht zur Halterung eingreifen.
In einer bevorzugten Ausführungsform der Erfindung handelt es
sich bei den Verzahnungselementen um stengelkristalline Struk
turen, im folgenden als Dendriten bezeichnet, die auf der
der Dielektrikumsschicht zugewandten Fläche der Metallschicht
angeordnet sind. Dendrite sind verästelte Kristalle, die bei
spielsweise durch elektrolytisches Abscheiden erzeugt werden
können. Das Trägerband kann deshalb eine handelsübliche Me
tallfolie, z. B. eine handelsübliche Kupferfolie sein, die in
gewünschter Weise je nach Außenkontur des Trägerelementes ge
stanzt ist. Auf diese gestanzte handelsübliche Metallfolie
werden dann durch die erwähnte elektrolytische Abscheidung
Dendriten an einer Fläche aufgebracht. Dies geschieht also
durch einen elektrochemischen Prozeß aus der Galvanik. An
schließend wird die mit den Verzahnungselementen versehene
Fläche der Metallschicht in die Dielektrikumsschicht ge
drückt, wodurch sich die Verzahnungselemente in der Dielek
trikumsschicht verhaken und so für eine dauerhafte Verbindung
von Metallschicht und Dielektrikumsschicht sorgen.
In einer Weiterbildung der Erfindung ist es vorgesehen, die
Stengelspitzen der kristallinen Strukturen mit Oxidelementen
zu versehen. Dies kann z. B. durch eine Oxidation nach dem
Aufbringen der Dendriten auf die Metallfläche geschehen. Die
Oxidation erfolgt z. B. in einem Trocken- oder Naßprozeß. Sol
che Metalloxidelemente begünstigen die Verzahnung der Metall
schicht mit der darunterliegenden Dielektrikumsschicht. Damit
wird eine Art Knopfdruckeffekt auf der Dielektrikumsschicht
erzeugt. Die Metalloxidelemente können z. B. kugelförmige For
men annehmen.
In einer anderen Weiterbildung der Erfindung weist die Me
tallschicht eine Dicke von etwa 35 µm bis etwa 105 µm, vor
zugsweise etwa 70 µm, auf und ist als Metallfolie ausgebil
det. Die heute üblichen Metallfolien zur Bildung eines Trä
gerbandes für Chipkartenmodule sind 35 µm oder 70 µm dick.
Die Dielektrikumsschicht weist eine Dicke von etwa 100 µm bis
120 µm auf.
Da beim Durchlauf durch die Produktionslinie das aus Metall
schicht und Dielektrikumsschicht bestehende Trägerband tempe
raturintensiven Prozessen ausgesetzt ist, sollte als Dielek
trikumsmaterial ein Hochtemperatur-Thermoplast verwendet wer
den. Als Thermoplaste sind insbesondere geeignet: PEEK
(Polyetheretherketon), PEI (Polyetheremide), PES (Polyester),
PEU (Polyetherurethan), LCP (flüssigkristalline Polymere) und
PEN (Polyethernaphthalat).
Das Verfahren zur Herstellung eines klebstoffreien Trägerban
des nach der Erfindung besteht im wesentlichen aus folgenden
Verfahrensschritten:
- - Bereitstellen einer Metallschicht, welche auf einer ihre Flächen mit Verzahnungselementen versehen ist,
- - Bereitstellen einer Dielektrikumsschicht;
- - flächiges Aufeinanderlegen der Metallschicht und der Di elektrikumsschicht derart, daß die mit Verzahnungselemen ten versehene Fläche der Metallschicht der Dielektri kumsschicht zugewandt ist;
- - Verpressen der Metallschicht und der Dielektrikumsschicht derart, daß die Verzahnungselemente in die Dielektri kumsschicht eindringen.
Das Verpressen der Metallschicht und der Dielektrikumsschicht
erfolgt vorzugsweise unter Wärmezufuhr in einem Laminierpro
zeß, z. B. einem Rollenlaminierprozeß, bei welchem die über
einandergelegte Metallschicht und Dielektrikumsschicht in
Druckrollen einlaufen und von diesen zusammengedrückt werden.
Das die Metallschicht bildende Metallband und das die Dielek
trikumsschicht bildende Dielektrikumsband wird vor dem gegen
seitigen Aufeinanderlegen in ähnlicher Weise strukturiert,
z. B. durch Stanzen. Nach dem Stanzvorgang werden beide
Schichten in der oben erwähnten Weise kleberfrei zusammenge
fügt unter Einsatz der Verzahnungselemente, die in die Die
lektrikumsschicht eingreifen und dort verhaken.
Bei der Auswahl des Materials für das Dielektrikum ist auf
dessen Materialschrumpfung zu achten. Es ist nämlich unter
Berücksichtigung der dilathermischen Fehlanpassung zwischen
der Metallfolie und dem Dielektrikum ein Geometrie-Vorhalt
bei der Strukturierung der Dielektrikumsschicht zu berück
sichtigen, damit ein hinreichender Overlay-Passungsgenauig
keitswert zwischen der Metallschicht und der Dielektrikums
schicht erzielt wird.
Mit dem erfindungsgemäßen Trägerband können die Kosten für
die Herstellung im Vergleich zu herkömmlichen Trägerbändern
um etwa 30% reduziert werden, da einerseits kein Klebstoff
verwendet wird und somit der Verfahrensschritt der Kleb
stoffaufbringung entfällt und andererseits eine fotolithogra
phische Strukturierung des Metallbandes, wie es bisher erfor
derlich war, nicht mehr notwendig ist. Bei dem erfindungsge
mäßen Herstellungsverfahren kann die Strukturierung des Me
tallbandes durch einfaches Herausstanzen erreicht werden.
Das Trägerband nach der Erfindung wird nachfolgend im Zusam
menhang mit zwei Figuren näher erläutert. Es zeigen:
Fig. 1 Ein Ausschnitt aus dem Trägerband mit noch nicht
zusammengefügter Metallschicht und Dielektrikums
schicht, und
Fig. 2 das Trägerband von Fig. 1 mit Metallschicht und
Dielektrikumsschicht nach dem Zusammenfügen.
In Fig. 1 ist schematisch eine Metallschicht 1 und eine Di
elektrikumsschicht 7 dargestellt, die zur Bildung eines Trä
gerbandes für Chipkartenmodule bereits übereinander angeord
net sind, jedoch mit ihren gegenüberliegenden Flächen noch
zueinander im Abstand stehen. Die Metallschicht 1, die bei
spielsweise eine Kupferfolie ist, weist an ihrer der Dielek
trikumsschicht 7 zugewandten Fläche 3 eine Vielzahl von Ver
zahnungselementen 3 auf, welche von der Metallschicht 1 in
Richtung Dielektrikumsschicht 7 hervorstehen. Diese Verzah
nungselemente 3 sind stengelkristalline Strukturen, die nach
folgend als Dendriten bezeichnet werden und welche beispiels
weise durch elektrolytisches Abscheiden auf der Metallschicht
1 gebildet wurden. Bei der Verwendung einer Kupferfolie als
Metallschicht 1 handelt es sich bei den Verzahnungselementen
3 µm Kupfer-Dendrite. Vorzugsweise sitzen auf den Spitzen der
kristallinen Strukturen, also der Dendriten, Metalloxidele
mente 5, die z. B. kugelförmige Formen aufweisen. Im vorlie
genden Ausführungsbeispiel sind dies Kupferoxid-Kugeln. Diese
Kupferoxid-Kugeln dienen zur besseren Verzahnung der Kupfer-
Dendriten beim Zusammenfügen der Metallschicht 1 und der Die
lektrikumsschicht 7. Die an den distalen Enden der Dendriten
3 angeordneten Metalloxidelemente 5 erzeugen nämlich beim Zu
sammenfügen der Metallschicht 1 und der Dielektrikumsschicht
7 eine Art Knopfdruckeffekt.
In Fig. 2 ist die Metallschicht 1 in einem Laminierprozeß
mit der darunterliegenden Dielektrikumsschicht 7 verpreßt
worden. Das Zusammenfügen der Metallschicht 1 mit der Dielek
trikumsschicht 7 erfolgt beispielsweise durch Wärmezufuhr in
einem Rollenlaminierprozeß. Hierbei verzahnen die Verzahn
ungselemente 3, also im vorliegenden Ausführungsbeispiel die
Kupfer-Dendrite der Kupferfolie mit der aufgeweichten Ober
fläche der Dielektrikumsschicht, wodurch eine dauerhafte Ver
bindung der Metallschicht 1 mit der Dielektrikumsschicht 7
erreicht wird.
In den Fig. 1 und 2 ist der Einfachheit halber davon aus
gegangen worden, daß sowohl die Metallschicht 1 als auch die
Dielektrikumsschicht 7 in ihren Außenabmessungen quadratisch
strukturiert ist, was beispielsweise durch Stanzen erfolgte.
Die Außenabmessungen können jedoch in beliebiger Weise vari
iert werden, wobei natürlich das Stanzwerkzeug entsprechend
angepaßt werden muß.
Auf die problembehaftete Verwendung einer Klebstoffschicht
zwischen der Metallschicht 1 und der Dielektrikumsschicht 7
wird bei dem Trägerband nach der Erfindung, wie erläutert,
verzichtet, weswegen bei den temperaturintensiven Prozessen
in der Fertigungslinie, bei dem das Trägerband mit Chipkar
tenmodulen oder Chipmodulen bestückt wird, keine Ausgasungs
rückstände auftreten können.
Bezugszeichenliste
1 Metallschicht
3 Verzahnungselemente, Dendrite
5 Metalloxidelemente
7 Dielektrikumsschicht
3 Verzahnungselemente, Dendrite
5 Metalloxidelemente
7 Dielektrikumsschicht
Claims (20)
1. Trägerband mit einer Metallschicht und einer Dielek
trikumsschicht, welche miteinander feststehend verbunden
sind,
dadurch gekennzeichnet, daß die Metall
schicht (1) auf ihrer der Dielektrikumsschicht (7) zugewand
ten Fläche Verzahnungselemente (3) aufweist, welche in die
Dielektrikumsschicht (7) zur Halterung eingreifen.
2. Trägerband nach Anspruch 1,
dadurch gekennzeichnet, daß die Verzah
nungselemente (3) als stengelförmige Kristalle, insbesondere
Dendrite (3), der Metallschicht (1) ausgebildet sind.
3. Trägerband nach Anspruch 2,
dadurch gekennzeichnet, daß an den sten
gelförmigen Kristallen endseitig Metalloxidelemente (5) ange
ordnet sind.
4. Trägerband nach Anspruch 3,
dadurch gekennzeichnet, daß die Metal
loxidelemente (5) mindestens annähernd kugelförmige Formen
aufweisen.
5. Trägerband nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß die Metall
schicht (1) eine Dicke von etwa 35 µm bis etwa 105 µm, vor
zugsweise etwa 70 um, aufweist und als Metallfolie ausgebil
det ist.
6. Trägerband nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß die Metall
schicht (1) als Kupferschicht ausgebildet ist.
7. Trägerband nach Anspruch 6,
dadurch gekennzeichnet, daß die Verzah
nungselemente (3) Kupfer-Dendrite (5) sind.
8. Trägerband nach Anspruch 6 oder 7,
dadurch gekennzeichnet, daß die Metal
loxidelemente (5) Kupferoxidelemente (5) sind.
9. Trägerband nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß die Dielek
trikumsschicht (7) eine Dicke von etwa 100 µm bis 120 µm
aufweist.
10. Trägerband nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, daß die Dielek
trikumsschicht (7) aus einem hochtemperaturbeständigen
Thermoplast besteht.
11. Trägerband nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet, daß das Träger
band zur Halterung von Chipmodulen, insbesondere Chipkarten
modulen vorgesehen ist.
12. Verfahren zur Herstellung eines Trägerbandes nach einem
der Ansprüche 1 bis 11,
gekennzeichnet durch folgende Verfahrens
schritte:
- - Bereitstellen einer Metallschicht (1), welche auf einer ih rer Flächen mit Verzahnungselementen (3) versehen ist,
- - Bereitstellen einer Dielektrikumsschicht (7);
- - flächiges Aufeinanderlegen der Metallschicht (1) und der Dielektrikumsschicht (7) derart, daß die mit Verzahnungs elementen (3) versehene Fläche der Metallschicht (1) der Dielektrikumschicht (7) zugewandt ist;
- - Verpressen der Metallschicht (1) und der Dielektrikums schicht (7) derart, daß die Verzahnungselemente (5) in die Dielektrikumsschicht (7) eindringen.
13. Verfahren nach Anspruch 12,
dadurch gekennzeichnet, daß das Verpres
sen unter Wärmezufuhr in einem Laminierprozeß erfolgt.
14. Verfahren nach Anspruch 13,
dadurch gekennzeichnet, daß der Laminier
prozeß ein Rollenlaminierprozeß ist.
15. Verfahren nach einem der Ansprüche 12 bis 14,
dadurch gekennzeichnet, daß die Metall
schicht (1) und Dielektrikumsschicht (7) vor dem Aufeinander
legen in ähnlicher Weise strukturiert werden.
16. Verfahren nach Anspruch 15,
dadurch gekennzeichnet, daß die Struktu
rierung durch Stanzen der Metallschicht (1) und/oder Dielek
trikumsschicht (7) erfolgt.
17. Verfahren nach Anspruch 15 oder 16,
dadurch gekennzeichnet, daß die Dielek
trikumsschicht (7) aufgrund ihres unterschiedlichen thermi
schen Verhaltens zur Metallschicht (1) mit größeren Außenab
messungen strukturiert wird.
18. Verfahren nach einem der Ansprüche 12 oder 17,
dadurch gekennzeichnet, daß die Verzah
nungselemente (3) stengelkristalline Strukturen sind, welche
durch einen elektrochemischen Prozeß aus der Galvanik erzeugt
werden.
19. Verfahren nach Anspruch 18,
dadurch gekennzeichnet, daß die stengel
kristallinen Strukturen oxidiert werden.
20. Verfahren nach Anspruch 19,
dadurch gekennzeichnet, daß die
Oxidation in einem Trocken- oder Naßprozeß erzeugt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996139646 DE19639646A1 (de) | 1996-09-26 | 1996-09-26 | Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes |
PCT/DE1997/001687 WO1998010628A1 (de) | 1996-09-05 | 1997-08-08 | Trägerelement für einen halbleiterchip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996139646 DE19639646A1 (de) | 1996-09-26 | 1996-09-26 | Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19639646A1 true DE19639646A1 (de) | 1998-04-02 |
Family
ID=7807012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996139646 Withdrawn DE19639646A1 (de) | 1996-09-05 | 1996-09-26 | Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19639646A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000068994A1 (de) * | 1999-05-05 | 2000-11-16 | David Finn | Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls |
DE10145749A1 (de) * | 2001-09-17 | 2003-04-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer strukturierten Metallschicht auf einem Trägerkörper und Trägerkörper mit einer strukturierten Metallschicht |
US6984446B2 (en) | 2001-09-17 | 2006-01-10 | Infineon Technologies Ag | Process for producing a metal layer on a substrate body, and substrate body having a metal layer |
DE102005012496B3 (de) * | 2005-03-16 | 2006-10-26 | Technische Universität Berlin | Vorrichtung mit einem auf einem Montageteil montierten elektronischen Bauteil und Verfahren |
-
1996
- 1996-09-26 DE DE1996139646 patent/DE19639646A1/de not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000068994A1 (de) * | 1999-05-05 | 2000-11-16 | David Finn | Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls |
US7105915B1 (en) | 1999-05-05 | 2006-09-12 | David Finn | Chip carrier a chip module and method of manufacturing the chip module |
DE10145749A1 (de) * | 2001-09-17 | 2003-04-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer strukturierten Metallschicht auf einem Trägerkörper und Trägerkörper mit einer strukturierten Metallschicht |
US6984446B2 (en) | 2001-09-17 | 2006-01-10 | Infineon Technologies Ag | Process for producing a metal layer on a substrate body, and substrate body having a metal layer |
DE102005012496B3 (de) * | 2005-03-16 | 2006-10-26 | Technische Universität Berlin | Vorrichtung mit einem auf einem Montageteil montierten elektronischen Bauteil und Verfahren |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3741925C2 (de) | ||
EP0756244B1 (de) | Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit | |
DE69938582T2 (de) | Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat | |
EP0554916B1 (de) | Baustein mit integrierten Schaltkreisen | |
DE68921179T2 (de) | Elektronisches Modul mit einer integrierten Schaltung für ein kleines tragbares Objekt, z.B. eine Karte oder ein Schlüssel und Herstellungsverfahren für solche Module. | |
DE68910385T2 (de) | Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist. | |
WO1985002046A1 (fr) | Support d'informations muni d'un circuit integre et procede pour la fabrication | |
DE3125518A1 (de) | "duenne verdrahtungsanordnung" | |
DE19920593B4 (de) | Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls | |
DE112006001506T5 (de) | Platinenstruktur und Verfahren zu ihrer Herstellung | |
DE102005041058A1 (de) | Verfahren zur Herstellung einer mehrschichtigen Karte | |
DE4010370C2 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE4203114C2 (de) | Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen | |
DE19622684A1 (de) | Verfahren zur Herstellung mechanisch fester Klebstoffverbindungen zwischen Oberflächen | |
DE19522338B4 (de) | Chipträgeranordnung mit einer Durchkontaktierung | |
WO1997034247A2 (de) | Chipkarte, verbindungsanordnung und verfahren zum herstellen einer chipkarte | |
EP0610360A1 (de) | Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung. | |
DE602004004647T2 (de) | Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat | |
DE19639646A1 (de) | Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes | |
DE4338706A1 (de) | Mehrschicht-Substrat | |
DE68907135T2 (de) | Elektrische Verbindungsanordnung für Flachkabel. | |
DE4425943B4 (de) | Verfahren zur Herstellung eines mehrschichtigen Leiter- bzw. Anschlusselements und Leiter- bzw. Anschlusselement | |
DE2249209A1 (de) | Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente | |
DE3931551A1 (de) | Verfahren zum herstellen eines mehrschichtigen, kupfer- und keramikschichten aufweisenden substrates | |
WO2013026527A1 (de) | Substrat für den aufbau elektronischer elemente |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |