DE19620095A1 - Verfahren zur Herstellung von Leiterplatten - Google Patents

Verfahren zur Herstellung von Leiterplatten

Info

Publication number
DE19620095A1
DE19620095A1 DE19620095A DE19620095A DE19620095A1 DE 19620095 A1 DE19620095 A1 DE 19620095A1 DE 19620095 A DE19620095 A DE 19620095A DE 19620095 A DE19620095 A DE 19620095A DE 19620095 A1 DE19620095 A1 DE 19620095A1
Authority
DE
Germany
Prior art keywords
holes
substrate
base layer
conductor material
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19620095A
Other languages
English (en)
Other versions
DE19620095B4 (de
Inventor
Wilhelm Dipl Ing Tamm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAMM WILHELM DIPL ING FH
Original Assignee
TAMM WILHELM DIPL ING FH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAMM WILHELM DIPL ING FH filed Critical TAMM WILHELM DIPL ING FH
Priority to DE19620095A priority Critical patent/DE19620095B4/de
Priority to US08/854,468 priority patent/US6035527A/en
Publication of DE19620095A1 publication Critical patent/DE19620095A1/de
Application granted granted Critical
Publication of DE19620095B4 publication Critical patent/DE19620095B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01K—ELECTRIC INCANDESCENT LAMPS
    • H01K3/00—Apparatus or processes adapted to the manufacture, installing, removal, or maintenance of incandescent lamps or parts thereof
    • H01K3/08—Manufacture of mounts or stems
    • H01K3/10—Machines therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Leiterplatten, das die folgenden Schritte aufweist:
Erzeugen von Vertiefungen und/oder Durchgangslöchern in ei­ nem Substrat aus isolierendem Material, insbesondere durch Laser-Ablation, wobei die Vertiefungen und/oder Durchgangs­ löcher der gewünschten auszubildenden Struktur von Leiter­ bahnen und/oder Durchkontaktierungen entsprechen;
Aufbringen einer Grundschicht auf eine oder beide Seiten des Substrats; und
Aufbringen eines Leitermaterials auf die bezüglich des Lei­ termaterials katalytische und/oder aktivierende Grund­ schicht.
Ein derartiges Herstellungsverfahren ist beispielsweise durch die EP 0 677 985 A1 bekannt geworden.
Beim Aufbau von gedruckten Schaltungen bzw. Leiterplatten unterscheidet man grundsätzlich die weitverbreitete Subtrak­ tivtechnik, die von metallkaschierten Substraten bzw. Basis­ materialien ausgeht und bei der das nicht für Leiterzüge be­ nötigte Kupfer durch Ätzungen entfernt wird, von der Addi­ tivtechnik, die, auf haftvermittlerbeschichteten Substraten aufbauend, das Leitermaterial nur dort aus den Bädern auf­ bringt, wo Leiterzüge benötigt werden.
Auch Kombinationen dieser Verfahren sind üblich. So wird bei der Durchkontaktierung, d. h. der Kupferbelegung der Lochwan­ dung von beidseitig vorhandenen - subtraktiv hergestellten - Leiterbildern additiv, gearbeitet. In der Semiadditivtechnik werden auf stromlos abgeschiedene, dünne Grundschichten die Leiterbahnen durch galvanische Verstärkung aufgebaut und die restliche Grundschicht durch Ätzen, d. h. subtraktiv, wieder entfernt. Um Durchgangslöcher und Sacklöcher herzustellen, wird zumeist das mechanische Bohren in Verbindung mit der Direktmetallisierung angewendet.
Aus der DE-Z "Galvanotechnik" 77, (1986), Nr. 1, Seiten 51 bis 60 ist es auch bereits bekannt, bei der Herstellung von Leiterplatten in Volladditivtechnik die Leiterbildübertra­ gung mit Hilfe eines Lasers vorzunehmen.
Aus der EP-A-0 164 564 geht weiterhin hervor, daß es möglich ist, Sacklöcher in einem Substrat mit einem Excimerlaser herzustellen. Der Prozeß dieses Materialabtrags wird Laser- Ablation genannt.
Die EP 0 677 985 A1 beschreibt die Herstellung von Vertie­ fungen und Durchgangslöcher im Substrat durch Ablation mit Hilfe eines Excimerlasers. Durch Energieberechnungen ist es möglich, ein kontrolliertes Tiefenprofil zu erzeugen. An­ schließend wird auf die Oberfläche des Substratträgers eine Schicht aus elektrisch leitendem Material aufgebracht, bei­ spielsweise durch ein PVD-Verfahren. Eine weitere Metall­ schicht wird auf dieser Grundschicht abgeschieden, und dann werden die Metallschicht und die Grundschicht durch Schlei­ fen oder Polieren von der Substrataußenseite derart ent­ fernt, so daß sich nur noch in den Vertiefungen und/oder Durchgangslöchern Leitermaterial befindet.
Bei diesem bekannten Verfahren wird die Grundschicht voll­ flächig mit einer Metallschicht, beispielsweise einer Kup­ ferschicht beschichtet, die dann fast vollständig durch Schleifen, Läppen o. ä. wieder abgetragen werden muß. Bei diesem mechanischen Abtrag des überflüssigen Materials kommt es zu einer starken mechanischen Belastung des folienartigen Substrats. Außerdem werden für einen planen mechanischen Ab­ trag im Toleranzbereich der Größenordnung 1 µm mehr aufwen­ dige Anlagen benötigt.
Aus der EP 0 287 843 B1 geht hervor, daß für die Ablation der Grundschicht idealerweise ein gepulster Excimerlaser verwendet wird. Die EP 0 287 843 B1 zeigt auch, daß durch Ablation mittels elektromagnetischer Strahlung ein negatives Bild der Leiterzüge erzeugt werden kann, wobei die Grund­ schicht ohne wesentliche Beeinträchtigung der Substratober­ fläche selektiv wieder abgetragen wird. Im Bereich der Ein­ wirkung der elektromagnetischen Strahlung kann dann bei den nachfolgenden Verfahrensschritten keine Metallisierung mehr stattfinden. Unter Wahrung der Vorteile der Additivtechnik kann also eine besonders einfach zu realisierende Leiter­ bildübertragung mittels elektromagnetischer Strahlung vorge­ nommen werden.
Von Nachteil dieses aus der EP 0 287 843 B1 bekannten Ver­ fahrens ist, daß der Leiterbahnaufbau auf der Substratober­ fläche stattfindet. Dies bedeutet, daß durch das Zusammenfü­ gen mehrerer Lagen eine Oberflächentopographie entsteht, die bei der Bestückung der Leiterplatten mit den Bausteinen sehr hinderlich ist.
Der Erfindung liegt demgegenüber die Aufgabe zugrunde, ein technisch hochwertiges, wirtschaftliches und umweltfreundli­ ches Verfahren zur Herstellung von Leiterplatten in Additiv­ technik zu schaffen.
Diese Aufgabe wird erfindungsgemäß in einem ersten Aspekt dadurch gelöst, daß vor dem Aufbringen des Leitermaterials die Grundschicht außer in die Vertiefungen und/oder in den Durchgangslöchern selektiv vom Substrat entfernt wird.
Dieses additive Herstellungsverfahren hat den wesentlichen Vorteil, daß die Struktur der auszubildenden Leiterbahnen mechanisch, beispielsweise durch Laser-Ablation, vorgegeben werden kann und daß das Aufbringen des Leitermaterials nur selektiv auf der Grundschicht am Substrat erfolgt. Die Auf­ tragrate des Leitermaterials, beispielsweise Kupfer, kann leicht kontrolliert werden, so daß eine ebene Oberfläche zwischen dem aufgebrachten Leitermaterial und der Grund­ schicht bzw. dem Substrat erreicht werden kann. Eine Bear­ beitung der Oberfläche des Leitermaterials, der Grundschicht oder des Substrats ist nicht mehr erforderlich.
Das erfindungsgemäße Herstellungsverfahren ermöglicht es au­ ßerdem, die Leiterbahnen in Vertiefungen im Substrat aufzu­ bringen. Dadurch kann eine einfache Übertragung sehr feiner und präziser Leiterstrukturen mit guter Haftgrundlage ge­ währleistet werden, ohne daß die Herstellung von Durchkon­ taktierungen Probleme aufwirft.
Außerdem hat das erfindungsgemäße Herstellungsverfahren noch die folgenden Vorteile:
  • - hohe Dichte, hohe Präzision der Abbildungen
  • - ultrafeine Auflösung, hervorragende Reproduzierbarkeit mit der Auflösung von Feinstleitergeometrien im Be­ reich der Dünnfilmtechnik
  • - hervorragende Oberflächenplanarität, da die Leiterzüge im Basismaterial eingraviert sind
  • - Einsatz von hochtemperaturbeständigem Basismaterial möglich (z. B. mit Tg-Werten < 500°C)
  • - extrem kurzer Prozeßzyklus (3-6 Prozeßschritte/Layer), hohes Potential für Kostenreduzierungen.
Bei einer besonders bevorzugten Ausführungsform des erfin­ dungsgemäßen Herstellungsverfahrens wird die Grundschicht durch Laser-Ablation entfernt.
Eine weitere bevorzugte Ausführungsform kennzeichnet sich dadurch, daß nach dem Erzeugen der Vertiefungen und vor der Erzeugung der Durchgangslöcher eine entfernbare Deckschicht vollflächig auf das Substrat aufgebracht wird.
Eine andere vorteilhafte Ausführungsform des erfindungsgemä­ ßen Herstellungsverfahrens kennzeichnet sich dadurch, daß die Grundschicht in den Vertiefungen und/oder in den Durch­ gangslöchern erst nach ihrem Aufbringen, vorzugsweise mit­ tels elektromagnetischer Strahlung, insbesondere durch La­ serstrahlung, selektiv zu einer katalytischen und/oder akti­ vierenden Schicht umgewandelt wird.
Bei einer besonders vorteilhaften Weiterbildung dieser Aus­ führungsform wird die nicht-aktivierte Grundschicht durch eine naßchemische Lösung entfernt, was verfahrensmäßig be­ sonders einfach ist.
Die Erfindung betrifft in einem weiteren Aspekt ein Verfah­ ren zur Herstellung von Leiterplatten, das die folgenden Schritte aufweist:
Erzeugen von Vertiefungen und/oder Durchgangslöchern in ei­ nem Substrat aus isolierendem Material, insbesondere durch Laser-Ablation, wobei die Vertiefungen und/oder Durchgangs­ löcher der gewünschten auszubildenden Struktur von Leiter­ bahnen und Durchkontaktierungen entsprechen;
Vollflächiges Aufbringen einer bezüglich eines Leitermateri­ als katalytischen und/oder aktivierenden Grundschicht auf eine oder beide Seiten des Substrats; und
Aufbringen eines Leitermaterials auf die Grundschicht.
Die oben genannte erfindungsgemäße Aufgabe wird bei diesem Verfahren dadurch gelöst, daß nach dem Aufbringen der Grund­ schicht eine Deckschicht vollflächig auf die Grundschicht aufgebracht wird und daß danach die Deckschicht zur Ausbil­ dung der Vertiefungen von der Grundschicht selektiv entfernt wird.
Auch mit diesem erfindungsgemäßen Herstellungsverfahren lassen sich die obengenannten Vorteile erzielen.
Bei einer besonders bevorzugten Ausführungsform dieses Her­ stellungsverfahrens werden die Durchgangslöcher im Substrat vor dem Aufbringen der Deckschicht ausgebildet und von der Deckschicht abgedeckt.
Die Erfindung betrifft in einem weiteren Aspekt auch ein Herstellungsverfahren zur Herstellung von Leiterplatten, das die folgenden Schritte beinhaltet:
Erzeugen von Vertiefungen und/oder Durchgangslöchern in ei­ nem Substrat aus isolierendem Material, insbesondere durch Laser-Ablation, wobei die Vertiefungen und/oder Durchgangs­ löcher der gewünschten auszubildenden Struktur von Leiter­ bahnen und Durchkontaktierungen entsprechen;
Vollflächiges Aufbringen einer katalytischen und/oder akti­ vierenden Grundschicht auf eine oder beide Seiten des Sub­ strates; und
Aufbringen eines Leitermaterials auf die Grundschicht.
Die oben genannte Aufgabe wird erfindungsgemäß bei diesem Herstellungsverfahren dadurch gelöst, daß das Leitermaterial auf die Grundschicht vollflächig aufgebracht wird, bis zu­ mindest die Vertiefungen und/oder Durchgangslöcher vollstän­ dig ausgefüllt sind und daß das Leitermaterial und die Grundschicht dann so weit abgetragen, vorzugsweise abgeätzt, werden, bis das Leitermaterial bündig mit dem Substrat ist.
Dieses erfindungsgemäße Herstellungsverfahren hat den we­ sentlichen Vorteil, daß das Substrat mechanisch nicht bela­ stet wird. Außerdem kann, da die Abtragung nicht durch Schleifkörner, sondern chemisch erfolgt, eine höhere Auflö­ sung erzielt werden. Das aufgebrachte Leitermaterial, z. B. Kupfer, kann chemisch abgetragen werden, so daß es recycle­ bar ist und, im Gegensatz zu abgeschliffenem Kupfer, erneut zum Beschichten verwendet werden kann.
Bei einer besonders bevorzugten Ausführungsform aller ge­ nannten Herstellungsverfahren erfolgt das Aufbringen der Grundschicht auf das Substrat verfahrensmäßig besonders ein­ fach durch einen naßchemischen Prozeß, durch physikalische Abscheidung aus der Dampfphase (PVD) oder durch chemische Abscheidung aus der Dampfphase (CVD).
Eine weitere vorteilhafte Ausführungsform der genannten Her­ stellungsverfahren kennzeichnet sich dadurch, daß als kata­ lytische und/oder aktivierende Grundschicht eine metalloxy­ dische Verbindung und/oder eine palladiumorganische Verbindung verwendet wird.
Die Erfindung betrifft in einem weiteren Aspekt auch ein Verfahren zur Herstellung von Leiterplatten, das die folgen­ den Schritte aufweist:
Erzeugen von Vertiefungen und/oder Durchgangslöchern in ei­ nem Substrat aus isolierendem Material, insbesondere durch Laser-Ablation, wobei die Vertiefungen und/oder Durchgangs­ löcher der gewünschten auszubildenden Struktur von Leiter­ bahnen und Durchkontaktierungen entsprechen; und
Aufbringen eines Leitermaterials in die Vertiefungen und/ oder Durchgangslöcher.
Die oben genannte Aufgabe wird bei diesem Herstellungsver­ fahren dadurch gelöst, daß sich durch Bestrahlen der Vertie­ fungen und/oder Durchgangslöcher mit elektromagnetischer Strahlung, insbesondere mit Laserstrahlung, in einem naßche­ mischen Bad Leitermaterial nur in den Vertiefungen und/oder Durchgangslöchern abscheidet.
Auch mit diesem erfindungsgemäßen Herstellungsverfahren las­ sen sich die bereits oben genannten Vorteile erzielen.
Bei einer ganz besonders bevorzugten Ausführungsform aller Herstellungsverfahren erfolgt das Aufbringen des Leitermate­ rials durch chemische und/oder galvanische Metallabschei­ dung, was sich verfahrensmäßig besonders einfach verwirkli­ chen läßt.
Eine weitere vorteilhafte Ausführungsform von allen genann­ ten Herstellungsverfahren kennzeichnet sich dadurch, daß auf das Leitermaterial eine weitere Metallschicht, vorzugsweise durch galvanisches Abscheiden von Metall, bündig zum Sub­ strat aufgebracht wird.
Die Erfindung betrifft in einem weiteren Aspekt auch ein Verfahren zur Herstellung von Leiterplatten, das die folgen­ den Schritte aufweist:
Erzeugen von Vertiefungen und/oder Durchgangslöchern in ei­ nem Substrat aus isolierendem Material, insbesondere durch Laser-Ablation, wobei die Vertiefungen und/oder Durchgangs­ löcher der gewünschten auszubildenden Struktur von Leiter­ bahnen und Durchkontaktierungen entsprechen.
Die obengenannte Aufgabe wird bei diesem Herstellungsverfah­ ren dadurch gelöst, daß Leitermaterial auf das Substrat vollflächig, vorzugsweise durch physikalische oder chemische Abscheidung aus der Dampfphase, aufgebracht wird, bis zumin­ dest die Vertiefungen und/oder Durchgangslöcher vollständig ausgefüllt sind, und daß das Leitermaterial dann soweit ab­ getragen, vorzugsweise abgeätzt wird, bis das Leitermaterial bündig mit dem Trägersubstrat ist.
Die Erfindung betrifft auch eine Leiterbahnstruktur mit ei­ nem Substrat aus isolierendem Material, mit Vertiefungen und/oder Durchgangslöchern im Substrat, mit einer bezüglich eines Leitermaterials katalytischen und/oder aktivierenden Grundschicht am Boden der Vertiefungen und/oder an der In­ nenwand der Durchgangslöcher und mit einem bündig zur Ober­ fläche des Substrats auf die Grundschicht aufgebrachten Lei­ termaterial.
Eine derartige Leiterbahnstruktur ist ebenfalls aus der EP 0 677 985 A1 bekannt geworden.
Erfindungsgemäß ist Leitermaterial zwischen der Innenwand der Vertiefungen und/oder Durchgangslöcher und der Grund­ schicht vorgesehen.
Die Erfindung betrifft weiterhin auch eine Leiterbahnstruk­ tur mit einem Substrat aus isolierendem Material, mit Ver­ tiefungen und/oder mit im Substrat vorgesehenen Durchgangs­ löchern, mit einer bezüglich eines Leitermaterials katalyti­ schen und/oder aktivierenden Grundschicht an dem Substrat und/oder an der Innenwand der Durchgangslöcher und mit einem auf die Grundschicht aufgebrachten Leitermaterial.
Erfindungsgemäß sind die auf der Grundschicht ausgebildeten Strukturen von Leitermaterial jeweils durch auf der Grund­ schicht ausgebildete Deckschichten voneinander isoliert.
Die Erfindung betrifft schließlich auch eine Leiterbahn­ struktur aus einem Substrat aus isolierendem Material, mit Vertiefungen und/oder mit im Substrat vorgesehenen Durch­ gangslöchern mit einem Leitermaterial in den vorher erzeug­ ten Strukturen.
Erfindungsgemäß ist das Leitermaterial einschichtig in den vorher erzeugten Strukturen aufgebracht.
Weitere Vorteile der Erfindung ergeben sich aus der Be­ schreibung und der Zeichnung. Ebenso können die vorstehend genannten und die noch weiter aufgeführten Merkmale erfin­ dungsgemäß jeweils einzeln für sich oder zu mehreren in be­ liebigen Kombinationen Verwendung finden. Die gezeigten und beschriebenen Ausführungsformen sind nicht als abschließende Aufzählung zu verstehen, sondern haben vielmehr beispielhaf­ ten Charakter für die Schilderung der Erfindung.
Es zeigen in stark vereinfachter schematischer Darstellung:
Fig. 1a bis 1f eine erste Variante der Herstellung von Leiterplatten;
Fig. 2a bis 2g eine zweite Variante der Herstellung von Leiterplatten;
Fig. 3a bis 3g eine dritte Variante der Herstellung von Leiterplatten;
Fig. 4a bis 4g eine vierte Variante der Herstellung von Leiterplatten;
Fig. 5a bis 5f eine fünfte Variante der Herstellung von Leiterplatten;
Fig. 6a bis 6d eine sechste Variante der Herstellung von Leiterplatten; und
Fig. 7a bis 7d eine siebte Variante der Herstellung von Leiterplatten.
Bei dem in den Fig. 1 bis 7 dargestellten Substrat 1 han­ delt es sich um einen Ausschnitt eines Basismaterials für eine hochintegrierte Leiterplatte. Als Materialien für der­ artige Leiterplatten werden hauptsächlich hochtemperaturbe­ ständige Polymerfolien verwendet, wobei im geschilderten Ausführungsbeispiel Polyimidfolie verwendet wird. Das darge­ stellte Substrat 1 wird zur besseren Handhabung zunächst auf einem Trägerrahmen (nicht gezeigt) befestigt, um die dünne Folie für die einzelnen Prozeßschritte zu stabilisieren.
Nach dem Fixieren auf einem Träger wird vom Substrat 1 gemäß Fig. 1b in den den späteren Leiterzügen 2, 3, 4, 5 entspre­ chenden Bereichen Material abladiert. Diese Entfernung des Materials, die der Erzeugung des Leiterbildes entspricht, wird durch Ablation mittels eines gepulsten Excimerlaser vorgenommen. Ebenfalls mit einem Excimerlaser wird gemäß Fig. 1c an den den späteren Durchkontaktierungen entspre­ chenden Bereichen durch weiteren Materialabtrag ein Durch­ gangsloch 2a erzeugt.
Für die Ablation wird zweckmäßigerweise ein gepulster Exci­ mer-Laser im UV-Bereich verwendet, dessen Laserstrahl durch eine Maske entsprechend der gewünschten Struktur von Leiter­ bahnen und Durchkontaktierungen strukturiert wird. Alterna­ tiv kann die Bearbeitung durch fokussierte Laserstrahlung erfolgen. Die Bewegung des fokussierten Laserstrahls ist re­ lativ zum Trägersubstrat frei programmierbar. Für die Steue­ rung des Laserstrahls wird ein adaptives optisches System mit verschiedenen ausrichtbaren und reflektierenden Elemen­ ten verwendet, um verschiedene einzelne Strahlen des Lasers direkt auf das Substrat zu lenken.
Nach dem Abladieren der späteren Leiterzüge und/oder Durch­ kontaktierungen erfolgt das Aufbringen einer Grundschicht, die in Fig. 1d als dünne Schicht 6 gezeigt ist. Es ist er­ sichtlich, daß die Grundschicht 6 auf die Oberfläche des Substrats 1 und die Wandungen der Vertiefungen 2, 3, 4, 5 bzw. Löcher 2a aufgebracht werden kann. Für das Aufbringen der Grundschicht 6 können übliche Naßprozesse, PVD/CVD-Ver­ fahren oder laserunterstützte Abscheideverfahren, verwendet werden.
Nach dem Aufbringen der Grundschicht 6 wird diese gemäß Fig. 1e in den nicht den späteren Leiterzügen und späteren Durch­ kontaktierungen entsprechenden Bereichen des Substrats 1 wieder entfernt. Diese selektive Entfernung der Grundschicht 6, die der Erzeugung eines negativen Leiterbildes ent­ spricht, wird durch Ablation mittels eines gepulsten Exci­ merlaser vorgenommen.
Nach der selektiven Ablation der Grundschicht 6 wird dann gemäß Fig. 1f zur Fertigstellung der späteren Leiterzüge und der späteren Durchkontaktierungen eine Metallschicht 7 che­ misch abgeschieden.
Bei der anhand von den Fig. 2a bis 2g aufgezeigten Variante wird nach der selektiven Ablation der Grundschicht 6 gemäß Fig. 2f im Bereich der späteren Leiterzüge und der späteren Durchkontaktierungen eine dünne Schicht chemisch abgeschie­ denen Metalls 7 aufgebracht. Bei dem Metall 7 handelt es sich auch hier wieder bevorzugt um stromlos abgeschiedenes Kupfer. Gemäß Fig. 2g werden zur Fertigstellung der Leiter­ platten die Leiterzüge und die Durchkontaktierungen mit ei­ nem galvanisch abgeschiedenen Metall 9 verstärkt.
Bei der in den Fig. 3a bis 3g dargestellten Variante wird nach der Ablation der den Leiterbahnen entsprechenden Berei­ chen 2, 3, 4, 5 eine lösbare Deckschicht 10 aufgebracht. Nun erfolgt die Ablation des Substratmaterials 1 und der Deck­ schicht 10 in den den Durchgangslöchern entsprechenden Be­ reichen 2a und die Ablation der Deckschicht 10 in den den Leiterbahnen entsprechenden Bereichen. Nach diesem Schritt erfolgt das Aufbringen der Grundschicht 6. Es ist ersicht­ lich, daß die Grundschicht 6 auf die Oberfläche der Deck­ schicht, den Boden der Leiterbahnstrukturen und die Wandun­ gen der Löcher im Substrat aufgebracht werden kann. Für das Aufbringen der Grundschicht 6 können übliche Naßprozesse, PVD/CVD-Verfahren oder laserunterstützte Abscheideverfahren, verwendet werden. Durch einen sogenannten Lift-off-Schritt kann die lösbare Deckschicht 10 entfernt werden. Wie in Fig. 3f dargestellt, wird mit dem Auflösen der Deckschicht 10 auch gleichzeitig die Grundschicht 6 von den Bereichen au­ ßerhalb der späteren Leiterbahnen und Durchkontaktierungen entfernt. Gemäß Fig. 3g wird zur Fertigstellung der späteren Leiterzüge und Durchkontaktierungen eine leitende Metall­ schicht 7 chemisch abgeschieden. Der Lift-off-Prozeß kann naßchemisch oder durch mechanisches Abzugsverfahren durchge­ führt werden.
Bei der in den Fig. 4a bis 4g dargestellten Variante wird die vollflächig aufgebrachte Grundschicht 6′ mit Hilfe elek­ tromagnetischer Strahlung, z. B. mit Hilfe von Laserstrah­ lung, gezielt strukturiert. Durch die Einwirkung der elek­ tromagnetischen Strahlung werden in den Bereichen der späte­ ren Leiterbahnen und Durchkontaktierungen haftfeste Keime 11 freigesetzt. Die nichtbestrahlten Anteile der Grundschicht 6′ werden, wie aus Fig. 4f ersichtlich, abgewaschen. Gemäß Fig. 4g wird zur Fertigstellung der späteren Leiterzüge und Durchkontaktierungen eine leitende Metallschicht 7 chemisch oder galvanisch abgeschieden.
Bei der in den Fig. 5a bis 5f dargestellten Variante werden zunächst durch elektromagnetische Strahlung die Bereiche der späteren Durchkontaktierungen 22a abladiert. Nun wird die Grundschicht 26 vollflächig aufgebracht. Für das Aufbringen der nichtleitenden Grundschicht 26 können übliche Naßprozes­ se angewendet werden. Ebenfalls mit herkömmlichen Methoden wird nun eine lösliche und/oder laserabladierbare Deck­ schicht 12 vollflächig aufgebracht. Mit Hilfe elektromagne­ tischer Strahlung werden nun in dieser Deckschicht 12 Ver­ tiefungen 22, 23, 24, 25 erzeugt, die den späteren Leiter­ bahnen entsprechen. Durch Ablation der Deckschicht 12 in diesen Bereichen wird gemäß Fig. 5e die Grundschicht 26 freigelegt. In dem nun folgenden Schritt kann in diesen Be­ reichen der spätere Leiterbahnen und Durchkontaktierungen selektiv leitbares Material 27 abgeschieden werden. Alterna­ tiv können die Leiterbahnstrukturen in einem photoempfindli­ chen dielektrischen Material durch Belichten und Entwickeln erzeugt werden.
Bei der in den Fig. 6a bis 6d dargestellten Variante werden die Bereiche der späteren Leiterbahnen 2, 3, 4, 5 und Durch­ kontaktierungen 2a elektromagnetischer Strahlung ausgesetzt. Unter dem Einfluß dieser Strahlung wird in einem naßchemi­ schen Bad leitbares Material 37 in den Bereichen der späte­ ren Leitbahnen 2, 3, 4, 5 und Durchkontaktierungen 2a abge­ schieden.
Bei der in den Fig. 7a bis 7f dargestellten Variante ist nach dem in Fig. 7d dargestellten Schritt keine Ablation der Grundschicht 6 in den nicht benötigten Bereichen notwendig. Aus Fig. 7e wird ersichtlich, daß in einem chemischen oder galvanischen Prozeß so lange Leitermaterial 47 auf der Grundschicht 6 abgeschieden wird, bis eine ebene Oberfläche entsteht. In einem nachfolgenden Ätzprozeß wird nun die Schicht aus Leitermaterial 47 und die Grundschicht so lange abgetragen, bis nur noch in den Leiterbahnen 2, 3, 4, 5 und dem Durchgangsloch 2a Leitermaterial 47 zurückbleibt (Fig. 7f). Das Leitermaterial 47 in den Vertiefungen 2, 3, 4, 5 ist dann bündig zu der Oberfläche des Substrats 1.

Claims (22)

1. Verfahren zur Herstellung von Leiterplatten, das die folgenden Schritte aufweist:
  • a) Erzeugen von Vertiefungen (2, 3, 4, 5) und/oder Durchgangslöchern (2a) in einem Substrat (1) aus isolierendem Material, insbesondere durch Laser-Ab­ lation, wobei die Vertiefungen (2, 3, 4, 5) und/oder Durchgangslöcher (2a) der gewünschten auszubildenden Struktur von Leiterbahnen und/oder Durchkontaktie­ rungen entsprechen;
  • b) Aufbringen einer Grundschicht (6; 6′, 11) auf eine oder beide Seiten des Substrats (1); und
  • c) Aufbringen eines Leitermaterials (7) auf die bezüg­ lich des Leitermaterials (7) katalytische und/oder aktivierende Grundschicht (6; 11);
dadurch gekennzeichnet,
  • d) daß vor dem Aufbringen des Leitermaterials (7) die Grundschicht (6; 6′) außer in den Vertiefungen (2, 3, 4, 5) und/oder in den Durchgangslöchern (2a) se­ lektiv vom Substrat (1) entfernt wird.
2. Herstellungsverfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Grundschicht (6; 6′) durch Laser-Ab­ lation entfernt wird.
3. Herstellungsverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach dem Erzeugen der Vertiefungen (2, 3, 4, 5) und vor der Erzeugung der Durchgangslöcher (2a) eine entfernbare Deckschicht (10) vollflächig auf das Substrat (1) aufgebracht wird.
4. Herstellungsverfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Grundschicht (6′) in den Vertiefungen (2, 3, 4, 5) und/oder in den Durchgangslöchern (2a) erst nach ihrem Aufbringen, vorzugsweise mittels elek­ tromagnetischer Strahlung, insbesondere durch Laser­ strahlung, selektiv zu einer katalytischen und/oder ak­ tivierenden Schicht (11) umgewandelt wird.
5. Herstellungsverfahren nach Anspruch 4, dadurch gekenn­ zeichnet, daß die nicht-aktivierte Grundschicht (6′) durch eine naßchemische Lösung entfernt wird.
6. Verfahren zur Herstellung von Leiterplatten, das die folgenden Schritte aufweist:
  • a) Erzeugen von Vertiefungen (22, 23, 24, 25) und/oder Durchgangslöchern (2a) in einem Substrat (1) aus isolierendem Material, insbesondere durch Laser-Ab­ lation, wobei die Vertiefungen (22, 23, 24, 25) und/oder Durchgangslöcher (22a) der gewünschten auszu­ bildenden Struktur von Leiterbahnen und Durchkontak­ tierungen entsprechen;
  • b) Vollflächiges Aufbringen einer bezüglich eines Lei­ termaterials (27) katalytischen und/oder aktivieren­ den Grundschicht (26) auf eine oder beide Seiten des Substrats (1); und
  • c) Aufbringen eines Leitermaterials (27) auf die Grund­ schicht (26);
dadurch gekennzeichnet,
  • d) daß nach dem Aufbringen der Grundschicht (26) eine Deckschicht (12) vollflächig auf die Grundschicht (26) aufgebracht wird; und
  • e) daß danach die Deckschicht (12) zur Ausbildung der Vertiefungen (22, 23, 24, 25) von der Grundschicht (26) selektiv entfernt wird.
7. Herstellungsverfahren nach Anspruch 6, dadurch gekenn­ zeichnet, daß die Durchgangslöcher (22a) im Substrat (1) vor dem Aufbringen der Deckschicht (12) ausgebildet und von der Deckschicht (12) abgedeckt werden.
8. Herstellungsverfahren zur Herstellung von Leiterplat­ ten, das die folgenden Schritte beinhaltet:
  • a) Erzeugen von Vertiefungen (2, 3, 4, 5) und/oder Durchgangslöchern (2a) in einem Substrat (1) aus isolierendem Material, insbesondere durch Laser-Ab­ lation, wobei die Vertiefungen (2, 3, 4, 5) und/oder Durchgangslöcher (2a) der gewünschten auszubildenden Struktur von Leiterbahnen und Durchkontaktierungen entsprechen;
  • b) Vollflächiges Aufbringen einer katalytischen und/oder aktivierenden Grundschicht (6) auf eine oder beide Seiten des Substrates (1); und
  • c) Aufbringen eines Leitermaterials (47) auf die Grund­ schicht (6);
dadurch gekennzeichnet,
  • d) daß das Leitermaterial (47) auf die Grundschicht (6) vollflächig aufgebracht wird, bis zumindest die Ver­ tiefungen (2, 3, 4, 5) und/oder Durchgangslöcher (2a) vollständig ausfüllt sind, und
  • e) daß das Leitermaterial (47) und die Grundschicht (6) dann so weit abgetragen, vorzugsweise abgeätzt, wer­ den, bis das Leitermaterial (47) bündig mit dem Trä­ gersubstrat (1) ist.
9. Herstellungsverfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß das Aufbringen der Grundschicht (6; 6′; 26) auf das Substrat (1) durch ei­ nen naßchemischen Prozeß, durch physikalische Abschei­ dung aus der Dampfphase (PVD) oder durch chemische Ab­ scheidung aus der Dampfphase (CVD) erfolgt.
10. Herstellungsverfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß als katalytische und/oder aktivierende Grundschicht (6; 26) eine metall­ oxidische Verbindung und/oder eine palladiumorganische Verbindung verwendet wird.
11. Verfahren zur Herstellung von Leiterplatten, das die folgenden Schritte aufweist:
  • a) Erzeugen von Vertiefungen (2, 3, 4, 5) und/oder Durchgangslöchern (2a) in einem Substrat (1) aus isolierendem Material, insbesondere durch Laser-Ab­ lation, wobei die Vertiefungen (2, 3, 4, 5) und/oder Durchgangslöcher (2a) der gewünschten auszubildenden Struktur von Leiterbahnen und Durchkontaktierungen entsprechen; und
  • b) Aufbringen eines Leitermaterials (37) in die Vertie­ fungen (2, 3, 4, 5) und/oder Durchgangslöcher (2a);
dadurch gekennzeichnet,
  • c) daß sich durch Bestrahlen der Vertiefungen (2, 3, 4, 5) und/oder Durchgangslöcher (2a) mit elektromagne­ tischer Strahlung, insbesondere mit Laserstrahlung, in einem naßchemischen Bad Leitermaterial (37) nur in den Vertiefungen (2, 3, 4, 5) und/oder Durch­ gangslöchern (2a) abscheidet.
12. Herstellungsverfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß das Aufbringen des Leitermaterials (7; 27; 37; 47) durch chemische und/oder galvanische Metallabscheidung erfolgt.
13. Herstellungsverfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß auf das Leiterma­ terial (7; 27; 37; 47) eine weitere Metallschicht (9) vorzugsweise durch galvanisches Abscheiden von Metall, bündig zum Substrat (1) aufgebracht wird.
14. Herstellungsverfahren zur Herstellung von Leiterplat­ ten, das die folgenden Schritte beinhaltet:
  • a) Erzeugen von Vertiefungen (2, 3, 4, 5) und/oder Durchgangslöchern (2a) in einem Substrat (1) aus isolierendem Material, insbesondere durch Laser-Ab­ lation, wobei die Vertiefungen (2, 3, 4, 5) und/oder Durchgangslöcher (2a) der gewünschten auszubildenden Struktur von Leiterbahnen und Durchkontaktierungen entsprechen,
dadurch gekennzeichnet,
  • b) daß Leitermaterial (37) auf das Substrat (1) voll­ flächig, vorzugsweise durch physikalische oder che­ mische Abscheidung aus der Dampfphase, aufgebracht wird, bis zumindest die Vertiefungen (2, 3, 4, 5) und/oder Durchgangslöcher (2a) vollständig ausfüllt sind, und
  • c) daß das Leitermaterial (37) dann so weit abgetragen, vorzugsweise abgeätzt, wird, bis das Leitermaterial (37) bündig mit dem Trägersubstrat (1) ist.
15. Leiterplatte, insbesondere hergestellt nach dem Her­ stellungsverfahren gemäß einem der vorhergehenden An­ sprüche 1 bis 5 oder einem der auf diese Ansprüche rückbezogenen Ansprüche,
mit einem Substrat (1) aus isolierendem Material,
mit Vertiefungen (2, 3, 4, 5) und/oder Durchgangslö­ chern (2a) im Substrat (1),
mit einer bezüglich eines Leitermaterials (7) katalyti­ schen und/oder aktivierenden Grundschicht (6; 11) am Boden der Vertiefungen (2, 3, 4, 5) und/oder an der In­ nenwand der Durchgangslöcher (2a) und
mit einem bündig zur Oberfläche des Substrats (1) auf die Grundschicht (6; 11) aufgebrachten Leitermaterial (7, 9)
dadurch gekennzeichnet,
daß Leitermaterial (7) zwischen der Innenwand der Ver­ tiefungen (2, 3, 4, 5) und/oder Durchgangslöcher (2a) und der Grundschicht (6; 11) vorgesehen ist.
16. Leiterplatte, insbesondere hergestellt nach dem Her­ stellungsverfahren gemäß einem der vorhergehenden An­ sprüche 6 oder 7 oder einem der auf diese Ansprüche rückbezogenen Ansprüche,
mit einem Substrat (1) aus isolierendem Material,
mit Vertiefungen (22, 23, 24, 25) und/oder mit im Sub­ strat (1) vorgesehenen Durchgangslöchern (22a)
mit einer bezüglich eines Leitermaterials (27) kataly­ tischen und/oder aktivierenden Grundschicht (26) an dem Substrat (1) und/oder an der Innenwand der Durchgangs­ löcher (22a) und
mit einem auf die Grundschicht (26) aufgebrachten Lei­ termaterial (27),
dadurch gekennzeichnet,
daß die auf der Grundschicht (26) ausgebildeten Struk­ turen von Leitermaterial (27) jeweils durch auf der Grundschicht (26) ausgebildete Deckschichten (12) von­ einander isoliert sind.
17. Leiterplatte, insbesondere hergestellt nach dem Her­ stellungsverfahren gemäß einem der vorhergehenden An­ sprüche 11 oder 14 oder einem der auf diese Ansprüche rückbezogenen Ansprüche,
mit einem Substrat (1) aus isolierendem Material,
mit Vertiefungen (2, 3, 4, 5) und/oder mit im Substrat (1) vorgesehenen Durchgangslöchern (2a),
mit einem Leitermaterial (37) in den vorher erzeugten Strukturen,
dadurch gekennzeichnet,
daß das Leitermaterial (37) einschichtig in den vorher erzeugten Strukturen aufgebracht ist.
DE19620095A 1996-05-18 1996-05-18 Verfahren zur Herstellung von Leiterplatten Expired - Lifetime DE19620095B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19620095A DE19620095B4 (de) 1996-05-18 1996-05-18 Verfahren zur Herstellung von Leiterplatten
US08/854,468 US6035527A (en) 1996-05-18 1997-05-12 Method for the production of printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19620095A DE19620095B4 (de) 1996-05-18 1996-05-18 Verfahren zur Herstellung von Leiterplatten

Publications (2)

Publication Number Publication Date
DE19620095A1 true DE19620095A1 (de) 1997-11-20
DE19620095B4 DE19620095B4 (de) 2006-07-06

Family

ID=7794684

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19620095A Expired - Lifetime DE19620095B4 (de) 1996-05-18 1996-05-18 Verfahren zur Herstellung von Leiterplatten

Country Status (2)

Country Link
US (1) US6035527A (de)
DE (1) DE19620095B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052975A1 (en) * 1999-03-04 2000-09-08 Sigtronics Limited Circuit board printer
US6191128B1 (en) 1996-12-10 2001-02-20 Bayer Aktiengesellschaft Fungicidal active substance combinations
DE102004005300A1 (de) * 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
EP2240005A1 (de) 2009-04-09 2010-10-13 ATOTECH Deutschland GmbH Verfahren zur Herstellung einer Schaltungsträgerschicht und Anwendung dieses Verfahrens zur Herstellung eines Schaltungsträgers

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570247B1 (en) * 1997-12-30 2003-05-27 Intel Corporation Integrated circuit device having an embedded heat slug
JP4025451B2 (ja) * 1999-02-26 2007-12-19 日本メクトロン株式会社 フレクシャーブランクの製造法
US6426241B1 (en) * 1999-11-12 2002-07-30 International Business Machines Corporation Method for forming three-dimensional circuitization and circuits formed
DE10000090A1 (de) * 2000-01-04 2001-08-30 Elfo Ag Sachseln Sachseln Verfahren zum Herstellen einer mehrlagigen Planarspule
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP2003234572A (ja) * 2002-02-06 2003-08-22 Nitto Denko Corp 両面配線基板の製造方法
US7670962B2 (en) * 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6822332B2 (en) * 2002-09-23 2004-11-23 International Business Machines Corporation Fine line circuitization
US7155819B2 (en) * 2003-06-30 2007-01-02 Intel Corporation System for making a conductive circuit on a substantially non-conductive substrate
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US20070120896A1 (en) * 2005-11-30 2007-05-31 Xerox Corporation Drop generator
NL1030664C2 (nl) * 2005-12-13 2007-06-14 Meco Equip Eng Werkwijze voor het verbinden van sporen aan tegenover elkaar gelegen zijden van een drager.
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US7951697B1 (en) 2007-06-20 2011-05-31 Amkor Technology, Inc. Embedded die metal etch stop fabrication method and structure
US7923645B1 (en) 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US7875809B2 (en) * 2007-06-21 2011-01-25 Kinsus Interconnect Technology Corp. Method of fabricating board having high density core layer and structure thereof
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US7632753B1 (en) 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
US7958626B1 (en) 2007-10-25 2011-06-14 Amkor Technology, Inc. Embedded passive component network substrate fabrication method
US8017436B1 (en) 2007-12-10 2011-09-13 Amkor Technology, Inc. Thin substrate fabrication method and structure
US7832097B1 (en) 2008-01-23 2010-11-16 Amkor Technology, Inc. Shielded trace structure and fabrication method
TWI430722B (zh) * 2008-09-05 2014-03-11 Unimicron Technology Corp 線路板之線路結構及其製程
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8872329B1 (en) * 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
TWI384925B (zh) * 2009-03-17 2013-02-01 Advanced Semiconductor Eng 內埋式線路基板之結構及其製造方法
CN101853840B (zh) * 2009-04-01 2012-10-31 日月光半导体制造股份有限公司 内埋式线路基板的结构及其制造方法
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
WO2010123925A2 (en) 2009-04-20 2010-10-28 Flextronics Ap, Llc Miniature rfid tag
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
US20110094778A1 (en) * 2009-10-27 2011-04-28 Cheng-Po Yu Circuit board and fabrication method thereof
TWI392419B (zh) * 2009-10-29 2013-04-01 Unimicron Technology Corp 線路結構的製作方法
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
CN101930958A (zh) * 2010-07-08 2010-12-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8703602B2 (en) * 2010-12-02 2014-04-22 Qualcomm Incorporated Selective seed layer treatment for feature plating
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10537027B2 (en) 2013-08-02 2020-01-14 Orbotech Ltd. Method producing a conductive path on a substrate
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN106658977B (zh) * 2015-10-29 2019-11-12 碁鼎科技秦皇岛有限公司 电路板的线路制作方法及利用该方法制作的电路板
DE102016205966A1 (de) * 2016-04-11 2017-10-12 Zf Friedrichshafen Ag Elektronische Einheit mit ESD-Schutzanordnung
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN107960004A (zh) * 2016-10-14 2018-04-24 鹏鼎控股(深圳)股份有限公司 可伸缩电路板及其制作方法
US11770906B2 (en) 2021-08-27 2023-09-26 Schlumberger Technology Corporation 3D-printed ceramics with conductor infusion for ultra-high-speed electronics

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3042591A (en) * 1957-05-20 1962-07-03 Motorola Inc Process for forming electrical conductors on insulating bases
US4532152A (en) * 1982-03-05 1985-07-30 Elarde Vito D Fabrication of a printed circuit board with metal-filled channels
US4870751A (en) * 1987-04-24 1989-10-03 Siemens Aktiengesellschaft Method of manufacturing printed circuit boards
US4882200A (en) * 1987-05-21 1989-11-21 General Electric Company Method for photopatterning metallization via UV-laser ablation of the activator
DE4007558A1 (de) * 1989-03-10 1990-09-13 Hitachi Ltd Mehrschicht-schaltungsplatte, methode zur herstellung derselben und ihre anwendungsmoeglichkeit
EP0677985A1 (de) * 1994-04-14 1995-10-18 Hewlett-Packard GmbH Verfahren zur Herstellung von Leiterplatten
DE4417245A1 (de) * 1994-04-23 1995-10-26 Lpkf Cad Cam Systeme Gmbh Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604799A (en) * 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
FR2587575B1 (fr) * 1985-09-18 1987-12-24 Eat Etude Assistance Tech Procede pour la fabrication de supports de circuits electriques
US4996391A (en) * 1988-09-30 1991-02-26 Siemens Aktiengesellschaft Printed circuit board having an injection molded substrate
JPH0476985A (ja) * 1990-07-18 1992-03-11 Cmk Corp プリント配線板の製造法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3042591A (en) * 1957-05-20 1962-07-03 Motorola Inc Process for forming electrical conductors on insulating bases
US4532152A (en) * 1982-03-05 1985-07-30 Elarde Vito D Fabrication of a printed circuit board with metal-filled channels
US4870751A (en) * 1987-04-24 1989-10-03 Siemens Aktiengesellschaft Method of manufacturing printed circuit boards
US4882200A (en) * 1987-05-21 1989-11-21 General Electric Company Method for photopatterning metallization via UV-laser ablation of the activator
DE4007558A1 (de) * 1989-03-10 1990-09-13 Hitachi Ltd Mehrschicht-schaltungsplatte, methode zur herstellung derselben und ihre anwendungsmoeglichkeit
EP0677985A1 (de) * 1994-04-14 1995-10-18 Hewlett-Packard GmbH Verfahren zur Herstellung von Leiterplatten
DE4417245A1 (de) * 1994-04-23 1995-10-26 Lpkf Cad Cam Systeme Gmbh Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-Z: Galvanotechnik 77 (1986) Nr. 1, S. 51-60 *
GESEMANN, R., et.al.: Anwendung der Laseraktivie- rung und Lasermetallisierung in der Mikroelektro- nik, Galvanotaechnik 81 (1990) Nr. 10,S.3495-3499 *
IBM TDB, Vol. 34, No. 4B, Sept. 1991, p. 352/353 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191128B1 (en) 1996-12-10 2001-02-20 Bayer Aktiengesellschaft Fungicidal active substance combinations
US6303598B1 (en) 1996-12-10 2001-10-16 Bayer Aktiengesellschaft Fungicidal active substance combinations
WO2000052975A1 (en) * 1999-03-04 2000-09-08 Sigtronics Limited Circuit board printer
DE102004005300A1 (de) * 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
US8927899B2 (en) 2004-01-29 2015-01-06 Atotech Deutschland Gmbh Method of manufacturing a circuit carrier and the use of the method
EP2240005A1 (de) 2009-04-09 2010-10-13 ATOTECH Deutschland GmbH Verfahren zur Herstellung einer Schaltungsträgerschicht und Anwendung dieses Verfahrens zur Herstellung eines Schaltungsträgers
WO2010115774A1 (en) 2009-04-09 2010-10-14 Atotech Deutschland Gmbh A method of manufacturing a circuit carrier layer and a use of said method for manufacturing a circuit carrier

Also Published As

Publication number Publication date
DE19620095B4 (de) 2006-07-06
US6035527A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
DE19620095A1 (de) Verfahren zur Herstellung von Leiterplatten
DE69218344T2 (de) Herstellungsverfahren für eine gedruckte Schaltung
DE4447897B4 (de) Verfahren zur Herstellung von Leiterplatten
DE69034014T2 (de) Verfahren zum Bilden eines mehrkanaligen linienförmigen Druckkopfkörpers für einen Tintenstrahldruckkopf mit gesteuerter Tropfenerzeugung
DE602005001932T2 (de) Verfahren zur herstellung eines schaltungsträgers und verwendung des verfahrens
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE4417245A1 (de) Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
DE3408630A1 (de) Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
DE69935333T2 (de) Verbessertes verfahren zur herstellung leitender spuren und so hergestellte gedruckte leiterplatten
DE102006043019A1 (de) Gedruckte Leiterplatte mit feinem Muster und Verfahren zur Herstellung derselben
EP0166105B1 (de) Flexible Leiterplatte und Verfahren zu ihrer Herstellung
EP1169893B1 (de) Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial
EP0584386A1 (de) Leiterplatte und Herstellungsverfahren für Leiterplatten
DE102019209889A1 (de) Verfahren zur Leiterplattenherstellung sowie gemäß dem Verfahren hergestellte Leiterplatten
DE3688255T2 (de) Verfahren zur herstellung von mehrschichtleiterplatten.
EP0127691A1 (de) Verfahren zum Herstellen von gedruckten Schaltungen mit einer Leiterzugebene
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
DE69023816T2 (de) Verfahren zur Herstellung gedruckter Schaltungsplatten.
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
DE19951721A1 (de) Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
DE19753149C2 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates
EP0543045B1 (de) Verfahren zur Herstellung von Leiterplatten
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
EP0530564A1 (de) Verfahren zur Herstellung von Leiterplatten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right