DE19608906C1 - Durch Feldeffekt steuerbares Halbleiterbauelement - Google Patents

Durch Feldeffekt steuerbares Halbleiterbauelement

Info

Publication number
DE19608906C1
DE19608906C1 DE1996108906 DE19608906A DE19608906C1 DE 19608906 C1 DE19608906 C1 DE 19608906C1 DE 1996108906 DE1996108906 DE 1996108906 DE 19608906 A DE19608906 A DE 19608906A DE 19608906 C1 DE19608906 C1 DE 19608906C1
Authority
DE
Germany
Prior art keywords
zones
zone
intermediate cell
base
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1996108906
Other languages
English (en)
Inventor
Jenoe Dr Ing Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996108906 priority Critical patent/DE19608906C1/de
Application granted granted Critical
Publication of DE19608906C1 publication Critical patent/DE19608906C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

Die Erfindung bezieht sich auf ein durch Feldeffekt steuerba­ res Halbleiterbauelement bestehend aus einem Halbleiterkörper mit einer Innenzone vom ersten Leitungstyp, die an eine der Oberflächen des Halbleiterkörpers angrenzt, mit einer Anoden­ zone vom zweiten Leitungstyp, die an die Innenzone angrenzt, mit mehreren translationsperiodisch angeordneten Basiszonen vom zweiten Leitungstyp, die in die besagte Oberfläche des Halbleiterkörpers eingebettet sind und über Zwischenzellenzo­ nen getrennt sind, mit mehreren Sourcezonen vom ersten Lei­ tungstyp, von denen jeweils zwei in eine Basiszone eingebet­ tet sind, mit mehreren Sourcelektroden, die jeweils eine Ba­ siszone und die zwei darin eingebetteten Sourcezonen kontak­ tieren und mit einem Sourceanschluß versehen sind, und mit mehreren horizontal über der Oberfläche angeordneten Gate­ elektroden, die gegen den Halbleiterkörper isoliert sind und mindestens die an die Oberfläche tretenden Teile benachbarter Basiszonen und die Zwischenzellenzonen überdecken.
Ein Halbleiterbauelement der genannten Art ist als IGBT (Isolated Gate Bipolar Transistor) bekannt geworden und bei­ spielsweise in der Zeitschrift "Elektronik" 9, 1987, Seiten 120 bis 124 beschrieben.
Ferner sind IGBTs mit aus der DRAM-Technologie abgeleiteten Trench-Strukturen bekannt. Der Unterschied zu den eingangs erwähnten IGBTs liegt darin, daß die Gate-Elektrode durch anisotrope Ätzung (Ätzung in Richtung des Kristallgitters) als V-förmiger oder U-förmiger Graben erzeugt wird, in dem die Gate-Elektrode aus dotiertem Polysilizium oder Metall auf Siliziumoxid isoliert angeordnet ist. Man erreicht dadurch sehr niedrige Flächenwiderstände und hohe Packungsdichten. Auch ist die nicht planare Anordnung der Struktur und die starke Abweichung von der in integrierten Schaltkreisen benutzten Herstellungstechnologie nachteilig. Andererseits lassen sich aber bekanntermaßen der Einschaltwiderstand RDSOn bzw. die Durchlaßspannung VCEsat eines IGBT in Trench- Technologie gegenüber den eingangs erwähnten IGBTs dadurch verringern, daß der parasitäre J-FET, welcher zwischen den Zellen einer planaren Transistorstruktur existiert, prinzipiell wegfällt.
Aufgabe der vorliegenden Erfindung ist es daher, Halbleiter­ bauelemente der eingangs erwähnten Gattung in Planartechnolo­ gie so weiter zu bilden, daß die Parameter eines IGBTs mit Trench-Struktur erreicht werden, ohne daß die aufgezeigten Nachteile der Trench-Strukturen hingenommen werden müssen.
Erfindungsgemäß wird diese Aufgabe mit einem Halbleiterbau­ element gelöst, welches dadurch gekennzeichnet ist, daß in den Zwischenzellenzonen translationsperiodisch angeordnete Gatelektrodenbereiche vorgesehen sind, die gegen die Zwi­ schenzellenzonen isoliert sind und mit den über der Oberflä­ che angeordneten Gateelektroden verbunden sind.
Bei einem IGBT wird die Leitfähigkeit im eingeschalteten Zu­ stand sehr hoch, da durch die Verwendung eines p-Substrats im Strompfad nun eine in Durchlaß betriebene Diode vorliegt, die Minoritätsträger in die n-Schicht injiziert. Dies hat den Vorteil, daß das nun entstandene Bauelement, ein vertikaler n⁺p⁺n⁻p⁺-Thyristor über einen MOS-Transistor eingeschaltet werden kann. Schaltet der MOS-Transistor ein, so fließt ein Elektronenstrom über den MOS-Kanal durch die n-Schicht und über den np-Übergang zum Kollektor. Dies hat zur Folge, daß die Basis-Emitter-Strecke des pnp-Transistors angesteuert wird und Löcher in die n-Basis injiziert werden. Ein Teil des Löcherstromes fließt direkt über das p-Gebiet und den p-Kon­ takt ab. Ein anderer Teil, der unter der Gatefläche, fließt seitlich in das p-Gebiet zum p-Kontakt. Strukturbedingt wird aber diese erhöhte Ladungsträgerkonzentration in der Nähe der Gate-Oberfläche etwas herabgesetzt, da sich die Wege der Lö­ cher und Elektronen dort trennen. Die Elektronen fließen aus dem Oberflächenkanal, die Löcher verschwinden in die Basiszo­ nen der Zellenstruktur. In den Zwischenzellenzonen herrscht daher eine deutliche Einschnürung der Ladungsträgerkonzentra­ tion, die durch die Gateelektrodenbereiche nach der vorlie­ genden Erfindung aufgehoben wird. Durch die Gateelektrodenbe­ reiche werden in den Zwischenzellenzonen die Ladungsträger­ dichten nicht nur nicht eingeschnürt, sondern noch erhöht, weil die Ladungsträgerkonzentration auf der Oberfläche der Gateelektrode erhöht wird. Der Spannungsabfall auf dem IGBT wird demnach kleiner.
Vorzugsweise weisen die Gateelektrodenbereiche die Gestalt von Zapfen auf, die vertikal in die Zwischenzellenzonen hin­ einragen. Diese Zapfenstrukturen können mit der aus der DRAM- Technologie gebräuchlichen Trench-Technik realisiert werden unter Beibehaltung der Vorteile der leicht umzusetzenden Planartechnologien (z .B. DMOS-Technologie, SIPMOS-Technologie etc).
Typischerweise weisen die Zapfen einen in etwa kreisförmigen Durchmesser auf, der im Mittel ungefähr 1-2 µm beträgt. Es sind jedoch auch irreguläre, elliptische oder rechteckige Querschnitte möglich.
Bei einer bevorzugten Ausführungsform ist zwischen zwei be­ nachbarten Basiszonen jeweils ein Zapfen bündig mit oder in geringem Abstand zu einem lateralen Basiszonenrand angeord­ net. Diese Anordnung gewährleistet, daß die Ladungsträger­ dichte in den Zwischenzellenzonen deutlich erhöht wird. Ins­ besondere kann dieses Ergebnis noch weiter optimiert werden, in dem zwischen die Zapfen ein floatendes Gebiet vom zweiten Leitungstyp (floatendes p-Gebiet) vorgesehen ist. Nach Anlie­ gen einer hohen Sperrspannung können durch das floatende p- Gebiet an den Zapfenkanten kritische Feldstärkespitzen ver­ mieden werden, ohne daß im eingeschalteten Zustand die sehr günstige Ladungsträgerverteilung verschlechtert wird.
In einer alternativen Ausführungsform sind die Gateelektro­ denbereiche als in der Zwischenzellenzone vergrabene Ringe ausgebildet, die sich bündig oder in geringem Abstand zu den lateralen Basiszonenrändern lateral erstrecken (Burried- Layer).
Sowohl bei der Ausführung mit Zapfen als auch bei der Ausfüh­ rung mit den vergrabenen Ringen bestehen die Gateelektroden­ bereiche typischerweise aus dotiertem Polysilizium oder Me­ tall und sind über eine Isolierschicht, vorzugsweise SiO₂, gegen den Halbleiterkörper isoliert.
Die Erfindung ist in der Zeichnung beispielsweise veranschau­ licht und im folgenden im einzelnen anhand der Zeichnung be­ schrieben. Es zeigen:
Fig. 1 eine perspektivische Ansicht eines Halbleiterbauele­ ments nach dem Stand der Technik,
Fig. 2 eine perspektivische Ansicht eines Halbleiterbauele­ ments mit zapfenförmigen Gateelektrodenbereichen,
Fig. 3 einen Schnitt durch ein Halbleiterbauelement mit zap­ fenförmigen Gateelektrodenbereichen und zusätzlichem floatenden p-Gebiet und
Fig. 4 einen Schnitt durch ein Halbleiterbauelement mit Ga­ teelektrodenbereichen, die als vergrabene Ringe aus­ gebildet sind.
In allen vier Figuren ist der Halbleiterkörper des Halblei­ terbauelements mit 1 bezeichnet. Er hat eine sourceseitige Oberfläche 3 und eine drainseitige Oberfläche 16. Er weist eine n-dotierte Innenzone 2 auf, die an die Oberfläche 3 des Halbleiterkörpers 1 angrenzt. In die Oberfläche 3 sind zwei Basiszonen 5 eingebettet. Der Ausschnitt dieser perspektivi­ schen Ansicht des Halbleiterkörpers zeigt, daß der ganze Halbleiterkörper eine zellenförmige Struktur aufweist, wobei hier die Form der Zellen streifenförmig ist. Es sind jedoch auch andere Zellstrukturen möglich, nämlich sechseckige, dreieckige, runde oder viereckige. Die Basiszonen 5 haben den der Innenzone 2 entgegengesetzten Leitungstyp. Sie können beispielsweise in einen flachen, schwach p-dotierten Bereich und in einen dickeren, stark p-dotierten Bereich unterteilt sein. In die Basiszonen 5 sind jeweils zwei stark p-dotierte Sourcezonen 6 eingebettet. Die Basiszonen 5 und die Source­ zonen 6 sind von Sourceelektroden 8 kontaktiert.
An die andere Seite der Innenzone 2 grenzt eine stark p-do­ tierte Zone an, die die Anodenzone 4 bildet. Diese ist mit einer Drainelektrode 9 kontaktiert.
Die sourceseitige Oberfläche 3 des Halbleiterkörpers 1 ist mit einer Isolierschicht 15 versehen. Auf dieser Isolier­ schicht, dem sogenannten Gateoxid, sitzen mehrere horizontal angeordnete Gateelektroden 10. Dabei überdecken diese Ga­ teelektroden 10 die an die sourceseitigen Oberflächen 3 tre­ tenden Teile der benachbarten Basiszonen 5 und die zwischen den Basiszonen 5 liegende Zwischenzellenzone 6.
Die gestrichelten Linien in Fig. 1 im Bereich der Innenzone 2 und der Zwischenzellenzone 6 gibt bei diesen den Stand der Technik bildenden IGBTs die Ladungsträgerkonzentration wie­ der. Deutlich ist zu erkennen, daß im Bereich der Zwischen­ zellenzone es zu einer Einschnürung der Ladungsträgerkonzen­ trationslinien kommt.
Die Fig. 2 gibt wieder, wie gemäß der vorliegenden Erfindung die Einschnürung der Ladungsträgerkonzentration im Bereich der Zwischenzellenzone 6 behoben werden kann. In der Zwi­ schenzellenzone 6 sind hier zwei weitere Gateelektrodenbe­ reiche, die als Zapfen 11 ausgebildet sind, angeordnet. Diese Zapfen 11 sind gegenüber der Zwischenzellenzone 6 über die Oxidschicht 17 isoliert und mit der über der Oberfläche 3 an­ geordneten Gateelektrode 10 verbunden. Die Zapfen 11 ragen dabei vertikal in die Zwischenzellenzone 6 hinein und weisen einen in etwa kreisförmigen Durchmesser von ungefähr 1,5 um auf. Die Zapfen 11 sind hier in einem geringen Abstand zu den Basiszonenrändern 14 angeordnet. Die gestrichelten Linien im Bereich der Innenzone und der Zwischenzellenzone geben hier dem gegenüber dem Stand der Technik aus Fig. 1 geschilderten Ladungsträgerkonzentrationsverlauf einen deutlich verbesser­ ten Ladungsträgerkonzentrationsverlauf wieder. Insbesondere ist die Einschnürung im Bereich der Zwischenzellenzone 6 verschwunden und es ist eine deutlich erhöhte Ladungsträger­ konzentration unter der Gateelektrode 10 ersichtlich.
Die Fig. 3 veranschaulicht eine Weiterbildung der erfin­ dungsgemäßen Ausgestaltung der Zwischenzellenzone mit zapfen­ förmigen Gatelektrodenbereichen aus Fig. 2 über ein zusätz­ liches floatendes p-dotiertes Gebiet 12. Dieses p-dotierte floatende Gebiet 12 ist zwischen den Zapfen 11 angeordnet und dient zur Beseitigung kritischer Feldstärkespitzen im Bereich der Zapfen 11.
Die Fig. 4 schließlich zeigt eine alternative Ausführungs­ form der im Bereich der Zwischenzellenzone 6 angeordneten weiteren Gatelektrodenbereiche. Hier liegt ein vergrabener Ring 13 unterhalb der Gateelektrode 10 zwischen den beiden Basiszonen 5 vor. Dieser vergrabene Ring 13 besteht aus do­ tiertem Polysilizium oder Metall und ist gegenüber der Zwi­ schenzellenzone 6 bzw. der Innenzone 2 über eine Oxidschicht 17 isoliert und über einen Kontakt 18 mit der Gateelektrode 10 auf deren Potential. Mit dieser Struktur werden die glei­ chen Vorteile erreicht, wie mit der zapfenförmigen Ausbildung der Gateelektrodenbereiche in der Innenzone 2 bzw. Zwi­ schenzellenzone 6 gemäß den Fig. 2 und 3. Zusätzlich er­ gibt sich aber hier der Vorteil, daß die elektrischen Parame­ ter zweidimensional simulierbar sind.
Die Anforderung an die Oxidschichten 17, die sowohl die Zap­ fen 11 als auch den vergrabenen Ring 13 umgeben, sind im Ver­ gleich zu den chemischen bzw. elektrodynamischen Anforderun­ gen an das Gateoxid 15 nicht so hoch. Es ist demnach auch denkbar spin-on-glas bzw. andere chemische Verfahren hier einzusetzen, die relativ lose gepackte Oxidschichten ergeben mit geringerer Dichte und demnach geringerer Dielektrizitäts­ konstante.

Claims (9)

1. Durch Feldeffekt steuerbares Halbleiterbauelement beste­ hend aus einem Halbleiterkörper 1
  • a) mit einer Innenzone (2) vom ersten Leitungstyp, die an eine der Oberflächen (3) des Halbleiterkörpers angrenzt,
  • b) mit einer Anodenzone (4) vom zweiten Leitungstyp, die an die Innenzone (2) angrenzt,
  • c) mit mehreren translationsperiodisch angeordneten Basiszo­ nen (5) vom zweiten Leitungstyp, die in die besagte Ober­ fläche (3) des Halbleiterkörpers (1) eingebettet sind und über Zwischenzellenzonen (6) getrennt sind,
  • d) mit mehreren Sourcezonen (7) vom ersten Leitungstyp, von denen jeweils zwei in eine Basiszone (5) eingebettet sind,
  • e) mit mehreren Sourceelektroden (8), die jeweils eine Basis­ zone (5) und die zwei darin eingebetteten Sourcezonen (7) kontaktieren und mit einem Sourceanschluß (9) versehen sind,
  • f) und mit mehreren horizontal über der Oberfläche (3) ange­ ordneten Gateelektroden (10), die gegen den Halbleiterkör­ per (1) isoliert sind und mindestens die an die Oberfläche (3) tretenden Teile benachbarter Basiszonen (5) und die Zwischenzellenzonen (6) überdecken,
dadurch gekennzeichnet, daß in den Zwischenzellenzonen (6) translationsperiodisch angeordnete Gateelektrodenbereiche vorgesehen sind, die gegen die Zwi­ schenzellenzonen (6) isoliert sind und mit den über der Ober­ fläche (3) angeordneten Gateelektroden (10) verbunden sind.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Ga­ teelektrodenbereiche die Gestalt von Zapfen (11) aufweisen, die vertikal in die Zwischenzellenzone hineinragen.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Zap­ fen (11) einen in etwa kreisförmigen Durchmesser aufweisen.
4. Halbleiterbauelement nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Zap­ fen (11) einen mittleren Durchmesser von etwa 1-2 µm aufwei­ sen.
5. Halbleiterbauelement nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß zwischen zwei benachbarten Basiszonen (5) jeweils ein Zapfen (11) bün­ dig mit oder in geringem Abstand zu einem lateralen Basiszo­ nenrand (14) angeordnet ist.
6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß zwischen den Zapfen (11) ein floatendes Gebiet (12) vom zweiten Lei­ tungstyp vorgesehen ist.
7. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Ga­ teelektrodenbereiche als in der Zwischenzellenzone (6) ver­ grabene Ringe (13) ausgebildet sind und sich bündig oder in geringem Abstand zu den lateralen Basiszonenrändern (14) la­ teral erstrecken.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Ga­ teelektrodenbereiche aus dotiertem Polysilizium oder Metall bestehen.
DE1996108906 1996-03-07 1996-03-07 Durch Feldeffekt steuerbares Halbleiterbauelement Expired - Fee Related DE19608906C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996108906 DE19608906C1 (de) 1996-03-07 1996-03-07 Durch Feldeffekt steuerbares Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996108906 DE19608906C1 (de) 1996-03-07 1996-03-07 Durch Feldeffekt steuerbares Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE19608906C1 true DE19608906C1 (de) 1997-05-22

Family

ID=7787553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996108906 Expired - Fee Related DE19608906C1 (de) 1996-03-07 1996-03-07 Durch Feldeffekt steuerbares Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE19608906C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932055A (zh) * 2016-06-13 2016-09-07 电子科技大学 一种平面栅igbt及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Elektronik 9, 1987, S. 120-124 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932055A (zh) * 2016-06-13 2016-09-07 电子科技大学 一种平面栅igbt及其制作方法
CN105932055B (zh) * 2016-06-13 2018-08-31 电子科技大学 一种平面栅igbt及其制作方法

Similar Documents

Publication Publication Date Title
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE19808348C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102011003654B4 (de) Halbleitervorrichtung mit isolierter Gate-Elektrode
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE10303335B4 (de) Halbleiterbauteil
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102013103219B4 (de) Rückwärts leitender Bipolartransistor mit isoliertem Gate
DE19908477B4 (de) Halbleitervorrichtung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE19813509A1 (de) Thyristor mit isoliertem Gate
DE112010005271T5 (de) Halbleitervorrichtungen
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE112013006666B4 (de) Halbleitereinrichtung
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE19707513A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112021002169T5 (de) Halbleitervorrichtung
DE102014013947A1 (de) Halbleiterbauelement
DE102007034802B4 (de) Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur
DE10024480A1 (de) Kompensationsbauelement mit verbesserter Robustheit
DE112017002113B4 (de) Halbleitereinheit
DE19833214C1 (de) J-FET-Halbleiteranordnung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141001