DE1956501B2 - Integrierte Schaltungsanordnung - Google Patents
Integrierte SchaltungsanordnungInfo
- Publication number
- DE1956501B2 DE1956501B2 DE1956501A DE1956501A DE1956501B2 DE 1956501 B2 DE1956501 B2 DE 1956501B2 DE 1956501 A DE1956501 A DE 1956501A DE 1956501 A DE1956501 A DE 1956501A DE 1956501 B2 DE1956501 B2 DE 1956501B2
- Authority
- DE
- Germany
- Prior art keywords
- integrated circuit
- silicon chip
- circuit arrangement
- connecting conductors
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
- Combinations Of Printed Boards (AREA)
- Casings For Electric Apparatus (AREA)
Description
Die vorliegende Erfindung betrifft eine integrierte Schaltungsanordnung, die mindestens einen an einem
planparallelen Substrat befestigten Silizium-Chip und eine Mehrzahl von Leitern enthält, die auf dem planparallelen Substrat liegen und eine Mehrzahl von leitenden
Teilen einschließen, die den Leitern zum Verbinden des Silizium-Chips mit den Leitern zugeordnet
sind, und die in einem Gehäuse eingeschlossen ist.
Bei integrierten Schaltungsanordnungen dieser Art müssen die den Silizium-Chip mit den Leitern verbindenden
leitenden Teile im Abstand von den Rändern des Silizium-Chips gehalten werden, um Kurzschlüsse
der leitenden Teile mit den Rändern des Silizium-Chips zu vermeiden. Da der Silizium-Chip dicker als
die Leiter ist, ist es schwierig, die leitenden Teile von den Rändern des Silizium-Chips im Abstand zu halten.
Bei einer bekannten integrierten Schaltungsanordnung (US-PS 3312771) liegen die Silizium-Chips in
einer Vertiefung des Substrats, das nicht planparallel und aus einem ziemlich kostspieligen Mehrfachniveau-Berylliumoxidsubstrat
besteht. Die Silizium-Chips sind mit einer Mehrzahl von leitenden Teilen verbunden, die mit Bezug auf die Substratoberfläche
angehoben werden können. Bei einer solchen integrierten Schaltung ist es erforderlich, daß die leitenden
Teile einzeln mit den Chips und den Leitern verbunden sind, wodurch sich ein erheblicher Arbeitsaufwand
ergibt. Darüber hinaus besteht die Gefahr, daß die leitenden Teile, selbst wenn sie anfangs im Abstand angeordnet wurden, zu einem späteren Zeitpunkt
die Ränder der Chips berühren und daher Kurzschlüsse hervorrufen können.
Es ist eine weitere integrierte Schaltungsanordnung bekannt (US-PS 3 374537), bei der die Silizium-Chips
an dem isolierenden Substrat befestigt sind, wobei die Kantaktbereiche auf den Chips an dem Substrat anliegen.
Die einzelnen leitenden Teile müssen hier unter den Silizium-Chips liegen, wodurch, um jedes falsche
Positionieren der leitenden Teile während des Verbindens derselben mit den Silizium-Chips zu vermeiden,
ein durchscheinendes Glassubstrat anstatt des herkömmlichen Aluminiumoxidsubstrats notwendig
wird.
Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, eine integrierte Schaltungsanordnung
zu schaff ein, bei der die leitenden Teile zum Verbinden
der Silizium-Chips mit den Leitern genau positioniert
ίο und zwangsläufig im Abstand von den Rändern der
Leiter gehalten werden können.
Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß dadurch
gelöst, daß die leitenden Teile auf einem isolierten
j-, Rahmen verankert sind, der derart auf dem planparallelen
Substrat zwischen den Leitern und dem Silizium-Chip liegt, daß er den Silizium-Chip umgibt, und
so ausgebildet ist, daß er die leitenden Teile über das planparallele Substrat anhebt.
Im Falle eines Verbindens der Leiter mit Halbleiterteilen mittels Ultraschallverfahren, wie dies für
MOS-Schaltungen üblich ist, da der Träger normalerweise planparallel ist, ist der Isolierrahmen so ausgebildet,
daß er das leitende Teil auf ein Niveau anheben kann, das über dem der Oberfläche der integrierten
Schaltung liegt, um ein Kurzschließen mit den Rändern des Silizium-Körpers zu vermeiden.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
-,ο Einzelheiten, Vorteile und Anwendungen der Erfindung
sind nachstehend anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert.
Es zeigt
Fig. 1 eine Schnittdarstellung eines Gehäuses für
■-,-, integrierte Schaltungsanordnungen,
Fig. 2a, 2b, 2c und 2d eine in dem Gehäuse nach
Fig. 1 enthaltene Grundplatte, an welcher aufeinanderfolgende
Druckvorgänge für die Leiter mittels eines Siebdruckverfahrens durchgeführt wurden,
bo Fig. 3 einen in dem Gehäuse nach Fig. 1 enthaltenen
Kunststoffring,
Fig. 4 das Ausstanzen von in dem in Fig. 1 gezeigten
Gehäuse enthaltenen Verbindungszungen aus einem Metallstreifen,
bi Fig. 5 ein Verfahren zur Herstellung eines die in
Fig. 4 dargestellten Zungen enthaltenden Rahmens, Fig. 6 einen auf das Substrat zu befestigenden Silizium-Chip,
Fig. 7 a und 7b in Draufsicht und im Schnitt Ansichten des Aufbaues des in Fig. 5 dargestellten Rahmens
und des in Fig. 6 dargestellten Chips.
Als Beispiel soll nun ein Gehäuse mit einigen Lötösen
oder -fahnen 3 (Fi g. 1) im einzelnen beschrieben werden. Das Gehäuse ist aus folgenden Teilen aufgebaut:
- einer keramischen Grundplatte 1, die durch
Siebdruck hergestellte Leiter 8 trägt,
- einer Gruppe von Lötfahnen 3 aus goldplattiertem Metall (beispielsweise Phosphorbronze),
- einer Schutzabdeckung 4 aus einer Legierung aus Kobalt, Eisen und Nickel, die am Lötrand 5
goldplattiert ist,
- einem Lötring 6, der bei anderen Ausführungsformen
weggelassen werden kann.
Das geschlossene Gehäuse hat das in Fig. 1 im Schnitt dargestellte Aussehen, wenn es später in
Kunststoff? (Silikon- oder Epoxidharze) zum Zwecke der erhöhten mechanischen Festigkeit und
Feuchtigkeitsabdichtung (insbesondere bei Nichtanwendung einer hermetischen Verlötung der Abdekkung
4) eingehüllt ist.
Das wesentliche Merkmal für eine gute Feuchtigkeitsabdichtung liegt im Fehlen jeglicher Verbindungsnaht
von Glas zu Metall rund um die Lötfahnen 3 und damit im Fehlen jeglicher Möglichkeit des
Durchtritts von Feuchtigkeit durch sehr klein υ Spalten, die sich durch mechanische, an den Fahnen auftretende
Beanspruchungen in dem Glas auftun.
Nachfolgend wird eine genauere Beschreibung Jer Einzelteile der integrierten Schaltungsanordnung gegeben.
Die Grundplatte 1 des Gehäuses ist aus einem keramischen Werkstoff mit einem hohen Gehalt an Aluminiumoxid
(85-97%) gebildet, sie hat eine Oberflächenrauhigkeit zwischen I und 2 μίτι und eine
Ebenheit, die in der Diagonalen besser als 0,05 mm ist. Die Dicke der Grundplatte kann von 0,5 bis
1,5 mm betragen. Wegen der folgenden Siebdruckvorgänge muß die Dicke eine Toleranz von ± 0,03 mm
einhalten.
Das System der Verbindungsleiter 8 zwischen dem Silizium-Chip 16 oder den Silizium-Chips, die in der
Mittelzone der Grundplatte 1 angeordnet sind, und den außen liegenden verbreiterten Teilen 9, der Leiter
8, an welche die Lötfahnen 3 angelötet sind, wird durch einen Siebdruckvorgang erzeugt, bei dem ein
Sintern oder Brennen von Massen oder Pasten hoher Leitfähigkeit angewendet wird. Es können eine oder
mehr Drucklagen oder -schichten je nach den Erfordernissen geschaffen werden. Im einfachsten Fall wird
eine einzelne Schicht, die das gesamte System der Verbindungsleiter bildet, gedruckt. Die verwendete
Paste muß eine optimale Haftfähigkeit auf dem keramischen Werkstoff der Grundplatte 1 haben.
Nach dem Drucken wird die Grundplatte 1 bei 125° C für zwei Stunden getrocknet und dann in einem
Ringofen in Übereinstimmung mit dem für die jeweils verwendete besondere Paste angegebenen
Temperaturverlauf gebrannt. Zusätzlich zu ihrer optimalen Haftfähigkeit gegenüber dem Aluminiumoxid-Keramikwerkstoff
eignet sich eine Paste auch gut für alle späteren Arbeitsvorgänge und hat folgende
Vorteile: Beim folgenden Brennen von anderen Pasten läuft sie nicht wieder ab oder fließt nicht zurück;
sie läßt das Löten der Fahnen mit einer Legierung von 59% Sn, 39% Pb und 2% Ag zu; sie läßt das
Löten der integrierten Schaltungen mittels eines Ringes aus Sn (der ebenfalls durch Siebdi uck aufgebracht
sein kann) oder aus eutektischem Au-Sn zu; sie erlaubt
das Anbringen von Golddrähten mittels Thermokompression;
sie läßt die Ultraschall-Lötung von integrierten Schaltungsblöcken und von Golddrähten
sowie Au-Si-Drähten zu.
Wenn eine Zwischenverbindung innerhalb des Gehäuses in zwei oder mehr lagen erzielt werden soll,
ίο so werden die verschiedenen Lagen von Isoliermaterial
und von leitfähigem Material, weiche in jedem Fall aus Pasten bestehen, in den entsprechenden Bereichen
aufeinanderfolgend gedruckt, wobei darauf geachtet werden muß, daß die Pasten aus solchen
Werkstoffen ausgewählt werden, die mit fortschreitend abnehmenden Temperaturen gebrannt werden
können. Die zweckdienliche Reihenfolge für den Siebdruck der verschiedenen Lagen ist in den Fig. 2 a
bis 2d dargestellt. In Fig. 2a ist der Siebdruck einer
ersten Lage von gedruckten Verbindungsleitern 8 und Befestigungsflecken 2 gezeigt, während Fig. 2b den
Siebdruck eines isolierenden Glasrahmens 10 darstellt. In Fig. 2c ist der Siebdruck einer Glasschicht
14 zur Isolierung sich kreuzender Verbindungsleiter r> gegeneinander wiedergegeben, und Fig. 2d zeigt den
Siebdruck einer zweiten Lage von gedruckten Leitern
15 für die Zwischenverbindung in der Mittelzone der Grundplatte 1 und die entsprechenden Verbindungen
mit an zentralen Befestigungsflecken 2 befestigten Silizium-Chips 16, und beispielsweise MOS-Schaltungen.
Um den für die mittleren Verbindungen reservierten Teil der Verbindungsleiter 8 gegenüber ihren äußeren,
verbreiterten Teilen 9, an welche die Lötfah-
)-, nen 3 des Gehäuses angelötet werden müssen, abzugrenzen, wird der Rahmen 10 aus hochschmelzendem,
für Siebdruck geeigneten Glas, gedruckt. Im Hinblick auf die Brenntemperatur dieses Glases (etwa
950° C) wird es unmittelbar nach dem Brennen der ersten Lage der gedruckten Verbindungsleiter gedruckt.
Die Stärke, die der Glasrahmen 10 haben muß, um eine unzureichende Isolierung der Verbindungsleiter
von der Schutzabdeckung 4 sicherzustellen, ist derart,
.π daß mehr als eine Lage durch Siebdruck aufgebracht
werden muß, und es ist ratsam, jede Lage vollständig zu brennen, bevor die nächste gedruckt wird. Es sind
vier Lagen zu empfehlen, die mit Schablonen von 130 bis 220 Siebfeinheit gedruckt werden, was es ermög-
-,o licht, eine größere Stärke als 0,05 mm zu erreichen.
Der Glasrahmen 10 hat drei Funktionen: die äußeren leitfähigen verbreiterten Teile 9 der Verbindungsleiter
8, an welche die Fahnen 3 angelötet werden, von der mittleren Zone der Verbindungsleiter zu trennen;
■-,-, eine Sperre gegen das Eindringen von Feuchtigkeit
zu bilden; den später aufgebrachten, zum Löten der Schutzabdeckung 4 verwendeten Metallring 6 zu tragen.
Darüber hinaus ermöglicht es der Glasrahmen 10, Verbindungen zwischen Glas und Metall zu ver-
ho meiden, die oft die Ursache für auftretende Fehler
sind. Die Verbindungen zwischen den verschiedenen Lagen der verwendeten Siebdruckpasten sind immer
von der Art Glas mit Glas.
bie Gestalt des Glasrahmens 10 hängt von der Ge-
„-, stalt der Bereiche, die freigelegt bleiben müssen, ab
und sie kann in den aufeinanderfolgenden Druckvorgängen variieren, bis sie die Form des Metailringes 6
annimmt.
Die nach oben gerichtete Oberfläche dieses Glasrahmens 10 wird mittels Siebdruck mit einer Goldpaste
überzogen, die als Basis für die Lötung der metallischen Schutzabdeckung 4 dient. Diese Behandlung ist
nicht notwendig, wenn die Schutzabdeckung 4 mit ei- "> nem Epoxid- oder Siliconharz oder mit Phenolformaldehyd
geklebt wird.
Nach dem Verschließen werden die äußeren, verbreiterten Teile 9 der Verbindungsleiter 8 für die Außenverbindung,
an welche die Lötfahnen 3 angelötet i<> werden, durch Eintauchen in eine Sn-Pb-Ag-Legierung
verzinnt. Der zuletzt erwähnte Vorgang kann erst durchgeführt werden, nachdem die Grundplatte 1 für
wenigstens zwei Stunden abgelagert hat.
Jedes Gehäuse trägt vier Gruppen von Lötfahnen 3, und zwar eine Gruppe pro Seite, mittels welcher
eine Verbindung zwischen der Grundplatte, mit welcher die integrierten Schaltungen verlötet werden,
und der gedruckten Schaltungsplatine, an welcher das Gehäuse befestigt ist, erreicht wird. -'"
Im vorliegenden Fall ist im Gegensatz zu üblichen Gehäusen eine genaue Anpassung der Ausdehnungskoeffizienten
zwischen dem Material der Fahnen und dem der Grundplatte nicht erforderlich, und es ist deshalb
ausreichend, für die Fahnen ein Material zu benutzen, das gute Eigenschaften in bezug auf NichtOxidierbarkeit und mechanische Bearbeitbarkeit hat.
Die Fahnen müssen goldplattiert sein, und zwar wenigstens mit 2 μπι Gold, und sie werden vorverzinnt,
um mit der Grundplatte mittels einer Sn-Pb-Ag-Legierung verlötet werden zu können.
Die Schutzabdeckung 4 muß eine sehr gute Verbindung mit dem keramischen Werkstoff der Grundplatte
1 und mit den vier Lagen von isolierendem Glas 10 herstellen, weshalb sie aus einer Legierung mit einem
sehr niedrigen Wärmeausdehnungskoeffizienten besteht. Ihre Form wird durch unmittelbares Stanzen
und Drücken des Legierungsbleches erhalten, und sie kann in weiten Bereichen variieren. Es ist wesentlich,
daß an ihren Kanten ein flacher Rand 5 mit einer w Breite von 1 bis 1,5 mm bleibt, an weichern das Löten
oder Kleben an den Glasrahmen 10 durchgeführt wird. Dieser Rand ist durch einen Galvanisiervorgang
mit einer wenigstens 5 um dicken Goldschicht plattiert, während der übrige Teil der Abdeckung in sei- ■»;
nem ursprünglichen Zustand verbleiben kann, wenn das Gehäuse mit Kunststoff 7 überzogen wird, oder
aber leicht mit Gold plattiert werden kann (beispielsweise in einer Stärke von 2 μπι), wenn kein Kunststoffüberzug
vorgesehen ist.
Das Gehäuse kann mit verschiedenen Lot- oder Klebverbindungen verschlossen werden, von denen
jede ihre eigene Art der Vorbereitung erfordert.
Die Verschlüsse, die die besten Garantien für Luftdichtigkeit geben, werden durch Löten hergestellt.
Die beiden Goldschichten, und zwar jene, die durch Siebdruck auf den Glasrahmen 10 aufgebracht wurde,
und jene, die durch Galvanisierung auf die Abdekkung 4 aufgebracht wurde, werden zusammen mit einem
Ring 6 aus eutektischer Au-Si-, Au-Ge- oder t>o
Au-Sn-Legierung verlötet. Die Maximaltemperatur ist bestimmt durch die Auswahl der Legierung (Au-Si:
370° C, Au-Ge: 356° C, Au-Sn: 280° C).
Die bevorzugte Aufeinanderfolge für den Zusammenbau des Gehäuses ist folgende: b5
a) Befestigen von einem oder mehreren Schaltelemente enthaltenden Silizium-Chips 16 im mittleren
Bereich der keramischen Grundplatte 1, wo-
so
35 bei in Abhängigkeit von der Maximaltemperatui
im Hinblick auf das Halbleitermaterial das Be festigen durch Löten mit Au-Si oder mit Au-Si
oder unmittelbar durch Kaltverkleben mit einen leitenden Epoxidharz bewirkt werden kann
selbstverständlich liegt im letzteren Fall ein Qua litätsverlust im Hinblick auf elektrischen Flächenkontakt
und auf Wärmekontakte vor;
b) Verbinden der Anschlüsse eines jeden Silizium-Chips
16 mit den mittigen Enden der gedruckter Verbindungsleiter 8, was durch Thermokom
pression oder durch Ultraschall-Lötung durchgeführt werden kann;
c) Verschließen des Gehäuses durch Löten odei Kleben der Schutzabdeckung 4 an den von dei
Grundplatte 1 getragenen Glasrahmen 10;
d) Verzinnen der äußeren leitenden Teile 9 dei Verbindungsleiter 8, wobei darauf zu achten ist
daß die verzinnten Teile 9 für wenigstens zwe Stunden ablagern können, bevor die folgender
Schritte des Zusammenbaues weitergehen;
e) Biegen der Lötfahnen 3 um 90°;
f) Löten eines Endes der Lötfahnen 3 an die äußeren leitenden Teile 9 durch Wiederaufschmelzer
der Verzinnung;
g) Einhüllen des in dieser Weise erhaltenen Genau
ses in Kunststoff 7 mit Ausnahme der freien En den der Lötfahnen 3.
Bei der in Fig. 1 dargestellten Ausführungsforn wird um den Silizium-Chip 16 ein Ring 18 aus Kunststoff
gelegt, der passend geformt ist (wie beispiels weise in Fig. 3 gezeigt ist) und in geeigneter Weis«
mit einem Kleber an der Grundplatte 1 befestigt wird Die Verbindungsdrähte 19, die zu dem Silizium-Chif
führen, ruhen auf diesem Ring 18, und in diesel Weise sind sie auch in ihrer Lage durch die leicht«
Spannung verankert, die durch das Lötgerät währenc der Zeit des Zusammenbaues aufgebracht wird.
Die Lösung nach dem vorliegenden Ausführungsbeispiel der Erfindung besteht weiterhin darin, einer
Rahmen 21 aus Aluminium von der in Fig. 4 gezeig ten Art vorzusehen, der durch Stanzen oder Ätzer
aus einem Streifen 20 erhalten worden ist und auf der auf beiden Seiten ein Kunststoffring 18, wie in Fi g. 71
und 7 b gezeigt, aufgebracht worden ist.
Der Kunststoff ring 18 kann aus zwei Teilen gebilde sein, die aus Isolierklebeband ausgestanzt und durct
Druck auf die beiden Seiten des Aluminiumstreifens wie in Fig. 5 dargestellt ist, aufgebracht worden sind
Diese Arten des Zusammenbaues erfordert das genaue Positionieren des Silizium-Chips 16 mit Bezu{
auf die mittigen Verbindungsenden der auf dif Grundplatte 1 gedruckten Verbindungsleiter 8, wöbe
das Positionieren leicht in dieser Zeit des Zusammen baues bewirkt werden kann, und zwar durch Anwendung
eines Fadenkreuzes, das in geeigneter Weise ir das Mikroskop der Lötstation eingraviert ist.
Das geeignete Verfahren des Zusammenbaues enthält folgende Schritte:
a) der Silizium-Chip 16 wird auf der Grundplatte 1 so befestigt, daß seine Anschlüsse mit den inneren
Enden der gedruckten Verbindungsleiter t ausgerichtet sind;
b) der Rahmen 21 wird befestigt, der bereits so aus
gerichtet wurde, daß die Enden der Zungen genau und in Übereinstimmung mit den Anschlüssen
des Silizium-Chips 16 und der gedruckter Verbindungsleiter 8 liegen;
7 8
c) mit einem oder zwei Arbeitsgängen einer Ultra- Die folgenden Schritte des Zusammenbaues sind
schall-Lötvorrichtung, bei der eine geeignete ähnlich den oben beschriebenen.
Punktelektrode verwendet wird, wird das Verlö- Um den Zusammenbau zu erleichtern, kann der
ten der Enden der Zungen 21 mit den damit in Kunststoff ring 18 in einer solchen Weise gebildet sein,
Übereinstimmung liegenden Anschlüssen der r>
daß er die Verbindungszungen 21 so viel wie möglich
Silizium-Chips bewirkt; als Alternative können verbindet.
die Zungen 21 mit den Anschlüssen auf den Der Rahmen 21 kann auch aus einer Al-Si-Legie-Chips
auch mit Hilfe eines geeigneten leitenden rung bestehen, wodurch eine Oxidation des Rahmen-Klebstoffes
verbunden werden. materials vermieden wird.
Hierzu 6 Blatt Zeichnungen
Claims (5)
1. Integrierte Schaltungsanordnung, die mindestens einen an einem planparallelen Substrat befestigten
Silizium-Chip und eine Mehrzahl von Verbindungsleitern enthält, die auf dem planparallelen
Substrat liegen und eine Mehrzahl von leitenden Teilen einschließen, die den Verbindungsleitern
zum Verbinden des Silizium-Chips mit den Verbindungsleitern zugeordnet sind, und
die in einem Gehäuse eingeschlossen ist, dadurch gekennzeichnet, daß die leitenden Teile (19;
21) auf einem isolierten Rahmen (18) verankert sind, der derart auf dem planparallelen Substrat
(1) zwischen den Verbindungsleitern (8) und dem Silizium-Chip (16) liegt, daß er den Silizium-Chip
(16) umgibt, und so ausgebildet ist, daß er die leitenden Teile (19; 21) über das planparallele Substrat
(1) anhebt.
2. Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungsleiter
(8) auf das planparallele Substrat (1) gedruckt und mit einer Mehrzahl von Lötfahnen
(3) elektrisch verbunden sind.
3. Integrierte Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Rahmen
(18) die Form eines Kunststoffringes hat, der auf das planparallele Substrat (1) aufgeklebt ist.
4. Integrierte Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die leitenden
Teile (19; 21) aus einer Mehrzahl von Metallzungen (21) bestehen, die mit dem Silizium-Chip
(16) und den Verbindungsleitern (8) entweder mittels elektrisch leitendem Klebstoff oder durch
Ultraschallverbindung verbunden sind, wobei der Rahmen (18) auf dem Substrat (1) angeordnet ist
und durch die mit dem Silizium-Chip (16) und den Verbindungsleitern (8) verbundenen Metallzungen
(21) in Stellung gehalten wird.
5. Integrierte Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Metallzungen
(21) aus Aluminium oder einer Aluminium-Silizium-Legierung bestehen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT5375968 | 1968-11-06 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1956501A1 DE1956501A1 (de) | 1970-06-11 |
DE1956501B2 true DE1956501B2 (de) | 1980-06-04 |
DE1956501C3 DE1956501C3 (de) | 1983-04-07 |
Family
ID=11285001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1956501A Expired DE1956501C3 (de) | 1968-11-06 | 1969-11-05 | Integrierte Schaltungsanordnung |
Country Status (11)
Country | Link |
---|---|
US (1) | US3673309A (de) |
JP (1) | JPS493230B1 (de) |
BE (1) | BE741287A (de) |
CA (1) | CA924021A (de) |
CH (1) | CH526203A (de) |
DE (1) | DE1956501C3 (de) |
FR (1) | FR2022698B1 (de) |
GB (2) | GB1288982A (de) |
NL (1) | NL6916792A (de) |
SE (1) | SE362166B (de) |
SU (1) | SU462366A3 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3872583A (en) * | 1972-07-10 | 1975-03-25 | Amdahl Corp | LSI chip package and method |
GB2079534A (en) * | 1980-07-02 | 1982-01-20 | Fairchild Camera Instr Co | Package for semiconductor devices |
DE3512628A1 (de) * | 1984-04-11 | 1985-10-17 | Moran, Peter, Cork | Packung fuer eine integrierte schaltung |
JPS6132452A (ja) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | リ−ドフレ−ムとそれを用いた電子装置 |
US4809135A (en) * | 1986-08-04 | 1989-02-28 | General Electric Company | Chip carrier and method of fabrication |
US4791075A (en) * | 1987-10-05 | 1988-12-13 | Motorola, Inc. | Process for making a hermetic low cost pin grid array package |
US5061822A (en) * | 1988-09-12 | 1991-10-29 | Honeywell Inc. | Radial solution to chip carrier pitch deviation |
US5122621A (en) * | 1990-05-07 | 1992-06-16 | Synergy Microwave Corporation | Universal surface mount package |
US5160810A (en) * | 1990-05-07 | 1992-11-03 | Synergy Microwave Corporation | Universal surface mount package |
US5229329A (en) * | 1991-02-28 | 1993-07-20 | Texas Instruments, Incorporated | Method of manufacturing insulated lead frame for integrated circuits |
US5403784A (en) * | 1991-09-03 | 1995-04-04 | Microelectronics And Computer Technology Corporation | Process for manufacturing a stacked multiple leadframe semiconductor package using an alignment template |
DE4225154A1 (de) * | 1992-07-30 | 1994-02-03 | Meyerhoff Dieter | Chip-Modul |
JP3619085B2 (ja) * | 1999-02-18 | 2005-02-09 | キヤノン株式会社 | 画像形成装置、その製造方法及び記憶媒体 |
US8212351B1 (en) * | 2006-10-02 | 2012-07-03 | Newport Fab, Llc | Structure for encapsulating microelectronic devices |
US8309388B2 (en) * | 2008-04-25 | 2012-11-13 | Texas Instruments Incorporated | MEMS package having formed metal lid |
CN111201683A (zh) * | 2017-10-13 | 2020-05-26 | 库利克和索夫工业公司 | 导电端子、汇流条及其制造方法、以及组装相关的功率模块的方法 |
CN110854080B (zh) * | 2019-11-26 | 2021-10-19 | 合肥圣达电子科技实业有限公司 | 一种多引线陶瓷组件封装外壳及其加工方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3331125A (en) * | 1964-05-28 | 1967-07-18 | Rca Corp | Semiconductor device fabrication |
US3312771A (en) * | 1964-08-07 | 1967-04-04 | Nat Beryllia Corp | Microelectronic package |
US3374437A (en) * | 1964-08-26 | 1968-03-19 | Heath Co | Squelch system for radio receivers |
US3374537A (en) * | 1965-03-22 | 1968-03-26 | Philco Ford Corp | Method of connecting leads to a semiconductive device |
US3317653A (en) * | 1965-05-07 | 1967-05-02 | Cts Corp | Electrical component and method of making the same |
US3371148A (en) * | 1966-04-12 | 1968-02-27 | Radiation Inc | Semiconductor device package and method of assembly therefor |
US3404215A (en) * | 1966-04-14 | 1968-10-01 | Sprague Electric Co | Hermetically sealed electronic module |
US3560256A (en) * | 1966-10-06 | 1971-02-02 | Western Electric Co | Combined thick and thin film circuits |
US3469148A (en) * | 1967-11-08 | 1969-09-23 | Gen Motors Corp | Protectively covered hybrid microcircuits |
US3495023A (en) * | 1968-06-14 | 1970-02-10 | Nat Beryllia Corp | Flat pack having a beryllia base and an alumina ring |
-
1969
- 1969-11-03 US US873499A patent/US3673309A/en not_active Expired - Lifetime
- 1969-11-03 GB GB1288982D patent/GB1288982A/en not_active Expired
- 1969-11-03 GB GB1288983D patent/GB1288983A/en not_active Expired
- 1969-11-03 CH CH1635969A patent/CH526203A/it not_active IP Right Cessation
- 1969-11-04 CA CA066570A patent/CA924021A/en not_active Expired
- 1969-11-05 FR FR6938057A patent/FR2022698B1/fr not_active Expired
- 1969-11-05 BE BE741287D patent/BE741287A/xx unknown
- 1969-11-05 SE SE15156/69A patent/SE362166B/xx unknown
- 1969-11-05 DE DE1956501A patent/DE1956501C3/de not_active Expired
- 1969-11-06 NL NL6916792A patent/NL6916792A/xx unknown
- 1969-11-06 JP JP44088469A patent/JPS493230B1/ja active Pending
- 1969-11-06 SU SU1373742A patent/SU462366A3/ru active
Also Published As
Publication number | Publication date |
---|---|
DE1956501A1 (de) | 1970-06-11 |
CA924021A (en) | 1973-04-03 |
FR2022698A1 (de) | 1970-08-06 |
US3673309A (en) | 1972-06-27 |
SE362166B (de) | 1973-11-26 |
JPS493230B1 (de) | 1974-01-25 |
CH526203A (it) | 1972-07-31 |
DE1956501C3 (de) | 1983-04-07 |
GB1288982A (de) | 1972-09-13 |
GB1288983A (de) | 1972-09-13 |
BE741287A (de) | 1970-05-05 |
FR2022698B1 (de) | 1975-11-07 |
SU462366A3 (ru) | 1975-02-28 |
NL6916792A (de) | 1970-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1956501C3 (de) | Integrierte Schaltungsanordnung | |
DE3686457T2 (de) | Verfahren zum herstellen eines halbleiterapparates mit zwei halbleiteranordnungen. | |
DE19817359B4 (de) | Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung | |
DE3009295A1 (de) | Halbleiterbaustein | |
DE3733304A1 (de) | Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE2205342A1 (de) | Kontaktierungsrahmen und Verfahren zu dessen Befestigung auf einem dielektrischen Schichtträger | |
EP1956647A1 (de) | Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu | |
DE2245140A1 (de) | Einkapselung fuer elektronische bauelemente | |
DE10227658B4 (de) | Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat | |
DE10112861A1 (de) | Laminiertes keramisches Elektronikbauelement | |
DE19953594A1 (de) | Oberflächenmontierte elektronische Komponente | |
DE69417651T2 (de) | Verfahren und anordnung zur verbindung einer durchkontaktierung. | |
DE4340718A1 (de) | Elektronikkomponente | |
EP0862209B1 (de) | Verfahren zum Herstellen eines Metall-Keramik-Substrates | |
DE3018846A1 (de) | Elektronisches bauelement in chipform und verfahren zur herstellung desselben | |
DE10059688B4 (de) | Substrat für das Packaging eines elektronischen Bauelements und piezoelektrisches Resonanzbauelement unter Verwendung desselben | |
DE19758452C2 (de) | Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat | |
DE69430114T2 (de) | Element-Anschlussfläche für Halbleiteranordnungsmontageplatte | |
DE102009012139B4 (de) | Modulsubstrat und Verfahren zur Herstellung | |
DE1764477B1 (de) | Keramischer kondensator | |
DE19708363C1 (de) | Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat | |
DE1953678A1 (de) | Schaltungstraeger fuer elektrische Schaltungselemente und -bestandteile,sowie Verfahren zu dessen Herstellung | |
DE2057126C3 (de) | Anordnung und Verfahren zur Kontaktierung von Halbleiterbauelementen | |
DE10121969C1 (de) | Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
8381 | Inventor (new situation) |
Free format text: DALMASSO, CLAUDIO, DR., IVREA, TORINO, IT |
|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |