DE19528210C1

DE19528210C1 - Halbleiter-Baustein mit mindestens einer Schaltungsanordnung zur eingeschränkten Bearbeitung von an Eingangsanschlüssen des Bausteins anliegenden Eingangsgrößen

Info

Publication number: DE19528210C1
Application number: DE1995128210
Authority: DE
Inventors: Wolfgang Dipl Ing Ecker
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1995-08-01
Filing date: 1995-08-01
Publication date: 1996-12-19
Anticipated expiration: 2015-08-02

Description

Bei einer Vielzahl von Schaltungsanordnungen, mit denen logi sche Eingangsgrößen miteinander verknüpft werden, wie z. B. Multiplizierer, Addierer, Dividierer, Decrementer, Incremen ter usw., ist der Wertebereich für die Eingangsgröße, die der Schaltungsanordnung zuführbar sind, durch die Anzahl der Ein gangsleitungen festgelegt. Von dem dadurch definierten Werte bereich werden aber oft nicht alle Werte bei der Anwendung der Schaltungsanordnung benötigt. Trotzdem müssen alle Ein gangsanschlüsse des Halbleiterbausteins mit den Anschlüssen der Eingänge der Schaltungsanordnung verbunden werden, da al le Anschlüsse der Eingänge der Schaltungsanordnung auf defi nierten Potential liegen müssen.

Dies wird anhand der Fig. 1 verdeutlicht. Hier ist eine Schaltungsanordnung SE dargestellt, die aus einem Multipli zierer MZ und einem Addierer AD besteht. Dem Multiplizierer MZ werden jeweils zwei Eingangsgrößen zugeführt, nämlich Pa rams und Spec, wobei für jede Eingangsgröße eine Mehrzahl von Leitungen LT1, LT2 vorgesehen sind. Entsprechend der Anzahl der Leitungen LT wird der Wertebereich der an dem Multipli zierer MZ anliegenden Eingangsgrößen festgelegt. Wenn z. B. vier Leitungen LT vorgesehen sind, dann wird der Wertebereich durch 2⁴ festgelegt und die Werte liegen zwischen 0 und 15. Entsprechendes gilt auch für den Addierer AD, der ebenfalls zwei Eingänge aufweist, der eine ist mit dem Ausgang des Multiplizierers MZ verbunden und am anderen Eingang liegt Sin an. Auch hier sind mehrere Leitungen pro Eingang des Addie rers vorgesehen. Damit wird ebenfalls der Wertebereich für die am Addierer anliegenden Eingangsgrößen festgelegt. Am Ausgang des Addierers AD wird das Ergebnis als Ausgangsgröße Saus abgegeben.

In manchen Anwendungsfällen müssen aber nicht alle Werte des durch die Anzahl der Leitungen beschränkten Wertebereichs an die Schaltungsanordnung angelegt werden, aus dem beschränkten Wertebereich dürfen also bestimmte Werte nicht an der Schal tungsanordnung anliegen. Bei 2⁴ Leitungen besteht der Werte bereich aus 16 Werten 0 bis 15, aus diesem Wertebereich kön nen z. B. nur die Werte 0, 1, 8, 9 zugelassen sein, die übri gen dagegen nicht.

Aus DE 35 45 433 A1 ist eine parallele Multiplizierschaltung nach dem Booth-Prinzip bekannt, bei dem die Multiplikatorbits decodiert und die Multiplikantenbits direkt einer Addiererschaltung zugeführt werden und dort in einzelnen Stufen Partialprodukte gebildet werden, die dann aufsummiert werden. Der ersten Stufe der Addiererschaltung werden alle Multiplikantenbits direkt zugeführt, jedoch sind ein Teil der Eingänge dieser ersten Stufe auf ein festes Potential gelegt, z. B. binär 1 oder binär 0. Allerdings sind alle Eingangsanschlüsse für die Multiplikantenbits mit den Eingängen der Addiererschaltung verbunden.

Das der Erfindung zugrundeliegende Problem besteht also dar in, einen Halbleiterbaustein mit mindestens einer Schaltungs anordnung anzugeben, die derart realisiert ist, daß nur ein geschränkte Mengen von Werten aus einem beschränkten Wertebe reich bearbeitet werden, obwohl die Anzahl der Leitungen zu den Eingangsanschlüssen des Halbleiterbausteins an sich alle Werte des Wertebereichs zuläßt. Dieses Problem wird gemäß den Merkmalen des Patentanspruchs 1 gelöst.

Trotz der einfachen Realisierung ist es also möglich, unter Einsparung des Flächenbedarfs für die Schaltungsanordnung auf dem Halbleiterbaustein dafür zu sorgen, daß an dem Eingängen der Schaltungsanordnung nur die zulässigen Werte aus dem Wer tebereich auftreten. Es ist weiterhin möglich, mit Hilfe ei ner Fehlererkennungsschaltung festzustellen, wenn ein Wert am Halbleiterbaustein liegt, der nicht zu dem eingeschränkten Wertebereich der Schaltungsanordnung gehört.

Anhand eines Ausführungsbeispiels, das in den Figuren darge stellt ist, wird die Erfindung weiter erläutert. Es zeigen

Fig. 1 das Prinzipbild der Schaltungsanordnung,

Fig. 2 die Realisierung der Schaltungsanordnung zur Bearbeitung eingeschränkter Mengen eines Wertebereiches,

Fig. 3 zusätzlich eine Fehlererkennungsschaltung zur Feststellung der eingeschränkten Mengen.

Fig. 2 zeigt als Schaltungsanordnung einen Multiplizierer MZ mit zwei Eingängen EG1, EG2, wobei jeder Eingang EG1, EG2 je weils neun Anschlüsse EGN für neun Leitungen aufweist. Dieser Multiplizierer MZ ist auf einem Halbleiterbaustein CH inte griert, dem an Eingängen EA die vom Multiplizierer MZ zu ver knüpfenden Eingangsgrößen Sig1, Sig2 zugeführt werden. Jede Eingangsgröße Sig1 und Sig2 hat dabei neun Stellen und dem entsprechend führen neun Leitungen zu den Eingängen EA1 bzw. EA2. Am Ausgang des Multiplizierers MZ wird die Ausgangsgröße Sig3 abgegeben, das ebenfalls neun Stellen aufweist.

Wie aus Fig. 2 zu entnehmen ist, werden alle Stellen der Eingangsgröße Sig2 dem Eingang EG2 des Multiplizierer MZ zu geführt. Anders liegt es bei der Eingangsgröße Sig1, hier wird nur die erste, vierte, sechste, siebte und neunte Lei tung (von links gezählt) vom Eingang EA1 zum Eingang EG1 des Multiplizierers MZ geführt. Dem zweiten und dritten Anschluß des Eingangs EG1 wird eine binäre "0", dem fünften und achten Anschluß des Eingangs EG1 einer binäre "1" zugeführt und da mit jeweils auf ein festes Potential festgelegt. Auf diese Weise wird aus dem Wertebereich, der durch die neun Leitungen für die Eingangsgröße Sig1 definiert ist, nur eine beschränk te Menge dem Eingang EG1 zugeführt. Zum Beispiel liefert die Schaltungsanordnung nur dann korrekte Ergebnisse, wenn Sig1 die Werte 18, 19, 22, 23, 26, 27 usw. annimmt. Liegen z. B. Werte von 0 bis 17 an, gibt die Multipliziererschaltung MZ ein falsches Ergebnis ab.

Eine derartige Implementierung der Multipliziererschaltung MZ, bei der bestimmte Anschlüsse des Eingangs EG1 entweder auf binär "0" oder auf binär "1" liegen, führt zu beachtli chen Einsparungen an benötigter Fläche und/oder zu einem ver besserten Laufzeitverhalten. So benötigt z. B. einen Multipli zierer, der derart entwickelt ist, daß er nur noch dann kor rekte Werte liefert, wenn an der Hälfte seiner Anschlüsse ei ne binäre "0" anliegt, in etwa die Hälfte der Fläche, die ein allgemeiner Multiplizierer verbraucht.

Um die Fälle feststellen zu können, bei denen Werte am Multi plizierer MZ anliegen, zu denen der Multiplizierer nicht kor rekte Ergebnisse liefert, kann eine Fehlererkennungsschaltung FE entsprechend Fig. 3 verwendet werden. Hier ist die glei che Schaltungsanordnung gezeigt, jedoch ist eine Fehlererken nungsschaltung FE hinzugefügt, die mit denjenigen Leitungen für die Eingangsgröße Sig1 verbunden ist, die nicht zum Mul tiplizierer MZ durchgeschaltet sind. Da bekannt ist, welche Anschlüsse des Eingangs EG1 auf binär "0" oder binär "1" lie gen, kann mit der Fehlererkennungsschaltung FE festgestellt werden, wann an den korrespondierenden Leitungen der Ein gangsgröße Sig1 nicht die binäre "0" oder nicht die binäre "1" anliegt. Ein Prinzipschaltung der Fehlererkennungsschal tung FE zeigt Fig. 3. Für jede nicht zum Multiplizierer MZ durchgeschaltete Leitung wird überprüft, ob auf ihr ein Wert angelegt wird, der am korrespondierenden Anschluß des Ein gangs EG1 eingestellt ist. Wenn dies nicht der Fall ist, wird ein Fehlersignal abgegeben, das über eine ODER-Schaltung ein Fehlersignal-Error erzeugt.

Claims

Halbleiterbaustein mit mindestens einer Schaltungsanordnung zur eingeschränkten Bearbeitung von an Eingangsanschlüssen (EA) anliegenden Eingangsgrößen (Sig1, Sig2),
- - bei dem nur ein Teil der Leitungen (LT) der Eingangsanschlüsse (EA) zu den Anschlüssen der Eingänge (EG) der Schaltungsanordnung führen,
- - bei dem nicht mit den Leitungen verbundene Anschlüsse der Eingänge der Schaltungsanordnung an ein festes Potential angelegt sind,
- - bei dem eine Fehlererkennungsschaltung (FE) vorgesehen ist, die mit denjenigen Leitungen der Eingangsanschlüsse (EA) des Halbleiterbausteins verbunden ist, die nicht mit den Eingängen (EG) der Schaltungsanordnung verbunden sind, und die ein Fehlersignal (Error) abgibt, wenn eine Eingangsgröße an den Stellen, die an nicht mit den Anschlüssen des Eingangs verbundenen Leitungen anliegen, ein Potential aufweisen, das nicht dem an diesen Anschlüssen des Eingangs korrespondierenden festen Potential entspricht.