DE19523275C1 - Verfahren zur Beschleunigung der Kommunikation zwischen einer Chipkarte und einem Datenaustauschgerät - Google Patents

Verfahren zur Beschleunigung der Kommunikation zwischen einer Chipkarte und einem Datenaustauschgerät

Info

Publication number
DE19523275C1
DE19523275C1 DE1995123275 DE19523275A DE19523275C1 DE 19523275 C1 DE19523275 C1 DE 19523275C1 DE 1995123275 DE1995123275 DE 1995123275 DE 19523275 A DE19523275 A DE 19523275A DE 19523275 C1 DE19523275 C1 DE 19523275C1
Authority
DE
Germany
Prior art keywords
chip card
data exchange
reset
line
exchange device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1995123275
Other languages
English (en)
Inventor
Hanno Dietrich
Guido Wueppenhorst
Michael Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemia Germany GmbH
Original Assignee
Orga Kartensysteme GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orga Kartensysteme GmbH filed Critical Orga Kartensysteme GmbH
Priority to DE1995123275 priority Critical patent/DE19523275C1/de
Application granted granted Critical
Publication of DE19523275C1 publication Critical patent/DE19523275C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • G06K7/10297—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves arrangements for handling protocols designed for non-contact record carriers such as RFIDs NFCs, e.g. ISO/IEC 14443 and 18092
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Communication Control (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Beschleunigung der Kommunikation zwischen einer Chipkarte und einem Datenaustauschgerät nach dem Oberbegriff des Patentanspruchs 1, insbesondere bei zeitkritischen Anwendungen, wie weiter unten erläutert wird.
Zum besseren Verständnis des zugrunde liegenden Problems, einige allgemeine Anmerkungen vorab:
Chipkarten verfügen zur Kommunikation mit den Datenaustauschgeräten (Chipkartenterminals) über elektrische Kontaktflächen : VCC (Versorgungsspannung), I/O (serielle Ein- /Ausgabe von Daten), CLK (Taktsignal), GND (Masse, Referenzspannung), RST (Reset), wobei weitere Kontaktflächen vorgesehen sein können. Für eine Kommunikation notwendig ist, daß in einem ersten Schritt die Kontaktierung der elektrischen Kontaktflächen der Chipkarte mit den elektrischen Kontakten des Datenaustauschgerätes erfolgt. Anschließend werden die Kontakte des Datenaustauschgerätes aktiviert: Versorgungsspannung und Taktsignal werden eingeschaltet, I/O und RST auf bestimmte Werte gesetzt. Dann wird bei Chipkarten mit einem sogenannten "activ low reset" vom Datenaustauschgerät ein Reset-Signal an den Chip in der Karte gesendet, woraufhin die Chipkarte eine vorbestimmte Bit-Folge an das Datenaustauschgerät zur Identifizierung des Kartentyps sendet- der sogenannte ATR (Answer-To-Reset). Erst danach erfolgt der eigentliche Datenaustausch. Karten mit einem internen Reset werden automatisch (ohne externes Reset-Signal) nach einer bestimmten Anzahl von Taktzyklen "resetet".
Aus Gründen der Standardisierung ist dieser Kommunikationsablauf mit Vorgaben für die elektrische Signalfolge in internationalen Normen, z. B. ISO 7816-3, festgelegt.
Die Chipkarte selbst verfügt über keinen Taktgenerator (Schwingquarz), sie erhält das Taktsignal vom Datenaustauschgerät über die Clockleitung. Aus dieser vom Datenaustauschgerät vorgegebenen Clockfrequenz (periodische Spannungsimpulsfolge) wird eine Übertragungsrate für die Datenübertragung auf der I/O-Leitung mit einer definierten Dauer für ein Datenbit abgeleitet. Zu diesem Zweck wird die von der Chipkarte empfangene Frequenz (fCLK) durch einen bestimmten Faktor (TF) geteilt. Dies wird zum Beispiel durch die Einprogrammierung einer entsprechenden Warteschleife in der Chipkarte realisiert. Damit ist die Geschwindigkeit der Datenübertragung auf der I/O-Leitung zwischen Chipkarte und Datenaustauschgerät bestimmt durch die Clockfrequenz und den Teilungsfaktor (z. B. eine eingestellte Zahl von Schleifenzyklen).
In der oben genannten ISO-Norm sind für die Clockfrequenz Werte zwischen 1 und 5 MHz als zulässig vorgegeben. In diesem Rahmen sind Clockfrequenz und Teilungsfaktor normalerweise so bestimmt, daß die Daten auf der I/O-Leitung mit einer Übertragungsrate von 9600 Datenbits/sec gesendet werden. Mit dieser normalerweise eingestellten Datenübertragungsrate wird auch der Answer-To-Reset gesendet. Zwei gängige Wertepaare für Clockfrequenz und Teilungsfaktor sind:
  • a) fCLK = 3,57 MHz; TF = 372
  • b) fCLK = 4,92 MHz, TF = 512.
Die Verwendung der Clockfrequenz fCLK = 3,57 MHz ist in Japan gebräuchlich, während die Clockfrequenz fCLK = 4,92 MHz in Europa und USA gebräuchlich ist.
Aus der EP 03 47 894 A2 ist ein Gerät zum Datenaustausch mit Chipkarten bekannt, das zwei Taktgeneratoren (einen für fCLK = 3,57 MHz und einen für fCLK = 4,92 MHz) aufweist, um sowohl mit Chipkarten, die für den 3,57 MHz-Betrieb ausgelegt sind, als auch mit Chipkarten, die für den 4,92 MHz-Betrieb ausgelegt sind, kommunizieren zu können. Für diesen Zweck wird in dem dort beschriebenen Datenaustauschgerät die Start-Bit-Länge des ATR gemessen, um festzustellen, ob die Chipkarte im 3,57 MHz oder im 4,92 MHz-Betrieb arbeitet. In Abhängigkeit von diesem Meßergebnis wird anschließend der eine oder der andere Taktgenerator aktiviert. Danach erfolgt die Kommunikation des in der EP 03 47 894 A2 beschriebenen Datenaustauschgerätes mit einer Übertragungsrate von 9600 Bit/sec.
Allerdings gibt es bereits Chipkarten, in denen ein zweiter und ggf. weitere Teilungsfaktoren im ROM-Speicher (Read-Only- Memory) einprogrammiert sind, die kleiner sind als der normalerweise aktive Anfangsteilungsfaktor, der eine Übertragungsrate von 9600 Datenbits/sec generiert. Ein kleinerer Teilungsfaktor bedeutet eine schnellere Datenübertragung.
In dem Fall, daß eine Chipkarte einen zweiten Teilungsfaktor fürs eine schnelle Datenübertragung enthält (einprogrammiert ist), wird dieser Teilungsfaktor dem Datenaustauschgerät jedoch erst innerhalb des ATR′s mitgeteilt. Erst wenn die Chipkarte und das Datenaustauschgerät sich im Rahmen einer nachgeschalteten Datenübertragungs-Protokoll-Typ-Selektion (PTS) auf den zweiten Teilungsfaktor "einigen", wird dieser Teilungsfaktor aktiv und der nachfolgende Datenverkehr auf der I/O-Leitung erfolgt mit einer entsprechend höheren Übertragungsrate. Nachteilig daran ist, daß der gesamte Datentransfer im Rahmen des ATR mit dem standardmäßig eingestellten, "langsamen" Teilungsfaktor erfolgt.
Dies führt zu erheblichen Problemen bei Anwendungen, wo der Datentransfer in einer äußerst kurzen Zeit stattfinden muß. Das ist zum Bsp. der Fall bei dem Einsatz einer Chipkarte als Datenträger- und Buchungs/Bezahlmedium für die automatische Gebührenerfassung für die Straßenbenutzung von Fahrzeugen. Aufgrund der Fahrzeuggeschwindigkeit ist die Zeit für die Kommunikation zwischen Fahrzeug (Fahrzeugbordgerät-On-Bord- Unit mit Chipkarte) und einer straßenseitigen Erhebungsstelle auf einen Bereich von typischerweise unter 100 Millisekunden begrenzt. Wenn man dem nun die Zeit gegenüberstellt, die alleine schon der ATR der Chipkarte benötigt, wird das Problem mit der zeitlich sehr eng begrenzten Kommunikationsdauer deutlich: Ein typischer ATR weist 120 zu übertragende Bits auf. Bei einer Übertragungsrate von beispielweise 9600/s mit der diese übertragen werden, beträgt die Zeit für das Senden des ATR dann bereits 12,5 Millisekunden; d. h. schon mehr als 10% der zur Verfügung stehenden Kommunikationszeit.
Auch wenn die Chipkarte über einen zweiten Teilungsfaktor zur Einstellung einer höheren Datenübertragungsrate verfügt, so daß die Datenübertragung nach dem ATR und der Protokoll-Typ- Selektion (PTS) wesentlich schneller ist, so ist aufgrund des "langsamen" ATR und des PTS mit der Standardübertragungsrate vom Beginn der Aktivierung bis zur Selektion der schnellen Datenübertragung bereits relativ viel Zeit beansprucht worden.
Im Fall der automatischen Gebührenerfassung wird z. B. an jeder Erhebungsstelle die Kommunikation zwischen Fahrzeugbordgerät (On-Bord-Unit) und Chipkarte mit einem Reset-Signal mit nachfolgend "langsamen" ATR gestartet. Oftmals wird sogar, um Strom zu sparen, zwischen den Erhebungsstellen am Fahrzeugbordgerät die Chipkarte vollständig elektrisch deaktiviert, so daß beim Eintritt eines Fahrzeuges in den Kommunikationsbereich einer Erhebungsstelle nach Sendung eines Kennungssignals o. dgl. durch die Erhebungsstelle ein "Kaltstart" für die Chipkarte erfolgt.
Vor diesem Hintergrund und zur Lösung des vorstehend genannten Problems ist es die Aufgabe dieser Erfindung, ein Verfahren zur Beschleunigung der Kommunikation zwischen einer Chipkarte und einem Datenaustauschgerät zu schaffen, wobei darauf zu achten ist, daß das Verfahren kompatibel ist zu Standard- Chipkarten/Datenaustauschgeräten.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Maßnahmen gelöst. Eine vorteilhafte Ausgestaltung der Erfindung ist im Unteranspruch 2 angegeben.
In der ISO-Norm 7816-3 ist festgelegt, daß der ATR, der auf der I/O-Leitung gesendet wird, in einem Zeitfenster, definiert durch eine bestimmte Anzahl von Clockzyklen nach dem Einschalten von Versorgungsspannung/Clocksignal, bzw. in einem Zeitfenster, def. durch eine bestimmte Anzahl von Clockzyklen nach dem Reset-Signal, beginnen muß. Daher muß sichergestellt sein, daß die I/O-Leitung vom Datenaustauschgerät rechtzeitig zu Beginn dieses Zeitfensters auf Empfang (Receptionmode; standardmäßig der Zustand "High") geschaltet wird. Zwischen dem Einschalten von Versorgungsspannung/Clocksignal bzw. dem Frei geben des Reset-Signals und dem Beginn des oben genannten Zeitfensters gibt es also eine Zeitspanne, in der der Zustand der I/O-Leitung den Aufbau der Kommunikation mit der Chipkarte gemäß dem Standard nicht beeinflußt. Zwar ist in der ISO 7816-3 vorgeschreiben, die I/O-Leitung bereits mit dem Einschalten der Versorgungsspannung auf "High" zu setzen, dies hat jedoch keine Relevanz für den weiteren Kommunikationsablauf.
Erfindungsgemäß erfolgt nun eine Abfrage des Zustandes der I/O- Leitung durch die Chipkarte in dieser Zeitspanne (Abfragefenster). Da der Zustand der I/O-Leitung ("High" oder "Low") in diesem Zeitfenster bisher noch frei bestimmbar ist, wird durch Setzen der I/O-Leitung in einen vorbestimmten Zustand und durch die Abfrage des Zustandes der I/O-Leitung durch die Chipkarte eine Umschaltung zwischen zwei in der Chipkarte gespeicherten Teilungsfaktoren (TFA, TFB) für die Clockfrequenz ermöglicht. Um möglichen Meßfehlern (undefinierte Zustände unmittelbar nach dem Setzen der I/O- Leitung) vorzubeugen wird das Auslesen innerhalb dieses Abfragefensters in vorteilhafterweise mehrmals wiederholt. Die einzelnen Auslesewerte werden dann zur Ermittlung des als Umschaltkriterium dienenden Abfrageergebnisses miteinander verglichen. Dabei ist die Chipkarte so programmiert, daß wenn der abgefragte I/O-Zustand "Low" ist, die Chipkarte automatisch den Teilungsfaktor TFB auswählt. Wichtig und von entscheidendem Vorteil hierbei ist, daß die Chipkarte auf diese Weise bereits den ATR mit der durch den selektierten Teilungsfaktor (TFB) bestimmten Datenübertragungsrate sendet. Somit kann ein "schneller" oder ein "langsamer" ATR entsprechend der gespeicherten Teilungsfaktoren eingeschaltet werden. Bei einem Teilungsfaktor von beispielsweise 64 ergibt sich gegenüber dem standardmäßig eingestellten Teilungsfaktor 372 eine fast 6 mal schnellere Datenübertragung. Bei einer Clockfrequenz von zum Bsp. 4,92 MHz und einem Teilungsfaktor von 64 kann ein typischer ATR also schon innerhalb von ca. 1,6 ms gesendet werden.
An Hand der Fig. 1 und 2 wird das Verfahren nachfolgend verdeutlicht. Fig. 1 zeigt ein Zeitdiagramm für den Verlauf von Versorgungsspannung (VCC), Clocksignal (CLK), Reset (RST) und I/O-Leitung. Nach dem Einschalten der Versorgungsspannung (VCC) und des Clocksignals (CLK) liegt zum Zeitpunkt T0 ein stabiles Taktsignal an CLK. Bei Chipkarten, die mit dem sogenannten "active low reset" arbeiten, ist die Reset-Leitung (RST) nach TO für mindestens 40.000 Clockzyklen im Zustand "Low". Der Reset wird durch die ansteigende Flanke (RST von "Low" auf "High") zum Zeitpunkt T2 ausgelöst. Bei Chipkarten mit einem internen Reset setzt sich die Chipkarte nach einer gewissen Anzahl von Clockzyklen automatisch in den Ausgangszustand zurück. In der ISO-7816-3 ist vorgeschrieben, daß in einem Bereich von 400 bis 40.000 Clockzyklen nach T0 für Chipkarten mit einem internen Reset und nach T2 für Chipkarten mit einem "active low reset" beginnen muß. Bei einer Clockfrequenz von 4,92 MHz beträgt dieser Bereich eine Zeitspanne von 80 µs und 8 ms. Daher steht prinzipiell für Chipkarten mit einem internen Reset die Zeit zwischen T0 und T1 und für Chipkarten mit einem "active low reset" die Zeit zwischen T2 und T3 als zeitliches Abfragefenster zur Verfügung.
Die in Fig. 1 dargestellte 1. Variante für die Lage des Abfragefensters ist in vorteilhafterweise für Chipkarten mit einem internen Reset zu verwenden. Das in der ersten Variante dargestellte Abfragefenster liegt zwischen dem Zeitpunkt T0 und dem möglichen Beginn des ATR (T1).
In-der zweiten Variante fällt der Beginn des Abfragefensters mit der ansteigenden Flanke des Reset-Signals zusammen.
In der dritten Variante ist der Beginn des Abfragefensters auf einen Zeitpunkt von N-Clockzyklen nach T0 festgesetzt.
Das Setzen der I/O-Leitung auf "low" im Abfragefenster kann z. B. durch Senden einer entsprechenden Anzahl von "Nullen" erfolgen. Dabei kann es so sein, daß die I/O-Leitung mit dem Einschalten der Versorgungsspannung auf "High" gesetzt wird und erst mit Beginn des Abfragefensters auf "Low" gesetzt wird oder aber die I/O-Leitung ist schon vor dem Beginn des Abfragefensters auf "low" gesetzt (vgl. Varianten 3 und 4).
Prinzipiell können die logischen Zustände der I/O-Leitung ("Low" oder "High") im Abfragefenster als Umschaltkriterium vertauscht werden, da der Zustand der I/O-Leitung in dem Abfragefenster den Aufbau der Kommunikation gemäß dem Standard nicht beeinflußt. Dieser noch vorhandene Freiheitsgrad wird erfindungsgemäß zur Implementierung eines Umschalters zwischen zwei Teilungsfaktoren ausgenutzt. Die einzuhaltende Randbedingung ist nur, daß die I/O-Leitung rechtzeitig zum definierten Sendebeginn des ATR auf den standardmäßig vereinbarten Receptionmode gesetzt wird. Somit ist es auch möglich, mehr Informationen als nur die beiden Zustände ("High" oder "Low") zu übertragen, z. B. ein komplettes Byte. Damit sind dann verschiedene "Umschaltstellungen" realisierbar, wodurch eine Auswahl zwischen mehr als zwei Clockfrequenz- Teilungsfaktoren ermöglicht wird.
Zur Verdeutlichung ist in Fig. 1 noch der zeitliche Verlauf der I/O-Leitung gemäß dem Stand der Technik eingezeichnet.
Um die Kompatibilität des erfindungsgemäß implementierten Verfahrens gegenüber Standard-Chipkarten/Datenaustauschgeräten zu verdeutlichen seien hier kurz die beiden möglichen Konstellationen angesprochen:
  • 1) Die Verwendung einer Chipkarte mit dem erfindungsgemäß implantierten Verfahren (zwei Teilungsfaktoren: Standard- Teilungsfaktor, "schneller" Teilungsfaktor, Auslesen der I/O- Leitung in einem Abfragefenster vor dem Senden des ATR, Datenübertragung einschl. ATR mit dem aus der Abfrage ermittelten Clockteilungsfaktor) in einem Standard- Datenaustauschgerät, welches das erfindungsgemäße Verfahren nicht unterstützt:
    Da bei dem Standard-Gerät die I/O-Leitung normalerweise unmittelbar mit dem Einschalten der Versorgungsspannung auf "High" gesetzt ist, wird die Chipkarte nach Abfrage der I/O- Leitung den Standard-Teilungsfaktor aktivieren. Der weitere Kommunikationsablauf ist unbehindert. Dies soll am Beispiel der in der automatischen Gebührenerfassung eingesetzten Chipkarte verdeutlicht werden. Eine Chipkarte kann einerseits als erfindungsgemäß schnelles Datenträger-und Buchungs/Bezahlmedium in einem Fahrzeugbordgerät verwendet werden, welches das erfindungsgemäße Verfahren unterstützt, und andererseits kann eine solche z. B. als multifunktionale und wiederaufladbare Chipkarte ausgelegte Karte problemlos mit anderen Chipkartenterminals, die das erfindungsgemäße Verfahren nicht unterstützend kommunizieren (z. B. für einen Wiederaufladevorgang).
  • 2) Die Verwendung einer Standard-Chipkarte in einem Datenaustauschgerät, welches das erfindungsgemäße Verfahren unterstützt:
Auch wenn der Zustand der I/O-Leitung in einem bestimmten Zeitbereich vor dem Sendezeitpunkt des ATR abweichend von dem normalerweise eingestellten Zustand auf "Low" gesetzt ist, wird dies die Standard-Chipkarte nicht "irritieren", da sie diesen Wert ja gar nicht abfragt.
In Fig. 2 ist das erfindungsgemäße Verfahren noch einmal schematisch dargestellt.

Claims (3)

1. Verfahren zur Beschleunigung der Kommunikation zwischen einer Chipkarte und einem Datenaustauschgerät, wobei
  • - die Chipkarte zur Kommunikation mit den Datenaustauschgeräten elektrische Kontaktflächen für Versorgungsspannung (VCC), Taktsignal (CLK), Referenzspannung/Masse (GND) und die serielle Ein-Ausgabe von Daten (I/O) und ggf. für eine Reset- Leitung (RST) aufweist, welche zu entsprechenden Kontakten im Datenaustauschgerät korrespondieren,
  • - aus der vom Datenaustauschgerät gelieferten Clockfrequenz und einem in der Chipkarte gespeicherten Clockfrequenzteilungsfaktor eine Übertragungsrate für die Datenübertragung auf der I/O-Leitung abgeleitet wird,
  • - in der Chipkarte mindestens zwei verschiedene Clockfrequenz- Teilungsfaktoren (TFA, TFB, . . . ) gespeichert sind,
  • - die Chipkarte nach einer bestimmten Anzahl von Clockzyklen nach einem vom Datenaustauschgerät gesendeten Reset-Signal oder nach einem in der Chipkarte generierten Reset-Signal eine vorbestimmte Bit-Folge (Answer-To-Reset) als Identifizierung des Chipkartentyps und Kommunikationseinleitung an das Datenaustauschgerät sendet,
dadurch gekennzeichnet, daß
vor dem Sendebeginn des Answer-To-Reset (ATR) innerhalb eines zeitlichen Abfragefensters von dem Datenaustauschgerät Informationen über die I/O-Leitung an die Chipkarte gesendet werden, wobei in Abhängigkeit von der gesendeten Information ein entsprechender Clockfrequenz-Teilungsfaktor (TFA, TFB, . . . ) vor dem Senden des Answer-To-Reset aktiviert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die I/O-Leitung ("High", "Low") vor dem Sendebeginn des Answer-To- Reset (ATR) innerhalb eines zeitlichen Abfragefensters von dem Datenaustauschgerät in einen vorbestimmten Zustand gesetzt wird und der Zustand der I/O-Leitung in diesem Abfragefenster von der Chipkarte mindestens einmal ausgelesen wird, wobei in Abhängigkeit von dem Ergebnis der Abfrage des Zustandes der I/O-Leitung ein entsprechender Clockfrequenz-Teilungsfaktor (TFA oder TFB) vor dem Senden des Answer-To-Reset aktiviert wird.
DE1995123275 1995-06-27 1995-06-27 Verfahren zur Beschleunigung der Kommunikation zwischen einer Chipkarte und einem Datenaustauschgerät Expired - Fee Related DE19523275C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995123275 DE19523275C1 (de) 1995-06-27 1995-06-27 Verfahren zur Beschleunigung der Kommunikation zwischen einer Chipkarte und einem Datenaustauschgerät

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995123275 DE19523275C1 (de) 1995-06-27 1995-06-27 Verfahren zur Beschleunigung der Kommunikation zwischen einer Chipkarte und einem Datenaustauschgerät

Publications (1)

Publication Number Publication Date
DE19523275C1 true DE19523275C1 (de) 1996-12-12

Family

ID=7765338

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995123275 Expired - Fee Related DE19523275C1 (de) 1995-06-27 1995-06-27 Verfahren zur Beschleunigung der Kommunikation zwischen einer Chipkarte und einem Datenaustauschgerät

Country Status (1)

Country Link
DE (1) DE19523275C1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038103A1 (de) * 1998-01-23 1999-07-29 Ip-Tpg Holdco S.A.R.L. Vorrichtung und verfahren für die erkennung echter elektronischer ic-karten
WO2000019352A1 (de) * 1998-09-29 2000-04-06 Robert Bosch Gmbh Chipkarte, schreib-lesegerät für die chipkarte und verfahren zu deren betrieb
EP1190381B1 (de) * 1999-05-14 2004-06-02 Robert Bosch Gmbh Adapterkarte und kommunikationsvorrichtung
EP0883083B1 (de) * 1997-06-04 2004-08-18 Sony Corporation Externe Speichervorrichtung mit einer Übertragungsprotokoll-Auswahlschaltung
EP1833006A2 (de) * 2006-03-10 2007-09-12 LG Electronics Inc. Verfahren und Vorrichtung für Protokollauswahl auf ICC
WO2008058743A1 (de) * 2006-11-15 2008-05-22 Giesecke & Devrient Gmbh Tragbarer datenträger
WO2012152431A1 (de) * 2011-05-11 2012-11-15 Giesecke & Devrient Gmbh Verfahren zum datenaustausch zwischen endgerät und chipkarte
US8954096B2 (en) 2010-09-30 2015-02-10 Samsung Electronics Co., Ltd. Method and apparatus for detecting insertion of SIM card in a portable terminal
EP2797026A3 (de) * 2013-03-21 2015-06-10 Kabushiki Kaisha Toshiba Chipkarte, tragbare elektronische Vorrichtung und Chipkartenverarbeitungsvorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0347894A2 (de) * 1988-06-24 1989-12-27 Oki Electric Industry Company, Limited Verfahren zum Betreiben eines IC-Kartenlesers/-schreibers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0347894A2 (de) * 1988-06-24 1989-12-27 Oki Electric Industry Company, Limited Verfahren zum Betreiben eines IC-Kartenlesers/-schreibers

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0883083B1 (de) * 1997-06-04 2004-08-18 Sony Corporation Externe Speichervorrichtung mit einer Übertragungsprotokoll-Auswahlschaltung
WO1999038103A1 (de) * 1998-01-23 1999-07-29 Ip-Tpg Holdco S.A.R.L. Vorrichtung und verfahren für die erkennung echter elektronischer ic-karten
WO2000019352A1 (de) * 1998-09-29 2000-04-06 Robert Bosch Gmbh Chipkarte, schreib-lesegerät für die chipkarte und verfahren zu deren betrieb
EP1190381B1 (de) * 1999-05-14 2004-06-02 Robert Bosch Gmbh Adapterkarte und kommunikationsvorrichtung
EP1833006A3 (de) * 2006-03-10 2010-12-29 LG Electronics Inc. Verfahren und Vorrichtung für Protokollauswahl auf ICC
EP1833006A2 (de) * 2006-03-10 2007-09-12 LG Electronics Inc. Verfahren und Vorrichtung für Protokollauswahl auf ICC
US7922091B2 (en) 2006-03-10 2011-04-12 Lg Electronics Inc. Method and apparatus for protocol selection on ICC
WO2008058743A1 (de) * 2006-11-15 2008-05-22 Giesecke & Devrient Gmbh Tragbarer datenträger
US8272573B2 (en) 2006-11-15 2012-09-25 Giesecke & Devrient Gmbh Portable data carrier
US8954096B2 (en) 2010-09-30 2015-02-10 Samsung Electronics Co., Ltd. Method and apparatus for detecting insertion of SIM card in a portable terminal
WO2012152431A1 (de) * 2011-05-11 2012-11-15 Giesecke & Devrient Gmbh Verfahren zum datenaustausch zwischen endgerät und chipkarte
EP2940623A3 (de) * 2011-05-11 2015-11-18 Giesecke & Devrient GmbH Verfahren zum datenaustausch zwischen lesegerät und chipkarte
EP2975550A1 (de) * 2011-05-11 2016-01-20 Giesecke & Devrient GmbH Datenaustausch zwischen lesegerät und chipkarte
US9588930B2 (en) 2011-05-11 2017-03-07 Giesecke & Devrient Gmbh Method for the data exchange between a terminal and a chip card
EP2797026A3 (de) * 2013-03-21 2015-06-10 Kabushiki Kaisha Toshiba Chipkarte, tragbare elektronische Vorrichtung und Chipkartenverarbeitungsvorrichtung

Similar Documents

Publication Publication Date Title
DE2740620C2 (de)
DE3942661C2 (de)
EP0473569B2 (de) Kontaktloses, induktives Datenübertragungssystem
DE3844033C2 (de) Speicherschaltung für ein Mikroprozessorsystem
EP2092458B1 (de) Tragbarer datenträger
EP1630715B1 (de) Verfahren zur Auswahl eines oder mehrerer Transponder
WO2005101288A2 (de) Verfahren zum auswählen eines oder mehrerer transponder
EP0539763A2 (de) Kontrollanlage
EP0502518A2 (de) Verfahren zur drahtlosen Übertragung von Daten auf einen Datensträger
DE19523275C1 (de) Verfahren zur Beschleunigung der Kommunikation zwischen einer Chipkarte und einem Datenaustauschgerät
EP1526474B1 (de) Verfahren zur Auswahl eines oder mehrerer Transponder
DE10317289A1 (de) Integrierte Schaltung mit mehreren Kommunikationsmodi und zugehöriges Betriebsverfahren
DE3789728T2 (de) Serieller Datenbus für verschiedene Betriebsarten (SCI, SPI und gepufferte SPI) und Verfahren für serielle Peripherieschnittstelle in einem seriellen Datenbus.
DE4120265C2 (de) IC-Karte
DE69015585T2 (de) Kontaktchipkarten-Leser.
DE19880227C2 (de) Schutzvorrichtung für Fehlererkennungs-Anschlüsse in verzweigten Computernetzen
DE60308529T2 (de) Antikollisionsverfahren mit zeitschlitzen mit verarbeitung von informationen, die die zeitschlitze markieren
EP0949576B1 (de) Datenträger und Verfahren zum kontaktlosen Empfang von Daten und Energie
DE69534766T2 (de) Vorrichtung zum Identifizieren beweglicher Objekte
DE69937942T2 (de) Datenträger mit einer schaltung mit mitteln zur zeitschlitzbestimmung und mitteln zur zeitschlitzfestlegung
DE69023395T2 (de) Arbitrierungsschaltung.
DE19917576A1 (de) Datenübertragungseinrichtung
DE3628526A1 (de) Energiesparendes sicherheitssystem
DE2952056C2 (de) Schreib- und Leseschaltung für einen Speicher mit wahlfreiem Zugriff
AT401127B (de) Kontaktloses datenübertragungssystem

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SAGEM ORGA GMBH, 33104 PADERBORN, DE

8339 Ceased/non-payment of the annual fee