DE19521609A1 - Dezimationsfilter mit wählbarem Dezimationsverhältnis - Google Patents
Dezimationsfilter mit wählbarem DezimationsverhältnisInfo
- Publication number
- DE19521609A1 DE19521609A1 DE19521609A DE19521609A DE19521609A1 DE 19521609 A1 DE19521609 A1 DE 19521609A1 DE 19521609 A DE19521609 A DE 19521609A DE 19521609 A DE19521609 A DE 19521609A DE 19521609 A1 DE19521609 A1 DE 19521609A1
- Authority
- DE
- Germany
- Prior art keywords
- signals
- signal
- decimation
- output
- decimation filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000873 masking effect Effects 0.000 claims abstract description 5
- 230000004044 response Effects 0.000 claims description 19
- 238000010606 normalization Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 12
- 238000001914 filtration Methods 0.000 claims description 8
- 230000001186 cumulative effect Effects 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000001684 chronic effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 230000000875 corresponding effect Effects 0.000 description 24
- 238000013139 quantization Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101150083341 LOG2 gene Proteins 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Diese Erfindung bezieht sich auf Dezimationsfilter und spe
zieller auf Dezimationsfilter, wie sie im Zusammenhang mit
Sigma-Delta-Modulatoren zum Einsatz kommen.
Auf dem Gebiet der Datenerfassung mit hoher Leistungsfähig
keit für elektrische Leistungsmessung, -zählung sowie
-steuerung (-management) liegen eine Reihe von einander wi
derstreitenden Problemstellungen vor. Eine erste Aufgaben
stellung ist eine hohe Datenauflösung. Die Verfügbarkeit
von Verfahren zur Analog/Digitalumsetzung mit hoher Auflö
sung, z. B. mit Sigma-Delta-Modulatoren, in Kombination mit
der Leistungsfähigkeit von digitalen Signalprozessoren nach
dem Stand der Technik bietet die Möglichkeit zur Erzielung
beachtlicher Genauigkeitsgrade. Mittels konventioneller Ar
chitekturen zur Signalverarbeitung läßt sich somit eine
komplexe Signalverarbeitung für präzise Daten durchführen.
Eine zweite Problemstellung liegt jedoch in einer erhöhten
Bandbreite für die Signalverarbeitung. Zwischen diesen bei
den Aufgabenstellungen existiert ein natürliches Spannungs
feld, indem eine Erhöhung der Bandbreite in typischen Fäl
len zu Lasten der Datenauflösung geht. Eine weitere, dritte
Aufgabenstellung besteht in einer kompakten integrierten
oder elektronischen Schaltkreistechnik, die mit weniger
Leistung zu ihrem Betrieb auskommt. Es besteht somit Bedarf
für ein Dezimationsfilter, das es gestattet, die Anforde
rungen bezüglich einer hohen Datenauflösung mit dem Wunsch
nach einer großen Bandbreite ins Gleichgewicht zu bringen,
wie das für Systeme zur Leistungsmessung, -zählung sowie
-steuerung (-management) erwünscht ist, während ein solches
Filter dabei die Größe und Leistungsanforderungen eines
konventionellen elektronischen oder integrierten Schal
tungsbauteils aufweist.
Weiterhin wünschenswert ist die Bereitstellung eines
Dezimationsfilters mit verbesserten Eigenschaften hinsicht
lich der Normalisierung oder Skalierung, um die Daten
zugriffsgeschwindigkeit zu verbessern und die Komplexität
des Filterschaltkreises möglichst gering zu halten. An die
ser Stelle wird ausdrücklich bezug genommen auf die auf den
gleichen Anmelder wie bei der vorliegenden Anmeldung lau
fende US-Patentanmeldung von J.E. Krisciunas et al, vom 3.
März 1993, mit der Serial No. 08/025,456; dort wird eine
Technik beschrieben, die zwar wirksam eine geeignete Norma
lisierung für ein gewünschtes Dezimationsverhältnis arbei
tet, dabei aber eine relativ komplexe synchrone Umsetzung
der Ausgangssignale des Filters verwendet. Die dort be
schriebene Technik benutzt einen Parallel/Serienumsetzer
(PISO) und/oder Abzweigverzögerungsleitungen, die im allge
meinen nicht für das asynchrone Auslesen von Filteraus
gangssignalen für irgendeine zusätzliche Signalverarbei
tung geeignet sind. Die vorliegende Erfindung stellt in
vorteilhafter Weise einen Koeffizientgenerator mit der Fä
higkeit zur Lieferung von Koeffizientsignalen mit variabler
Skalierung bereit. Gemäß einer weiteren Aufgabe der vorlie
genden Erfindung wird in dem Dezimationsfilter ein Über
laufdetektor eingesetzt zur Erfassung und Korrektur einer
jeglichen Überlaufbedingung, die unter bestimmten Umständen
auftreten kann. Wie in der obengenannten US-Patentanmeldung
von J.E. Krisciunas et al beschrieben wird, besteht ein Weg
zur Vermeidung der Überlaufbedingung darin, das ideale Ant
wortverhalten des Filters zu modifizieren. Im allgemeinen
resultiert diese Modifikation bei einer solchen Realisie
rung des Dezimationsfilters in einer kleinen Abänderung
hinsichtlich des auf die Größe bezogenen Antwortverhaltens,
was bei relativ niedrigen Dezimationsverhältnissen zur Ein
leitung einer erheblichen Verzerrung führen kann. Es be
steht somit Bedarf für ein Dezimationsfilter, bei dem das
auf die Größe bezogene Antwortverhalten weitgehend unbeein
flußt vom jeweils gewählten Dezimationsverhältnis ist.
Allgemein ausgedrückt erfüllt die vorliegende Erfindung die
obengenannten Aufgaben, indem sie ein Dezimationsfilter
bereitstellt, das mindestens einen extern abgeleiteten
Strom von quantisierten elektrischen Signalen mit einer
vorbestimmten Signalrate filtert. Das Filter enthält einen
Koeffizientgenerator, der als Reaktion auf einen Satz von
extern abgeleiteten Auswahlsignalen für ein Dezimationsver
hältnis ein separates normalisiertes Koeffizientsignal an
dem jeweils betreffenden Ausgangsanschluß bzw. -port be
reitstellt. Mit dem Koeffizientgenerator ist ein Akkumula
tor zum Empfang jedes darin erzeugten normalisierten Koef
fizientsignals gekoppelt. Der Akkumulator empfängt den
Strom quantisierter elektrischer Signale, um damit nach ei
ner Maskierung mit den entsprechenden empfangenen normali
sierten Koeffizientsignalen mehrere von Akkumulator-Aus
gangssignale zu erzeugen. Zur Erfassung einer etwaigen
Überlaufbedingung im Akkumulator ist an den Akkumulator ein
Überlaufdetektor angeschlossen.
Ein gemäß der Erfindung ausgestaltetes Verfahren zur Dezi
mationsfilterung mindestens eines Stromes von extern herge
leiteten Binärsignalen enthält die folgenden Schritte: Er
zeugen einer vorbestimmten Folge von normalisierten Koeffi
zientsignalen als Reaktion auf einen Satz extern abgeleite
ter Auswahlsignale für eine jeweilige Dezimationsrate; Emp
fangen des extern abgeleiteten Binärsignalstroms; Maskieren
des empfangenen extern abgeleiteten Binärsignalstroms mit
der vorbestimmten Folge normalisierter Koeffizientsignale
und Akkumulieren der maskierten Signale zur Bereitstellung
eines gefilterten Signals. Der Schritt des Erzeugens der
vorbestimmten Folge von normalisierten Koeffizientsignalen
kann dabei die folgenden Schritte enthalten: Erzeugen von N
Zählersignalen, wobei N eine vorbestimmte ganze Zahl dar
stellt, die so gewählt ist, daß 2N eine obere Grenze für
das Dezimationsverhältnis des Dezimationsfilters darstellt;
und Erzeugen von N+S-1 normalisierten Signalen mittels vor
bestimmter Verschiebung und Nullen-Auffüllung jeweils ent
sprechender Ausgangssignale der erzeugten N Zähler-Aus
gangssignale, wobei S eine vorbestimmte ganze Zahl kleiner
N ist, entsprechend einer Anzahl von seitens des
Dezimationsfilters bereitgestellten auswählbaren Dezimati
onsverhältnissen, und wobei S so gewählt ist, daß 2N-(S-1)
einen unteren Grenzwert für das Dezimationsverhältnis des
Dezimationsfilters darstellt.
Die Erfindung wird im folgenden sowohl hinsichtlich ihres
Aufbaus als auch ihres Betriebsverfahrens anhand bevorzug
ter Ausführungsformen unter Zuhilfenahme der Zeichnungen
näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild einer Ausführungsform eines
Sigma-Delta-Modulators, wie er in einem Ana
log/Digitalumsetzer mit einem Dezimationsfilter eingesetzt
werden kann, welches Filter die Möglichkeit eines wählbaren
Dezimationsverhältnisses entsprechend der Erfindung auf
weist;
Fig. 2 eine Ausführungsform eines Sigma-Delta-Modula
tors mit elektrischen oder elektronischen Bauteilen, wel
cher Modulator in einem Analog/Digitalumsetzer mit einem
Dezimationsfilter nach der Erfindung vorgesehen werden
kann;
Fig. 3 den Spektralverlauf des Quantisierungsrau
schens, wie er durch den Einsatz eines Sigma-Delta-Modula
tors erreicht wird;
Fig. 4 ein schematisches Blockschaltbild eines Dezima
tionsfilters, das einen Koeffizientgenerator mit variabler
Skalierung zur Bereitstellung normalisierter Koeffizienten
gemäß der Erfindung benutzt;
Fig. 5 weitere Einzelheiten im Blockschaltbild des Ko
effizientgenerators von Fig. 4 zusammen mit seinem Schalt
kreis zur Normalisierung;
Fig. 6A-6E zusammengenommen den Schaltkreis zur Nor
malisierung nach Fig. 5;
Fig. 6 ein Blockschaltbild mit der Anweisung, wie die
Fig. 6A-6E zueinander anzuordnen sind;
Fig. 7 den Frequenzgang für ein Dezimationsfilter mit
einem rechteckigen "Fenster" sowie mit einem dreieckigen
"Fenster";
Fig. 8 ein Diagramm der Filterkoeffizienten, wie sie
von einer Ausführungsform eines Dezimationsfilters nach der
Erfindung erzeugt werden;
Fig. 9A-9C jeweilige beispielhafte Mehrkanalstufen
für eine Ausführungsform des Akkumulators von Fig. 4 gemäß
der Erfindung;
Fig. 9 ein Blockschaltbild mit der Anweisung, wie die
Fig. 9A-9C zueinander anzuordnen sind;
Fig. 10 ein Zeitdiagramm der in Zusammenhang mit dem
Akkumulator nach den Fig. 9A-9C auftretenden Impulse und
Fig. 11 ein Blockschaltbild mit Einzelheiten für eine
beispielhafte Ausführungsform des Überlaufdetektors von
Fig. 4.
Bei einer konventionellen Analog/Digitalumsetzung wird häu
fig von Analog/Digitalumsetzern mit Über-Abtastung, im fol
genden "Oversampling" genannt, Gebrauch gemacht. Ein Bei
spiel für einen solchen Analog/Digitalumsetzer unter Ver
wendung eines Sigma-Delta-Modulators ist in Fig. 1 darge
stellt. Systeme, in denen sich Analog/Digitalumsetzer und
Sigma-Delta-Modulatoren als nützlich erweisen, sind in den
folgenden Literaturstellen beschrieben: US-Patent 5 181 033
vom 19. Januar 1993, Yassa et al, mit dem Titel "Digital
Filter for Filtering and Decimating Delta Sigma Modulator
Output Signals"; US-Patent 5 126 961 vom 30. Juni 1992,
Garverick, mit dem Titel "Plural-Channel Decimator Filter,
as for Sigma-Delta Analog-to-Digital Converters"; US-Patent
5 134 578 vom 28. Juli 1992, Garverick et al, mit dem Titel
"Digital Signal Processor for Selectively Performing Cor
dic, Division or Square-Rooting Procedures"; US-Patent 4 951 052
vom 21. August 1990, Jacob et al, mit dem Titel
"Correction of Systematic Error in the Qversampled Analog
to-Digital Converters" und US-Patent 4 896 156
vom 23. Januar 1990, Garverick, mit dem Titel
"Switched-Capacitance Coupling Network for Differential-In
put Amplifiers Not Requiring Balanced Input Signals". Alle
vorgenannten Patente laufen auf den Anmelder der vorliegen
den Erfindung und werden hier ausdrücklich angezogen. Glei
chermaßen wird hier insofern ausdrücklich auch bezug genom
men auf die folgenden Literaturstellen: IEEE Journal of So
lid State Circuits, Vol. 26, No. 12, Dezember 1991, Seiten
2008-2016, S.L. Garverick, K. Fujino, D.T. McGrath und R.D.
Baertsch "A Programmable Mixed Signal ASIC for Power Mete
ring" sowie IEEE 1992 Custom Integrated Circuits Confe
rence, Seiten 19.4.1-19.4.2, D.T. McGrath, P. Jacobs und H.
Sailer "A Programmable Mixed Signal ASIC for Power Manage
ment".
Die Technik des Oversampling wird häufig zur Durchführung
einer Analog/Digitalumsetzung angewandt. Ein Beispiel für
einen Analog/Digitalumsetzer unter Verwendung dieser Tech
nik ist in Fig. 1 dargestellt. In dieser Darstellung um
faßt ein Umsetzer 700 einen Modulator 710 und einen Dezima
tor 720. Der Modulator 710 erzeugt grobe bzw. niedrig-auf
gelöste Abtastwerte (samples) seines Eingangssignals mit
einer (Abtast-)Rate, die viel höher ist als von dem Ny
quist-Theorem gefordert. Diese groben Abtastwerte werden
anschließend vom Dezimator 720 tiefpaß-gefiltert, um Ab
tastwerte mit hoher Auflösung bei oder oberhalb der Ny
quist-Rate des Eingangssignals des Modulators zu erzeugen.
Wie dargestellt, enthält der Modulator 710 eine Gegenkopp
lung zum Knoten 810, der mit dem Eingang eines Integrators
820 gekoppelt ist, und dessen Ausgang mit dem Eingang eines
Q-Bit Analog/Digitalumsetzers 760 verbunden ist. Der Aus
gang des Analog/Digitalumsetzers 760 ist mit einem Q-Bit
Digital/Analogumsetzer 800 gekoppelt, dessen Ausgang mit
dem Knoten 810 verbunden ist. Ein an den Anschluß 790 ange
legtes Eingangssignal wird von einer Abtastvorrichtung 780,
dargestellt als einpoliger Umschalter, mit einer gegenüber
der Nyquist-Rate viel höheren Abtastrate fds abgetastet.
Diese Abtastwerte werden unter Verwendung des Differenzsi
gnals am Knoten 810 mit einem vom Digital/Analogumsetzer
800 gelieferten Q-Bit Ansatz(wert) verglichen. Dieses am
Knoten 810 gebildete Differenz- oder Fehlersignal wird vom
Integrator 820 integriert und daraufhin vom Q-Bit Ana
log/Digitalumsetzer 760 quantisiert, um den Q-Bit Ansatz
des Eingangssignals am Anschluß 795 zu erzeugen, der sei
nerseits zum Eingangsanschluß des Digital/Analogumsetzers
800 sowie eines Dezimators 720 geleitet wird. Die Kombina
tion von Rückkopplung und Integration des Fehlersignals
dient dazu, das Spektrum des Quantisierungsrauschens so zu
formen, daß es durch die Tiefpaß-Filterung vollständiger
beseitigt werden kann. Die Wirksamkeit der Rauschformung
wird erhöht mit zunehmender Anzahl von Integratoren in der
Rückkopplungsschleife (d. h. der Ordnung des Modulators) wo
bei jedoch für Modulatoren mit der Ordnung größer zwei ern
ste Stabilitätsprobleme auftreten.
Wie in Fig. 1 dargestellt, enthält der Dezimator ein digi
tales Tiefpaßfilter 730, an das sich eine Signalabtastvor
richtung 740, dargestellt als einpoliger Umschalter, an
schließt, um am Knoten oder Anschluß 750 ein diskretes Aus
gangssignal zu erzeugen. Diese Filterung und Dezimation re
sultiert in der Beseitigung eines großen Teils des Quanti
sierungsrauschens und liefert damit ein Ausgangssignal mit
hoher Auflösung. Allerdings ist davon auszugehen, daß der
Gewinn bezüglich der Auflösung auf Kosten eines gegenüber
der anfänglichen Abtastrate viel geringeren Durchsatzes er
zielt wird. Das Verhältnis der anfänglichen Abtastrate zur
Umsetzrate des Modulators wird üblicherweise als
Oversamplingwert R des Modulators bezeichnet. Wie im hier
ausdrücklich angezogenen Artikel IEEE Transactions on Cir
cuits and Systems, Vol. 38, Seiten 145-159, Februar 1991,
D.B. Ribner "A Comparison of Modulation Networks for High-
Order Oversampled S D Analog-to-Digital Converters" be
schrieben, wird die Auflösung (Bits) einer solchen Ana
log/Digitalumsetzung bestimmt durch die Anzahl der Quanti
sierungsbits Q, den Oversamplingwert R sowie die Ordnung L
des Modulators entsprechend der folgenden Beziehung:
Dieser Ausdruck läßt sich ableiten aus einer linearen Ap
proximation hinsichtlich des Modulators und durch Annahme
eines idealen Tiefpaßfilters. Im wesentlichen zeigt die
Gleichung [1], daß bei jeder Verdopplung des Oversampling
werts R die Auflösung um L+1/2 Bits verbessert wird.
Für einen Modulator erster Ordnung kann die Gleichung [1]
hinsichtlich verschiedener Oversamplingwerte ausgewertet
werden. Aus Gleichung [1] ergibt sich, daß für einen Sigma-
Delta-Modulator vorbestimmter Ordnung mit um so höherem
Oversamplingwert eine um so höhere Anzahl entsprechender
Bits resultiert. Für einige Anwendungen kann der Einsatz
eines Ein-Bit-Quantisierers wünschenswert sein. Ein Vorteil
eines solchen Quantisierers besteht darin, daß er harmoni
sche Verzerrungen oder andere typischerweise mit Mehrfach-
Bit-Quantisierern verbundene Nichtlinearitäten vermeiden
kann. Im Gegensatz zu Mehrfach-Bit-Quantisierern ist ein
Ein-Bit-Quantisierer von sich aus linear, da sein Ausgangs
signal einen von zwei unterschiedlichen Werten annehmen
kann und somit eine gerade Linie bestimmt. Ein Sigma-Delta-
Modulator mit einem Ein-Bit-Quantisierer ist in der hier
ausdrücklich herangezogenen folgenden Literaturstelle ana
lysiert worden: IEEE Transactions on Communications, COM-22(3),
Seiten 298-305, März 1974, J.C. Candy, mit dem Titel
"A Use of Limit Cycle Oscillations to Obtain Robust Analog
to-Digital Converters". Die folgende Gleichung [2] liefert
das n-te quantisierte Signal q(n), wobei T die Zyklusperi
ode darstellt:
Durch die Hinzufügung eines Fehleranteils 8 wird die darge
stellte Quantisierung als mit dem Eingangssignal x unkorre
liert angenommen. Da q(t) eine Abtastfunktion ist, läßt
sich ihr Integral als Summation ausdrücken; nach einer ent
sprechenden Umordnung und Division durch R, der Anzahl Zy
klen während einer Abtastzeit, ergibt sich die nachfolgende
Gleichung [3].
Die Gleichung [3] zeigt an, daß der durchschnittliche Quan
tisierungsfehler R-fach kleiner ist als der Quantisierungs
fehler der Grobabtastung. Somit läßt sich eine hohe Auflö
sung durch wiederholte Rückkopplung mit einem hinreichend
großen Wert für R erreichen.
Fig. 2 zeigt eine Ausführungsform des Sigma-Delta-Modula
tors erster Ordnung für den Einsatz in einem Ana
log/Digitalumsetzer mit einem Dezimationsfilter gemäß der
Erfindung. Wie dargestellt, wird das Eingangssignal, z. B.
als elektrische Spannung, am Anschluß 980 angelegt und über
einen Widerstand 960 skaliert oder abgeschwächt. Über einen
Verstärker 940 erfolgt aufgrund eines im Gegenkopplungs
zweig vorgesehenen Kondensators 950 eine Integration. In
gleicher Weise wird eine digitale Quantisierung erzielt
durch Kopplung des Ausgangssignals des Verstärkers 940 auf
den positiven Eingangsanschluß eines analogen Vergleichers
930. Wie in Fig. 2 dargestellt, findet eine Digi
tal/Analogumsetzung statt, da das Ausgangssignal des
Vergleichers 930 über ein Flipflop verriegelt und per Rück
kopplung über einen Widerstand 970 auf den Verstärker 940
geführt wird. Konkreter findet eine Ein-Bit Ana
log/Digitalumsetzung statt aufgrund der Rückkopplung über
den Widerstand 970 auf den Integrationsverstärker 940.
Diese Rückkopplung über den Widerstand 970 ist äquivalent
zur Rückkopplung über den Digital/Analogumsetzer 800 in
Fig. 1. Das Ausgangssignal am Knoten 990 des Modulators wird
eine Spektralform entsprechend der Darstellung in Fig. 3
aufweisen. Ähnliche Ansätze wurden bereits verfolgt und
beispielsweise beschrieben in der hier ausdrücklich angezo
genen Dissertation (masters thesis) von P.L. Jacob beim
Rensselaer Polytechnic Institute im Dezember 1988 unter dem
Titel "A Seven-Channel Mixed Analog/Digital Signal Acquisi
tion and Processing Architecture".
Wie bereits früher auseinandergesetzt wurde, formt ein
Oversampling-Modulator das Spektrum des Quantisierungsrau
schens derart, daß der größte Anteil der Rauschenergie auf
die hohen Frequenzen fällt. Dies ist in Fig. 3 für die
spektrale Dichte des simulierten Quantisierungsrauschens
eines Ein-Bit Sigma-Delta-Modulators der dritten Ordnung
illustriert; ein Modulator erster Ordnung ist qualitativ
ähnlich. Die höchste dargestellte Frequenz, Binärzahl
16 000, entspricht fds/2. Da der Dezimator die Rauschenergie
der Quantisierung zwischen fds/2R und fds/2 filtert und
dann die Abtastrate auf fds/R reduziert, ist abzuwägen zwi
schen der Auflösung und der Abtastrate, die durch einen An
paßparameter R gesteuert werden kann.
Eine Ausführungsform für ein Dezimationsfilter besteht in
einem sog. Rechteckfenster-Filter. Dieser gebräuchliche Typ
eines Tiefpaßfilters bietet Einfachheit. Die im Zeitbereich
vorgenommene Rechteckfenster -Filterung hat den Frequenzgang
einer si-Funktion (sinc). Für ein Fenster mit der Dauer
oder Länge t ist das Frequenzverhalten gleich der Funktion
sinc (ft), wobei die erste Null bei f=1/t auftritt und wo
bei im Zusammenhang mit der Erfindung sinc(x) sich bezieht
auf [sin πx)]/πx. Die Fensterlänge oder Dauer t ist so ge
wählt, daß die erste Null bei der Umsetzungsrate fds/R auf
tritt. Somit gilt t = R/fds. Dieses Filter weist die wün
schenswerte lineare Phasencharakteristik auf. Die verschie
denen Kanäle eines Mehrkanalsystems passieren dasselbe De
zimationsfilter mit linearer Phase und erfahren somit im
wesentlichen dieselbe Zeitverzögerung für den relevanten
Eingangsfrequenzbereich.
Trotz der Einfachheit eines Rechteckfenster-Dezimationsfil
ters läßt sich eine "schärfere" Grenzfrequenz (cutoff) im
Frequenzbereich durch Einsatz von Filtern höherer Ordnung
erzielen. Eine solche Ausführungsform besteht in einem so
genannten doppelten Interpolationsfilter, bei dem die
Grenzfrequenz schärfer und die Sperrdämpfung im Vergleich
zu dem Rechteckfenster-Filter erhöht ist. Ein Vorteil eines
solchen Filters liegt darin, daß es den Anteil des Rau
schens reduziert, der sozusagen als "Leck" durch den Sperr
bereich gelangt und damit im Anschluß an die Dezimation
verfremdet zurück auf das Basisband wirkt. Eine Ausfüh
rungsform eines doppelten Interpolationsfilters besteht in
dem Dreieckfenster-Filter mit einem Frequenzgang in Form
einer si²-Funktion (sinc²), wie beispielsweise in dem oben
erwähnten Artikel von Candy sowie der folgenden und hier
ausdrücklich herangezogenen Literaturstelle beschrieben:
IEEE Communications, Com. 24, November 1976, Seiten 1268-1275,
J.C. Candy, Y.C. Ching und D.S. Alexander "Using Tri
angularly Weighted Interpolation to Get 13-Bit PCM from a
Sigma-Delta Modulator". Somit ist für ein Filter mit der
Länge t der Frequenzgang sinc²(f«UNGULTIGES_FELD: Ob
jekt»t/2) mit der ersten Null bei f=2/t. Es wird nun klar,
daß zur Aufrechterhaltung der ersten Null bei der Dezimati
onsfrequenz die Filterlänge für diese besondere Ausfüh
rungsform verdoppelt wird. Mit t=2R/fds wird somit der
Null-Frequenzgang bei der Umsetzrate fds/R plaziert. Fig. 7
illustriert den Frequenzgang eines Rechteckfilters erster
Ordnung mit einer Länge t=16 und eines Dreieckfilters zwei
ter Ordnung mit einer Länge 2t=32 und zeigt, daß mit dem
Filter zweiter Ordnung eine schärfere Grenzfrequenz sowie
eine verbesserte Sperrdämpfung erzielt werden.
Fig. 4 veranschaulicht ein Ausführungsbeispiel eines Dezi
mationsfilters mit einem wählbaren Dezimationsverhältnis
entsprechend der vorliegenden Erfindung. Im vorliegenden
Zusammenhang soll der Ausdruck "Dezimationsverhältnis" den
durch das Dezimationsfilter bewirkten Reduzierungs- oder
Untersetzungsfaktor für die jeweilige Abtastrate bedeuten.
Im einzelnen ist der Koeffizientgenerator 10 so ausgelegt,
daß er als Reaktion auf einen Satz M von extern abgeleite
ten Auswahlsignalen für das Dezimationsverhältnis jeweils
ein separates normalisiertes Koeffizientsignal an jedem der
mehreren Ausgänge 12 bereitstellt. Zur Aufnahme der norma
lisierten Koeffizientsignale ist mit dem Generator 10 ein
Mehrbit-Akkumulator 100 gekoppelt. Der Akkumulator 100 emp
fängt weiterhin einen Strom von quantisierten oder binären
Signalen vom Modulator 710, vgl. z. B. Fig. 1. Eine Norma
lisierung ist deshalb wünschenswert, weil abhängig von dem
jeweils gewählten Dezimationsverhältnis die Ausgangssignale
des Filters in binären Vielfachen für dieselben Eingangssi
gnale des Modulators bereitgestellt werden, d. h. ohne eine
geeignete Normalisierung für ein jeweils gewähltes Dezima
tionsverhältnis wird ein Anwender nicht in der Lage sein,
den korrekten Wert der von dem Dezimationsfilter erzeugten
gefilterten Signale zuverlässig zu interpretieren. Die
(bereits eingangs genannte) US-Patentanmeldung vom 3. März
1993 von J.E. Krisciunas et al mit dem Aktenzeichen Serial
No. 8/025,456 beschreibt eine Technik, die zwar wirksam
eine geeignete Normalisierung für ein gewünschtes Dezimati
onsverhältnis leistet, die dazu jedoch eine recht komplexe
synchrone Umsetzung der Ausgangssignale des Akkumulators
verwendet. Kurz gefaßt benutzt die dort beschriebene Tech
nik mindestens einen Parallel/Serienumsetzer (PISO)
und/oder geeignete Abzweig-Verzögerungsleitungen. Die zuvor
erwähnte Technik ist im allgemeinen nicht anwendbar auf ein
asynchrones Auslesen von Ausgangssignalen des Akkumulators
zum Zwecke irgend einer zusätzlichen Signalverarbeitung.
Wie weiter unten näher erläutert wird, bietet die vorlie
gende Erfindung in vorteilhafter Weise im Koeffizientgene
rator 10 die Möglichkeit zur Bereitstellung der Koeffizi
entsignale mit variabler Skalierung. Da die an den Akkumu
lator gelieferten Koeffizientsignale in geeigneter Weise
normalisiert sind, können die Ausgangssignale des Akkumula
tors gleich für die weitere Verarbeitung verwendet werden,
ohne daß die oben erwähnte synchrone Umsetzung angewendet
werden müßte.
Gemäß einer weiteren vorteilhaften Ausgestaltung der vor
liegenden Erfindung ist mit dem Akkumulator 100 ein Über
laufdetektor 200 gekoppelt, um eine jegliche Überlaufbedin
gung zu erfassen und zu korrigieren, die unter vorbestimm
ten Umständen im Akkumulator auftreten könnte. Die Über
laufbedingung entsteht immer dann, wenn das Ausgangssignal
des Modulators vollständig (full scale) ist, d. h. während
eines vorbestimmten Dreieckfensters liefert der Modulator
einen Strom quantisierter Signale, die jedes einen Binär
wert "eins" aufweisen; folglich wird die Summier- oder Ak
kumulierkapazität des Akkumulators überschritten, wenn das
Ausgangssignal des Modulators in der genannten Weise in
voller Größe auftritt. Wie in der genannten US-Patentanmel
dung Serial No. 08/025,456 von J.E. Krisciunas et al be
schrieben, besteht ein Weg zur Vermeidung der Überlaufbe
dingung stets darin, das Rechteckfenster-Zählwort jeweils
beispielsweise um eins zu vermindern, indem man jeweils den
vorletzten Koeffizienten des Dreieckfensters entfallen
läßt. Diese Modifikation resultiert in einer geringen Ver
änderung in dem auf die Größe bezogenen Antwortverhalten
des Dezimationsfilters, die bei relativ niedrigen Dezimati
onsverhältnissen erhebliche Verzerrungen mit sich bringen
kann. Aufgrund des vorgesehenen Überlaufdetektors 200 ist
das Dezimationsfilter nicht mehr der oben beschriebenen Mo
difizierung hinsichtlich seines Dreieckfensters unterworfen
und demzufolge bleibt das auf die Größe bezogene Antwort
verhalten des Filters unbeeinflußt von dem jeweils gewähl
ten Dezimationsverhältnis.
Der in Fig. 5 gezeigte Koeffizientgenerator 10 enthält
beispielsweise einen N-Bit Aufwärtszähler 20, der auf ein
geeignetes Zählertakt- oder Steuersignal CTRL anspricht,
das im wesentlichen einem vorbestimmten Vielfachen der Ein
gangsrate des Stroms quantisierter elektrischer Signale
entspricht. Der Zähler 20 enthält N Zählerausgänge, von
denen jeder zur Bereitstellung eines separaten Zähleraus
gangssignals ausgelegt ist. Der Buchstabe N bedeutet eine
vorbestimmte ganze Zahl, die sogewählt ist, daß 2N eine
obere Grenze des Dezimationsverhältnisses des Dezimations
filters darstellt.
Wie in Fig. 5 veranschaulicht, werden Dreieckfenster-Ge
wichtungen oder -Koeffizienten erzeugt, nachdem ausgewählte
Zählerausgangssignale in einem Inverter 30, gesteuert durch
ein geeignetes Invertersteuersignal UPDNB (vgl. Impulsdia
gramm in Fig. 10), invertiert worden sind. Die Invertie
rung der Zählerausgangssignale ermöglicht die Erzeugung der
abfallenden Rampe des Dreieckfensters, während die nicht
invertierten Zählerausgangssignale zusammen mit einem
(nicht dargestellten) geeigneten Einlaufsignal die Erzeu
gung der ansteigenden Rampe des Dreieckfensters ermöglicht.
Dieses Merkmal des Koeffizientgenerators macht sich zu
Nutze, daß die abfallende Rampe eines Dreieckfilters
schlicht die Inversion der ansteigenden Rampe ist, wie in
Fig. 8 veranschaulicht ist. Zur Bildung solcher Dreieckfen
ster-Koeffizienten können auch andere alternative Ausfüh
rungsformen herangezogen werden, z. B. können geeignete Auf
wärts/Abwärtszähler anstelle der Aufwärtszähler/ Inverter-
Anordnung zur Erzeugung des Dreieckfensters benutzt werden.
Die Ausgangssignale des Inverters 30 werden auf eine Norma
lisierschaltung 400 geführt, die unter dem Einfluß der Aus
wahlsignale M für das jeweilige Dezimationsverhältnis an
jedem ihrer jeweiligen N+S-1 Normalisiererausgänge das se
parate normalisierte Koeffizientsignal bereitstellt. Der
Buchstabe S bedeutet eine vorbestimmte ganze Zahl kleiner N
entsprechend der Anzahl von wählbaren Dezimationsverhält
nissen, die vom Dezimationsfilter bereitgestellt werden
können, wobei S so gewählt ist, daß 2N-(S-1) für das Dezi
mationsfilter eine untere Grenze des Dezimationsverhältnis
ses darstellt. Es ist anzumerken, daß die N+S-1 Ausgänge
der Normalisierschaltung die Mehrzahl der Ausgänge des Ko
effizientgenerators 10 bilden. Ebenfalls beeinflußt von den
Dezimationssteuersignalen M ist eine geeignete Rücksetz
schaltung 50 zur Bereitstellung eines vorbestimmten Rück
setzsignals für den Zähler 20 nach Abschluß einer gewünsch
ten Zählsequenz vorgesehen. Weiterhin sind Vorkehrungen ge
troffen zur Vorsehung eines extern abgeleiteten (nicht dar
gestellten) Total-Rücksetzsignals, das es erlaubt, den Zäh
ler und die übrigen Schaltkreise des Dezimationsfilters
beim Auftreten vorbestimmter Umstände, z. B. beim Betriebs
start, insgesamt zurückzusetzen.
Fig. 6 (d. h. Fig. 6A-6E in der angegebenen Anordnung
zueinander) zeigt eine beispielhafte Ausführung einer Nor
malisierschaltung mit einer Vielzahl von Multiplexern 401-419,
die jeweils zur Aufnahme eines betreffenden Satzes von
in Schrägschriftbuchstaben A-L dargestellten Satzes von In
verter-Ausgangssignalen geschaltet sind, d. h. jeder der
Buchstaben A-L in Schrägschrift repräsentiert eines von N
(z. B. N=12) Inverterausgangssignalen (umgekehrt repräsen
tieren Normalbuchstaben innerhalb eines jeweiligen Multi
plexersymbols die für einen gegebenen Multiplexer geltende
Stiftbezeichnung). Beispielsweise ist der vom Multiplexer
401 empfangene Satz von Invertersignalen beschränkt auf das
mit dem Buchstaben A in Schrägschrift bezeichnete Inverter
ausgangssignal. In gleicher Weise umfaßt der vom Multiple
xer 406 empfangene Satz von Inverterausgangssignalen die
Inverterausgangssignale B, D und F.
Jeder einzelne Multiplexer 401-419 spricht auf eine vorbe
stimmte Kombination des Satzes M extern abgeleiteter Aus
wahlsignale für das Dezimationsverhältnis an, um so jeweils
ein betreffendes normalisiertes Koeffizientsignal am
jeweiligen Ausgang eines der N+S-1 Ausgänge zu erzeugen.
Konventionelle Boole′sche Verknüpfungsglieder, wie z. B.
UND-, ODER- und Inverter-Glieder 420-430 arbeiten miteinan
der zur Bildung solcher vorbestimmter Kombinationen. Wie im
folgenden erklärt wird, weist im Ausführungsbeispiel von
Fig. 6 der Satz M drei Auswahlsignale M₀-M₂ für jeweilige
Dezimationsverhältnisse auf. Beispielsweise wird die vorbe
stimmte Kombination der von den Multiplexern 401 und 402
empfangenen Auswahlsignale für das Dezimationsverhältnis
vom UND-Glied 420 gebildet.
Zur Erleichterung des Verständnisses der Arbeitsweise der
Normalisierschaltung 400 ist die folgende Tabelle 1 vorge
sehen mit Bezugnahme auf ein Dezimationsfilter, das eine
derart gewählte obere Grenze für das Dezimationsverhältnis
aufweist, das 2N =4096 (d. h. N=12) ist und bei dem ein un
terer Wert des Dezimationsverhältnisses gewählt ist, das
2N-(S-1)=32 (d. h. S=8) ist.
Es ist darauf hinzuweisen, daß diese jeweiligen Grenzwerte
für das Dezimationsfilter in der in Tabelle 1 angezeigten
Weise lediglich im Sinne eines Beispiels und nicht zur Be
schränkung gewählt wurden. Da, wie vorher erläutert, S der
Anzahl der vom Dezimationsfilter bereitgestellten unter
schiedlichen Dezimationsverhältnisse entspricht, kann ge
zeigt werden, daß die Anzahl der Steuersignale für das De
zimationsverhältnis im Satz M im allgemeinen so gewählt
wird, daß die folgende Beziehung erfüllt wird:
M = M[LOG₂(S)-1 : 0].
Für den Fall von S=8 beträgt damit die Anzahl Kontrollsi
gnale drei entsprechend den vorhergehenden Bezeichnungen
M₀, M₁ und M₂.
In Tabelle 1 sowie in Fig. 6 bedeuten B₀-B₁₈ die N+S-1
Ausgangsanschlüsse oder -ports der Normalisierschaltung.
Wie früher ausgeführt, sind die Inverterausgangssignale
durch die Kursivbuchstaben A-L dargestellt, wobei es sich
bei diesem Beispiel um 12 (da N=12) handelt. Für den Fach
mann auf diesem Gebiet ist es klar, daß für ein Dezimati
onsverhältnis von 2N (hier 2N=4096) der erforderliche Ska
lierfaktor gleich eins ist. Es kann gezeigt werden, daß die
Multiplexer 401-419 in Fig. 6 an ihren entsprechenden Aus
gangsanschlüssen B₀-B₁₈ als Antwort auf vorbestimmte Kombi
nationen der Signale M₀-M₂ die in der ersten Zeile von Ta
belle 1 angegebenen normalisierten Signale liefern, die ei
nem Skalierfaktor von eins entsprechen. Beispielsweise wird
der Multiplexer 401 das A Signal an seinem Ausgang B₀ be
reitstellen, wenn die Auswahlsignale für das Dezimations
verhältnis einen Zustand aufweisen, daß jedes einen einer
logischen Eins entsprechenden Wert aufweist, was einem De
zimationsverhältnis von 4096 entspricht. Für jeden übrigen
Signalzustand von M₀-M₂ wird der Multiplexer 401 entspre
chend der für B₀ geltenden Spalte in Tabelle 1 an seinem
Ausgang B₀ eine Null bereitstellen; d. h., der Multiplexer
401 erfüllt in geeigneter Weise eine Null-Auffüllfunktion,
wie das in Tabelle 1 veranschaulicht ist. In gleicher Weise
wird der Multiplexer 402 an seinem Ausgang B₂ das B-Signal
bereitstellen, wenn die Auswahlsignale für das Dezimations
verhältnis den Zustand aufweisen, der einem Dezimationsver
hältnis von 4096 entspricht. Es kann gezeigt werden, daß
jeder übrige Multiplexer an seinem entsprechenden Ausgang
normalisierte Signale gemäß Tabelle 1 zur Verfügung stellt.
Es ist festzuhalten, daß die Ausgänge B₁₂-B₁₉ im Falle ei
nes Dezimationsverhältnisses von 4096 mit Nullen gefüllt
werden; lediglich die Ausgänge B₀-B₁₁ werden benutzt, um
die N-Ausgangssignale vom Inverter mit einem Skalierfaktor
von eins zu liefern.
Für den Fall eines Dezimationsverhältnisses von 2N-1=2048,
was die nächste verfügbare Wahl eines Dezimationsverhält
nisses in Tabelle 1 ist, wird ein Fachmann auf diesem Ge
biet erkennen, daß zum Erhalt einer einwandfreien
Normalisierung die Normalisierschaltung einen Skalierfaktor
von vier aufweisen muß, was einer Verschiebung um zwei
Stellen nach links bezüglich des niederwertigsten Bits in
einer Binärdarstellung entspricht. Aus dem Studium der
Fig. 6 geht hervor, daß die Multiplexer 401-419 an ihren je
weiligen Ausgängen B₀-B₁₈ normalisierte Signale liefern,
wie sie in der zweiten Reihe von Tabelle 1 angegeben sind.
Beispielsweise wird das A-Signal, das im Falle eines Dezi
mationsverhältnisses von 4096 am B₀-Ausgang anlag, nun am
B₂-Ausgang zur Verfügung gestellt. Das liegt daran, daß je
desmal bei der Zustandskombination 110 der Auswahlsignale
M₀-M₂ für das Dezimationsverhältnis der Multiplexer 403
beispielsweise an seinem Ausgang B₂ das Signal A liefert.
Aus einer Durchsicht von Tabelle 1 geht hervor, daß die
Normalisierschaltung in zweckmäßiger Weise sowohl eine vor
bestimmte Verschiebung als auch eine Null-Auffüllung bezüg
lich der empfangenen Inverterausgangssignale A-L leistet,
um geeignete normalisierte Koeffizientensignale an den N+S-1
Ausgängen bereitzustellen. Es ist erkennbar, daß die in
Fig. 6 dargestellte kombinatorische Logik in asynchroner
Weise arbeitet, sobald die Invertersignale an die Normali
sierschaltung 400 angelegt werden.
Fig. 9 (d. h. die Gesamtansicht der Fig. 9A-9C) veran
schaulicht ein Ausführungsbeispiel für einen Akkumulator
100 (Fig. 4). Die Ausführungsform von Fig. 9 zeigt zum
Zwecke einer einfachen Erläuterung lediglich drei Stufen
100₀-100₂ eines 2N-Bit-Akkumulators mit 2N Stufen, die jede
zur Erzeugung eines jeweiligen Bits der 2N Akkumulatorbit
stellen eingerichtet sind. Fig. 9 zeigt, daß jede Stufe
eine Mehrkanalstufe darstellt, die einen entsprechenden Si
gnalstrom-Multiplexer 102 mit zwei Eingängen enthält.
Fig. 9 kann zweckmäßig in Verbindung mit Fig. 10 benutzt
werden, um in größerem Detail die Gesichtspunkte beim Be
trieb des Akkumulators zu erläutern. Beispielsweise liefert
der Multiplexer 102 während entsprechender Zyklen des Mul
tiplexer-Steuersignals CHS (vgl. Impulsdiagramm nach Fig.
10) an das UND-Glied 104 einen entsprechenden Strom von
Quantisierungssignalen, wie z. B. den Signalstrom DSV sowie
den zusätzlichen Signalstrom DSI,; von denen jeder ein ent
sprechendes Ausgangssignal des Modulators darstellt. Im
Rahmen dieser Ausführungsform der Erfindung lassen sich die
Signalausgänge des Dezimationsfilters erzeugen, indem man
jedes Modulator-Ausgangssignal, z. B. die Spannungs- bzw.
Strommeßwerte darstellenden Signale DSV und DSI, verviel
facht oder maskiert mit dem normalisierten Koeffizienten
oder den Signalausgängen der Normalisierschaltung. Fig. 8
veranschaulicht in einer Darstellung im Zeitbereich die bei
der im programmierbaren Dezimationsfilter durchgeführten
Verarbeitung benutzten Koeffizienten, d. h. in einem Dezima
tionsfilter, das die Möglichkeit der Programmierung unter
schiedlicher Dezimationsverhältnisse erlaubt, wie das im
Zusammenhang mit Tabelle 1 und Fig. 6 beschrieben worden
ist.
Zweckmäßig erfolgt die Multiplikation der quantisierten
elektrischen Signale mit dem Koeffizienten in jeder betref
fenden Stufe über ein UND-Glied 104, indem die Ausgangssi
gnale vom Koeffizientgenerator 10 (Fig. 4) mit jedem Aus
gangssignal des Sigma-Delta-Modulators maskiert bzw. über
lagert wird. Jedes UND-Glied 104 des Akkumulators weist
zwei Eingangs- und einen Ausgangsanschluß auf. Ein entspre
chender Eingang der beiden Eingangsanschlüsse ist mit dem
Ausgangssignal des Multiplexers 102 verbunden. Der andere
Eingang des UND-Glieds 104 empfängt ein entsprechendes nor
malisiertes Koeffizientsignal (vgl. COEF[0], COEF[1] bzw.
COEF[2] in Fig. 9A, 9B bzw. 9C) von der Normalisier
schaltung. Es ist darauf hinzuweisen, daß das von den letz
ten N-(S+1) (hier 5) entsprechenden Stufen der 2N (hier 24)
Akkumulatorstufen empfangene Koeffizientsignal einfach auf
Null gesetzt wird, da die Normalisierschaltung nur zur Lie
ferung von N+(S+1) (hier 19) ausgelegt ist.
Das Ausgangssignal des UND-Glieds 104 wird an einen Sum
miereingang eines geeigneten Volladdierers (FA) 106
angelegt, der zwei Summiereingänge und einen Summenausgang
zur Abgabe entsprechender kumulativ maskierter Ausgangssi
gnale aufweist. Der Addierer 106 bekommt an einem betref
fenden seiner Summiereingänge die maskierten Signale vom
UND-Glied 104 zugeführt. Der Addierer 106 weist einen Ein
gang für ein hereinkommendes Übertragssignal, falls vorhan
den, auf sowie einen Übertragsausgang, der mit einer nach
folgenden Stufe der 2N Stufen verbunden ist, um ein ausge
hendes Übertragssignal an die nachfolgende Stufe auszuge
ben, mit Ausnahme der letzten Stufe, bei der der Übertrags
ausgang mit dem Überlaufdetektor 200 (Fig. 4) gekoppelt
ist. Für den Fachmann auf diesem Gebiet ist ersichtlich,
daß abhängig von dem gewählten Dezimationsverhältnis nicht
jeder Übertragseingang im Akkumulator in jeder Stufe akti
viert werden muß; um somit den Rechenaufwand zu vermindern,
dient ein vorbestimmtes und in geeigneter Weise in die Lo
gikglieder 107₁ und 107₂ eingeführtes Aktivierungssignal
CARRYEN zur zweckmäßigen Aktivierung bzw. Deaktivierung be
stimmter Übertragseingänge im Akkumulator, und zwar in Ab
hängigkeit von dem jeweils von dem Benutzer gewählten Dezi
mationsverhältnis.
In jeder Stufe bewirken Verzögerungsmittel, wie z. B. die
hintereinander geschalteten Verzögerungseinheiten 108₁-108₄,
eine entsprechende Verzögerung der kumulativ maskier
ten Ausgangssignale vom Addierer 106. Die jeweilige Verzö
gerung erfolgt zu vorbestimmten Zyklen eines geeigneten
(nicht dargestellten) Taktsignals, das an einem geeigneten
Takteingang jeder Verzögerungseinheit empfangen wird und
das in vorbestimmter Weise mit der Eingangsrate des quanti
sierten Signalstroms synchronisiert ist. Es ist festzuhal
ten, daß die Verzögerungseinheiten zur Bereitstellung ent
sprechender Filterausgangssignale im Zeitmultiplexbetrieb
zusammenarbeiten. Beispielsweise wird nach Ablauf eines zur
Bildung eines Dreieckfensters erfolgten vollständigen Akku
mulatorzyklus der Inhalt vorbestimmter Verzögerungseinhei
ten in einem jeweiligen Satz von Verriegelungseinheiten
110₁ und 110₂ verriegelt (latched), und zwar gesteuert von
einem LATCH-Signal, das dazu von seinem normalen Eins-Zu
stand in den Null-Zustand umgesteuert wird (vgl. Fig. 10).
An dieser Stelle ist festzuhalten, daß für die Ausführungs
form nach Fig. 9 ein solcher Zeitmultiplexbetrieb in
zweckmäßiger Weise ein (in Fig. 8 gezeigtes) Überlappen
aufeinanderfolgender "Fenster" erlaubt, was im Auftreten
der ersten Null-Stelle des Dreieckfenster-Filters bei der
ausgewählten Dezimationsfrequenz resultiert. Ein Multiple
xer 112 ist mit entsprechenden Verzögerungsmitteln (z. B.
108₃ und 108₄) gekoppelt, um zwei getrennte Rückkopplungs
pfade bereitzustellen, die ihrerseits selektiv mit dem je
weils anderen der beiden Summiereingänge des Addierers 106
verbunden sind, und zwar gesteuert von einem an den Multi
plexer 112 angelegten PIPE-Signal (vgl. Fig. 10). Es läßt
sich zeigen, daß diese Anordnung zweckmäßig eine Berechnung
der vorgeschlagenen sich überlappenden aufeinanderfolgenden
"Fenster" erlaubt. Wie in der Ausführungsform von Fig. 9
gezeigt ist, erhält die erste Verzögerungseinheit 108₁ di
rekt das kumulierte Ausgangssignal vom Addierer 106, wäh
rend die dritten bzw. vierten Verzögerungseinheiten 108₃
bzw. 108₄ über jeweils einen der beiden Rückkopplungspfade
mit dem Multiplexer 112 jeweils selektiv auf den anderen
Summiereingang des Addierers 106 führen, wenn die mit PIPE
bezeichneten Signale einen der beiden vorbestimmten Pegel
annehmen. Die Abtastwerte bzw. Signale am Ausgang des Dezi
mationsfilters können in dem in Fig. 9 gezeigten Ausfüh
rungsbeispiel zu den in Fig. 8 mit Pfeilen bezeichneten
Zeitpunkten verriegelt werden.
Für den Fachmann auf diesem Gebiet ist es klar, daß ein
gefordertes Dezimationsverhältnis auf der Grundlage einer
gewünschten Bandbreite bestimmt werden kann, wenn man an
nimmt, daß eine Ausführungsform des Dezimationsfilters als
Dreieckfenster-Filter wünschenswert ist. Obwohl nach diesem
besonderen Ausführungsbeispiel der Erfindung ein Dreieck
filter realisiert ist, läßt sich gleichermaßen ein
Rechteckfilter implementieren. Nach Abschluß einer Dreieck
fenster-Akkumulation wird zur geeigneten Rücksetzung des
Summierers 106 zur Berechnung des nächsten Dreieckfensters
ein RESET-Signal (vgl. Fig. 10) angewandt. Das UND-Glied
114 liefert eine beispielhafte Ausführung zur Bereitstel
lung des RESET-Signals für den Summierer 106. Zum Auslesen
eines entsprechenden gefilterten Ausgangssignals von den
Verriegelungsgliedern 110₁-110₂ können von einem geeigneten
(nicht gezeigten) Mikroprozessor entsprechende Signale ISEL
und VSEL geliefert werden.
Fig. 11 zeigt ein Ausführungsbeispiel für einen Überlauf
detektor 200 mit geeigneten Detektorstufen, z. B. 200₁ und
200₂, zum Erfassen einer entsprechenden Überlaufbedingung
im Akkumulator 100 (Fig. 4 und Fig. 5), wenn eines der
extern abgeleiteten Quantisierungssignale mit voller Größe
(full scale) auftritt. Jede Detektorstufe enthält ein je
weiliges UND-Glied 201, das ein Signal zur Anzeige des Ur
sprungs einer betreffenden Überlaufbedingung liefert. In
diesem Ausführungsbeispiel verknüpft das UND-Glied 201 in
der Detektorstufe 200₁ das Übertragssignal von der letzten
Akkumulatorstufe mit dem Signal CHS, während das UND-Glied
201 in der Detektorstufe 200₂ dasselbe Übertragssignal mit
dem komplementären Wert des Signals CHS verknüpft. Eine
solche Anordnung der UND-Glieder 201 erlaubt in einer Mehr
kanal-Architektur die Bestimmung, in welchem speziellen Ka
nal des Akkumulators 100 eine entsprechende Überlaufbedin
gung aufgetreten ist. Durch das Anlegen des Signals CHS und
seines komplementären Werts in der gezeigten Weise an das
UND-Glied 201 ist die Bestimmung möglich, welches Ausgangs
signal des Modulators in einem gegebenen Akkumulationszy
klus gerade akkumuliert wird. Jede Detektorstufe enthält
weiter geeignete Verriegelungseinheiten, z. B. Flipflops
204₁ und 204₂, die zur Verriegelung eines jeglichen Signals
oder Bits zusammenwirken, das ein Indiz für eine entspre
chende Überlaufbedingung darstellt. In jeder Detektorstufe
ist ein ODER-Glied 202 vorgesehen, um das Ausgangssignal
von einem jeweiligen UND-Glied 201 mit dem Signal zu ver
knüpfen, das den gegenwärtigen Zustand eines entsprechenden
Flipflops 204₁ anzeigt, wobei das jeweilige Flipflop von
einem geeigneten und im wesentlichen mit dem oben im Zusam
menhang mit Fig. 9 beschriebenen Taktsignal für die Verzö
gerungseinheiten synchronisierten Taktsignal CLK1 getaktet
ist. In gleicher Weise wird das Flipflop 204₂ von dem
LATCH-Signal (vgl. Fig. 10) derart getaktet, daß nach
Vollendung eines Dreieckfensters jedes betreffende Flipflop
204₂ für sich einen jeweiligen gegenwärtigen Zustand anneh
men kann, der die Signale OVFV bzw. OVFI aktiviert und wel
cher Zustand ein Anzeichen für eine jeweilige Überlaufbe
dingung darstellt. Es ist weiterhin ersichtlich, daß das an
einen entsprechenden CLEAR-Eingang des Flipflops angelegte
RESET-Signal (vgl. Fig. 10) ermöglicht, jedes Flipflop
204₁ in geeigneter Weise beim Beginn eines nachfolgenden
Dreieckfensters zurückzusetzen. Ein jeweiliges Anzeigesi
gnal für einen Überlauf wird seinerseits auf eine geeignete
(nicht dargestellte) Verknüpfungslogik geführt, um eine
jegliche Überlaufbedingung zu korrigieren; beispielsweise
läßt sich eine ODER-Verknüpfungstechnik anwenden, um jedes
Ausgangssignal des Akkumulators auf den Wert eins zu set
zen. Auf diese Weise erlaubt der Überlaufdetektor in vor
teilhafter Form einen Betrieb des Dezimationsfilters bis zu
so kleinen Dezimationsverhältnissen, wie beispielsweise 32,
und zwar ohne jegliche Verzerrung bezüglich seines auf die
Größe bezogenen Antwortverhaltens.
Eine Dezimationsfilterung mindestens eines Stromes von ex
tern abgeleiteten binären Signalen gemäß der vorliegenden
Erfindung läßt sich durch das folgende Verfahren erzielen.
Wie in dem Ausführungsbeispiel des in Fig. 4 dargestellten
programmierbaren Dezimationsfilters beschrieben, wird eine
vorbestimmte Folge von normalisierten Koeffizientsignalen
als Folge eines Satzes von extern abgeleiteten Auswahlsi
gnalen für das Dezimationsverhältnis beispielsweise in ei
nem Koeffizientgenerator 10 erzeugt. Ein solcher extern ab
geleiteter Strom von Binärsignalen wird beispielsweise von
einem Delta-Sigma-Modulator empfangen. Beispielsweise kann
es sich bei dem extern abgeleiteten Strom um einen Einzel
bit-Signalstrom von einem Ein-Bit Sigma-Delta-Modulator
handeln. Der so empfangene extern abgeleitete Strom von
Binärsignalen wird maskiert oder vervielfacht, z. B. mit ei
nem UND-Glied mit zwei Eingängen und einem Ausgang, wobei
die vorbestimmte Folge von normalisierten Koeffizientsigna
len und die maskierten Signale dann in geeigneter Weise zur
Bereitstellung eines gefilterten Signals akkumuliert wer
den, z. B. im Mehrbit-Akkumulator 100. Der Verfahrensschritt
der Erzeugung der vorbestimmten Folge von normalisierten
Koeffizientsignalen kann die folgenden Teilschritte enthal
ten: Erzeugen von N Zählersignalen, wobei N eine vorbe
stimmte ganze Zahl ist derart, daß 2N eine obere Grenze für
das Dezimationsverhältnis des Dezimationsfilters darstellt;
und Erzeugen von N+S-1 normalisierten Signalen mittels vor
bestimmter Verschiebung und Null-Auffüllung entsprechender
Signale der erzeugten N Zählerausgangssignale (wie im Zu
sammenhang mit Tabelle 1 und Fig. 6 beschrieben), wobei S
eine vorbestimmte ganze Zahl kleiner N ist, die der Zahl
auswählbarer vom Dezimationsfilter verfügbarer Dezimations
verhältnisse ist, wobei ferner S so gewählt ist, daß
2N-(S-1) eine untere Grenze für das Dezimationsverhältnis
des Dezimationsfilters darstellt.
Claims (26)
1. Dezimationsfilter mit einem wählbaren Dezimations
verhältnis zum Filtern mindestens eines extern abgeleiteten
Stromes von quantisierten elektrischen Signalen mit einer
vorbestimmten Signalrate, gekennzeichnet durch
einen Koeffizientgenerator (z. B. 10 in Fig. 4), der als Reaktion auf einen Satz (M) von extern abgeleiteten Auswahlsignalen für ein Dezimationsverhältnis ein separates normalisiertes Koeffizientsignal an jeweils einem Ausgang einer Vielzahl von Ausgängen (12) bereitstellt; und
einen mit dem Koeffizientgenerator zur Aufnahme jedes darin erzeugten normalisierten Koeffizientsignals gekoppel ten Akkumulator (100), wobei der Akkumulator weiterhin zum Empfang des mindestens einen Stroms von quantisierten elek trischen Signalen eingerichtet ist und daraus mittels Mas kierung mit entsprechenden Signalen aus der Menge der emp fangenen normalisierten Koeffizientsignale mehrere Akkumu lator-Ausgangssignale bildet.
einen Koeffizientgenerator (z. B. 10 in Fig. 4), der als Reaktion auf einen Satz (M) von extern abgeleiteten Auswahlsignalen für ein Dezimationsverhältnis ein separates normalisiertes Koeffizientsignal an jeweils einem Ausgang einer Vielzahl von Ausgängen (12) bereitstellt; und
einen mit dem Koeffizientgenerator zur Aufnahme jedes darin erzeugten normalisierten Koeffizientsignals gekoppel ten Akkumulator (100), wobei der Akkumulator weiterhin zum Empfang des mindestens einen Stroms von quantisierten elek trischen Signalen eingerichtet ist und daraus mittels Mas kierung mit entsprechenden Signalen aus der Menge der emp fangenen normalisierten Koeffizientsignale mehrere Akkumu lator-Ausgangssignale bildet.
2. Dezimationsfilter nach Anspruch 1, dadurch gekenn
zeichnet; daß der Koeffizientgenerator (10) enthält:
einen N-Bit Zähler (z. B. 20 in Fig. 5), der gesteuert von einem vorbestimmten Zählertaktsignal an jedem der N Zählerausgänge ein separates Zählerausgangssignal bereit stellt, wobei N eine vorbestimmte ganze Zahl mit der Maß gabe ist, daß 2N eine obere Grenze für das Dezimationsver hältnis des Dezimationsfilters darstellt;
einen mit dem N-Bit Zähler verbundenen Invertierer zur Aufnahme jedes Zählerausgangssignals, wobei der Invertierer abhängig von einem Invertersteuersignal selektiv jedes emp fangene Zählerausgangssignal entweder invertiert oder nicht; und
eine Normalisierschaltung (400), die zur Aufnahme je des Ausgangssignals vom Invertierer ausgelegt ist und in Abhängigkeit von dem Satz extern abgeleiteter Auswahlsi gnale für das Dezimationsverhältnis separate normalisierte Koeffizientsignale an jedem betreffenden der N+S-1 Ausgänge bereitstellt, wobei S eine vorbestimmte ganze Zahl bedeu tet, die der Anzahl auswählbarer Dezimationsverhältnisse des Dezimationsfilters entspricht und die derart gewählt ist, daß 2N-(S-1) eine untere Grenze für das Dezimations verhältnis des Dezimationsfilters darstellt, und wobei die N+S-1 Ausgänge der Normalisierschaltung die Mehrzahl der Ausgänge des Koeffizientgenerators umfassen.
einen N-Bit Zähler (z. B. 20 in Fig. 5), der gesteuert von einem vorbestimmten Zählertaktsignal an jedem der N Zählerausgänge ein separates Zählerausgangssignal bereit stellt, wobei N eine vorbestimmte ganze Zahl mit der Maß gabe ist, daß 2N eine obere Grenze für das Dezimationsver hältnis des Dezimationsfilters darstellt;
einen mit dem N-Bit Zähler verbundenen Invertierer zur Aufnahme jedes Zählerausgangssignals, wobei der Invertierer abhängig von einem Invertersteuersignal selektiv jedes emp fangene Zählerausgangssignal entweder invertiert oder nicht; und
eine Normalisierschaltung (400), die zur Aufnahme je des Ausgangssignals vom Invertierer ausgelegt ist und in Abhängigkeit von dem Satz extern abgeleiteter Auswahlsi gnale für das Dezimationsverhältnis separate normalisierte Koeffizientsignale an jedem betreffenden der N+S-1 Ausgänge bereitstellt, wobei S eine vorbestimmte ganze Zahl bedeu tet, die der Anzahl auswählbarer Dezimationsverhältnisse des Dezimationsfilters entspricht und die derart gewählt ist, daß 2N-(S-1) eine untere Grenze für das Dezimations verhältnis des Dezimationsfilters darstellt, und wobei die N+S-1 Ausgänge der Normalisierschaltung die Mehrzahl der Ausgänge des Koeffizientgenerators umfassen.
3. Dezimationsfilter nach Anspruch 2, dadurch gekenn
zeichnet, daß die Normalisierschaltung mehrere Multiplexer
(z. B. 401 ff. in Fig. 6) enthält, die jeweils zur Aufnahme
eines entsprechenden Satzes von Inverterausgangssignalen
mit dem Invertierer verbunden sind, wobei jeder einzelne
der Multiplexer auf eine vorbestimmte Kombination innerhalb
des Satzes von extern abgeleiteten Auswahlsignalen für das
Dezimationsverhältnis anspricht, um daraus ein jeweiliges
normalisiertes Koeffizientsignal zu bilden und an einem be
treffenden der N+S-1 Ausgänge der Normalisierschaltung be
reitzustellen.
4. Dezimationsfilter nach Anspruch 3, dadurch gekenn
zeichnet, daß die Multiplexer Schaltungsmaßnahmen zur asyn
chronen Erzeugung der normalisierten Koeffizientsignale
enthalten.
5. Dezimationsfilter nach Anspruch 3, dadurch gekenn
zeichnet, daß die Multiplexer Schaltungsmittel zur vorbe
stimmten Verschiebung und Null-Auffüllung der jeweiligen
Inverterausgangssignale, gesteuert von dem Satz extern ab
geleiteter Auswahlsignale für das Dezimationsverhältnis,
enthalten, um die normalisierten Koeffizientsignale zu bil
den.
6. Dezimationsfilter nach irgend einem der Ansprüche 2
bis 5, gekennzeichnet durch einen mit dem Akkumulator (100)
verbundenen Überlaufdetektor (z. B. 200 in Fig. 4) zur Er
fassung einer Überlaufbedingung im Akkumulator.
7. Dezimationsfilter nach Anspruch 6, dadurch gekenn
zeichnet, daß der Akkumulator als 2N-Bit Akkumulator ausge
bildet ist (Fig. 9).
8. Dezimationsfilter nach Anspruch 7, dadurch gekenn
zeichnet, daß der Akkumulator 2N Stufen aufweist, von denen
jede ein jeweiliges Bit der 2N Bits des Akkumulators er
zeugt.
9. Dezimationsfilter nach Anspruch 8, dadurch gekenn
zeichnet, daß jede der 2N Stufen eine entsprechende Vielka
nal-Stufe enthält.
10. Dezimationsfilter nach Anspruch 9, dadurch gekenn
zeichnet, daß eine jeweilige Vielkanal-Stufe enthält:
einen Signalstrom-Multiplexer (z. B. 102 in Fig. 9) mit zwei Eingängen, wobei der Multiplexer derart geschaltet ist, daß er mindestens den einen quantisierten Signalstrom an einem seiner beiden Eingänge und einen entsprechenden zusätzlichen quantisierten Signalstrom an dem anderen sei ner beiden Eingänge erhält;
ein UND-Glied (104) mit zwei Eingängen, das schal tungsmäßig zum Empfang eines Ausgangssignals von dem Multi plexer an einem jeweiligen seiner beiden Eingänge ausgelegt ist, wobei das UND-Glied zur Bereitstellung maskierter Si gnale an seinem Ausgang ein jeweiliges von der Normalisier schaltung geliefertes und am anderen Eingang des UND-Glieds empfangenes normalisiertes Koeffizientsignal überlagert bzw. maskiert mit einem jeweiligen Signal aus dem quanti sierten Signalstrom;
einen Addierer (106) mit zwei Summanden-Eingängen und einem Summenausgang zur Bereitstellung entsprechender kumu lativer maskierter Ausgangssignale, wobei der Addierer mas kierte Signale von dem UND-Glied an einem seiner beiden Summandeneingänge empfängt, und wobei der Addierer ferner einen Eingang für ein hereinkommendes Übertragssignal sowie einen Ausgang für ein herausführendes Übertragssignal ent hält, welcher Ausgang zur Ausgabe eines Übertragssignals mit der jeweils nachfolgenden der 2N Stufen verbunden ist mit Ausnahme der letzten Stufe, von der das Übertragssignal auf den Überlaufdetektor gekoppelt wird;
Verzögerungsmittel (108) zur Zuteilung einer entspre chenden Verzögerung auf die kumulativ maskierten Ausgangs signale vom Addierer (106);
Multiplexermittel (112) zur selektiven Kopplung der Verzögerungsmittel (108) in zwei getrennten Rückkopplungs pfaden auf den anderen der beiden Summandeneingänge in Ab hängigkeit von einem an die Multiplexermittel angelegten entsprechenden Steuersignal (PIPE); und
einen Satz von jeweils mit den Verzögerungsmitteln (108) gekoppelten Verriegelungseinheiten (110) zur Bereit stellung eines jeweiligen gefilterten Ausgangssignals in Abhängigkeit von einem Verriegelungstaktsignal.
einen Signalstrom-Multiplexer (z. B. 102 in Fig. 9) mit zwei Eingängen, wobei der Multiplexer derart geschaltet ist, daß er mindestens den einen quantisierten Signalstrom an einem seiner beiden Eingänge und einen entsprechenden zusätzlichen quantisierten Signalstrom an dem anderen sei ner beiden Eingänge erhält;
ein UND-Glied (104) mit zwei Eingängen, das schal tungsmäßig zum Empfang eines Ausgangssignals von dem Multi plexer an einem jeweiligen seiner beiden Eingänge ausgelegt ist, wobei das UND-Glied zur Bereitstellung maskierter Si gnale an seinem Ausgang ein jeweiliges von der Normalisier schaltung geliefertes und am anderen Eingang des UND-Glieds empfangenes normalisiertes Koeffizientsignal überlagert bzw. maskiert mit einem jeweiligen Signal aus dem quanti sierten Signalstrom;
einen Addierer (106) mit zwei Summanden-Eingängen und einem Summenausgang zur Bereitstellung entsprechender kumu lativer maskierter Ausgangssignale, wobei der Addierer mas kierte Signale von dem UND-Glied an einem seiner beiden Summandeneingänge empfängt, und wobei der Addierer ferner einen Eingang für ein hereinkommendes Übertragssignal sowie einen Ausgang für ein herausführendes Übertragssignal ent hält, welcher Ausgang zur Ausgabe eines Übertragssignals mit der jeweils nachfolgenden der 2N Stufen verbunden ist mit Ausnahme der letzten Stufe, von der das Übertragssignal auf den Überlaufdetektor gekoppelt wird;
Verzögerungsmittel (108) zur Zuteilung einer entspre chenden Verzögerung auf die kumulativ maskierten Ausgangs signale vom Addierer (106);
Multiplexermittel (112) zur selektiven Kopplung der Verzögerungsmittel (108) in zwei getrennten Rückkopplungs pfaden auf den anderen der beiden Summandeneingänge in Ab hängigkeit von einem an die Multiplexermittel angelegten entsprechenden Steuersignal (PIPE); und
einen Satz von jeweils mit den Verzögerungsmitteln (108) gekoppelten Verriegelungseinheiten (110) zur Bereit stellung eines jeweiligen gefilterten Ausgangssignals in Abhängigkeit von einem Verriegelungstaktsignal.
11. Dezimationsfilter nach Anspruch 10, dadurch ge
kennzeichnet, daß die Verzögerungsmittel (108) mehrere ent
sprechende zueinander in Reihe geschaltete Verzögerungsein
heiten aufweisen.
12. Dezimationsfilter nach Anspruch 11, dadurch ge
kennzeichnet, daß eine erste der Verzögerungseinheiten di
rekt das kumulative Ausgangssignal vom Addierer (106) emp
fängt und daß eine am Ende angeordnete Verzögerungseinheit
selektiv mit dem anderen der Summandeneingänge über einen
jeweiligen der zwei Rückkopplungspfade verbunden wird, wenn
das betreffende Steuersignal (PIPE) einen von zwei vorbe
stimmten Pegelwerten annimmt.
13. Dezimationsfilter nach Anspruch 12, dadurch ge
kennzeichnet, daß eine weitere der Verzögerungseinheiten
selektiv über den anderen der beiden Rückkopplungspfade mit
dem anderen der Summandeneingänge gekoppelt wird, wenn das
entsprechende Steuersignal (PIPE) den anderen der beiden
vorbestimmten Pegelwerte annimmt.
14. Dezimationsfilter nach Anspruch 2, gekennzeichnet
durch die Wahl von N=12 und S=8.
15. Dezimationsfilter nach Anspruch 10, dadurch ge
kennzeichnet, daß getrennte Sigma-Delta-Modulatoren, die
jeweils einen Einbit-Modulator enthalten, einen jeweiligen
Strom quantisierter elektrischer Signale auf den Signal
strom-Multiplexer leiten.
16. Dezimationsfilter nach Anspruch 6, dadurch gekenn
zeichnet, daß zur Erzeugung der normalisierten Koeffizient
signale die Multiplexer miteinander verbunden sind und un
ter der Steuerung durch den Satz extern abgeleiteter Aus
wahlsignale für das jeweilige Dezimationsverhältnis die
entsprechenden Invertierer-Ausgangssignale in vorbestimmter
Weise verschieben und mit Nullen auffüllen.
17. Dezimationsfilter nach Anspruch 9, dadurch gekenn
zeichnet, daß jede entsprechende Vielkanal-Stufe enthält:
einen Signalstrom-Multiplexer (z. B. 102 in Fig. 9) mit zwei Eingängen, wobei der Multiplexer derart geschaltet ist, daß er mindestens den einen quantisierten Signalstrom an einem seiner beiden Eingänge und einen entsprechenden zusätzlichen quantisierten Signalstrom an dem anderen sei ner beiden Eingänge erhält;
ein UND-Glied (104) mit zwei Eingängen, das schal tungsmäßig zum Empfang eines Ausgangssignals von dem Multi plexer an einem jeweiligen seiner beiden Eingänge ausgelegt ist, wobei das UND-Glied zur Bereitstellung maskierter Si gnale an seinem Ausgang ein jeweiliges von der Normalisier schaltung geliefertes und am anderen Eingang des UND-Glieds empfangenes normalisiertes Koeffizientsignal überlagert bzw. maskiert mit einem jeweiligen Signal aus dem quanti sierten Signalstrom;
einen Addierer (106) mit zwei Summanden-Eingängen und einem Summenausgang zur Bereitstellung entsprechender kumulativer maskierter Ausgangssignale, wobei der Addierer maskierte Signale von dem UND-Glied an einem seiner beiden Summandeneingänge empfängt, und wobei der Addierer ferner einen Eingang für ein hereinkommendes Übertragssignal sowie einen Ausgang für ein herausführendes Übertragssignal ent hält, welcher Ausgang zur Ausgabe eines Übertragssignals mit der jeweils nachfolgenden der 2N Stufen verbunden ist mit Ausnahme der letzten Stufe, von der das Übertragssignal auf den Überlaufdetektor gekoppelt wird;
einen Satz von jeweiligen Verzögerungseinheiten, die jede eine vorbestimmte Verzögerung auf die kumulativ mas kierten Ausgangssignale vom Addierer (106) zuteilt;
einen Zwei-zu-Eins Multiplexer zur selektiven Kopplung vorbestimmter Verzögerungseinheiten in zwei getrennten Rück kopplungspfaden auf den anderen der beiden Summandenein gänge in Abhängigkeit von einem an den Zwei-zu-Eins Multi plexer angelegten Steuersignal (PIPE); und
ein Paar von jeweils mit den vorbestimmten Verzöge rungseinheiten gekoppelten Verriegelungseinheiten (110) zur Bereitstellung eines jeweiligen gefilterten Ausgangssignals in Abhängigkeit von einem Verriegelungstaktsignal.
einen Signalstrom-Multiplexer (z. B. 102 in Fig. 9) mit zwei Eingängen, wobei der Multiplexer derart geschaltet ist, daß er mindestens den einen quantisierten Signalstrom an einem seiner beiden Eingänge und einen entsprechenden zusätzlichen quantisierten Signalstrom an dem anderen sei ner beiden Eingänge erhält;
ein UND-Glied (104) mit zwei Eingängen, das schal tungsmäßig zum Empfang eines Ausgangssignals von dem Multi plexer an einem jeweiligen seiner beiden Eingänge ausgelegt ist, wobei das UND-Glied zur Bereitstellung maskierter Si gnale an seinem Ausgang ein jeweiliges von der Normalisier schaltung geliefertes und am anderen Eingang des UND-Glieds empfangenes normalisiertes Koeffizientsignal überlagert bzw. maskiert mit einem jeweiligen Signal aus dem quanti sierten Signalstrom;
einen Addierer (106) mit zwei Summanden-Eingängen und einem Summenausgang zur Bereitstellung entsprechender kumulativer maskierter Ausgangssignale, wobei der Addierer maskierte Signale von dem UND-Glied an einem seiner beiden Summandeneingänge empfängt, und wobei der Addierer ferner einen Eingang für ein hereinkommendes Übertragssignal sowie einen Ausgang für ein herausführendes Übertragssignal ent hält, welcher Ausgang zur Ausgabe eines Übertragssignals mit der jeweils nachfolgenden der 2N Stufen verbunden ist mit Ausnahme der letzten Stufe, von der das Übertragssignal auf den Überlaufdetektor gekoppelt wird;
einen Satz von jeweiligen Verzögerungseinheiten, die jede eine vorbestimmte Verzögerung auf die kumulativ mas kierten Ausgangssignale vom Addierer (106) zuteilt;
einen Zwei-zu-Eins Multiplexer zur selektiven Kopplung vorbestimmter Verzögerungseinheiten in zwei getrennten Rück kopplungspfaden auf den anderen der beiden Summandenein gänge in Abhängigkeit von einem an den Zwei-zu-Eins Multi plexer angelegten Steuersignal (PIPE); und
ein Paar von jeweils mit den vorbestimmten Verzöge rungseinheiten gekoppelten Verriegelungseinheiten (110) zur Bereitstellung eines jeweiligen gefilterten Ausgangssignals in Abhängigkeit von einem Verriegelungstaktsignal.
18. Dezimationsfilter nach Anspruch 17, dadurch ge
kennzeichnet, daß der Satz von Verzögerungseinheiten vier
jeweils in Reihe geschaltete Verzögerungseinheiten umfaßt.
19. Dezimationsfilter nach Anspruch 18, dadurch ge
kennzeichnet, daß eine erste der Verzögerungseinheiten di
rekt das kumulative Ausgangssignal vom Addierer (106) emp
fängt und daß die vierte Verzögerungseinheit selektiv mit
dem anderen der Summandeneingänge über einen jeweiligen der
zwei Rückkopplungspfade verbunden wird, wenn das betref
fende Steuersignal (PIPE) einen von zwei vorbestimmten Pe
gelwerten annimmt.
20. Dezimationsfilter nach Anspruch 17, dadurch ge
kennzeichnet, daß die dritte der Verzögerungseinheiten se
lektiv über den anderen der beiden Rückkopplungspfade mit
dem anderen der Summandeneingänge gekoppelt wird, wenn das
entsprechende Steuersignal (PIPE) den anderen der beiden
vorbestimmten Pegelwerte annimmt.
21. Dezimationsfilter nach Anspruch 20, dadurch ge
kennzeichnet, daß ein jeweiliger Strom von quantisierten
elektrischen Signalen einen Einzelbit-Signalstrom von einem
entsprechenden Einbit-Sigma-Delta-Modulator umfaßt.
22. Dezimationsfilter nach mindestens einem der vor
hergehenden Ansprüche, gekennzeichnet durch einen einzelnen
monolithisch integrierten elektronischen Schaltungschip mit
mindestens einem einen Einzelbit-Strom von elektrischen
Binärsignalen bereitstellenden Sigma-Delta-Modulator, wobei
der Chip weiterhin den Koeffizientgenerator, den Akkumula
tor und einen Überlaufdetektor enthält, der zur Erfassung
einer Überlaufbedingung im Akkumulator mit dem Akkumulator
gekoppelt ist.
23. Verfahren zur Dezimationsfilterung mindestens ei
nes Stromes von extern abgeleiteten Binärsignalen, gekenn
zeichnet durch die Schritte:
Erzeugen einer vorbestimmten Folge von normalisierten Koeffizientsignalen in Abhängigkeit von einem Satz extern abgeleiteter Auswahlsignale für das Dezimationsverhältnis;
Empfangen mindestens eines extern abgeleiteten Stroms von Binärsignalen;
Überlagern bzw. Maskieren des empfangenen extern abge leiteten Stromes von Binärsignalen mit der vorbestimmten Folge von normalisierten Koeffizientsignalen; und
Akkumulieren der maskierten Signale zur Bereitstellung eines gefilterten Signals.
Erzeugen einer vorbestimmten Folge von normalisierten Koeffizientsignalen in Abhängigkeit von einem Satz extern abgeleiteter Auswahlsignale für das Dezimationsverhältnis;
Empfangen mindestens eines extern abgeleiteten Stroms von Binärsignalen;
Überlagern bzw. Maskieren des empfangenen extern abge leiteten Stromes von Binärsignalen mit der vorbestimmten Folge von normalisierten Koeffizientsignalen; und
Akkumulieren der maskierten Signale zur Bereitstellung eines gefilterten Signals.
24. Verfahren nach Anspruch 23, dadurch gekennzeich
net, daß der Schritt des Erzeugens der vorbestimmten Folge
von normalisierten Koeffizientsignalen enthält:
Erzeugen von N Zählersignalen, wobei N eine vorbe stimmte ganze Zahl mit der Maßgabe ist, daß 2N eine obere Grenze für das Dezimationsverhältnis darstellt; und
Erzeugen von N+S-1 normalisierten Signalen mittels vorbestimmter Verschiebung und Null-Auffüllung entsprechen der Signale der erzeugten N Zählersignale, wobei S eine vorbestimmte ganze Zahl kleiner N entsprechend der Zahl auswählbarer vom Dezimationsfilter erhältlicher Dezimati onsverhältnisse ist, und wobei S so gewählt ist, daß 2N-(S-1) eine untere Grenze für das Dezimationsverhältnis dar stellt.
Erzeugen von N Zählersignalen, wobei N eine vorbe stimmte ganze Zahl mit der Maßgabe ist, daß 2N eine obere Grenze für das Dezimationsverhältnis darstellt; und
Erzeugen von N+S-1 normalisierten Signalen mittels vorbestimmter Verschiebung und Null-Auffüllung entsprechen der Signale der erzeugten N Zählersignale, wobei S eine vorbestimmte ganze Zahl kleiner N entsprechend der Zahl auswählbarer vom Dezimationsfilter erhältlicher Dezimati onsverhältnisse ist, und wobei S so gewählt ist, daß 2N-(S-1) eine untere Grenze für das Dezimationsverhältnis dar stellt.
25. Verfahren nach Anspruch 24, gekennzeichnet durch
die weiteren Schritte des Erfassens und Korrigierens einer
jeglichen Überlaufbedingung während des Akkumulations
schrittes.
26. Verfahren nach Anspruch 25, dadurch gekennzeich
net, daß mindestens ein Strom von extern abgeleiteten
Binärsignalen einen Einzelbit-Signalstrom von einem Einbit-
Sigma-Delta-Modulator aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US265475 | 1994-06-24 | ||
US08/265,475 US5548540A (en) | 1994-06-24 | 1994-06-24 | Decimation filter having a selectable decimation ratio |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19521609A1 true DE19521609A1 (de) | 1996-01-04 |
DE19521609B4 DE19521609B4 (de) | 2005-12-15 |
Family
ID=23010594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19521609A Expired - Fee Related DE19521609B4 (de) | 1994-06-24 | 1995-06-18 | Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung |
Country Status (5)
Country | Link |
---|---|
US (1) | US5548540A (de) |
KR (1) | KR100377501B1 (de) |
DE (1) | DE19521609B4 (de) |
ES (1) | ES2112165B1 (de) |
TW (1) | TW265488B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19639410A1 (de) * | 1996-09-25 | 1998-04-02 | Siemens Ag | Meßeinrichtung für elektrische Leistung |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3409220B2 (ja) * | 1994-09-20 | 2003-05-26 | コニカ株式会社 | 画像読み取り装置 |
US5974363A (en) * | 1997-04-09 | 1999-10-26 | Lucent Technologies Inc. | Self-testing of smart line cards |
US6014682A (en) * | 1997-05-30 | 2000-01-11 | International Business Machines Corporation | Methods and apparatus for variable-rate down-sampling filters for discrete-time sampled systems using a fixed sampling rate |
US5910908A (en) * | 1997-09-16 | 1999-06-08 | Tektronix, Inc. | Fir filter for programmable decimation |
DE10032520A1 (de) * | 2000-07-05 | 2002-01-24 | Infineon Technologies Ag | Interpolationsfilter und Verfahren zur digitalen Interpolation eines digitalen Signals |
US6433726B1 (en) | 2001-06-22 | 2002-08-13 | Koninklijke Philips Electronics N.V. | Fractional decimation filter using oversampled data |
GB2384376A (en) * | 2002-01-22 | 2003-07-23 | Zarlink Semiconductor Inc | Flexible decimator |
DE10250555A1 (de) * | 2002-10-30 | 2004-05-19 | Philips Intellectual Property & Standards Gmbh | Verfahren zur Ermittlung von Filterköffizienten eines digitalen Filters und digitales Filter |
US7586995B1 (en) * | 2005-04-18 | 2009-09-08 | Altera Corporation | Peak windowing for crest factor reduction |
US9964430B2 (en) * | 2009-05-05 | 2018-05-08 | S.P.M. Instrument Ab | Apparatus and a method for analyzing the vibration of a machine having a rotating part |
US8745115B2 (en) * | 2009-08-07 | 2014-06-03 | The Governors Of The University Of Alberta | Pixel sensor converters and associated apparatus and methods |
KR101317180B1 (ko) * | 2009-12-16 | 2013-10-15 | 한국전자통신연구원 | 2차의 싱크 데시메이션 필터 |
KR101103924B1 (ko) * | 2009-12-18 | 2012-01-12 | 최재윤 | 목재 재단기용 클램프 |
US8659455B2 (en) | 2012-05-30 | 2014-02-25 | Infineon Technologies Ag | System and method for operating an analog to digital converter |
US20220035397A1 (en) * | 2020-07-29 | 2022-02-03 | Texas Instruments Incorporated | Methods and Systems for Decimating Waveforms Using Second Order Derivative |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4547726A (en) * | 1983-08-01 | 1985-10-15 | General Electric Company | Means and method for measuring power system frequency |
US4723216A (en) * | 1985-08-01 | 1988-02-02 | General Electric Company | Digital frequency-locked loop for use with staggered sampling systems |
US4715000A (en) * | 1985-08-06 | 1987-12-22 | General Electric Company | Digital phase-locked loop and frequency measuring device |
US4937577A (en) * | 1986-02-14 | 1990-06-26 | Microchip Technology Inc. | Integrated analog-to-digital converter |
US4775851A (en) * | 1987-06-01 | 1988-10-04 | Motorola, Inc. | Multiplierless decimating low-pass filter for a noise-shaping A/D converter |
JP2600236B2 (ja) * | 1987-12-29 | 1997-04-16 | ソニー株式会社 | サンプリング周波数変換回路 |
US4896156A (en) * | 1988-10-03 | 1990-01-23 | General Electric Company | Switched-capacitance coupling networks for differential-input amplifiers, not requiring balanced input signals |
US5027306A (en) * | 1989-05-12 | 1991-06-25 | Dattorro Jon C | Decimation filter as for a sigma-delta analog-to-digital converter |
US4951052A (en) * | 1989-07-10 | 1990-08-21 | General Electric Company | Correction of systematic error in an oversampled analog-to-digital converter |
JPH0772864B2 (ja) * | 1990-05-11 | 1995-08-02 | パイオニア株式会社 | ディジタル信号プロセッサ |
JP2591864B2 (ja) * | 1991-01-30 | 1997-03-19 | 日本電気アイシーマイコンシステム株式会社 | ディジタルフィルタ |
US5349676A (en) * | 1991-02-11 | 1994-09-20 | General Electric Company | Data acquisition systems with programmable bit-serial digital signal processors |
US5157395A (en) * | 1991-03-04 | 1992-10-20 | Crystal Semiconductor Corporation | Variable decimation architecture for a delta-sigma analog-to-digital converter |
US5126961A (en) * | 1991-03-06 | 1992-06-30 | General Electric Company | Plural-channel decimation filter, as for sigma-delta analog-to-digital converters |
US5301121A (en) * | 1991-07-11 | 1994-04-05 | General Electric Company | Measuring electrical parameters of power line operation, using a digital computer |
US5181033A (en) * | 1992-03-02 | 1993-01-19 | General Electric Company | Digital filter for filtering and decimating delta sigma modulator output signals |
JP2508616B2 (ja) * | 1992-12-21 | 1996-06-19 | 日本プレシジョン・サーキッツ株式会社 | サンプリングレ―トコンバ―タ |
-
1994
- 1994-06-24 US US08/265,475 patent/US5548540A/en not_active Expired - Fee Related
-
1995
- 1995-01-05 TW TW084100035A patent/TW265488B/zh active
- 1995-06-18 DE DE19521609A patent/DE19521609B4/de not_active Expired - Fee Related
- 1995-06-20 ES ES09501231A patent/ES2112165B1/es not_active Expired - Fee Related
- 1995-06-23 KR KR1019950017018A patent/KR100377501B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19639410A1 (de) * | 1996-09-25 | 1998-04-02 | Siemens Ag | Meßeinrichtung für elektrische Leistung |
US6239589B1 (en) | 1996-09-25 | 2001-05-29 | Siemens Aktiengesellschaft | Method and device for compensating for angle errors when measuring electrical power |
Also Published As
Publication number | Publication date |
---|---|
ES2112165A1 (es) | 1998-03-16 |
ES2112165B1 (es) | 1998-10-01 |
KR100377501B1 (ko) | 2003-05-23 |
KR960003114A (ko) | 1996-01-26 |
DE19521609B4 (de) | 2005-12-15 |
TW265488B (en) | 1995-12-11 |
US5548540A (en) | 1996-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69129821T2 (de) | Mehrstufiger Sigma-deltaanalog/digitalumsetzer | |
KR930001296B1 (ko) | 보간용 시간이산 필터장치 | |
DE19521609A1 (de) | Dezimationsfilter mit wählbarem Dezimationsverhältnis | |
DE4127096C2 (de) | Gleichspannungs-Kalibriereinrichtung für einen Digital/Analog-Wandler | |
DE3853669T2 (de) | Schaltung und Verfahren zur Umsetzung der Abtastratenfrequenz. | |
DE68926722T2 (de) | SIGMA-DELTA-Modulator für Digital-Analogwandler | |
DE69107059T2 (de) | Sigma-delta-modulator. | |
DE102008047163B4 (de) | Bestimmen eines Zeitintervalls auf der Grundlage eines ersten Signals, eines zweiten Signals und eines Jitters des ersten Signals | |
DE4237875C2 (de) | Delta-Sigma-Konverter n-ter Ordnung und Verfahren zur Delta-Sigma-Konvertierung | |
DE4237082A1 (de) | ||
DE102015116269B4 (de) | Abtastratenwandler, analog-digital-wandler mit einem abtastratenwandler und verfahren zum umwandeln eines datenstroms von einer datenrate in eine andere datenrate | |
DE19521610B4 (de) | Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung | |
DE69422650T2 (de) | Als dreistufiges transversales Filter anwendbare digitale Filterschaltung | |
DE69223508T2 (de) | Dezimationsfilter für einen Sigma-Delta-Wandler und A/D-Wandler mit einem solchen Filter | |
EP1138120B1 (de) | Analog-digital-umsetzer | |
EP0610990B1 (de) | Digitale Phasenregelschleife | |
EP0215810B1 (de) | Schaltungsanordnung zur mittelwertbildung | |
DE2831059A1 (de) | Integrierender kodeumsetzer | |
EP0681235B1 (de) | Anordnung zum Summieren von Produkten zweier gleichen oder unterschiedlichen Signale | |
DE2804915C2 (de) | ||
DE19510655B4 (de) | Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale | |
DE69838844T2 (de) | Digitaler phasendiskriminator basiert auf frequenzabtastung | |
DE19510656B4 (de) | Schaltungsanordnung und Verfahren zum Filtern quantisierter elektrischer Signale | |
DE68913967T2 (de) | Sigma-Delta-Konverter mit einer Dämpfungsfunktion sowie einer Übertragungsfunktion, die unempfindlich gegenüber Fehlanpassungen der Anstiegs- und Abfallzeiten der Schaltelemente ist. | |
DE69303183T2 (de) | Dezimationsfilter mit zwei in Reihe geschalteten Filtern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |