DE19520639C2 - Monolithische Treiber/LCD-Vorrichtung - Google Patents

Description

Die Erfindung betrifft monolithische Treiber/LCD-Vor­ richtungen nach dem jeweiligen Oberbegriff der Ansprüche 1, 13 und 17. Insbesondere betrifft die Erfindung den Aufbau einer Signalleitungsanordnung zum Eingeben und Ausgeben pixelbezogener Signale bei einer LCD- Vorrichtung.

Derartige Vorrichtungen sind z. B. aus der JP 59-104173 (A) bekannt.

Fig. 9 zeigt schematisch den Aufbau einer herkömmlichen mo­ nolithischen Treiber/LCD-Vorrichtung 10. Auf einem Substrat 21 sind eine Gatetreiberschaltung 22, eine Sourcetreiber­ schaltung 23 und ein als Anzeigeeinheit wirkender TFT(Dünn­ filmtransistor)-Anzeigebereich 24 vorhanden. Das Substrat 21 kann ein solches aus Glas oder aus Quarz sein. Eine Gegen­ elektrode, die in Fig. 9 nicht dargestellt ist, ist eben­ falls vorhanden, und zwar so, daß sie dem Substrat 21 zuge­ wandt ist.

Im TFT-Anzeigebereich 24 ist eine Anzahl von Gatebusleitun­ gen 1 vorhanden, die sich parallel zueinander ausgehend von der Gatetreiberschaltung 22 erstrecken. Es sind auch mehre­ re Sourcebusleitungen 2 vorhanden, die sich jeweils parallel zueinander so ausgehend von der Sourcetreiberschaltung 23 erstrecken, daß sie rechtwinklig zu den Gatebusleitungen 1 stehen. Für jede Gatebusleitung 1 ist eine dazu parallel an­ geordnete Sammelleitung 3 für Zusatzkapazitäten 27 (nachfol­ gend als "Zusatzkapazität-Sammelleitung" 3 bezeichnet) vor­ handen.

In einem rechteckigen Bereich, wie er durch beliebige zwei benachbarte Sourcebusleitungen 2, eine beliebige Gatebuslei­ tung 1 und diejenige Zusatzkapazität-Sammelleitung 3, die der betrachteten Gatebusleitung 1 gegenübersteht, gebildet wird, sind die folgenden Komponenten vorhanden: ein TFT 25, ein Pixel 26 und eine Zusatzkapazität 27. Die Gateelektrode des TFT 25 ist mit der Gatebusleitung 1 verbunden, während seine Sourceelektrode mit der Sourcebusleitung 2 verbunden ist. Zwischen einer mit der Drainelektrode des TFT 25 ver­ bundenen Pixelelektrode und einer Gegenelektrode auf dem Ge­ gensubstrat ist ein Flüssigkristall luftdicht eingeschlos­ sen, wodurch das Pixel 26 gebildet wird. Jede der Zusatzka­ pazität-Sammelleitungen 3, an die die jeweiligen Zusatzkapa­ zitäten 27 gemeinsam angeschlossen sind, ist ebenfalls mit einer Elektrode 3a verbunden, die auf demselben Potential wie die Gegenelektrode liegt.

Bei einer derartigen LCD-Vorrichtung 10 wird die Leitungsan­ ordnung komplizierter, wenn die Treiberelemente für die Flüssigkristalltafel kleiner und feiner werden. Ferner wer­ den die Leitungen länger und die Anzahl von Überkreuzungen zwischen ihnen nimmt zu.

Fig. 10 zeigt teilweise den Aufbau eines mit der Anzeigeein­ heit (dem TFT-Arraybereich) 24 verbundenen herkömmlichen Sourcetreibers (Sourcetreiberschaltung) 23.

Die Sourcetreiberschaltung 23 ist so konzipiert, daß vier Gruppen von Schieberegistern A bis D jeweils von vier Reihen nichtinvertierter Taktsignale ΦA bis ΦD und invertierten Taktsignalen bis , die über jeweilige Taktleitungen 13 bis 16 übertragen werden, angesteuert werden.

In Fig. 10 bezeichnen A1 bis A3, B1 bis B3, C1 bis C3 und D1 bis D3 jeweils Schieberegistereinheiten, von denen jede einen Inverter und zwei getaktete Inverter beinhaltet. Jede der Schieberegistereinheiten A1 bis A3, B1 bis B3, C1 bis C3 und D1 bis D3 empfängt ein Verschiebesignal und gibt ein solches aus und empfängt auch ein Bitsignal.

Im Schieberegister in der Gruppe D wird z. B. ein an einem Eingangsknoten D_in eingegebener Impuls sequentiell in die jeweiligen Schieberegistereinheiten D1, D2 und D3 abhängig von den Taktsignalen ΦD und , die zueinander entgegenge­ setzte Phasen aufweisen, verschoben und dann an einem Aus­ gangsknoten D_out ausgegeben. Die jeweiligen Schieberegi­ stereinheiten D1, D2 und D3 liefern auch das ausgegebene Bitsignal an einen Analogschalter As. Die anderen Gruppen von Schieberegistereinheiten A1 bis A3, B1 bis B3 und C1 bis C3 sind auf dieselbe Weise aufgebaut und arbeiten entspre­ chend.

Fig. 11 zeigt teilweise die Konstruktion eines der Schiebe­ register auf dem in Fig. 10 dargestellten Substrat. In der Zeichnung sind ein n-Kanal-TFT 17 und ein p-Kanal-TFT 18 dargestellt, die benachbart zueinander auf einem isolieren­ den Substrat angeordnet sind, um einen getakteten Inverter zu bilden. An ein Ende eines Transistorbereichs 17a des n- Kanal-TFT 17, mit Inselform, ist eine Tieferspannungslei­ tung 11 über Kontaktlöcher 5 angeschlossen. An ein Ende ei­ nes Transistorbereichs 18a des p-Kanal-TFT 18, mit Insel­ form, ist eine Höherspannungsleitung 12 über die Kontaktlö­ cher 5 angeschlossen. Die anderen Enden der vorstehend ge­ nannten zwei Transistorbereiche 17a und 18a sind jeweils über die Kontaktlöcher 5 mit derselben Signalleitung 19 ver­ bunden.

In der Nähe der Transistorbereiche 17a und 18a sind Takt­ leitungen 13 bis 16 parallel zum Hauptabschnitt der Tiefer­ spannungsleitung 11 vorhanden. Jede der Taktleitungen 13 bis 16 umfaßt zwei Segmente und überträgt die nichtinvertierten Taktsignale ΦA bis ΦD bzw. die invertierten Taktsignale bis .

Über dem inselförmigen Transistorbereich 17a des n-Kanal- TFT 17 erstreckt sich ein Ende einer Signalleitung 27, deren anderes Ende mit der nichtinvertierten Seite ΦD der Taktlei­ tung 16 verbunden ist. Über dem inselförmigen Transistorbe­ reich 18a des p-Kanal-TFT 18 erstreckt sich ein Ende einer Signalleitung 28, deren anderes Ende mit der invertierten Seite der Taktleitung 16 verbunden ist. Ferner ist eine andere Signalleitung 29 über den vorstehend genannten zwei Transistorbereichen 17a und 18a vorhanden.

Die jeweiligen Signalleitungen 27, 28 und 29, die aus Poly- Si oder Al bestehen und auch als Gateelektrode des n-Kanal- TFT 17 und des p-Kanal-TFT 18 arbeiten, umfassen einen relativ langen Abschnitt (nachfolgend als "langer Signallei­ tungsabschnitt" bezeichnet), die in Fig. 11 mit A, B bzw. C bezeichnet sind. Ein Ende jedes solchen langen Signallei­ tungsabschnitts liegt im wesentlichen über dem Kanalbereich eines TFT.

Bei einem solchen Aufbau kommt es häufig zu Durchschlägen in einem Gateisolierfilm, wenn Ionen wie P⁺, B⁺ oder derglei­ chen in den Transistorbereich implantiert werden, um die Po­ larität des Kanals festzulegen. Im Schieberegister wird die­ se Art von Durchschlag besonders häufig in einem Signalein­ gangselement des getakteten Inverters beobachtet, der ein Signal von einem Taktgenerator empfangen soll, oder in einer n-Kanal-Insel oder einer p-Kanal-Insel, die einen CMOS-In­ verter bilden. Die Durchschläge heben die Funktion der Schieberegister in den auf sie folgenden Stufen auf, die so­ mit unter den Durchschlägen leiden.

Nachfolgend erfolgt eine Beschreibung hinsichtlich des vor­ stehend genannten Durchschlags im Gateisolierfilm unter bei­ spielhafter Bezugnahme auf den Ionenimplantationsprozeß zum Herstellen des CMOS-Inverters.

Fig. 12 ist eine Draufsicht, die beispielhaft eine typische Konstruktion eines herkömmlichen CMOS-Inverters zeigt. Die Fig. 13A bis 13D sind Schnittansichten entlang der Linie e-e′ in Fig. 12, in deren Reihenfolge der Ionenimplanta­ tionsprozeß fortschreitet. In diesen Zeichnungen sind glei­ che Komponenten durch dieselben Bezugszahlen gekennzeichnet.

Auf einem Glassubstrat 21 werden die folgenden Filme in der genannten Reihenfolge ausgebildet: Polysilicium-Dünnfilme 111 und 112, die als n- bzw. p-Kanal dienen; ein Gateiso­ lierfilm 113 und eine Gateelektrode 114, wie in Fig. 13A dargestellt. Die Gateelektrode 114 dient als Eingangselek­ trode für den Inverter, und sie liegt über dem n- und dem p-Kanal. In jeder der Fig. 12 sowie 13A-13D ist der n-Kanal- Transistor (TFT) links dargestellt und der p-Kanal-Transi­ stor (TFT) ist rechts dargestellt.

Dann wird ein Resistmuster 115 auf solche Weise ausgebildet, daß der p-Kanal-TFT bedeckt ist, gefolgt von einer Implanta­ tion von P⁺-Ionen in den n-Kanal-TFT, um dadurch einen Ka­ nalbereich 116 herzustellen (Fig. 13B). Dann wird das Re­ sistmuster 115 entfernt.

Anschließend wird ein Resistmuster 117 auf solche Weise her­ gestellt, daß der n-Kanal-TFT bedeckt ist, gefolgt von einer Implantation von B⁺-Ionen in den p-Kanal-TFT, um dadurch einen Kanalbereich 118 herzustellen (Fig. 13C). Dann wird das Resistmuster 117 entfernt.

Danach wird ein Zwischenschicht-Isolierfilm 119 auf der ge­ samten Oberfläche hergestellt, gefolgt von der Ausbildung von Kontaktlöchern 120 in ihm. Danach wird ein Metallfilm abgeschieden und so gemustert, daß Elektroden 121, 122 und 123 gebildet sind. In diesem Stadium wird die Elektrode 121 für den n-Kanal-TFT mit der Tieferspannungsquelle verbunden, während die Elektrode 123 für den p-Kanal-TFT mit der Höher­ spannungsquelle verbunden wird. Die Elektrode 122 dient als Ausgang des Inverters (Fig. 13D).

Wenn beim vorstehend genannten Prozeß die Ionenimplantation tatsächlich ausgeführt wird, sind die inselförmigen Polysi­ licium-Dünnfilme 111 und 112 sowie die Gateelektroden 114 bereits vorhanden, während noch keinerlei Metallschicht aus­ gebildet ist.

Es wird angenommen, daß die vorstehend genannten Durchschlä­ ge im TFT aus dem folgenden Grund hervorgerufen werden. Wenn ein langer Signalleitungsabschnitt vorhanden ist, der aus demselben Material wie die über den Polysilicium-Dünnfilmen liegende Gatelektrode besteht, besteht die Wahrscheinlich­ keit, daß während des Implantationsprozesses Ladungen aus dem langen Signalleitungsabschnitt in den Resist auslecken. Im Ergebnis wird das Potential der Gateelektrode auf das des Resists hochgezogen. Demgemäß entsteht eine Potentialdiffe­ renz zwischen der Gateelektrode, die eine Ionenimplantation erfährt, und dem Polysilicium-Dünnfilm, wobei der Gateiso­ lierfilm dazwischenliegt, wodurch Durchschläge durch den Gateisolierfilm hervorgerufen werden.

Durchschläge durch den Gateisolierfilm bilden nicht nur bei einem Transistor ein Problem, der den Inverter oder den ge­ takteten Inverter des Schieberegisters bildet, sondern auch bei einem Transistor, der einen Analogschalter oder einen Transistor bildet, wie für ein Pixel verwendet. Nachfolgend werden derartige problematische Fälle kurz beschrieben.

Fig. 14A ist ein beispielhaftes Konstruktionsdiagramm, das die Umgebung eines herkömmlichen Analogschalters zeigt. Fig. 14B ist eine Schnittansicht entlang der Linie f-f′ in Fig. 14A. In diesen Zeichnungen sind gleiche Komponenten mit den­ selben Bezugszahlen gekennzeichnet.

In den Zeichnungen ist folgendes dargestellt: ein auf dem isolierenden Substrat 21 hergestellter Analogschalter 133 und eine Signalleitung 131, deren eines Ende mit dem Ausgang eines Schieberegisters (in Fig. 14A nicht dargestellt) ver­ bunden ist. Die Signalleitung 131 läuft durch einen Puffer­ bereich und läuft unter drei Videoleitungen 134, die mit B, G und R bezeichnet sind, hindurch und erstreckt sich weiter über den Kanal des Transistorbereichs (Polysilicium-Dünn­ film) 133a, der den Analogschalter 133 bildet. Videosignale werden den Analogschaltern 133 über jeweilig abwechselnde Signalleitungen 135 von den jeweiligen Videoleitungen 134 zugeführt. Die vom Analogschalter 133 abgetasteten Videosig­ nale werden dann über Signalleitungen 132 in ein Pixel auf der Anzeigeeinheit 24 (in Fig. 14A nicht dargestellt) einge­ schrieben.

Der Prozeß zum Herstellen des Analogschalters 133 auf dem isolierenden Substrat 21 ist im wesentlichen derselbe wie der vorstehend unter Bezugnahme auf die Fig. 12 sowie 13A bis 13D beschriebene Prozeß zum Herstellen eines der Transi­ storen im CMOS-Inverter.

Beim vorstehend genannten Aufbau sind die Signalleitungen 131, deren eines Ende als Gateelektrode des den Analogschal­ ter 133 bildenden Transistors wirkt, jeweils über einen lan­ gen Weg angebracht. So sind die vorstehend genannten Durch­ schläge durch den Gateisolierfilm die Folge.

Fig. 15 ist eine vergrößerte Ansicht eines Pixels bei einem herkömmlichen Aktivmatrixsubstrat.

In Fig. 15 ist folgendes dargestellt: Sourcebusleitungen 2a und 2b, Gatebusleitungen 1a und 1b, eine Pixelelektrode 25a und ein TFT für ein Pixel (nachfolgend als "Pixel-TFT" be­ zeichnet) 25. Die hier verwendeten Bezugszahlen entsprechen den in Fig. 9 verwendeten. Die bereits erläuterten Zusatzka­ pazität-Sammelleitungen sind der Einfachheit halber in Fig. 15 weggelassen.

Bei dem in Fig. 15 dargestellten Aufbau ist die mit einer Gateelektrode des Pixel-TFT 25 verbundene Gatebusleitung 1a ziemlich lang. Daher sind Durchschläge durch den Gateiso­ lierfilm des Pixel-TFT 25 wegen eines Aufladens beim Ionen­ implantationsprozeß die Folge.

Als ein Beispiel für ein Verfahren zum Verhindern des Aufla­ dens bei der Ionenimplantation in TFTs, offenbart die Ver­ öffentlichung Nr. 59-104173 zu einer Japanischen Patentan­ meldung ein solches Verfahren, bei dem ein leitender Dünn­ film auf der gesamten Oberfläche eines isolierenden Sub­ strats abgeschieden wird, wenn Ionen in die TFTs implantiert werden. Dadurch, daß beim Ionenimplantationsprozeß erzeugte Ladungen durch den so abgeschiedenen leitenden Dünnfilm nach außen ausgegeben werden, verringert sich das Ausmaß von TFT- Beschädigungen. Jedoch erfordert das offenbarte Verfahren nicht nur den zusätzlichen Prozeßschritt des Abscheidens des leitenden Dünnfilms, sondern es erfordert auch einen zusätz­ lichen Prozeßschritt des thermischen Oxidierens des leiten­ den Dünnfilms.

Ein anderes Verfahren ist in der Veröffentlichung Nr. 5-198807 zu einer Japanischen Patentanmeldung offenbart, ge­ mäß dem die Gateelektroden aller TFTs gemeinsam am Rand des Substrats kurzgeschlossen werden und die Ionenimplantation in einer Atmosphäre mit geregeltem Druck ausgeführt wird.

Jedoch erfordert auch dieses Verfahren einen zusätzlichen Schritt des Auftrennens der kurzgeschlossenen Gateelektroden nach dem Abschluß des Ionenimplantationsprozesses, wodurch die Gesamtzahl an Prozeßschritten erhöht ist.

Der Erfindung liegt die Aufgabe zugrunde, eine monolithische Treiber/LCD-Vorrichtung zu schaffen, bei der Durchschläge durch den Gateisolierfilm eines TFT, hervorgerufen durch ei­ nen Ionenimplantationsprozeß, vermieden sind, ohne daß die Anzahl von Prozeßschritten zur Herstellung der Vorrichtung zu erhöhen ist.

Diese Aufgabe ist durch die Vorrichtungen gemäß den unabhän­ gigen Ansprüchen 1, 13 und 17 gelöst. Ausgestaltungen und Weiterbildungen dieser unabhängigen Lehren sind Gegenstand der abhängigen Ansprüche 2 bis 12, 14 bis 16 bzw. 18.

Die Erfindung wird aus der folgenden detaillierten Beschrei­ bung unter Bezugnahme auf die beigefügten Zeichnungen deut­ licher werden.

Fig. 1 ist eine schematische Draufsicht, die einen Teil ei­ nes Schieberegisters bei einer monolithischen Treiber/LCD- Vorrichtung gemäß einem ersten Ausführungsbeispiel der Er­ findung zeigt.

Fig. 2A ist eine Schnittansicht durch einen Pixel-TFT, der in der eben genannten Vorrichtung vorhanden ist.

Fig. 2B ist eine Schnittansicht durch einen Bereich X des in Fig. 1 dargestellten Schieberegisters.

Fig. 3 ist ein Kurvendiagramm, das die Beziehung zwischen der Länge einer Gateleitung und der Herstellausbeute an­ gibt.

Fig. 4 ist eine schematische Draufsicht, die einen Bereich eines Analogschalters bei einer monolithischen Treiber/LCD- Vorrichtung gemäß einem zweiten Ausführungsbeispiel der Er­ findung veranschaulicht.

Fig. 5A ist eine beispielhafte, schematische Draufsicht auf einen herkömmlichen Analogschalter, und Fig. 5B ist eine schematische Draufsicht, die einen Analogschalter bei einer monolithischen Treiber/LCD-Vorrichtung gemäß einem dritten Ausführungsbeispiel der Erfindung zeigt.

Fig. 6 ist eine schematische Draufsicht, die einen Pixelbe­ reich eines Aktivmatrixsubstrats bei einer monolithischen Treiber/LCD-Vorrichtung gemäß einem vierten Ausführungsbei­ spiel der Erfindung zeigt.

Fig. 7 ist eine Schnittansicht entlang der Linie d-d′ in Fig. 6.

Fig. 8 ist eine schematische Draufsicht, die eine modifi­ zierte Struktur des Pixelbereichs gemäß dem vierten Ausfüh­ rungsbeispiel der Erfindung veranschaulicht.

Fig. 9 ist ein schematisches Diagramm, das den typischen Aufbau einer monolithischen Treiber/LCD-Vorrichtung veran­ schaulicht.

Fig. 10 ist eine schematische Draufsicht, die einen Bereich einer typischen herkömmlichen Sourcetreiberschaltung veran­ schaulicht, die Teil der in Fig. 9 dargestellten monolithi­ schen Treiber/LCD-Vorrichtung ist.

Fig. 11 ist eine schematische Draufsicht, die einen Bereich eines typischen herkömmlichen Schieberegisters in der in Fig. 10 dargestellten Sourcetreiberschaltung veranschau­ licht.

Fig. 12 ist eine schematische Draufsicht, die die Konstruk­ tion eines typischen herkömmlichen CMOS-Inverters veran­ schaulicht.

Fig. 13A bis 13D sind Schnittansichten entlang der Linie e-e′ in Fig. 12, die Herstellschritte für den in Fig. 12 dargestellten CMOS-Inverter veranschaulichen.

Fig. 14A ist eine beispielhafte, schematische Draufsicht, die einen typischen herkömmlichen Analogschalter bei einer herkömmlichen monolithischen Treiber/LCD-Vorrichtung veran­ schaulicht, und Fig. 14B ist eine Schnittansicht entlang der Linie f-f′ in Fig. 14a.

Fig. 15 ist eine schematische Draufsicht, die einen typi­ schen herkömmlichen Pixelbereich eines Aktivmatrixsubstrats bei einer herkömmlichen monolithischen Treiber/LCD-Vorrich­ tung veranschaulicht.

Fig. 16 ist eine schematische Draufsicht, die einen anderen Bereich des Schieberegisters gemäß dem ersten Ausführungs­ beispiel einer erfindungsgemäßen monolithischen Treiber/LCD- Vorrichtung zeigt.

Fig. 17 ist eine schematische Draufsicht, die einen Bereich einer Sourcetreiberschaltung bei einer monolithischen Trei­ ber/LCD-Vorrichtung gemäß einem fünften Ausführungsbeispiel der Erfindung zeigt.

Fig. 18 ist eine schematische Draufsicht auf ein Schiebere­ gister in der Sourcetreiberschaltung gemäß Fig. 17.

(Beispiel 1)

Fig. 1 ist eine schematische Draufsicht zum Veranschaulichen eines ersten Ausführungsbeispiels einer erfindungsgemäßen monolithischen Treiber/LCD-Vorrichtung. Genauer gesagt, ist in Fig. 1 teilweise ein Schieberegister im Treiberelement der Vorrichtung dargestellt. Fig. 2A ist eine Schnittansicht durch einen Pixel-TFT in der Vorrichtung gemäß dem vorlie­ genden Ausführungsbeispiel. Fig. 2B ist eine Ansicht, die den Aufbau des mit X in Fig. 1 gekennzeichneten Bereichs im Schnitt zeigt. Obwohl hier nur der Bereich X von Fig. 1 dar­ gestellt ist, haben auch die mit Y und Z in Fig. 1 gekenn­ zeichneten Bereiche ähnliche Querschnittsstrukturen wie der Bereich X.

In den Fig. 1, 2A und 2B bezeichnen gleiche Bezugszahlen, wie sie für Komponenten des herkömmlichen Schieberegisters in Fig. 11 verwendet wurden, gleiche Komponenten. So wird eine detaillierte Beschreibung hierzu weggelassen.

Zum Eingeben eines nichtinvertierten Taktsignals ΦD von der nichtinvertierten Seite einer Taktsignalleitung 16 in eine Gateelektrode eines TFT 17 wird eine Signalleitung 127 ver­ wendet. Die Signalleitung 127 ist so ausgebildet, daß sie folgendes umfaßt: einen Hauptabschnitt 107, der dadurch her­ gestellt wird, daß ein Polysiliciumfilm (eine erste Lei­ tungsschicht) mit einem Unterbrechungsabschnitt 107a in der Nähe eines Transistorbereichs (einer aktiven Schicht) 17a des TFT 17 gemustert wird; und einen Verbindungsabschnitt 117, der durch Mustern eines Aluminiumfilms hergestellt wird, um den Unterbrechungsabschnitt 107 zu überbrücken, wie in Fig. 2B dargestellt.

Zum Eingeben eines invertierten Taktsignals von der in­ vertierten Seite der Taktleitung 16 in eine Gateelektrode eines TFT 18 wird eine Signalleitung 128 verwendet. Ähnlich wie die Signalleitung 127 ist die Signalleitung 128 so aus­ gebildet, daß sie folgendes umfaßt einen Hauptabschnitt 108, der durch Mustern des Polysiliciumfilms (der ersten Leitungsschicht) hergestellt wird, mit einem Unterbrechungs­ abschnitt 108a in der Nähe eines Transistorbereichs (einer aktiven Schicht) 18a des TFT 18; und einen Verbindungsab­ schnitt 118, der dadurch hergestellt wird, daß der Alu­ miniumfilm gemustert wird, um den Unterbrechungsabschnitt 108a zu überbrücken.

Über den vorstehend genannten zwei Transistorbereichen 17a und 18a ist eine Signalleitung 129 angebracht. Die Signal­ leitung 129 ist so ausgebildet, daß sie folgendes umfaßt: einen Hauptabschnitt 109, der dadurch hergestellt wird, daß der Polysiliciumfilm (die erste Leitungsschicht) gemustert wird, mit einem Unterbrechungsabschnitt 109a zwischen den Transistorbereichen 17a und 18a; und einen Verbindungsab­ schnitt 119, der dadurch hergestellt wird, daß der Alu­ miniumfilm gemustert wird, um den Unterbrechungsabschnitt 109a zu überbrücken.

Die vorstehend genannten Hauptabschnitte 107, 108 und 109 der Signalleitungen 127, 128 und 129 sind über Kontaktlöcher 5 mit den Verbindungsabschnitten 117, 118 bzw. 119 verbun­ den.

Fig. 16 zeigt einen anderen Bereich des Schieberegisters im Treiberelement des ersten Ausführungsbeispiels einer er­ findungsgemäßen Vorrichtung. Bereiche X1 und Z1 in Fig. 16 haben jeweils einen ähnlichen Querschnittsaufbau wie der Be­ reich X in Fig. 1, der in Fig. 2B dargestellt ist.

In Fig. 16 sind gleiche Komponenten wie in Fig. 1 mit den­ selben Bezugszahlen bezeichnet, weswegen eine detaillierte Beschreibung zu diesen weggelassen wird.

Wie in Fig. 16 dargestellt, sind ein n-Kanal-TFT 37 und ein p-Kanal-TFT 38 zueinander benachbart auf einem isolierenden Substrat angeordnet, um einen getakteten Inverter zu bilden. An ein Ende eines Transistorbereichs (aktive Schicht) 37a des n-Kanal-TFT 37 ist eine Tieferspannungsleitung 11 über Kontaktlöcher 5 angeschlossen. An ein Ende,eines Transistor­ bereichs (aktive Schicht) 38a des p-Kanal-TFT 38 ist eine Höherspannungsleitung 12 über Kontaktlöcher 5 angeschlossen. Die anderen Enden der vorstehend genannten zwei Transistor­ bereiche 37a und 38a sind über die Kontaktlöcher 5 mit der­ selben Signalleitung 19 verbunden.

Zum Eingeben eines invertierten Taktsignals von der in­ vertierten Seite einer Taktleitung 13 in die Gateelektrode des n-Kanal-TFT 37 wird eine Signalleitung 527 verwendet. Diese ist so ausgebildet, daß sie folgendes umfaßt: einen Hauptabschnitt 507, der dadurch hergestellt wird, daß der Polysiliciumfilm (die erste Leitungsschicht) gemustert wird, mit einem Unterbrechungsabschnitt 507a in der Nähe des Tran­ sistorbereichs 37a des TFT 37; und einen Verbindungsab­ schnitt 517, der dadurch hergestellt wird, daß der Alu­ miniumfilm gemustert wird, um den Unterbrechungsabschnitt 507a zu überbrücken.

Zum Eingeben eines nichtinvertierten Taktsignals ΦA von der nichtinvertierten Seite der Taktleitung 13 an eine Gateelek­ trode des p-Kanal-TFT 38 wird eine Signalleitung 48 verwen­ det. Im Vergleich mit den anderen Signalleitungen verfügt die Signalleitung 48 über eine relativ kurze Gateleitungs­ länge, d. h., daß der Weg von der Gateelektrode des p-Kanal- TFT 38 zu einer Signalleitung wie der Taktleitung 13 relativ kurz ist. Daher ist in ihr kein Unterbrechungsabschnitt vor­ handen, abweichend vom Fall der anderen Signalleitung wie der Signalleitung 527.

Über den vorstehend genannten zwei Transistorbereichen 37a und 38a ist eine Signalleitung 529 vorhanden. Diese ist so ausgebildet, daß sie folgendes umfaßt: einen Hauptabschnitt 509, der dadurch hergestellt wird, daß der Polysiliciumfilm (die erste Leitungsschicht) gemustert wird, mit einem Unter­ brechungsabschnitt 509a zwischen den Transistorbereichen 37a und 38a; und einen Verbindungsabschnitt 519, der dadurch hergestellt wird, daß der Aluminiumfilm gemustert wird, um den Unterbrechungsabschnitt 509a zu überbrücken.

In der vorstehenden Beschreibung ist als Beispiel der Aufbau des getakteten Inverters im Schieberegister verwendet. Es ist keine Erläuterung hinsichtlich des Aufbaus des Inverters angegeben, wie er ebenfalls im Schieberegister dieses Bei­ spiels enthalten ist. Jedoch ist mindestens einer unter meh­ reren Invertern, die das Schieberegister aufbauen, ebenfalls so aufgebaut, daß er eine ähnliche Struktur wie die Signal­ leitung im getakteten Inverter, wie in den Fig. 1 oder 16 dargestellt, aufweist.

Zum Beispiel ist eine Signalleitung, die über den beiden Transistor­ bereichen sowohl des n-Kanal-TFT als auch des p-Kanal-TFT, die den Inverter bilden, angebracht ist, so ausgebildet, daß sie folgendes umfaßt: einen Hauptabschnitt, der dadurch her­ gestellt wird, daß der Polysiliciumfilm (die erste Leitungs­ schicht) gemustert wird, mit einem Unterbrechungsabschnitt zwischen den zwei Transistorbereichen; und einen Verbin­ dungsabschnitt, der dadurch hergestellt wird, daß der Alu­ miniumfilm gemustert wird, um den Unterbrechungsabschnitt zu überbrücken.

Nachfolgend wird unter Bezugnahme auf Fig. 2a ein Herstell­ prozeß für das erste Ausführungsbeispiel einer erfindungsge­ mäßen Vorrichtung beschrieben.

Zunächst wird auf dem gesamten isolierenden Substrat 21 z. B. durch eine CVD-Technik ein Polysilicium-Dünnfilm 602 ausge­ bildet, der als Halbleiterschicht 602 dient. Danach wird auf der Oberfläche des Polysilicium-Dünnfilms 602 durch CVD, Sputtern oder thermische Oxidation ein Isolierfilm 603 her­ gestellt, der später als Gateisolierfilm 603 wirkt. Vorzugs­ weise beträgt die Dicke des Gateisolierfilms 603 ungefähr 100 nm.

Dann werden der Polysilicium-Dünnfilm 602 und der Isolier­ film 603 zu einem vorgegebenen Aufbau gemustert, um dadurch die inselförmige Halbleiterschicht 602 mit einer Dicke von ungefähr 40 nm bis 80 nm herzustellen. Alternativ kann der oben angegebene Gateisolierfilm 603 nach dem Mustern der Halbleiterschicht 602 hergestellt werden.

Es ist auch möglich, vor dem Herstellen des Isolierfilms 603 eine solche Verarbeitung wie Lasertempern oder Tempern in Stickstoffatmosphäre auszuführen, um die Kristallinität des Polysilicium-Dünnfilms 602 zu verbessern.

Anschließend wird durch CVD ein weiterer Polysilicium-Dünn­ film, der später als Gatebusleitungen wirkt, mit einer Dicke von typischerweise 450 nm hergestellt, gefolgt von einem Dotiervorgang, um einen Polysilicium-Dünnfilm mit niedrigem Widerstand zu erhalten.

Danach weisen die jeweiligen Hauptabschnitte 107, 108 und 109 der Signalleitungen 127, 128 und 129 jeweils eine Struk­ tur auf, wie sie in Fig. 1 dargestellt ist, die jeweiligen Hauptabschnitte 507 und 509 der Signalleitungen 527 und 529 weisen jeweils eine Struktur auf, wie sie in Fig. 16 darge­ stellt ist, und die Signalleitungen 48, wie in Fig. 16 dar­ gestellt, sind jeweils dadurch hergestellt, daß der Polysi­ licium-Dünnfilm mit niedrigem Widerstand gemustert wurde.

Ein Teil der jeweiligen Hauptabschnitte 107, 108 und 109 der Signalleitungen 127, 128 und 129 arbeitet als Gateelektroden der Transistoren 17 und 18 in dem in Fig. 1 dargestellten, oben genannten Schieberegister. Auf ähnliche Weise arbeitet ein Teil der jeweiligen Hauptabschnitte 507 und 509 der Sig­ nalleitungen 527 und 529 wie auch der Signalleitung 48 als Gateelektroden der Transistoren 37 und 38 im vorstehend ge­ nannten, in Fig. 16 dargestellten Schieberegister.

Während der vorstehend genannten Schritte wird im Pixel-TFT auch eine in Fig. 2A dargestellte Gateelektrode 604 ausge­ bildet. Alternativ kann die Gateelektrode 604 im Pixel-TFT mit einem anderen Prozeßschritt aus einem Metall wie Al her­ gestellt werden.

Nachfolgend werden unter Verwendung der Gateelektrode 604 und eines durch Photolithographie als Maske hergestellten Resists Ionen in die Halbleiterschicht 602 implantiert, mit Ausnahme des Bereichs unter der Gateelektrode 604, um die Polarität (p oder n) des TFT festzulegen. So wird ein in Fig. 2A dargestellter Kanalbereich 602a ausgebildet. Gleich­ zeitig werden Kanalbereiche auch in den in den Fig. 1 und 16 dargestellten jeweiligen Transistorbereichen 17a, 18a, 37a und 38a ausgebildet.

Danach wird ein erster Zwischenschicht-Isolierfilm 605 mit einer Dicke von z. B. 700 nm auf der gesamten Oberfläche des Substrats hergestellt, gefolgt von einer Ausbildung von Kon­ taktlöchern 606 in diesem ersten Zwischenschicht-Isolierfilm 605. Indessen werden die Kontaktlöcher 5, wie es in Fig. 1 dargestellt ist, auch in den jeweiligen Transistorbereichen 17a und 18a wie auch den jeweiligen Endbereichen der Haupt­ abschnitte 107 bis 109 in der Nähe der Unterbrechungsab­ schnitte 107a bis 109a ausgebildet. Kontaktlöcher werden ferner in den jeweiligen Transistorbereichen 37a und 38a wie auch den jeweiligen Endbereichen der Hauptabschnitte 507 und 509 in der Nähe der Unterbrechungsabschnitte 507a und 509a ausgebildet, wie in Fig. 16 dargestellt.

Danach werden Leitungsmuster 607 mit einer Dicke von z. B. 600 nm unter Verwendung eines Metalls mit niedrigem Wider­ stand, wie Al, hergestellt. Im selben Schritt werden die je­ weiligen Verbindungsabschnitte 117, 118 und 119 zum Über­ brücken der Unterbrechungsabschnitte 107a, 108a und 109a der Signalleitungen 127, 128 und 129 hergestellt, wie in den Fig. 1 und 2B dargestellt. Ferner werden auch die Verbin­ dungsabschnitte 517 und 519 zum Überbrücken der Unterbre­ chungsabschnitte 507a und 509a der Signalleitungen 527 und 529 hergestellt, wie in Fig. 16 dargestellt.

Beim Herstellschritt für den Pixel-TFT gemäß dem vorliegen­ den Beispiel, wie er in Fig. 2A dargestellt ist, werden Kon­ taktlöcher 606 zum Verbinden der Drainelektrode des TFT mit einer Pixelelektrode 611 nach dem Herstellen des ersten Zwi­ schenschicht-Isolierfilms 605 im Pixel-TFT-Bereich ausge­ bildet, um dadurch Kontaktfehler zu verhindern. Das Kontakt­ loch 606 wird mit einem Metall 607 wie Al aufgefüllt, damit der Niveauunterschied zwischen der Drainelektrode und der Pixelelektrode 611 verringert ist.

Danach wird ein zweiter Zwischenschicht-Isolierfilm 608 mit einer Dicke von z. B. 600 nm hergestellt, gefolgt von einer Ausbildung von Kontaktlöchern 609 in ihm. Die Kontaktlöcher 609 werden mit einem Metall 610 wie TiW, WSi, No oder W auf­ gefüllt. Das Metall 610 sorgt für Ohmschen Kontakt zum Me­ tall 607, wie Al, das in das Kontaktloch 606 eingefüllt ist, und der z. B. aus ITO bestehenden Pixelelektrode 611.

Nachfolgend wird die Pixelelektrode 611 durch Mustern der transparenten Elektrode aus ITO mit einer Dicke von z. B. un­ gefähr 150 nm ausgebildet.

Mittels des vorstehend genannten Prozesses werden das Pixel­ element, wie in Fig. 2A dargestellt, sowie die TFTs 17, 18, 37 und 38 des Schieberegisters, wie in den Fig. 1 und 16 dargestellt, hergestellt.

So werden beim vorliegenden Beispiel Signalleitungen 127, 128, 129, 527 und 529 für mehrere der TFTs 17, 18, 37 und 38 in der LCD-Vorrichtung hergestellt. Ein Bereich jeder der jeweiligen Signalleitungen 127, 128, 129, 527 und 529 wirkt als Gateelektrode der TFTs 17, 18, 37 und 38. Ferner sind die jeweiligen Signalleitungen 127, 128, 129, 527 und 529 so ausgebildet, daß sie folgendes umfassen: die Hauptabschnitte 107, 108, 109, 507 und 509 aus Polysilicium mit jeweils den Unterbrechungsabschnitten 107a, 108a, 109a, 507a und 509a in der Nähe der Transistorbereiche der TFTs 17, 18, 37 und 38; und die Verbindungsabschnitte 117, 118, 119, 517 und 519 aus Aluminium, die jeweils die Unterbrechungsabschnitte 107a, 108a, 109a, 507a und 509a überbrücken.

Ein Ionenimplantationsprozeß, der ein Aufladen der Signal­ leitungen 127, 128, 129, 527 und 529 hervorrufen kann, wird nach dem Herstellen der Hauptabschnitte 107, 108, 109, 507 und 509 derselben ausgeführt, und danach werden die Unter­ brechungsabschnitte 107a, 108a, 109a, 507a und 509a dadurch überbrückt, daß die Verbindungsabschnitte 117, 118, 119, 517 und 519 hergestellt werden. So werden Durchschläge durch den Gateisolierfilm der TFTs beim Ionenimplantationsprozeß ver­ hindert.

Demgemäß kann bei dieser monolithischen Treiber/LCD-Vorrich­ tung die Wahrscheinlichkeit von Fehlern in den Schieberegi­ stern, die derartige TFTs als Schaltungselemente beinhalten, deutlich verringert werden.

Darüber hinaus ist jede der Signalleitungen 127, 128 und 527 zum Eingeben der Taktsignale über die Taktleitungen 13 bis 16 in die Gateelektroden der TFTs so ausgebildet, daß sie folgendes umfaßt: die vorstehend genannten Hauptabschnitte 107, 108 und 507 mit den Unterbrechungsabschnitten 107a, 108a und 507a; und die Verbindungsabschnitte 117, 118 und 517 zum Überbrücken der Unterbrechungsabschnitte 107a, 108a und 507a. Demgemäß können nicht nur Durchschläge durch den Gateisolierfilm verhindert werden, sondern es ist auch mög­ lich, den Widerstand der Leitungen zwischen den jeweiligen Taktleitungen und dem Schieberegister dadurch auszugleichen, daß die Längen der Unterbrechungsabschnitte wie auch die Widerstandswerte der Hauptabschnitte und der Verbindungsab­ schnitte in den Signalleitungen 127, 128 und 527 eingestellt werden.

Versuchsweise wurden drei Sätze von Schieberegistern mit 300 Stufen hergestellt, jeweils mit Abständen zwischen den TFTs und den Verbindungsabschnitten aus Aluminium (d. h. Längen der Gateleitungen gemessen ausgehend von den Transistoren) von 10 µm, 100 µm bzw. 200 µm. Die Herstellausbeuten für die Schieberegister wurden hinsichtlich der Qualität der Aus­ gangssignale von der jeweiligen 300-sten Stufe bewertet.

In Fig. 3 repräsentiert die horizontale Achse den Abstand zwischen den TFTs und den metallischen Verbindungsabschnit­ en (Längen der Gateleitungen, gemessen ausgehend von den Transistoren), und die vertikale Achse repräsentiert die Herstellausbeute von Schieberegistern mit 300 Stufen. Die bei den Versuchen erzielten Herstellausbeuten waren die fol­ genden: 30%, wenn der Abstand zwischen einem TFT und einem Verbindungsabschnitt 200 µm betrug; 85%, wenn der Abstand 100 µm betrug; und 98%, wenn der Abstand 10 µm betrug. So wurde die Herstellausbeute der Schieberegister erhöht, wenn der Abstand zwischen den TFTs und den metallischen Verbin­ dungsabschnitten verringert wurde.

(Beispiel 2)

Fig. 4 ist eine Ansicht, die eine Vorrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung veranschaulicht.

Beim vorstehend beschriebenen ersten Ausführungsbeispiel sind die mit der Gateelektrode verbundenen Signalleitungen, d. h. die Gateleitungen zum Eingeben der Taktsignale von den Taktleitungen in die getakteten Inverter im Schieberegister so ausgebildet, daß sie Unterbrechungsabschnitte aufweisen. Beim vorliegenden Ausführungsbeispiel ist ein Aufbau ähnlich dem beim ersten Ausführungsbeispiel in einem Gate-Eingangs­ element eines Analogschalters realisiert, der in der Trei­ berschaltung der monolithischen Treiber/LCD-Vorrichtung enthalten ist.

In Fig. 4 bezeichnen gleiche Bezugszahlen wie in Fig. 14A gleiche Komponenten, weswegen eine detaillierte Beschreibung zu solchen Komponenten weggelassen wird.

Eine Signalleitung 227, die das Ausgangssignal eines Schie­ beregisters (in Fig. 4 nicht dargestellt) an einen Analog­ schalter 133 liefert, ist so angebracht, daß sie Videolei­ tungen 134 schneidet, die mit B, G und R bezeichnet sind. Die Signalleitung 227 ist so ausgebildet, daß sie folgendes umfaßt: einen Hauptabschnitt 207, der durch Mustern eines Polysilicium-Dünnfilms oder dergleichen hergestellt wird, mit Unterbrechungsabschnitten 207a in der Nähe eines Transi­ storbereichs (aktive Schicht) 133a eines den Analogschalter 133 bildenden TFT; und einen Verbindungsabschnitt 217, der durch Mustern eines Aluminiumfilms oder dergleichen herge­ stellt wird, um die Unterbrechungsabschnitte 207a zu über­ brücken.

Ähnlich wie beim ersten Ausführungsbeispiel wird beim so aufgebauten zweiten Ausführungsbeispiel Ionenimplantation zum Festlegen der Polarität des Transistors nach dem Her­ stellen des Hauptabschnitts 207 der Signalleitung (der Gate­ leitung) 227, die zum Analogschalter 133 führt, ausgeführt. Danach werden die Unterbrechungsabschnitte 207a mittels ei­ nes Metalls überbrückt, das im anschließenden Schritt zu verwenden ist. So können Durchschläge durch den Gateisolier­ film des Analogschalters 133 wegen eines Aufladens desselben verhindert werden.

(Beispiel 3)

Die Fig. 5A und 5B sind Ansichten, die eine Vorrichtung ge­ mäß einem dritten Ausführungsbeispiel der Erfindung veran­ schaulichen.

Das vorliegende Ausführungsbeispiel betrifft speziell derar­ tige TFTs, wie sie in einem Pufferbereich eines Gatetreibers oder eines Sourcetreibers oder in einem analogen Schalter zum Abtasten von Videosignalen bei einer LCD-Vorrichtung verwendet werden. Diese TFTs verfügen typischerweise über eine Breite von 100 µm oder mehr, abweichend von den TFTs, die in anderen Teilen einer LCD-Vorrichtung verwendet wer­ den.

Fig. 5A zeigt einen typischen Aufbau eines solchen TFT mit großer Breite (2W). In Fig. 5A ist folgendes dargestellt: eine Signaleingangsleitung 121a, eine Signalausgangsleitung 122a und eine Gateelektrode 123a. In derartigen TFTs mit größerer Breite ist das Auftreten von Durchschlägen durch den Gateisolierfilm während des Ionenimplantationsprozesses wahrscheinlicher als bei TFTs mit kleinerer Breite.

Gemäß der Erfindung ist jedoch ein TFT 125 in zwei TFT-Seg­ mente 125a und 125b, jeweils mit der Breite W, unterteilt, wie in Fig. 5B dargestellt. Zwischen den so unterteilten zwei TFT-Segmenten 125a und 125b ist die Gateelektrode 223 ihrerseits in zwei Segmente unterteilt, die nach dem Ionen­ implantationsprozeß durch eine andere Leitung miteinander verbunden werden, wodurch Durchschläge im TFT 125 verhindert sind. Eine Signaleingangsleitung 121a und eine Signalaus­ gangsleitung 122a sind auf ähnliche Weise an den jeweiligen Seiten der Gateelektrode 223 vorhanden.

Genau gesagt, verfügt ein den Analogschalter bildender TFT typischerweise über eine Kanalbreite von 100 µm oder mehr, und er wird in mehrere Segmente 125a und 125b unterteilt, die in der Richtung der Kanalbreite ausgerichtet sind. Die Gateelektrode 223 des TFT 125 wird so ausgebildet, daß sie folgendes umfaßt: einen Hauptabschnitt 103, der durch Mu­ stern eines Polysiliciumfilms oder dergleichen hergestellt wird, mit Unterbrechungsabschnitten 103a zwischen den be­ nachbarten Segmenten 125a und 125b; und einen Verbindungsab­ schnitt 113, der durch Mustern von Aluminium oder derglei­ chen hergestellt wird, um die Unterbrechungsabschnitte 103a zu überbrücken.

Durch einen solchen Aufbau der Gateelektrode 223 können, ähnlich wie bei den vorigen Ausführungsbeispielen, Durch­ schläge aufgrund eines Aufladens des Analogschalters verhin­ dert werden.

(Beispiel 4)

Fig. 6 ist eine Ansicht, die ein viertes Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung als Vergrößerung eines Pixels in einem Aktivmatrixsubstrat zeigt. Fig. 7 ist eine Schnittansicht entlang der Linie d-d′ in Fig. 6. In diesen Zeichnungen sind gleiche Komponenten mit gleichen Bezugszah­ len gekennzeichnet.

Bei diesem Ausführungsbeispiel ist zum Verhindern von Durch­ schlägen in einem TFT in einer LCD-Einheit der Treiber/LCD- Vorrichtung während des Ionenimplantationsprozesses ein Hauptabschnitt einer Gatebusleitung so aufgebaut, daß er für jedes der Pixel Unterbrechungsabschnitte aufweist. Derartige Unterbrechungsabschnitte werden mittels einer Metallschicht überbrückt, die im anschließenden Schritt zu verwenden ist.

In Fig. 6 bezeichnen gleiche Bezugszahlen wie in Fig. 15 gleiche Komponenten. Daher ist eine Beschreibung zu diesen weggelassen.

Beim vorliegenden Ausführungsbeispiel ist eine Gatebuslei­ tung 321 so ausgebildet, daß sie folgendes umfaßt einen Hauptabschnitt 301, der dadurch hergestellt wird, daß ein Polysiliciumfilm oder dergleichen gemustert wird, mit einem Unterbrechungsabschnitt 301a für jedes der Pixel an einer Überkreuzungsstelle 57 mit einer Sourcebusleitung 2a; und einen Verbindungsabschnitt 311, der dadurch hergestellt wird, daß ein Aluminiumfilm oder dergleichen gemustert wird, um den Unterbrechungsabschnitt 301a zu überbrücken. Eine andere Gatebusleitung 322 umfaßt das Folgende: einen Hauptabschnitt 302 mit einem Unterbrechungsabschnitt 302a für jedes der Pixel an einer Schnittstelle 58; und einen Verbindungsab­ schnitt 312 zum Überbrücken des Unterbrechungsabschnitts 302a, ähnlich wie bei der vorstehend genannten Gatebuslei­ tung 321.

Die Unterbrechungsabschnitte 301a der Gatebusleitung 321 können nicht mit derselben Schicht eines Metallfilms, der die Sourcebusleitung 2a bildet, überbrückt werden. Daher werden, wie es in Fig. 7 dargestellt ist, der Hauptabschnitt 301 der Gatebusleitung 321 sowie die Aluminiumschicht 607 über Kontaktlöcher 606 im ersten Zwischenschicht-Isolierfilm 605 miteinander verbunden. Dann wird der Unterbrechungsab­ schnitt 301a an der Schnittstelle 57 zwischen der Sourcebus­ leitung 2a und der Gatebusleitung 321 über eine Metall­ schicht 610 aus TiW oder Mo überbrückt.

So werden beim vorliegenden Ausführungsbeispiel, was die Gatebusleitungen 321 und 322 betrifft, von denen ein Teil jeweils als Gateelektrode des Pixel-TFT 25 arbeitet, nur die Hauptabschnitte 301 und 302 mit den Unterbrechungsabschnit­ ten 301a und 302a für jedes Pixel vor dem Ionenimplanta­ tionsprozeß hergestellt. Demgemäß können Durchschläge durch den Gateisolierfilm im Pixel-TFT 25 während des Ionenimplan­ tationsprozesses verhindert werden.

Wenn ein für die Verbindungsabschnitte 311 und 312 verwen­ detes metallisches Material einen Widerstand aufweist, der kleiner als der der Gateelektrode ist, kann auch eine Sig­ nalverzögerung auf den Gatebusleitungen 321 und 322 verhin­ dert werden.

Obwohl in Fig. 6 die Unterbrechungsabschnitte 301a und 302a der Gatebusleitungen 321 und 322 an den Überkreuzungsstellen 57 und 58 zwischen den Sourcebusleitungen 2a und 2b und den Gatebusleitungen 321 und 322 überbrückt sind, ist die Erfin­ dung nicht hierauf beschränkt.

Als Beispiel zeigt Fig. 8 eine Modifizierung des vorliegen­ den Ausführungsbeispiels. In Fig. 8 sind gleiche Komponenten wie in Fig. 7 mit denselben Bezugszahlen bezeichnet.

Genau gesagt, ist es, wie in Fig. 8 dargestellt, auch mög­ lich, eine Gatebusleitung 421 so herzustellen, daß sie fol­ gendes umfaßt: einen Hauptabschnitt 401, der durch Mustern einer ersten Leitungsschicht hergestellt wird, mit einem Unterbrechungsabschnitt 401a zwischen zwei benachbarten Sourcebusleitungen 2a und 2b für jedes Pixel; und einen Ver­ bindungsabschnitt 411, der dadurch hergestellt wird, daß ei­ ne zweite Leitungsschicht gemustert wird, die von der ersten Leitungsschicht verschieden ist, um die Unterbrechungsab­ schnitte 401a zu überbrücken. Ferner ist es auch möglich, eine Gatebusleitung 422 so auszubilden, daß sie folgendes umfaßt: einen Hauptabschnitt 402 mit einem Unterbrechungsab­ schnitt 402a für jedes Pixel; und einen Verbindungsabschnitt 412 zum Überbrücken des Unterbrechungsabschnitts 402a, ähn­ lich wie bei der vorstehend genannten Gatebusleitung 421.

(Beispiel 5)

Fig. 17 zeigt einen Bereich des Aufbaus eines Sourcetreibers in einem fünften Ausführungsbeispiel einer erfindungsgemäßen monolithischen Treiber/LCD-Vorrichtung. In Fig. 17 be­ zeichnen gleiche Bezugszahlen wie in Fig. 10 gleiche Kompo­ nenten.

Die Vorrichtung dieses Ausführungsbeispiels beinhaltet eine Blind-Schieberegistereinheit D4, die an die Ausgangsseite der Schieberegistereinheit D3 angeschlossen ist. Die Blind- Schieberegistereinheit D4 gibt keinen Ausgangsimpuls an den Analogschalter As aus, abweichend von den anderen Schiebe­ registereinheiten D1 bis D3 in derselben Gruppe.

Jede der Schieberegistereinheiten A1 bis A3, B1 bis B3, C1 bis C3 und D1 bis D3 hat denselben Aufbau wie er beim Aus­ führungsbeispiel 1 beschrieben wurde. Die Blind-Schiebere­ gistereinheit D4 hat in gewissem Umfang ebenfalls ähnlichen Aufbau; beinhaltet aber ferner eine Blindsignalleitung, die mit der Gateelektrode des TFT verbunden ist, der die Blind- Schieberegistereinheit D4 bildet. Diese Blindsignalleitung ist absichtlich so ausgebildet, daß sie durch einen Durch­ schlag durch den Gateisolierfilm beim Ionenimplantations­ prozeß beschädigt werden kann.

Fig. 18 ist eine Draufsicht, die einen Bereich des Schiebe­ registers zeigt, das im Sourcetreiber des vorliegenden Aus­ führungsbeispiels enthalten ist, und speziell zeigt sie die Konstruktion der Blind-Schieberegistereinheit D4 auf dem Substrat. In Fig. 18 bezeichnen gleiche Bezugszahlen wie in Fig. 11 gleiche Komponenten.

Blindsignalleitungen 727 und 729 sind ohne Unterbrechungsab­ schnitte oder Verbindungsabschnitte zur Überbrückung ausge­ bildet, damit es in ihnen absichtlich zu Durchschlägen kommt. Außerdem ist ein Mäanderabschnitt 728a in einer Blind­ signalleitung 728 vorhanden, um dort absichtlich einen Durchschlag herbeizuführen. Alternativ kann die Blindsig­ nalleitung 728 keinen Mäanderabschnitt 728a aufweisen, son­ dern einen ähnlichen Aufbau wie eine herkömmliche Signallei­ tung ohne Unterbrechungsabschnitt oder Verbindungsabschnitt. Es ist kein Kontaktloch vorhanden, um die Blindsignalleitun­ gen 727 und 728 und die Taktleitung 16 zu verbinden.

Beim vorstehend genannten Aufbau des Schieberegisters gemäß dem vorliegenden Ausführungsbeispiel besteht die Wahrschein­ lichkeit, daß ein Durchschlag zunächst in den Blindsignal­ leitungen 727, 728 und 729 in der Blind-Schieberegisterein­ heit D4 auftritt. So ist es möglich, das Auftreten eines Durchschlags in anderen Bereichen des Schieberegisters wäh­ rend der Signalübertragung zu verhindern, wie im TFT oder entlang anderer Signalleitungen.

Genau gesagt, sind bei der Blind-Schieberegistereinheit D4 gemäß dem vorliegenden Ausführungsbeispiel die Blindsignal­ leitungen 727 und 729 jeweils ohne Unterbrechungsabschnitte ausgebildet, während die Blindsignalleitung 728 mit dem Mä­ anderabschnitt 728a ausgebildet ist. Demgemäß sind die Län­ gen der jeweiligen Blindsignalleitungen 727 bis 729 länger als die Gateleitungslänge (Länge zwischen einer Gateelektro­ de und einem Unterbrechungsabschnitt) in anderen Signallei­ tungen mit Unterbrechungsabschnitt, wodurch das Auftreten von Durchschlägen in der Blind-Schieberegistereinheit D4 ge­ fördert wird. Andererseits wird verhindert, daß ein Durch­ schlag in den anderen Schieberegistereinheiten A1 bis A3, B1 bis B3, C1 bis C3 und D1 bis D3 auftritt.

Darüber hinaus sind keine Kontaktlöcher zum Verbinden der Blindsignalleitungen 727 und 728 und der Taktleitung 16 vor­ handen. Im Ergebnis treten auf der Taktleitung 16 selbst dann keine nachteiligen Effekte auf, wenn ein Durchschlag in den TFTs 17 und 18 in der Blind-Schieberegistereinheit D4 auftritt.

Gemäß der vorstehenden Beschreibung zum vorliegenden Ausfüh­ rungsbeispiel ist die Blind-Schieberegistereinheit D4, in der Durchschläge wahrscheinlich einfacher auftreten als in den anderen Schieberegistereinheiten A1 bis A3, B1 bis B3, C1 bis C3 und D1 bis D3, in der letzten Stufe der Schiebere­ gistergruppe vorhanden, um dadurch einen Durchschlag in den Schieberegistereinheiten A1 bis A3, B1 bis B3, C1 bis C3 und D1 bis D3 zu verhindern. Alternativ sind andere Modifizie­ rungen zum vorliegenden Ausführungsbeispiel ausführbar.

Zum Beispiel kann am Umfang der Anzeigeeinheit in der LCD-Vorrich­ tung ein Blindpixelmuster vorhanden sein, das nichts zum Anzeigevorgang beiträgt. Ein zusätzlicher TFT ist vorhanden, der dem so bereitgestellten Blindpixelmuster entspricht. Durch Ausgestalten eines solchen zusätzlichen TFT mit einem Muster, in dem wahrscheinlich ein Durchschlag auftritt, wer­ den Durchschläge in den TFTs in der Anzeigeeinheit verhin­ dert.

Zu diesem Zweck können dem Blindpixelmuster entsprechende Gatebusleitungen mit einem Mäanderabschnitt oder ohne Unter­ brechungsabschnitt ausgebildet sein, abweichend von anderen Gatebusleitungen mit Unterbrechungsabschnitten, die in der Anzeigeeinheit vorhanden sind.

Bei der Erfindung ist hinsichtlich mindestens eines unter mehreren eine LCD-Vorrichtung bildenden TFTs eine Signallei­ tung, deren eines Ende als Gateelektrode eines TFT wirkt, so ausgebildet, daß sie folgendes umfaßt: einen Hauptab­ schnitt, der durch Mustern einer ersten Leitungsschicht aus­ gebildet wird, mit einem Unterbrechungsabschnitt in der Nähe eines Transistorbereichs (aktiver Bereich) des Transistors; und einen Verbindungsabschnitt, der durch Mustern einer zweiten Leitungsschicht hergestellt wird, die sich von der ersten Leitungsschicht unterscheidet, um den Unterbrechungs­ abschnitt zu überbrücken. Der Ionenimplantationsprozeß, der zu einer Aufladung der Signalleitung führen kann, kann nach dem Ausbilden des Hauptabschnitts ausgeführt werden, und an­ schließend wird der Verbindungsabschnitt ausgeführt, um den Unterbrechungsabschnitt der Signalleitungen zu überbrücken. So können Durchschläge durch den Gateisolierfilm der TFTs während des Ionenimplantationsprozesses vermieden werden.

Daher können durch die Erfindung in einer monolithischen Treiber/LCD-Vorrichtung Fehler in den Schieberegistern, die solche TFTs als Schaltungselemente enthalten, deutlich ver­ ringert werden.

Darüber hinaus kann bei der Erfindung hinsichtlich minde­ stens eines unter mehreren eine LCD-Vorrichtung bildenden TFTs eine Signalleitung zum Eingeben eines Taktsignals in die Gateelektrode des TFT folgendes umfassen: einen Hauptab­ schnitt mit einem Unterbrechungsabschnitt und einen Verbin­ dungsabschnitt zum Überbrücken des Unterbrechungsabschnitts. Im Ergebnis können Durchschläge durch den Gateisolierfilm verhindert werden, und ferner können die Widerstände der Leitungen zwischen den jeweiligen Taktleitungen und dem Schieberegister dadurch ausgeglichen werden, daß die Wider­ stände des Hauptabschnitts und des Verbindungsabschnitts eingestellt werden.

Daher geht für ein Taktsignal selten die Synchronisation verloren, und die Schieberegister arbeiten fehlerfrei.

Ferner ist bei der Erfindung eine Gatebusleitung, von der ein Teil als Gateelektrode eines TFT arbeitet, so ausgebil­ det, daß sie folgendes umfaßt: einen Hauptabschnitt mit ei­ nem Unterbrechungsabschnitt für jedes Pixel, und einen Ver­ bindungsabschnitt zum Überbrücken des Unterbrechungsab­ schnitts. Im Ergebnis können Durchschläge durch den Gateiso­ lierfilm verhindert werden und ferner kann der Widerstand der Gatebusleitung dadurch verringert werden, daß der Ver­ bindungsabschnitt aus einem Material mit niedrigem Wider­ stand hergestellt wird, wodurch Signalverzögerungen vermie­ den werden.

Darüber hinaus ist gemäß der Erfindung hinsichtlich minde­ stens eines unter mehreren eine LCD-Vorrichtung bildenden TFTs eine Blindsignalleitung mit der Gateelektrode desselben verbunden. An die Blindsignalleitung wird kein Signal ange­ legt. Die Blindsignalleitung besteht aus demselben Material wie die Schicht der Gateelektrode, und zwar durch Mustern einer vorgegebenen Leitungsschicht. Darüber hinaus besteht die Wahrscheinlichkeit, daß Durchschläge durch den Gateiso­ lierfilm, wie durch eine Ansammlung von Ladungen in den Sig­ nalleitungen während des Ionenimplantationsprozesses nach dem Herstellen der Signalleitungen hervorgerufen, auf kon­ zentrierte Weise in der Blindsignalleitung auftreten, wenn die Länge der Blindsignalleitung länger als diejenige einer Gateleitung (d. h. die Länge zwischen der Gateelektrode und dem Unterbrechungsabschnitt) der anderen Signalleitungen ge­ macht wird. Im Ergebnis können Durchschläge durch den Gate­ isolierfilm entlang der anderen Signalleitung unterdrückt werden.

Claims (18)

1. Monolithische Treiber/LCD-Vorrichtung mit:

• - mehreren Dünnfilmtransistoren mit obenliegender Gateelektrode, die auf einem isolierenden Substrat (21) ausgebildet sind; und
• - mehreren mit den Gateelektroden verbundenen Signalleitungen (127, 128) zum Zuführen eines Signals zur Gateelektrode jedes der Dünnfilmtransistoren;
  dadurch gekennzeichnet, daß mindestens eine ausgewählte Si­ gnalleitung unter den mehreren Signalleitungen folgendes aufweist:
• - einen Hauptabschnitt, bestehend aus zwei Teilen (107, 108), der durch Mustern einer ersten Leitungsschicht aus demselben Material wie die Gate­ elektrode hergestellt wurde, einem Unterbrechungsab­ schnitt (107a, 108a), der den Hauptabschnitt in die zwei Teile (107, 108) aufteilt; und
• - einen Verbindungsabschnitt (117, 118) zum Überbrücken des Unterbrechungsabschnitts, wobei der Verbindungsabschnitt durch Mustern einer zweiten Leitungsschicht hergestellt wur­ de.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Unterbrechungsabschnitt (107a, 108a) in der Nähe der aktiven Schicht des Dünnfilmtransistors liegt.

3. Vorrichtung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die mehreren Dünnfilmtransistoren ein Schieberegister bilden und die ausgewählte Signalleitung (127, 128) ein Taktsignal von einer Taktleitung an die Dünn­ filmtransistoren leitet.

4. Vorrichtung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die mehreren Dünnfilmtransistoren einen Analogschalter bilden und die mehreren Signalleitungen Vi­ deoleitungen schneiden, wobei die ausgewählte Signalleitung ein Schieberegister zum Analogschalter bildet.

5. Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß

• - die mehreren Dünnfilmtransistoren mindestens einen n-Ka­ nal-Dünnfilmtransistor und mindestens einen p-Kanal-Dünn­ filmtransistor umfassen, wobei der mindestens eine n- und der mindestens eine p-Kanal-Transistor einen Inverter in einem Schieberegister bilden;
• - die ausgewählte Signalleitung mit dem Inverter verbunden ist und sich über die jeweiligen Kanäle der den Inverter bildenden n- und p-Kanal-Dünnfilmtransistoren erstreckt; und
• - der Unterbrechungsabschnitt der ausgewählten Signalleitung zwischen den jeweiligen aktiven Schichten der n- und p-Ka­ nal-Dünnfilmtransistoren vorhanden ist.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Inverter ein getakteter Inverter ist.

7. Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß

• - die mehreren Dünnfilmtransistoren so angeordnet sind, daß sie jeweiligen, eine Anzeigeeinheit bildenden Pixeln zuge­ ordnet sind; und
• - die ausgewählte Signalleitung eine Gatebusleitung ist.

8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Unterbrechungsabschnitt (107a, 108a) der Gatebuslei­ tung an einer Überkreuzungsstelle zwischen der Gatebusleitung und einer Sourcebusleitung vorhanden ist.

9. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Unterbrechungsabschnitt der Gatebusleitung zwischen benachbarten Sourcebusleitungen vorhanden ist.

10. Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die zweite Leitungsschicht eine aus Aluminium bestehende obere Leitungsschicht ist.

11. Vorrichtung nach einem der Ansprüche 1 bis 9, da­ durch gekennzeichnet, daß die zweite Leitungsschicht eine aus TiW, Ti, Mo, W oder WSi bestehende obere Leitungsschicht ist.

12. Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die jeweiligen nichtausgewählten Signalleitungen unter den mehreren Signalleitungen keinen Unterbrechungsabschnitt aufweisen.

13. Monolithische Treiber/LCD-Vorrichtung mit mehreren auf einem isolierenden Substrat ausgebildeten Dünnfilmtransisto­ ren (125);
dadurch gekennzeichnet, daß

• - mindestens ein unter den mehreren Dünnfilmtransistoren ausgewählter Dünnfilmtransistor in Richtung der Kanalbreite in mehrere Segmente (125a, 125b) unterteilt ist und einen in der Richtung der Kanal­ breite in mehrere Kanalsegmente unterteilten Kanal aufweist, wobei die Gesamtbreite des Kanals 100 µm oder mehr beträgt, wobei der ausgewählte Dünnfilmtransistor eine Gateelektrode (223) mit folgendem aufweist:
• - einem Hauptabschnitt (103), der durch Mustern einer ersten Leitungsschicht hergestellt wurde und einen Unter­ brechungsabschnitt (103a) zwischen den benachbarten Segmen­ ten des ausgewählten Dünnfilmtransistors aufweist; und
• - einem Verbindungsabschnitt (113) zum Überbrücken des Un­ terbrechungsabschnitts, wobei der Verbindungsabschnitt durch Mustern einer zweiten Leitungsschicht hergestellt wurde.

14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die zweite Leitungsschicht eine aus Aluminium bestehende obere Leitungsschicht ist.

15. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die zweite Leitungsschicht eine aus TiW, Ti, Mo, W oder WSi bestehende obere Leitungsschicht ist.

16. Vorrichtung nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, daß jeweilige nichtausgewählte Dünnfilmtran­ sistoren unter den mehreren Dünnfilmtransistoren eine Gate­ elektrode ohne Unterbrechungsabschnitt aufweisen.

17. Monolithische Treiber/LCD-Vorrichtung mit mehreren auf einem isolierenden Substrat ausgebildeten Dünnfilmtransisto­ ren mit oben liegender Gateelektrode und mehreren mit den Gateelektroden verbundenen Signal­ leitungen, dadurch gekennzeichnet, daß mindestens ein unter den mehreren Dünnfilmtransistoren aus­ gewählter Dünnfilmtransistor eine mit seiner Gateelektrode verbundene Blindsignalleitung (727) aufweist, an die im Betrieb der Vorrichtung kein Signal angelegt ist, die durch Mu­ stern einer vorgegebenen Leitungsschicht aus demselben Mate­ rial wie die Gateelektrode hergestellt wurde und die ein durchgehendes Leitungsmuster aufweist.

18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß die Länge der Blindsignalleitung (727, 729) größer als die Gateleitungslänge anderer Signalleitungen ist, von denen jede ein Signal an die Gateelektrode der nichtausgewählten Dünnfilmtransistoren unter den mehreren Dünnfilmtransistoren liefert.