DE19516998A1

DE19516998A1 - Process for the production of semiconductor elements

Info

Publication number: DE19516998A1
Application number: DE1995116998
Authority: DE
Inventors: Koji Manabe; Kenji Yao
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1994-05-10
Filing date: 1995-05-09
Publication date: 1995-11-23
Also published as: GB9509196D0; GB2289372A; GB2289372B; JPH07307306A

Abstract

The method comprises (a) forming a first insulating thin film containing charges on a semiconductor region 19 of a semiconductor substrate, (b) removing the first thin film, (c) forming a second insulating thin film 25 containing charges on the semiconductor region 19, and (d) forming a metal film 26 - 28 on the second thin film 25. The method is capable of forming good ohmic contact with a low contact resistance on a semiconductor region of relatively low impurity concentration. Steps (a) and (b) may be omitted if the surface of the semiconductor region 19 is sufficiently pure. <IMAGE>

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterelementen. Insbesondere befaßt sich die Erfindung mit einem Verfahren zur Herstellung von Hochleistungs-Halbleiterelementen mit hoher Ausbeute, die Elektroden aufweisen, die gute ohmsche Kontakteigenschaften aufweisen. Diese Halblei terelemente haben eine hohe Durchschlagspannung und können als Lei stungshalbleiterelemente dienen.The invention relates to a method for producing semiconductor elements. In particular, the invention is concerned with a method of manufacture of high-performance semiconductor elements with high yield, the electrodes have good ohmic contact properties. This half lead Ter elements have a high breakdown voltage and can be used as lei serve semiconductor elements.

Nachfolgend soll ein herkömmliches Verfahren zur Bildung einer ohmschen Elektrode eines Halbleiterelements mit einer hohen Durchschlagspannung oder eines Leistungs-Halbleiterelements beschrieben werden. Zunächst wird ein Halbleitersubstrat vorbereitet. Ein aktives Gebiet mit einer Diffusions schicht, einem Oxidfilm und einer Metallverdrahtung wird in einer gegebe nen Zone auf dem Substrat ausgebildet. Die Bodenfläche des Substrats wird mechanisch auf eine gewünschte Dicke abgeschliffen und/oder poliert, und ein als Elektrode dienender Metallfilm wird auf der Bodenfläche des Sub strats ausgebildet. Wenn die Verunreinigungskonzentration der Bodenfläche, an der die Metallelektrode gebildet wird, nicht hoch genug ist, so entsteht eine Schottkybarriere zwischen dem Metallfilm und dem Substrat, so daß ein guter ohmscher Kontakt verhindert wird.The following is a conventional method for forming an ohmic Electrode of a semiconductor element with a high breakdown voltage or a power semiconductor element. First of all a semiconductor substrate is prepared. An active area with a diffusion layer, an oxide film and metal wiring is given in one NEN zone formed on the substrate. The bottom surface of the substrate will mechanically ground and / or polished to a desired thickness, and a metal film serving as an electrode is placed on the bottom surface of the sub trained. If the contamination concentration of the floor area, where the metal electrode is formed, is not high enough, so it is created a Schottky barrier between the metal film and the substrate, so that a good ohmic contact is prevented.

Wenn die Bodenfläche des Substrats Verunreinigungen des n-Typs in einer Menge von 1,0×10¹⁸/cm³ enthält, bildet sich die Schottkybarriere, wie in Fig. 1 gezeigt ist. Die Schottkybarriere führt zu der Strom/Spannungs-Kenn linie eines Schottky-Kontakts, wie sie in Fig. 2 gezeigt ist, und kann keinen ohmschen Kontakt bilden, so daß die Eigenschaften des Halbleiterelements beeinträchtigt werden. Fig. 3 zeigt die Beziehung zwischen der Verunreini gungskonzentration N_D (cm^-3) einer Oberfläche des Substrats, auf die ein Metallfilm aufgebracht wird, und dem Kontaktwiderstand R_c zwischen dem Metallfilm und dem Substrat. Wenn die Verunreinigungskonzentration N_D zu nimmt, so nimmt auch der Kontaktwiderstand R_c zu. Um einen ohmschen Kontakt mit niedrigem Widerstand an der Bodenfläche des Halbleitersub strats zu erreichen, wird bei einem herkömmlichen Verfahren die Verunrei nigungskonzentration der Bodenfläche erhöht, so daß ein Tunneleffekt auf tritt und Ladungsträger durch die zwischen dem Metallfilm und dem Substrat gebildete Schottkybarriere hindurchtunneln, wie in Fig. 4 gezeigt ist. Nach diesem Stand der Technik wird ein aktives Gebiet gebildet, das eine Diffu sionsschicht und einen Oxidfilm auf dem Substrat einschließt, die Bodenflä che des Substrats wird mechanisch auf eine gewünschte Dicke abgeschliffen oder poliert, Verunreinigungs-Ionen wie etwa ³¹P⁺-Ionen, die vom selben Leitfähigkeitstyp sind wie das Substrat, werden in einer Menge von 5×10¹⁵ cm^-2 in die Bodenfläche implantiert, das Substrat wird in einer Stickstoffat mosphäre bei 950°C 20 Minuten lang getempert, um eine n⁺-leitende Diffu sionsschicht mit einer Verunreinigungskonzentration von 5×10²⁰ cm^-3 an der Bodenfläche zu bilden, und ein als ohmsche Elektrode dienender Metall film wird auf der n⁺-leitenden Diffusionsschicht ausgebildet. Fig. 5 zeigt die Strom/Spannungs-Kennlinie des so gebildeten Halbleiterelements.When the bottom surface of the substrate contains n-type impurities in an amount of 1.0 × 10¹⁸ / cm³, the Schottky barrier is formed as shown in FIG. 1. The Schottky barrier leads to the current / voltage characteristic of a Schottky contact, as shown in FIG. 2, and cannot form an ohmic contact, so that the properties of the semiconductor element are impaired. Fig. 3 shows the relationship between the impurity concentration N _D (cm ^-3 ) of a surface of the substrate to which a metal film is applied and the contact resistance R _c between the metal film and the substrate. If the impurity concentration N _D increases, the contact resistance R _{c also} increases. In order to achieve an ohmic contact with low resistance on the bottom surface of the semiconductor substrate, the impurity concentration of the bottom surface is increased in a conventional method, so that a tunnel effect occurs and charge carriers tunnel through the Schottky barrier formed between the metal film and the substrate, as in Fig. 4 is shown. According to this prior art, an active region is formed which includes a diffusion layer and an oxide film on the substrate, the bottom surface of the substrate is mechanically ground or polished to a desired thickness, impurity ions such as ³¹P⁺ ions emitted by the are the same conductivity type as the substrate, are implanted in an amount of 5 × 10¹⁵ cm ^-2 in the bottom surface, the substrate is annealed in a nitrogen atmosphere at 950 ° C for 20 minutes to an n⁺-conductive diffusion layer with an impurity concentration 5 × 10²⁰ cm ^-3 to form on the bottom surface, and a metal film serving as an ohmic electrode is formed on the n⁺-conductive diffusion layer. Fig. 5 shows the current / voltage characteristic of the semiconductor element thus formed.

Bei diesem Stand der Technik wird die Bodenfläche des Substrats auf eine gewünschte Dicke abgeschliffen. Das Schleifen kann zu Rissen und zu Ver werfungen während der Wärmebehandlung führen. Durch das mechanische Schleifen oder Polieren und die Abscheidung des Metallfilms kann die Bo denfläche des Substrats verunreinigt oder beschädigt werden, so daß sich ei ne niedrige Ausbeute ergibt.In this prior art, the bottom surface of the substrate is on a desired thickness sanded. Grinding can cause cracks and ver throw during heat treatment. Through the mechanical Grinding or polishing and the deposition of the metal film can Bo the surface of the substrate are contaminated or damaged, so that ei ne low yield results.

Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von Hochlei stungs-Halbleiterelementen mit hoher Ausbeute anzugeben, das die oben be schriebenen Nachteile des Standes der Technik vermeidet, so daß verbesser te ohmsche Elektroden geschaffen werden und die Halbleiterelemente eine hohe Durchschlagspannung erhalten und als Leistungselemente mit Hochge schwindigkeitseigenschaften und niedriger Einschaltspannung dienen kön nen. Eine weitere Aufgabe der Erfindung ist es, einen guten ohmschen Kon takt ohne ein Diffusionsgebiet mit hoher Verunreinigungskonzentration zu er reichen.The object of the invention is to provide a method for producing high lei Stung semiconductor elements with high yield specify that the above be avoids written disadvantages of the prior art, so that improve ohmic electrodes are created and the semiconductor elements maintain high breakdown voltage and as power elements with high voltage speed characteristics and low switch-on voltage can serve nen. Another object of the invention is to provide a good ohmic con clocks without a diffusion area with high impurity concentration pass.

Diese Aufgabe wird erfindungsgemäß mit den in Patentanspruch 1 angegebe nen Merkmalen gelöst.This object is given according to the invention in claim 1 resolved characteristics.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.Advantageous refinements and developments of the invention are in the Subclaims specified.

Gemäß einer Ausführungsform der Erfindung wird zunächst ein ladungs tragender dünner Film auf einem Halbleitergebiet eines Halbleitersubstrats gebildet, und dieser erste dünne Film wird danach wieder entfernt, bevor ein zweiter ladungstragender dünner Film auf dem Halbleitergebiet ausgebildet wird. Durch diese Maßnahme werden Verunreinigungen und Fremdstoffe von der Oberfläche des Halbleitergebiets entfernt. Wenn die Oberfläche des Halb leitersubstrats rein genug ist, können diese zusätzlichen Schritte fortgelassen werden. Bei dem ladungstragenden dünnen Film oder den dünnen Filmen kann es sich nicht nur um Plasma-Oxidfilme, sondern auch um Plasma-Ni tridfilme, um Oxidfilme, die durch einen UV-Ozon-Prozeß hergestellt wur den, oder um Oxidfilme handeln, die durch Oxidation mit H₂SO₄ + H₂O₂ oder HCl + H₂O₂ gebildet wurden. Die metallische Elektrode kann durch mehrere überlagerte Metallfilme gebildet werden. Die ohmsche metallische Elektrode kann in einem aktiven Gebiet auf der oberen Oberfläche des Sub strats ausgebildet werden. Anwendungsbeispiele für die Erfindung sind die Bildung von ohmschen Kontaktelektroden in gegebenen Gebieten wie etwa Emitter-, Basis- und Kollektorgebieten oder Source-, Drain- und Gate-Gebie ten eines diskreten Halbleiterelements mit Planarstruktur oder die Bildung von Elektroden in einer integrierten Schaltung (IC). Die integrierte Schal tung kann ein Leistungs-IC oder ein SMART-Power IC (Leistungshalbleiter mit Steuerelektronik) enthalten. Die Erfindung gestattet die Bildung von ohmschen Kontakten mit niedrigem Widerstand, ohne daß eine Diffusions schicht mit hoher Verunreinigungskonzentration benötigt wird, wodurch die Verfahren zur Herstellung von diskreten Halbleiterelementen und ICs verein facht werden und Halbleiterelemente mit niedrigem Einschaltwiderstand und hoher Arbeitsgeschwindigkeit geschaffen werden.According to one embodiment of the invention, a charge is first supporting thin film on a semiconductor area of a semiconductor substrate is formed, and this first thin film is then removed again before a second charge-carrying thin film is formed on the semiconductor field becomes. This measure removes impurities and foreign substances from removed from the surface of the semiconductor region. If the surface of the half conductor substrate is pure enough, these additional steps can be omitted become. For the charge-bearing thin film or films can not only be plasma oxide films, but also plasma Ni trid films, to oxide films produced by a UV ozone process the, or are oxide films, which are oxidized with H₂SO₄ + H₂O₂ or HCl + H₂O₂ were formed. The metallic electrode can pass through several superimposed metal films are formed. The ohmic metallic Electrode can be in an active area on the top surface of the sub to be trained. Application examples for the invention are the Formation of ohmic contact electrodes in given areas such as Emitter, base and collector areas or source, drain and gate areas ten of a discrete semiconductor element with planar structure or the formation of electrodes in an integrated circuit (IC). The integrated scarf device can be a power IC or a SMART power IC (power semiconductor with control electronics) included. The invention allows the formation of ohmic contacts with low resistance without diffusion layer with a high concentration of impurities is required, which means that Process for the production of discrete semiconductor elements and ICs united and semiconductor elements with low on-resistance and high working speed.

Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert.Preferred exemplary embodiments of the invention are described below the drawings explained in more detail.

Es zeigen:Show it:

Fig. 1 ein Energieband-Diagramm eines Metall/Halbleiter-Kontakts nach dem Stand der Technik; Figure 1 is an energy band diagram of a metal / semiconductor contact according to the prior art.

Fig. 2 die Strom/Spannungs-Kennlinie des Kontakts nach Fig. 1; Fig. 2 shows the current / voltage characteristic of the contact of Fig. 1;

Fig. 3 die Beziehung zwischen dem Kontaktwiderstand R_c des Metall/Halbleiter-Kontakts und der Verunreinigungskonzen tration N_D eines Halbleitersubstrats; Fig. 3 shows the relationship between the contact resistance R _{c of} the metal / semiconductor contact and the impurity concentration N _{D of} a semiconductor substrate;

Fig. 4 ein Energieband-Diagramm eines Metall/Halbleiter-Kontakts, der einen Tunnelstrom durchläßt; Fig. 4 is an energy band diagram of a metal / semiconductor contact that passes a tunnel current;

Fig. 5 die Strom/Spannungs-Kennlinie des Kontakts nach Fig. 4; Fig. 5 shows the current / voltage characteristic of the contact of Fig. 4;

Fig. 6A bis 6D und 7A bis 7C ein Verfahren zur Herstellung eines bipo laren Transistors gemäß einer ersten Ausführungsform der Erfindung; Fig. 6A to 6D and 7A to 7C, a method for producing a bipolar transistor according to a first embodiment of the invention;

Fig. 8 ein Energieband-Diagramm eines Metall/Halbleiter-Kontakts 3mit einem ladungstragenden dünnen Film gemäß der Erfin dung; Fig. 8 is an energy band diagram / semiconductor contact 3 with a charge-bearing thin film according to the dung OF INVENTION a metal;

Fig. 9 die Strom/Spannungs-Kennlinie des Kontakts nach Fig. 8; Fig. 9 shows the current / voltage characteristic of the contact of Fig. 8;

Fig. 10A bis 10E und 11A bis 11C ein Verfahren zur Herstellung einer planaren Diode gemaß einer zweiten Ausführungsform der Er findung; Figs. 10A to 10E and 11A to 11C, a method of manufacturing a planar diode ACCORDANCE a second embodiment of he invention;

Fig. 12 einen auf der ersten Ausführungsform der Erfindung basieren den Leistungs-MOSFET; und Fig. 12 shows a power MOSFET based on the first embodiment of the invention; and

Fig. 13 einen auf der ersten Ausführungsform der Erfindung basieren den IGBT. Fig. 13 a based on the IGBT of the first embodiment of the invention.

Fig. 6A bis 6D und 7A bis 7C sind Schnitte zur Illustration eines Verfah rens zur Herstellung eines bipolaren Transistors gemäß einer ersten Ausfüh rungsform der Erfindung. FIGS. 6A to 6D and 7A to 7C are sections illustrating a procedural proceedings of fabricating a bipolar transistor according to a first exporting approximately of the invention.

In Fig. 6A ist ein n-leitendes Halbleitersubstrat 19 gezeigt, das eine Verun reinigungskonzentration von 1×10¹⁸ cm^-3 hat. Gemäß Fig. 6B wird auf dem Substrat 19 ein aktives Gebiet gebildet. Das aktive Gebiet besteht aus ei ner p-leitenden Diffusionsschicht 21, einer n-leitenden Diffusionsschicht 22, einem Oxidfilm 20, einer metallischen Basiselektrode 81 und einer metalli schen Emitterelektrode 82. Das Substrat 19 dient als Kollektorgebiet des bi polaren Transistors, die Diffusionsschicht 21 dient als Basisgebiet desselben, und die Diffusionsschicht 22 dient als Emittergebiet. In Fig. 6C ist die Bo denfläche des Substrats 19 auf eine geforderte Dicke abgeschliffen oder po liert worden. In Fig. 6D ist ein Plasma-Oxidationsprozeß ausgeführt worden, um einen ersten Plasma-Oxidfilm 24 mit einer Dicke von 3 bis 5 nm auf der Bodenfläche des Substrats 19 zu bilden. Der Oxidfilm 24 kann in einem O₂- Gas mit einem Druck von 133 Pa und mit einer Plasmaleistung von 400 W ge bildet werden, die man fünf Minuten lang einwirken läßt. In Fig. 7A ist der Oxidfilm 24 durch Ätzen mit Flußsäure entfernt worden. Dabei sind Verunrei nigungen zusammen mit dem Oxidfilm 24 von der Bodenfläche des Substrats 19 entfernt worden. Gemäß Fig. 7B wird auf der Bodenfläche des Substrats 19 ein zweiter Plasma-Oxidfilm 25 mit einer Dicke von 3 bis 5 nm gebildet. In Fig. 7C ist eine metallische Kollektor-Elektrode auf dem Oxidfilm 25 aus gebildet worden. Die gewählten Metalle gehören zu einer Gruppe, die Titan (Ti), Chrom (Cr), Aluminium (Al), Vanadium (V), Nickel (Ni), Gold (Au), Sil ber (Ag) und dergleichen umfaßt. In dieser Ausführungsform ist die metalli sche Kollektor-Elektrode eine dreischichtige Kollektor-Elektrode, die zu sammengesetzt ist aus einer Ti-Schicht 26, einer Ni-Schicht 27 und einer Ag-Schicht 28.In Fig. 6A, an n-type semiconductor substrate 19 is shown, the detergent concentration of 1 x 10¹⁸ a Verun cm ^-3 has. According to Fig. 6B, an active region is formed on the substrate 19. The active region consists of a p-type diffusion layer 21 , an n-type diffusion layer 22 , an oxide film 20 , a metallic base electrode 81 and a metallic emitter electrode 82 . The substrate 19 serves as the collector region of the bi-polar transistor, the diffusion layer 21 serves as the base region thereof, and the diffusion layer 22 serves as the emitter region. In Fig. 6C, the bottom surface of the substrate 19 has been ground or polished to a required thickness. In Fig. 6D, a plasma oxidation process is performed to generate a first plasma oxide film 24 having a thickness of 3 to 5 nm to form on the bottom surface of the substrate 19. The oxide film 24 can be formed in an O₂ gas with a pressure of 133 Pa and with a plasma power of 400 W ge, which is allowed to act for five minutes. In Figure 7A, oxide film 24 has been removed by hydrofluoric acid etching. Impurities have been removed together with the oxide film 24 from the bottom surface of the substrate 19 . Referring to FIG. 7B, the substrate 19 is formed a second plasma oxide film 25 having a thickness of 3 to 5 nm on the bottom surface. In Fig. 7C, a metallic collector electrode has been formed on the oxide film 25 . The metals selected belong to a group including titanium (Ti), chromium (Cr), aluminum (Al), vanadium (V), nickel (Ni), gold (Au), silver (Ag) and the like. In this embodiment, the metallic collector electrode is a three-layer collector electrode which is composed of a Ti layer 26 , a Ni layer 27 and an Ag layer 28 .

Das erste Ausführungsbeispiel ist dadurch gekennzeichnet, daß die ersten und zweiten Plasma-Oxidfilme 24, 25 (Siliziumoxidfilme) hergestellt werden. Insbesondere ist das erste Ausführungsbeispiel dadurch gekennzeichnet, daß der zweite Plasma-Oxidfilm 25 als eine Übergangsschicht zwischen den me tallischen Elektrodenschichten 26, 27, 28 und dem Halbleitersubstrat 19 ge bildet wird. Allgemein bildet ein Silizium-Halbleitersubstrat einen Siliziumo xidfilm, wenn die Oberfläche des Substrats oxidiert wird, und hierdurch wer den die ohmschen Kontakteigenschaften beeinträchtigt. Dieser Siliziumoxid film ist ein isolierender Film, und deshalb ist angenommen worden, daß sich ein hoher Widerstand ergibt, wenn, wie bei dem ersten Ausführungsbeispiel dieser Erfindung, ein solcher Film zwischen dem Halbleitersubstrat und ei ner metallischen Elektrodenschicht eingefügt wird. Bei dem ersten Ausfüh rungsbeispiel wird jedoch der Kontaktwiderstand der ohmschen Kontakt struktur mit Siliziumoxidfilm dadurch beträchtlich vermindert, daß eine Oberfläche des Substrats geschliffen oder poliert wird, der Sauerstoff-Plasma- Prozeß angewandt wird, um den Siliziumoxidfilm auf der durch das Schleifen angegriffenen Oberfläche zu bilden, und die metallische Elektrodenschicht auf dem Siliziumoxidfilm ausgebildet wird.The first embodiment is characterized in that the first and second plasma oxide films 24 , 25 (silicon oxide films) are produced. In particular, the first embodiment is characterized in that the second plasma oxide film 25 is formed as a transition layer between the metallic electrode layers 26 , 27 , 28 and the semiconductor substrate 19 ge. Generally, a silicon semiconductor substrate forms a silicon oxide film when the surface of the substrate is oxidized, and thereby who affects the ohmic contact properties. This silicon oxide film is an insulating film, and therefore it has been thought that a high resistance will result if, like the first embodiment of this invention, such a film is inserted between the semiconductor substrate and a metallic electrode layer. In the first embodiment, however, the contact resistance of the ohmic contact structure with silicon oxide film is considerably reduced by grinding or polishing a surface of the substrate, using the oxygen plasma process to form the silicon oxide film on the surface attacked by the grinding , and the metallic electrode layer is formed on the silicon oxide film.

Der Grund, weshalb durch die Erfindung der Kontaktwiderstand der ohm schen Elektrode mit dem Oxidfilm als Übergangsschicht vermindert werden kann, besteht darin, daß der Oxidfilm, der elektrische Ladungen enthält, die Breite einer Verarmungsschicht verringert, wie in Fig. 8 gezeigt ist, und ei nen Tunneleffekt hervorruft, so daß Ladungsträger durch den als Übergangs schicht dienenden Oxidfilm hindurchtreten. Außerdem kann der Oxidfilm auf der angegriffenen oder beschädigten Siliziumoberfläche teilweise eine direk te Verbindung zwischen dem Substrat und der metallischen Elektrode schaf fen, wodurch das Verhalten der Elektrode verbessert wird. Fig. 9 zeigt die Strom/Spannungs-Kennlinie der Metallelektrode nach dem ersten Ausfüh rungsbeispiel der Erfindung.The reason why the contact resistance of the ohmic electrode with the oxide film as a transition layer can be reduced by the invention is that the oxide film containing electric charges reduces the width of a depletion layer, as shown in Fig. 8, and ei causes a tunnel effect so that charge carriers pass through the oxide film serving as a transition layer. In addition, the oxide film on the attacked or damaged silicon surface can partially create a direct connection between the substrate and the metallic electrode, thereby improving the behavior of the electrode. Fig. 9 shows the current / voltage characteristic of the metal electrode according to the first embodiment of the invention.

Wie oben beschrieben wurde, wird nach dem ersten Ausführungsbeispiel ein elektrische Ladungen enthaltender dünner Film auf der Bodenfläche des Halbleitersubstrats gebildet, und eine Metallschicht wird auf diesem dünnen Film hergestellt, um einen ohmschen Kontakt zwischen dem Halbleitersub strat und der Metallschicht zu schaffen, ohne daß eine Kontaktzone mit ho her Verunreinigungskonzentration verwendet wird. Insbesondere wird nach diesem Ausführungsbeispiel einfach eine Elektrode mit niedrigem Kontaktwi derstand gebildet, ohne daß nach dem Polieren oder Schleifen zur Einstel lung der Dicke des Substrats eine hohe Ionendosis implantiert wird, was die Ausbeute von Halbleiterelementen verschlechtern könnte. Auf diese Weise ist es mit diesem Ausführungsbeispiel möglich, Hochleistungs-Halbleiterelemen te mit hoher Ausbeute herzustellen.As described above, according to the first embodiment thin film containing electrical charges on the bottom surface of the Semiconductor substrate is formed, and a metal layer is thin thereon Film made to make an ohmic contact between the semiconductor sub strat and the metal layer without creating a contact zone with ho forth impurity concentration is used. In particular, after in this embodiment, simply a low contact electrode is formed without having to adjust after polishing or grinding A high dose of ions is implanted in the thickness of the substrate, causing the Yield of semiconductor elements could deteriorate. That way it is possible with this embodiment, high-performance semiconductor elements te with high yield.

Der erste Plasma-Oxidfilm 24 wird aufgebracht und abgeätzt, um Verunreini gungen von der Bodenfläche des Substrats 19 zu entfernen. Es ist möglich, den Oxidfilm 24 fortzulassen und nur den zweiten Plasma-Oxidfilm 25 zu bil den. Selbst der Oxidfilm 25 allein ist in der Lage, den Widerstand zwischen den metallischen Elektrodenschichten 26 bis 28 und dem Halbleitersubstrat 19 beträchtlich zu verringern. Die Plasma-Oxidfilme 24 und 25 können Plasma-Nitrid-Filme oder Oxi-Nitrid(SiOn)-Filme sein. Die Plasma-Nitrid-Fil me und Plasma-SiOn-Filme enthalten ebenfalls Ladungen, so daß der Wider stand zwischen den metallischen Elektrodenschichten 26 bis 28 und den Halbleitersubstraten 19 beträchtlich verringert wird. Die Ladungen enthal tenden dünnen Oxidfilme 24 und 25 können gebildet werden durch Oxida tion mit HF, H₂O₂, H₂SO₄ + H₂O₂ oder HCl + H₂O₂ oder durch einen UV- Ozonprozeß, um den Widerstand zwischen den metallischen Elektroden schichten 26 bis 28 und dem Halbleitersubstrat 19 zu verringern.The first plasma oxide film 24 is deposited and etched to remove contaminants from the bottom surface of the substrate 19 . It is possible to omit the oxide film 24 and to form only the second plasma oxide film 25 . Even the oxide film 25 alone is capable of significantly reducing the resistance between the metallic electrode layers 26 to 28 and the semiconductor substrate 19 . The plasma oxide films 24 and 25 may be plasma nitride films or oxynitride (SiOn) films. The plasma nitride films and plasma SiOn films also contain charges, so that the resistance between the metallic electrode layers 26 to 28 and the semiconductor substrates 19 is considerably reduced. The charges containing thin oxide films 24 and 25 can be formed by oxidation with HF, H₂O₂, H₂SO₄ + H₂O₂ or HCl + H₂O₂ or by a UV-ozone process to the resistance between the metallic electrode layers 26 to 28 and the semiconductor substrate 19 to to decrease.

Fig. 10A bis 10E und 11A bis 11C sind Schnittdarstellungen, die ein Ver fahren zur Herstellung einer planaren Diode gemaß einem zweiten Ausfüh rungsbeispiel der Erfindung illustrieren. Bei dem ersten Ausführungsbeispiel wird eine ohmsche Kollektor-Elektrode auf der Bodenfläche des Substrats gebildet. Bei dem zweiten Ausführungsbeispiel wird das erfindungsgemaße Verfahren dazu eingesetzt, ein aktives Gebiet auf einem Halbleitersubstrat zu bilden. Die in Fig. 10A bis 10E und 11A bis 11C gezeigte Diode ist Teil ei nes ICs, eines Leistungs-IC mit FETs oder IGBTs (IGBT = Insulated Gate Bipo lar Transistor) auf demselben Chip oder Teil eines diskreten Elements. FIG. 10A to 10E and 11A to 11C are sectional views showing a drive Ver for producing a planar diode ACCORDANCE a second exporting approximately example illustrate the invention. In the first embodiment, an ohmic collector electrode is formed on the bottom surface of the substrate. In the second exemplary embodiment, the method according to the invention is used to form an active region on a semiconductor substrate. The diode shown in FIGS. 10A to 10E and 11A to 11C is part of an IC, a power IC with FETs or IGBTs (IGBT = Insulated Gate Bipolar Transistor) on the same chip or part of a discrete element.

Gemaß Fig. 10A wird ein n-leitendes Halbleitersubstrat 29 vorbereitet. Ge maß Fig. 10B werden eine p-leitende Diffusionsschicht 30 und ein Oxidfilm 31 auf dem Substrat 29 ausgebildet. Gemäß Fig. 11C werden Kontaktlöcher 32 gebildet, die den Oxidfilm 31 bis zu dem als Kathodengebiet dienenden Substrat 29 und zu der als Anodengebiet dienenden Diffusionsschicht 30 durchdringen. Gemäß Fig. 10D wird ein Plasma-Oxidationsprozeß ange wandt, um einen ersten Plasma-Oxid-Film 24 mit einer Dicke von 3 bis 5 nm in dem aktiven Gebiet auf dem Substrat 29 zu bilden. Der Oxidfilm 24 kann gebildet werden mit Hilfe eines Plasma-Resist-Veraschers (asher), mit Hilfe von O₂-Gas mit einem Druck von 133 Pa, kontrolliert durch einen Massen durchsatzregler, und mit Hilfe einer fünf Minuten lang einwirkenden Plasma- Leistung von 400 W. Gemaß Fig. 10E wird der Oxidfilm 24 durch Ätzen mit Flußsäure entfernt. Gemäß Fig. 11A wird erneut ein Plasma-Oxidationspro zeß angewandt, um einen zweiten Plasma-Oxid-Film 25 mit einer Dicke von 3 bis 5 nm auf dem aktiven Gebiet zu bilden. Gemäß Fig. 11B wird ein Titan film 35 mit einer Dicke von 200 nm durch EB-Abscheidung oder Sputtern abgeschieden, und es wird ein Aluminiumfilm 34 mit einer Dicke von 1000 nm gebildet, um die metallische Verdrahtung zu bilden. Gemaß Fig. 11C werden eine Anoden-Elektrode 91 und eine Kathoden-Elektrode 92 photoli thographisch hergestellt. According to FIG. 10A is an n-type semiconductor substrate 29 prepared. Ge measured Fig. 10B, a p-type diffusion layer 30 and an oxide film formed on the substrate 29 31. Referring to FIG. 11C, contact holes 32 are formed which penetrate the oxide film 31 to the substrate serving as the cathode region 29 and anode region serving as the diffusion layer 30. Referring to FIG. 10D, a plasma oxidation process is Wandt to a first plasma oxide film 24 having a thickness of 3 to 5 nm to form in the active region on the substrate 29. The oxide film 24 can be formed with the aid of a plasma resist asher, with the help of O₂ gas at a pressure of 133 Pa, controlled by a mass flow controller, and with the help of a plasma power of 400 which acts for five minutes W. As shown in Fig. 10E, the oxide film 24 is removed by etching with hydrofluoric acid. Referring to FIG. 11A, a plasma process Oxidationspro is applied again to a second plasma oxide film 25 having a thickness of 3 to 5 nm to form on the active region. According to Fig. 11B, a titanium film 35 having a thickness of 200 nm deposited by EB deposition or sputtering, and an aluminum film formed with a thickness of 1000 nm 34, to form the metal wiring. According to FIG. 11C are an anode electrode 91 and a cathode electrode 92 made photoli thographisch.

Anders als beim Stand der Technik, bei dem eine n⁺-Kontaktzone mit hoher Verunreinigungskonzentration gebildet werden muß, die in ein n-leitendes Halbleitersubstrat mit relativ niedriger Verunreinigungskonzentration eindif fundiert ist, bevor eine Metallschicht auf dem Substrat gebildet wird, ist es mit der vorliegenden Erfindung möglich, die ohmsche Kathoden-Elektrode 92 mit niedrigem Widerstand ohne die n-leitende Kontaktzone herzustellen. Ähnlich ist es mit der Erfindung möglich, die ohmsche Anoden-Elektrode 91 ohne eine p⁺-Kontaktzone mit hoher Verunreinigungskonzentration herzu stellen. Da die Erfindung keine Verfahren zur Bildung der n⁺- und p⁺-Kon taktzonen einschließt, wird die Produktivität verbessert, die konstruktive Freiheit bei der Gestaltung oder Auslegung des aktiven Gebiets eines Halblei terelements verbessert und der Raumbedarf für das aktive Gebiet minimiert.Unlike the prior art, in which an n⁺ contact zone with a high impurity concentration must be formed, which is diffused into an n-type semiconductor substrate with a relatively low impurity concentration before a metal layer is formed on the substrate, it is with the present one Invention possible to produce the ohmic cathode electrode 92 with low resistance without the n-type contact zone. Similarly, it is possible with the invention to produce the ohmic anode electrode 91 without a p⁺ contact zone with a high impurity concentration. Since the invention does not include methods for forming the n⁺ and p⁺ contact zones, productivity is improved, the design freedom in the design or layout of the active area of a semiconductor element is improved and the space requirement for the active area is minimized.

Obgleich die Erfindung im Zusammenhang mit einem bipolaren Transistor 3 und einer planaren Diode erläutert worden ist, ist die Erfindung nicht auf diese Halbleiterelemente beschränkt. Beispielsweise ist das erfindungsgemä ße Verfahren auch anwendbar für die Herstellung von MOSFETs, IGBTs, SITs (Static Induction Transistors), GTO-Thyristoren (Gate turn-off Thyristoren), SITHs (Static Induction Thyristors), MCTs (MOS-gesteuerte Thyristoren), ESTs (Emitter Switched Thyristors) und dergleichen.Although the invention has been explained in connection with a bipolar transistor 3 and a planar diode, the invention is not restricted to these semiconductor elements. For example, the method according to the invention can also be used for the production of MOSFETs, IGBTs, SITs (Static Induction Transistors), GTO thyristors (Gate turn-off thyristors), SITHs (Static Induction Thyristors), MCTs (MOS-controlled thyristors), ESTs (Emitter Switched Thyristors) and the like.

Fig. 12 ist ein Schnitt durch einen MOS-Leistungstransistor, der nach dem ersten Ausführungsbeispiel der Erfindung hergestellt ist. Ein n-leitendes Sili zium-Halbleitersubstrat 38 hat eine (100)-Ebene und dient als na-leitende Hochwiderstands-Driftzone 38 mit niedriger Verunreinigungskonzentration. Ein n-leitendes Drain-Gebiet 44 mit einer Verunreinigungskonzentration von 1×10¹⁸ cm^-3 ist auf der Bodenfläche des Substrats 38 ausgebildet. Ein p leitendes Basis-Gebiet 46 ist längs der oberen Oberfläche der Driftzone 38 ausgebildet. Ein n⁺-leitendes Source-Gebiet 45 ist längs der Oberfläche des Basis-Gebiets 46 ausgebildet. Ein dünner Gate-Isolationsfilm wie etwa ein SiO₂-Film 49 ist auf dem Basis-Gebiet 46 ausgebildet, und ein Polysilizium- Gate 42 ist auf dem Gate-Isolationsfilm 49 ausgebildet. Das Gate 42 kann nicht nur aus Polysilizium hergestellt sein, sondern kann auch aus hoch schmelzendem Metall wie etwa W, Ti oder Mo, einem Silicid des hoch schmelzenden Metalls oder einem Polycid des hochschmelzenden Metalls hergestellt werden. Das Gate 42 erstreckt sich über das Basis-Gebiet 46. Spe ziell erstreckt sich das Gate 42 von einem Source-Gebiet 45 zu einem ande ren Source-Gebiet 45 über die Driftzone 38. Das Source-Gebiet 45 ist über ei ne aus Al oder Al-Si hergestellte metallische Source-Elektrode 41 mit dem Basis-Gebiet 46 kurzgeschlossen. Eine beispielsweise aus Al hergestellte me tallische Gate-Elektrode (nicht gezeigt) ist an das Gate 42 angeschlossen. Auf dem Drain-Gebiet 46 ist ein Plasma-Oxid-Film 25 ausgebildet, und eine me tallische Drain-Elektrode 43 ist auf dem Oxidfilm 25 ausgebildet. Im einzel nen ist die Drain-Elektrode 43 über den Oxidfilm 25 mit dem Drain-Gebiet 44 verbunden. Die Drain-Elektrode 43 kann aus Ti-, Ni- und Ag-Schichten aufgebaut sein, um gute ohmsche Eigenschaften zu erreichen, wie in Fig. 9 gezeigt ist. Der Einschaltwiderstand des Leistungs-MOSFET nach Fig. 12 ist äußerst gering. Ähnlich wie bei dem zweiten Ausführungsbeispiel kann das aktive Gebiet, d. h. die Source-Elektrode 41, auf einem dünnen Plasma-Oxid- Film, Plasma-Nitrid-Film oder Plasma-Oxi-nitrid-Film ausgebildet sein. Fig. 12 is a section through a MOS power transistor made according to the first embodiment of the invention. An n-type silicon semiconductor substrate 38 has a (100) plane and serves as a na-type high-resistance drift zone 38 with a low impurity concentration. An n-type drain region 44 having an impurity concentration of 1 × 10¹⁸ cm ^-3 is formed on the bottom surface of the substrate 38 . A p-type base region 46 is formed along the top surface of the drift zone 38 . An n⁺-type source region 45 is formed along the surface of the base region 46 . A thin gate insulation film such as an SiO₂ film 49 is formed on the base region 46 , and a polysilicon gate 42 is formed on the gate insulation film 49 . The gate 42 may not only be made of polysilicon, but may also be made of refractory metal such as W, Ti or Mo, a silicide of the refractory metal or a polycide of the refractory metal. Gate 42 extends over base region 46 . Specifically, the gate 42 extends from one source region 45 to another source region 45 over the drift zone 38 . The source region 45 is short-circuited to the base region 46 via a metallic source electrode 41 made of Al or Al-Si. A metallic gate electrode (not shown) made of Al, for example, is connected to the gate 42 . A plasma oxide film 25 is formed on the drain region 46 , and a metallic drain electrode 43 is formed on the oxide film 25 . In particular, the drain electrode 43 is connected to the drain region 44 via the oxide film 25 . The drain electrode 43 can be constructed from Ti, Ni and Ag layers in order to achieve good ohmic properties, as shown in FIG. 9. The on-resistance of the power MOSFET of Fig. 12 is extremely low. Similar to the second embodiment, the active region, ie the source electrode 41 , can be formed on a thin plasma oxide film, plasma nitride film or plasma oxynitride film.

Fig. 13 ist ein Schnitt durch eine Einheitszelle eines nach dem ersten Aus führungsbeispiel der Erfindung hergestellten IGBT. Der obere Teil der Ein heitszelle des IGBT hat eine MOSFET-Struktur, und der untere Teil dessel ben hat die Struktur eines bipolaren Transistors. Ein p-leitendes Kollektorge biet 54 hat eine Verunreinigungskonzentration von 1×10¹⁸ cm^-3. Eine n leitende Pufferschicht 58 ist auf dem Kollektor-Gebiet 54 ausgebildet. Ein n- leitendes Basis-Gebiet 48 mit hohem Widerstand und niedriger Verunreini gungskonzentration ist auf der Pufferschicht 58 ausgebildet. Die n-leitende Pufferschicht 58 wird gebildet, um eine hohe Durchschlagspannung bei rela tiv kleiner Schichtdicke des n⁻-leitenden Basis-Gebiets 48 zu erreichen. Folg lich kann die n-leitende Pufferschicht in bestimmten Fällen fortgelassen wer den. Ein p-leitendes Basis-Gebiet 56 ist längs der oberen Oberfläche des Ba sis-Gebiet 48 ausgebildet. Ein n⁺-leitendes Emitter-Gebiet 55 ist längs der Oberfläche des Basis-Gebiets 56 ausgebildet. Ein dünner Gate-Isolationsfilm 49, beispielsweise aus SiO₂, ist auf dem Basis-Gebiet 56 ausgebildet, und eine Polysilizium-Gate-Elektrode 52 ist auf dem Isolationsfilm 49 angebracht. Die Gate-Elektrode 52 erstreckt sich über das Basis-Gebiet 56. Speziell erstreckt sich die Gate-Elektrode 52 von einem Emitter-Gebiet 55 zu einem anderen Emitter-Gebiet 55 über das Basis-Gebiet 48. Das Emitter-Gebiet 55 ist über eine metallische Emitter-Elektrode 51 mit dem Basis-Gebiet 56 kurzge schlossen. Eine metallische Gate-Elektrode (nicht gezeigt) ist an die Gate- Elektrode 52 angeschlossen. Auf der Bodenfläche des Kollektor-Gebiets 54 ist ein 3 bis 5 nm dicker Plasma-Oxidfilm 25 ausgebildet. Eine Kollektor- Elektrode 53, die aus Ti-, Ni- und Ag-Schichten oder aus Al- und W-Schich ten hergestellt ist, ist auf dem Oxidfilm 25 ausgebildet, um einen guten ohm schen Kontakt zu erreichen, wie in Fig. 9 gezeigt ist. Das in Fig. 13 gezeig te Element hat einen niedrigen Einschaltwiderstand, geringe Leitungsverlu ste und einen hohen Umwandlungswirkungsgrad. Ähnlich wie bei dem zwei ten Ausführungsbeispiel kann die Emitter-Elektrode 51 auf einem Ladungen enthaltenden dünnen Plasma-Oxidfilm ausgebildet sein. Fig. 13 is a section through a unit cell of an IGBT manufactured according to the first exemplary embodiment of the invention. The upper part of the unit cell of the IGBT has a MOSFET structure, and the lower part of the same has the structure of a bipolar transistor. A p-type collector offers 54 has an impurity concentration of 1 × 10¹⁸ cm ^-3 . An n conductive buffer layer 58 is formed on the collector region 54 . An n-type base region 48 with high resistance and low impurity concentration is formed on the buffer layer 58 . The n-type buffer layer 58 is formed in order to achieve a high breakdown voltage with a relatively small layer thickness of the n⁻-type base region 48 . Consequently, the n-type buffer layer can be omitted in certain cases. A p-type base region 56 is formed along the top surface of the base region 48 . An n⁺-type emitter region 55 is formed along the surface of the base region 56 . A thin gate insulation film 49 made of SiO₂, for example, is formed on the base region 56 , and a polysilicon gate electrode 52 is attached on the insulation film 49 . The gate electrode 52 extends over the base region 56 . Specifically, the gate electrode 52 extends from one emitter region 55 to another emitter region 55 over the base region 48 . The emitter region 55 is short-circuited to the base region 56 via a metallic emitter electrode 51 . A metallic gate electrode (not shown) is connected to the gate electrode 52 . A 3 to 5 nm thick plasma oxide film 25 is formed on the bottom surface of the collector region 54 . A collector electrode 53 made of Ti, Ni and Ag layers or Al and W layers is formed on the oxide film 25 to achieve good ohmic contact, as in FIG. 9 is shown. The element shown in Fig. 13 has a low on resistance, low line loss and a high conversion efficiency. Similar to the second embodiment, the emitter electrode 51 may be formed on a thin plasma oxide film containing charges.

Wie oben im einzelnen erläutert wurde, umfaßt das erfindungsgemäße Ver fahren zur Herstellung eines Halbleiterelements die Schritte der Bildung ei nes ersten dünnen Films, etwa eines Ladungen enthaltenden Plasma-Oxid films auf einem Halbleitersubstrat, des Entfernens des ersten dünnen Films, der Ausbildung eines zweiten dünnen Films, etwa eines Ladungen enthalten den Plasma-Oxidfilms, eines Plasma-Nitridfilms oder eines Plasma-SiON- Films auf dem Substrat und der Bildung einer metallischen Elektrode auf dem zweiten dünnen Film. Mit diesem Verfahren ist es möglich, eine ohm sche Metallelektrode herzustellen, die einen niedrigen ohmschen Kontaktwi derstand R_c erreicht, ohne daß ein Verfahren zur Bildung einer Kontaktzone mit hoher Verunreinigungskonzentration erforderlich ist, selbst auf einem Halbleitergebiet, das eine verhältnismäßig niedrige Verunreinigungskonzen tration aufweist, so daß die Anzahl der Herstellungsschritte verringert wer den kann. Folglich verbessert die Erfindung die Ausbeute der Halbleiterele mente, erhöht die konstruktive Freiheit bei der Auslegung der Elemente, mi nimiert die Größe der Elemente, verringert den Einschaltwiderstand der Elemente und verbessert die Hochfrequenzeigenschaften und Leitungsver lust-Eigenschaften der Elemente.As explained in detail above, the method according to the invention for producing a semiconductor element comprises the steps of forming a first thin film, such as a charge-containing plasma oxide film on a semiconductor substrate, removing the first thin film, forming a second thin film Films such as a charge contain the plasma oxide film, a plasma nitride film or a plasma SiON film on the substrate and the formation of a metallic electrode on the second thin film. With this method, it is possible to manufacture an ohmic metal electrode that achieves a low ohmic contact resistance R _c without requiring a method of forming a contact zone with a high impurity concentration, even on a semiconductor region having a relatively low impurity concentration, so that the number of manufacturing steps can be reduced to who. Consequently, the invention improves the yield of the semiconductor elements, increases the design freedom in the design of the elements, minimizes the size of the elements, reduces the on-resistance of the elements and improves the high-frequency properties and line loss properties of the elements.

Claims

1. Verfahren zur Herstellung eines Halbleiterelements mit den Schritten:

a) Herstellen eines ladungstragenden dünnen Films (25) auf einem vor gegebenen Halbleitergebiet eines Halbleitersubstrats (19; 29) und
b) Herstellen eines Metallfilms (26, 27, 28; 35) auf dem dünnen Film, um eine ohmsche Elektrode für das Halbleitergebiet zu bilden.

1. A method for producing a semiconductor element comprising the steps:

a) producing a charge-carrying thin film ( 25 ) on a given semiconductor region of a semiconductor substrate ( 19 ; 29 ) and
b) forming a metal film ( 26 , 27 , 28 ; 35 ) on the thin film to form an ohmic electrode for the semiconductor region.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß

a) ein ladungstragender erster dünner Film (24) auf dem vorgegebenen Halbleitergebiet des Halbleitersubstrats (19; 29) ausgebildet wird,
b) der erste dünne Film (24) entfernt wird,
c) ein ladungstragender zweiter dünner Film (25) auf dem Halbleiterge biet ausgebildet wird und
d) der Metallfilm auf den zweiten dünnen Film aufgebracht wird.

2. The method according to claim 1, characterized in that

a) a charge-carrying first thin film ( 24 ) is formed on the predetermined semiconductor region of the semiconductor substrate ( 19 ; 29 ),
b) the first thin film ( 24 ) is removed,
c) a charge-carrying second thin film ( 25 ) is formed on the semiconductor area and
d) the metal film is applied to the second thin film.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (19; 29) vor dem ersten Aufbringen des dünnen Films (24, 25) auf eine gewünschte Dicke verdünnt wird.3. The method according to claim 1 or 2, characterized in that the semiconductor substrate ( 19 ; 29 ) is thinned to a desired thickness before the first application of the thin film ( 24 , 25 ).

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine mit Verunreinigungen versehene Diffusionsschicht (21) auf einer er sten Hauptfläche des Halbleitersubstrats (19) gebildet wird und daß das vor gegebene Halbleitergebiet auf einer der ersten Hauptfläche entgegengesetz ten zweiten Hauptfläche des Halbleitersubstrats ausgebildet wird.4. The method according to any one of claims 1 to 3, characterized in that a contaminated diffusion layer ( 21 ) is formed on a he main surface of the semiconductor substrate ( 19 ) and that the given semiconductor region in front of a first main surface opposite th main surface of the semiconductor substrate is formed.

5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das vorgegebene Halbleitergebiet zum Teil als ein aktives Gebiet auf einer ersten Hauptfläche des Halbleitersubstrats (29) ausgebildet wird.5. The method according to any one of claims 1 to 3, characterized in that the predetermined semiconductor region is partially formed as an active region on a first main surface of the semiconductor substrate ( 29 ).

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß ein zweites Halbleitergebiet auf der ersten Hauptfläche des Halbleitersubstrats ausgebil det wird und daß der Leitfähigkeitstyp des zweiten Halbleitergebiets von dem des ersten Halbleitergebiets verschieden ist.6. The method according to claim 5, characterized in that a second Semiconductor region on the first main surface of the semiconductor substrate and that the conductivity type of the second semiconductor region is different from that of the first semiconductor region is different.

7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Halbleiter substrat dadurch verdünnt wird, daß es mechanisch abgeschliffen wird. 7. The method according to claim 3, characterized in that the semiconductor substrate is thinned by mechanically grinding it.

8. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zur Bildung des ladungstragenden Films (25) oder der ladungstragenden Filme (24, 25) ein Plasma-Oxidations- oder -Nitridationsprozeß eingesetzt wird.8. The method according to any one of claims 1 to 3, characterized in that a plasma oxidation or nitridation process is used to form the charge-bearing film ( 25 ) or the charge-carrying films ( 24 , 25 ).

9 Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß bei der Ausbildung des ladungstragenden dünnen Films (25) oder der ladungstragenden dünnen Filme (24, 25) Chemikalien eingesetzt werden, die H₂SO₄ enthalten.9. The method according to any one of claims 1 to 3, characterized in that in the formation of the charge-bearing thin film ( 25 ) or the charge-carrying thin films ( 24 , 25 ) chemicals are used which contain H₂SO₄.

10. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß bei der Ausbildung des ladungstragenden dünnen Films (25) oder der ladungstragenden dünnen Filme (24, 25) ein UV-Ozon-Prozeß eingesetzt wird.10. The method according to any one of claims 1 to 3, characterized in that a UV ozone process is used in the formation of the charge-bearing thin film ( 25 ) or the charge-bearing thin films ( 24 , 25 ).