DE1949483A1 - Gedruckte Schaltungsanordnung und Verfahren zur Herstellung dieser Anordnung - Google Patents

Gedruckte Schaltungsanordnung und Verfahren zur Herstellung dieser Anordnung

Info

Publication number
DE1949483A1
DE1949483A1 DE19691949483 DE1949483A DE1949483A1 DE 1949483 A1 DE1949483 A1 DE 1949483A1 DE 19691949483 DE19691949483 DE 19691949483 DE 1949483 A DE1949483 A DE 1949483A DE 1949483 A1 DE1949483 A1 DE 1949483A1
Authority
DE
Germany
Prior art keywords
conductors
layer
printed circuit
hole
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691949483
Other languages
English (en)
Inventor
James Bond
Kauffman Alan Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allard Way Holdings Ltd
Original Assignee
Elliott Brothers London Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elliott Brothers London Ltd filed Critical Elliott Brothers London Ltd
Publication of DE1949483A1 publication Critical patent/DE1949483A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

Faiksiraß? 13
6063 Elliott Brothers (London) himrl''m&.? London.2 Baglasä
Gedruckte Schaltungsanordnung imd ¥ei?falirf3s ssur liar·= rtsllung dieser Anordnu
liie Eriiadung tetrifft ©xno gedruokte Sc
file^ar Aaordmmg9 "b.ei der zwischen g: äriiOkten Soaaltungsleitsr-ir» cr?ar awisoheia ge riruckts-n St;:a&ic-ungsl6itern tmß AnsohIuSleitern von-3ohaltungsbaui?X«si ϊ.--.;©^ ^©rVte&Wiagon aus ge führt
Die Erfiiidtwig "l^faßt aiöi mit Eerstvlli*ngs« y.nd schv/iöriglEeitea, die ise.Lm Te^'bindsn τοιι g©äraoktan Solialtungsleitern. und BaueXesaentaleitern dieser Anordnungen auf
&-*fth der E? fincuni; en-bliält die gedruckte Scnaltungsanord» TiiiTi-f eiiV- ':'-;hiGl^ "us Xsolio,eiiaterials dia ein oder mehrere Löotie- '-SBtMIt5, üurnh äas oder die mehrere elektrische LöiteL r.P-genj 'so daß mie '-isitgeaend bwidig mit einer Oberfläche übt Sobiüht aljüclalieieaj wo'bei die Enäfläohea der Letter aurüä Bahnöia ä4s issitendüKi Mat@rial9 das auf dieser-Oii-tmusgebil^t isi*^ Terbimden sindo . ■■
diessr Leiter können Seil einer oder rcx- gedruckter ScaaltungsleitsrsoMohten dei? Aaordnung
Si'-iöj'· oder mehrere dieser Leiter können ein An ^' - ter· ο ine ε 8eh&rfcimg£"bauel@Bi®Trfe@g9 zum. Bsispiel
esg in" des Anordnung
"- :Γο -v: © ^i '-» ■'■ ·ΐ 'ί 2A' 'I
1349483
• Das Gänse kann mit einem Loch, in einer oder mehreren gedruckten Schalfcungsplatten ausgerichtet sein, die einen Seil der Anordnung bilden, wobei die Löcher Zugang sur Oberfläche" der Schicht aus isolierendem Material für die Leiter gewähren» Vorzugsweise bildet bei jeder der gedruckten Schaltungsplatten die leitende Schicht einen der in jener Oberfläche endenden Leitery woDei das Loch in der gedruckten Schaltungsplatte durch Entfernen'des isolierenden Substrats und das Φrenne ti ψ und Deformieren .der darüber liegenden leitenden Schicht
in Richtung auf die Oberfläche gebildet wird ο ~
Gemäß einem weiteren Merkmal der Erfindung umfaßt die Ausbildung von Verbindungen zwischen elektrischen Leitern in einer gedruckten Schaltungsanordnung das Hindurchführen von Leitern9 die miteinander verbunden werden' sollen,, durch ein Loch oder Löcher in einer Schicht aus isolierendem Ma=' terialj das Entfernen der Enden der Leiter, die von der Schicht abstehen<, so daß die Endflächen der Leiter an einer Oberfläche der Schicht endeas und das Ausbilden einer Verbindungsbahn aus elektrisch leitendem Material auf der Oberfläche zuta Verbinden der Endflächen der Leiterβ
Die Bahn ist vorzugsweise als auf dieser Oberfläche durch "Elektroplattieren aufgebrachte Kupferschicht ausgebildet,-die Fläche dieses Putters durch eine Goldschicht begrenzt und das nicht durch das Gold geschützte Kupfer weggeätzt« Die Bahn kann außer als örtliche Verbindung zwischen den Endflächen von Anschlußleitern auch ein Teil #iner ausge » dehnt©reu gedruckten Sohaltungsschioht sein»
Die Erfindung und ihre Weiterbildungen werden im Folgenden-· anhand eines in Zeichnungen dargestellten Äusführungsbeispiels der gedruckten Schaltungsanordnung und- eines. Ver-fah-Herstellung .©im®3? s©loh.e*& .Anordnung-näher fe©schrie-
Pig. 1 ist eine Schnittansicht eines Seils der Anordnung.
Die Figuren 2 bis 7 veranschaulichen eine erste Stufe des Verfahrens, nach dea eine Schicht einer gedruckten Schaltung hergestellt wird, wobei die Figuren 2 bis 6 Schnittansichten und Pig. 7 eine Draufsicht darstellt..
Die Figuren 8 bis 11 sind Schni"stansicliten., die eine zweite Stufe des Verfahrens darstellen, nach dem ein integriertes Schaltungsbauelement hergestellt wird und zwei gedruckte Schaltungsschickten zusammengesetzt werden.
Die Figuren 12 bis 13 sind Sclmittansichten, die eine dritte Stufe des Verfahrens darstellen, nach dem Leiter des integrierten Schaltungsbauelsisentes und zwei Schichten einer gedruckten Schaltung öureta. Verbindungsbahnen miteinander verbunden werden.
Nach Fig. 1 umfassen zwei Schichten 1 und 2 in gedruckter Schaltung jeweils eine Schiciit 3 aus Eiv&ferleiter, (bei der es sich um ein Muster oder Schetaa von Streifenleitern handelt) und einer Schicht 4 aus Epoxydglas als Substrat. Die beiden Schichten 1 und 2 liegen zwischen Schichten und 6 aus Epoxydglasmaterial .
Die Schichten 4, 5 und 6 sind mit zusammenwirkenden Löchern 7 und 8 versehen, in die die Leiterschichten 3 so weit hineinragen, daß sie, wenn sie , wie dargestellt, umgebogen werden, durch die Schicht 6 ragen.
Ein integriertes Schaltungsbauelement 9 ist mit Leitern 10 und 11 versehen, die jeweils durch eines der Löcher 7 und 8 ragen. Die Leiterschichten 3 und die Leiter 10 und 11 schließen bündig mit der Oberfläche der Schicht ab. Die Endflächen der Leiter 3,und 10 , die in das Loch ragen, sind durch ein*flache]! Bahn 13 ■ ·:■
0 0 9 8 2 2/1373
aus Kupfer verbunden, und die Endflächen der Leiter 3 und 11, die in das Loch 8 ragen, sind ebenfalls durch eine flache Bahn 14- aus Kupfer verbunden. Die Bahnen 13 und 14 sind mit einer Schicht 15 aus Gold überzogen, und die goldüberzogenen Bahnen und die umgebende Oberfläche der Schicht 6 sind mit einer Schicht 16 aus Lackfirnis überzogen.
Die durch die Löcher 7 und 8 gebildeten Hohlräume sind mit einer Epoxydharz-Vergußmasse 17 gefüllt, und das Bauelement Ψ 9 ist in einer Siliziumverbindung 18 eingegossen.
Die Anordnung nach Fig. 1 wird nach folgendem·"Verfahren hergestellt, das in die drei erwähnten Stufen unterteilt ist, nämlich 1) die Behandlung einer gedruckten Schaltungsschicht, 2) das Zusammensetzen behandelter gedruckter Schaltungs schichten und Bauteile und 3) das Herstellen der Verbindungen.
Erste Stufe: ·
la) Die gedruckte Schaltungsschicht 1, die eine Schicht 4 aus Epoxydglasmaterial umfaßt, auf der eine Kupferschicht aufgebracht ist, wird auf der der Kupferschicht gegenüberfc liegenden Seite des Epoxydglasmaterials mit einem negativ arbeitenden Fotokopierlack 20 ( das ist ein Fotokopierlack, der durch Bestrahlung mit ultraviolettem Licht unlöslich wird) überzogen. '
Ib) Der Fotokopierlack 20 wird durch eine " Lochmus ter11-Schablone mit ultraviolettem Licht bestrahlt. Opake Bereiche der Schablone entsprechen Löchern, die in der Epoxydglas schicht 4 ausgebildet werden sollen.
.lo.) Der Fotokopierlack 20 wird zu einer Maske entwiokelt, in der Flächen der Schioht 4, in der Löcher ausgebildet werden sollen, freiliegen (Pig. 2 zeigt eine solohe Fläofae).
009 822/13 7 3
ld) Die Flächen der Epoxydglasschicht 4 werden durch abwechselndes Eintauchen in Schwefelsäure- und Fluorwasserstoffsäurelösungen weggeätzt. Der Fotokopierlack 20 und die Kupferschicht 3 werden dabei kaum angegriffen. Dabei bleibt eine Schicht 1 in Form einer gedruckten Schaltung übrig, bei der Löcher in der Schicht 4 (Pig. 5 zeigt ein solches loch) ausgebildet sind.
Ie) Die Oberfläche der Kupferschicht 3, die der Schicht 4 gegenüberliegt, ist mit einem negativ arbeitenden Foto kopierlack 20 überzogen, der dann durch eine "Spurmuster"-Schablone mit ultraviolettem Licht bestrahlt wird. Diejenigen Bereiche der "Spurmuster"- Schablone, die Flächen der-Kupferschicht 3 darstellen, die als Leiter gewünscht werden, sind durchsichtig. Die "Spurmuster"- Schablone wird mit Hilfe einer Kodak - Registriersteckstifteinrichtung (Kodak ist ein eingetragenes Warenzeichen) mit der Lochposition in der Schicht 4 ausgerichtet.
If) Der Fotokopierlack 20 wird entwickelt, so daß eine Maske gebildet wird, durch die diejenigen Flächen der Kupferschicht 3, die nicht als Leiter stehen bleiben sollen, freigelassen werden. Das durch die Löcher in der Schicht 4 freiliegende Kupfer wird durch einen Überzug aus Abdecklack geschützt (Pig. 4 zeigt ein solches Loch) , - .
Ig) Unmaskierte Flächen der Kupferschicht 3 werden durch eine Eisenchloridlösung (Fig.5) weggeätzt.
lh) Chemikalien --und Potokopierlackreste werden von der fertigen gedruckten Schaltungsschicht (Figuren 6 und 7 ) entfernt.
009822/1373
Zweite Stufe:
2a) Die Ausgangsiextungen in Form, von leitern IO und 11 eines integrierten Schaltungsbauelementes 9 werden im rechten Winkel zur Ebene des Leiters 21 des Bauelementes mit Hilfe einer Umbiegeschablone umgebogen.
2b) Wie in Pig. 8 gezeigt ist, wird das Bauelement 9 in einer Schablone 22 angeordnet, die die Leiter 10 und 11 fe örtlich genau fixiert. Die Bögen der Leiter 10 und 11 werden zusammen mit dem Körper 21 in einer Siliziumverbindung 18 eingegossen, und zwar so, daß die Enden der Leiter 10 und 11 freibleiben.
2c) Eine Epoxydglasplatte 5 wird über die vorstehenden freien Leiter 10 und 11 geschoben, wie es in I1Xg. 8 gezeigt ist, und zwar so, daß sie durch Löcher 7 und 8 in der Platte 5 ragen. Die Platte 5 ruht auf der Oberfläche der ausgehärteten Siliziumvergußmasse 18.
■ * ■
2d) Zwei' gedruckte Schaltungsschichten 1 und 2, die gemäß der ersten Stufe hergestellt wurden, werden in einer Lo- |. chungsschablone oder -Einspannvorrichtung (die nicht gezeigt .ist) angeordnet,. so daß sie aufeinanderpassend gehalten werden, während die Kupferfahnen 24 , die durch die Enden der Leiter 3 gebildet werden und über die Löcher 7 und 8 in den Schichten 4 ragen, im rechten Winkel zur Schaltungsebene mit Hilfe eines Lochungsstempels umgebogen werden, wie es in' Pig. 9gezeigt ist. Die Schicht 1 weist zwei solcher Kupferfahnen 24 und die Schicht 2 nur eine auf. Der Stempel 26 dringt durch die Löcher 7 und 8 und biegt dabei die Kupferfahnen 24 von ihren zugehörigen Schichten" 4 weg und um die Schultern 27 einer Backe 28 herum, die mit dem Stempel 26 zusammenarbeitet (Fig. 9 zeigt nur diejenigen Teile des
S822/13T3
pels 26, die mit dem Loch 7 zusammenarbeiten).
2e) Die zweischichtige Anordnung wird von der Schablone oder aus der Einspannvorrichtung entfernt, wobei die gedruckten Schaltungsschichten 1 und "2 bei Abwesenheit der Lochungsschablone durch Reibung zwischen den umgebogenen Fahnen 24 gehalten werden .
2f) Die Anordnung nach Fig. 9 wird auf der freigelegten Oberfläche der Epoxydglasplatte 5 nach Fig. 8 angeordnet, sodaß die Leiter 10 und 11 durch die Löcher 7 und 8 ragen, wie e s in Fig. 10 gezeigt ist. Die freiliegende Oberfläche der Anordnung mit den abstehenden Fahnen 24 und Leitern 10 und 11 wird mit einer Epoxydglasplatte 6 abgedeckt. Die Fahnen 24 und Leiter 10 und 11 ragen durch in die Epoxydglasplatte 6 gestanzte Löcher. Die Ausrichtung der gesamten Anordnung geschieht mit Hilfe zweier (nicht gezeigter) Stifte in der Einspannvorrichtung oder Schablone 22, drie durch genau geätzte Löcher in den verschiedenen Schichten 1, 2, 5 und 6 hindurchragen.
2g) Eine Epoxydharz-Vergußmasse 17 wird durch die Löcher der Platte 6 eingespritzt, um die Hohlräume ( und die Löcher 7 und 8 ) in und zwischen den verschiedenen Schichten 1, 2, 5 und 6 vollständig auszufüllen. Die Hohlräume werden evakuiert, um eine gründliche Entgasung zu gewährleisten, und dann wird mit Hilfe einer Polytetrafluoräthylen- Druck platte 29 Druckausgeübt, um die gesamte Anordnung zu glätten und zu verfestigen. Die Hohlräume 25 in der Druckplatte 29 gewährleisten, daß die vorstehenden Fahnen 24 und Leiter 10 und 11 nicht zusammenstoßen, und bilden einen Kanal, durch den überschüssige Vergußmasse aus derfertigen Anordnung abfließen kann. Die auf diese Weise vergossene Anordnung ist in Fig. 10 dargestellt.
2h) Die Anordnung wird zur Aushärtung der Vergußmasse einem Erwärmungszyklue unterworfen. Die Temperaturen werden unter jenen gehalten, bei denen das Bauelement Schaden nimmt.
009822/1373
2i) NaGh dem Aushärten wird die Anordnung aus der Druckplatte 29 entfernt, und dann werden die überschüssige· Vergußmasse, überstehende Teile der Fahnen 24 und Leiter IO und 11 weggeschliffen, um die Epoxydglasplatte 6 freizulegen und die Bndflächen 30 der· Fahnen 24 und Leiter 10 und 11 bündig mit der gebildeten Oberfläche 12 abschließen zu lassen« Diese Stufe ist in Fig. 11 dargestellt. Die Schablone 22 wird zusammen mit überschüssiger Siliziumvergußmasse entfernt, die noch am Körper 21 des Bauelements 9 haftet. Zwischen dem Körper 21 und der Epoxyd glasplatte 5 wird eine dünne Schicht aus Siliziumvergußstehengelassen»
2j) Die abgeschliffene Oberfläche 12 wird gleichmäßig mit Sand abgestrahlt, um für später© Operationen eine glatte Anlagefläche zu schaffen.
Dritte Stufes .
3a) Die Anordnung wird entfettete.'=
3b) Die entfettete Anordnung wird auf der Seite, auf der das Bauelement S'"■-, angeordnet ist, mit einem Lack über™ zogen.
3c) Eine (nicht gezeigte) etiva 635 Manometer (25 Mikrozoll) dicke Kupferschicht wird durch ein nichtelektrische^ Verfahren auf der gesamten Oberfläche der lackierten Anordnung aufgebracht.
3d) Der dünne Kupferüberzug auf der geschliffenen Oberfläche 12 der lackierten Anordnung wird durch Elektroplattieren in einem sauren Kupfersulfatbad ausgebildet, sodaß sich eine 'etwa 13 Mikrometer (OsCDO5 Zoll) dicke Kupfersohicht ergibt ( siehe Fig.12).
009822/1373
3e) Die plattierte Oberfläche 31 wird rait einer Schicht aus positiv wirkendem Fotokopierlack 32 s das ist ein ITotokopierlack, der bei Belichtung mit ultraviolettem Licht löslich wird, überzogen*
3f) Der Fotokopierlaok 32 wird über eine "Baim-Muster"-Schablone mit ultraviolettem Lieht bestrahlt, bei äer Flächeil aus Kupfer, die die Bahama 15 und 14 bilden sollen, durch transparente Pl^ohen dargestellt sind· Di© Schablone wird mit der Anordnung durch Stifte, ausgerichtet, die auf einer Belichtungssohablcm© oder »BinspauiiTorriöIitiing 'befestigt sind und durch entsprechende Löcher in der Anordnung und der 1!Bahn-Mu3terTS- Schablone T
3g) Der FotokopierlaoJi 32 wird entwickelt9 Uta eine Maske zu bilden, die durch Freilassung die Flächen- begrenzt/," auf denen die B^hnsa 13 und 14 ausgebildet werden sollen (Fig.12).
3h) Auf die Bahn-Flächen viird Sold bis zu einer Dicke von etwa-3?8 Hikroset-ji? (O9OOOlS Zoll) duroli Eletetroplattierung aufgebracht.
3i) Ιϊβϊ- verbleibende Po-.-.olcopierlaok 32 wird durch "ein Lösungsmittsl aufgelösts so daß die Kupfersohioht 31 f mit Ausnahüio der .durch fii© Goldplatt ie rung 15 (fig. 3) geschützter* Bahnflächeni freigelegt wird.
3j) Bar gesamte freiliegende Kupfer, einschließlich der nioht ui'-roh die Goldplatt-ierung 15 geschützten Sohioht 31, v?.i,rd -üir^h 'eine Sisenchloridlösung weggeätzt, wobei die isoliert;.-ή, g^ldpla"ctierten Kupferleiterbaansn 13 und 14 steso daß ©ie j©weils aie lnäfläoh@n 3O5 die zu geliörea, elslstrisoh miteinander "verbinden; wie es In ?igt 1 dargestellt- ist. .
5k) Pi® Oberfläche 12 und die Leiterbahnen werden mit "einem Abdecklack 16 überzogen.
Bei einer anderenAusführungsform ist die Kupferschient 31 mit einem negativ wirkenden oder arbeitenden Fotokopierlaok überzogen aus dem eine Maske gebildet ist, Uta zu ermöglichen,, daß die Kupferschicht 31 überall dort weggeätzt werden kann? wo keine Leiterbahnen erforderlich sind, und dieses Wegätzen der Kupferschicht 31, um die Verbindungsbahnen -stehen zu lassen, erfolgt im Anschluß daran* " Der verbleibende-Fotokopierlaok-wird dann aufgelöst und • diejenige Seite der vollständigen Anordnung^ auf der die' Leiterbahnen vorgesehen sind, wird mit einem Abdecklack überzogen« · -
Bei einer anderen Ausführung wird die durch ein nichtelektrische s- Verfahren mit einer Kupferschicht überzogene ge-.
schuffene Oberfläche 12 ( siehe Schritt 3c) oben) mit
-."■-■ -■■■ ι einer Schicht aus Fo.tokopierlack" überzogen, der über eine ."Bahn-Muster"■— Schablone mit ultraviolettem Licht beleuchtet und dann entwickelt wird j um eine Maske subilden,bei der die Bahnflachen freigelassen sind» Auf den freien Flächen wird eine etwa 13 Mikrometer (0,0005 Zoll) dicke Kupferschicht aufgebracht, und dann wird- dieFotokopierlack-■ maske aufgelöst=» Die belichteten Flächen der durch ein stromloses Verfahren aufgebrachten Kupferschioht werden dann durch kurzzeitiges Eintauchen in.ein© Eiaenchloridlösung aufgelöst und weggespült ο Die dioken ¥erbindungsbahnen bleiben dabei weitgehend unversehrtε Die vollständige Anordnung wird dann mit einem'Abdecklaok überzogen.
diesem Verfahren erhält man eine mehrschichtige Schaltungsanordmmg,. bei der alle Verbindungen in einer einzigen Ebene .ausgebildet und alle zwischen gedruckten Leitern^^ und
009822/137
- ii -
Baueletnenteanschlüosen liegenden Verbindungen in einem Plattierungsgang hergestellt werden.
Die resultierende Vereinfachung der Herstellung "und Inspektion von Schaltungen hat eine erhebliche Kosteneinsparung zur Folge.
009822/137 3

Claims (2)

  1. Patent a nap r ti c h
    l.i Gedruckte Schaltungsanordnung, bei-der zwischen geruckten. Schaltungsleitern oder zwischen gedruckten Schaltungsleitern und Anschlußleitern von Schaltungsbaue le ment en Verbindungen ausgeführt sind, dadurch gekennzeichnet, daß mehrere dieser Leiter
    k ("3, 10) jeweils durch ein Loch (7*8 ) in einer Schicht ■ ·
    (6) aus Isoliermaterial ragen und bündig mit einer Oberfläche (12) der Schicht abschließen und daß eine Bahn "("13,14) aus leitendem Material auf. dieser Oberfläche (12) ausgebildet ist'"und die Endflächen der leiter (3,10) verbindet.
  2. 2. Gedruckte Schaltungsanordnung nach Anspruch--1, d'a —-. du r ch ge ken η ζ e ic h η e t , daß eine oder mehrere gedruckte Schaltungsanordnungen (1,2) einen Teil dieser Anordnung darstellen und jeweils- mit einem Loch versehen sind, das mit einem Loch in der Schicht (-6.) aus Isoliermaterial fluchtet, und daß diese Löcher Zugang zur Oberfläche (12) der Schicht (6) für die Leiter (3s10) ermöglichen.
    3· Anordnung nach Anspruch 2, da du ro hg e k e η nz ei c hn e t , daß das Loch in einer oder mehreren der gedruckten Schaltungsplatten (1,2) durch Entfernen des isolierenden Substrats und Trennen und Deformieren des darüber liegenden gedruckten Schaltungsleitern in Richtung auf die Oberfläche (12) zur Ausbildung einer Verbindung mit der gedruckten Schaltungsplatte ausgebildet ^id
    009822/137 3
    4· Anordnungnach Anspruch 3 »-dadurch gekennzeichnet , daß die Hohlräume zwischen und um die gedruckten Sahaltungsleiter (5) herum und öle Bau elementeanschlußleiter (10) mit einer Epoxydharz- Vergußmasse gefüllt sind. . ·
    5· Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Bahn (13»14) aus leitendem Material Kupfer ist und auf jener Oberfläche aufplattiert ist»
    6« Verfahren,zur Bildung von Verbindungen zwischen elektrischen leitern ir· eine;* gedruckten Schaltungsanordnung, gekennze iolin .et- durch das Hindurchführen von Leitern (3s, 10) 9 die miteinander rertomden werden sollen, durch ein loch oder Locher (T9B) in einer Schicht (6) aus isolierendem. Material, das Entfernen" der Enden der Leiter (3,10}$, el ie von der Schicht abstehen, so daß die Endflächen £er Leiter (3»10) an ©iner Oberfläche (12) der Schicht (o) enden3 und dps Ausbilden einer Verbindungsbahn (13,14) aus elektrisch leitendem Material auf der Oberfläche (IP) auca Verbinden der Endflächen'd@r Leiter (3,10;. :
    7· Verfahroii nach i.nspruoh Sv dadurch gekenn- z e i c Ii Ii S ι,· daß al® BäIita (13,14) ala aiaf dieser Oberfläche (<£2) ß.ura'i I'Hektroplattieren aufgebrachte Kupfer schiebt ausgebildet wird? daß die'IPläch© dieser Bahn durch eine (roldsohicht bcgr©nst und das.nicht durch, das Sold geschützte Kupfer weggeätzt wircU
    * «3 &■ * / ε «
    Le e rs e if β
DE19691949483 1968-10-02 1969-10-01 Gedruckte Schaltungsanordnung und Verfahren zur Herstellung dieser Anordnung Pending DE1949483A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB46773/68A GB1261039A (en) 1968-10-02 1968-10-02 Improvements relating to printed circuit assemblies

Publications (1)

Publication Number Publication Date
DE1949483A1 true DE1949483A1 (de) 1970-05-27

Family

ID=10442532

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691949483 Pending DE1949483A1 (de) 1968-10-02 1969-10-01 Gedruckte Schaltungsanordnung und Verfahren zur Herstellung dieser Anordnung

Country Status (4)

Country Link
US (1) US3594493A (de)
DE (1) DE1949483A1 (de)
FR (1) FR2019725A1 (de)
GB (1) GB1261039A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60109362U (ja) * 1983-12-28 1985-07-25 アルプス電気株式会社 多層プリント基板のア−ス構造
NL8403755A (nl) * 1984-12-11 1986-07-01 Philips Nv Werkwijze voor de vervaardiging van een meerlaags gedrukte bedrading met doorverbonden sporen in verschillende lagen en meerlaags gedrukte bedrading vervaardigd volgens de werkwijze.
US5938455A (en) * 1996-05-15 1999-08-17 Ford Motor Company Three-dimensional molded circuit board having interlocking connections
KR20100065691A (ko) 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
DE102010039417A1 (de) * 2010-08-17 2012-02-23 Bayerische Motoren Werke Aktiengesellschaft Umverdrahtungselement für ein Energiespeichermodul und Energiespeichermodul
US11201426B2 (en) * 2018-08-13 2021-12-14 Apple Inc. Electrical contact appearance and protection

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3060076A (en) * 1957-09-30 1962-10-23 Automated Circuits Inc Method of making bases for printed electric circuits
US3052823A (en) * 1958-06-12 1962-09-04 Rogers Corp Printed circuit structure and method of making the same
US3451131A (en) * 1966-06-27 1969-06-24 Lockheed Aircraft Corp Method for making an encapsulated electrical circuit module assembly
US3501831A (en) * 1968-06-17 1970-03-24 Rogers Corp Eyelet

Also Published As

Publication number Publication date
GB1261039A (en) 1972-01-19
FR2019725A1 (de) 1970-07-03
US3594493A (en) 1971-07-20

Similar Documents

Publication Publication Date Title
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69812179T2 (de) Gedruckte schaltungsplatine mit integrierter schmelzsicherung
EP0658300B1 (de) Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
DE69030867T2 (de) Verfahren zur Herstellung einer anisotrop leitenden Folie
DE1817434C3 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
AT503718A2 (de) Herstellung einer eine komponente umfassenden schicht
EP3111734B1 (de) Verfahren zum kontaktieren eines in eine leiterplatte eingebetteten bauelements sowie leiterplatte
DE2144137A1 (de) Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung
DE2353276A1 (de) Doppelseitige schaltung fuer mehrschichtschaltungen und verfahren zu ihrer herstellung
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE1924775A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE1949483A1 (de) Gedruckte Schaltungsanordnung und Verfahren zur Herstellung dieser Anordnung
DE4307784C2 (de) Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung
DE2658532C2 (de) Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung
DE1521770B2 (de) Verfahren zur herstellung von gedruckten elektrischen schaltungsbauteilen durch aetzen
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE4326424A1 (de) Verfahren zum Herstellen von TAB-Filmträgern
DE3522852C2 (de) Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper
DE68904363T2 (de) Verfahren zur herstellung einer gedruckten leiterplatte.
DE112011101006T5 (de) Leiterplatte mit Aluminium-Leiterbahnen, auf die eine lötbare Schicht aus Material aufgebracht ist
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE2323542A1 (de) Gedruckte schaltung und verfahren zu ihrer herstellung
DE3427015C2 (de)
DE2161829A1 (de) Verfahren zur Herstellung einer gedruckten Schaltungsplatte
DE1937009A1 (de) Kontaktfreie UEberkreuzung von Leitbahnen