DE3522852C2 - Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper - Google Patents

Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper

Info

Publication number
DE3522852C2
DE3522852C2 DE3522852A DE3522852A DE3522852C2 DE 3522852 C2 DE3522852 C2 DE 3522852C2 DE 3522852 A DE3522852 A DE 3522852A DE 3522852 A DE3522852 A DE 3522852A DE 3522852 C2 DE3522852 C2 DE 3522852C2
Authority
DE
Germany
Prior art keywords
electrically conductive
etching mask
etching
conductive layer
passivated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3522852A
Other languages
English (en)
Other versions
DE3522852A1 (de
Inventor
Yahya Dipl Ing Haghiri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GAO Gesellschaft fuer Automation und Organisation mbH
Original Assignee
GAO Gesellschaft fuer Automation und Organisation mbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GAO Gesellschaft fuer Automation und Organisation mbH filed Critical GAO Gesellschaft fuer Automation und Organisation mbH
Priority to DE3522852A priority Critical patent/DE3522852C2/de
Priority to AT0096086A priority patent/AT399423B/de
Publication of DE3522852A1 publication Critical patent/DE3522852A1/de
Application granted granted Critical
Publication of DE3522852C2 publication Critical patent/DE3522852C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R25/00Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
    • H04R25/60Mounting or interconnection of hearing aid parts, e.g. inside tips, housings or to ossicles
    • H04R25/609Mounting or interconnection of hearing aid parts, e.g. inside tips, housings or to ossicles of circuitry
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Zwischenträgers für die Kontaktierung eines Halbleiterkörpers, wobei aus einer leitenden Schicht Leiterbahnen geätzt werden, die jeweils einen für die spätere externe Kontaktierung bestimmten Außenkontakt und einen, dem jeweiligen Anschlußpunkt des Halbleiterkörpers zugeordneten, Innenkontakt aufweisen, wobei zumindest die Außenkontakte mit mindestens einem weiteren elektrisch leitenden Material durch Galvanisieren beschichtet werden.
Das obengenannte Verfahren wird in zunehmendem Maße eingesetzt für die Kontaktierung bzw. Halterung von Halbleiterkörpern auf Endlosfilmen. Ausgangsprodukt für das Verfahren ist im allgemeinen ein elektrisch nichtleitender Kunststoffilm, der mit einem elektrisch leitenden Material beschichtet ist. Als Material wird hier in der Regel Kupfer verwendet, da es sich aus vielen Gründen für diesen Anwendungszweck bewährt hat. Aus der leitenden Kupferfolie wird zunächst nach bekannten Verfahren die gewünschte Leiterbahnstruktur geätzt. In einem geeigneten Automaten werden schließlich die einzelnen Anschlußpunkte des Halbleiters mit den entsprechenden Enden der Leiterbahn verbunden. Eine bekannte, nach dem genannten Verfahren hergestellte IC-Bauform ist das sogenannte Mikropack (siehe dazu Sonderdruck aus "Bauteile Report" 16/1978, Heft 2, Seite 40 bis 44). Mikropacks und auch andere filmkontaktierte Bauformen können überall dort vorteilhaft eingesetzt werden, wo die Kleinheit des Endprodukts eine besondere Rolle spielt. Die Oberflächenmontage auf Leiterplatten für Uhren, Hörgeräte etc., aber auch Ausweiskarten, ist seit längerer Zeit bekannt.
Bei den meisten Anwendungen ist es notwendig, das Grundmaterial, beispielsweise Kupfer, mit zusätzlichen Materialien zu beschichten. So werden beispielsweise die Kupferbahnen verzinnt, um sie gegen Oxidation zu schützen. Ein Verzinnen der Kupferbahnen ist auch dann notwendig, wenn die Verbindung des Halbleiterkörpers mit der Leiterbahnstruktur über einen Lötprozeß vorgenommen wird. Werden die filmmontierten Halbleiterkörper in Ausweiskarten eingesetzt, dienen die äußeren Enden der Leiterbahnen als Kontaktflächen, die in direkte Berührung mit geeigneten Kontaktstiften eines Prüfgerätes gebracht werden. Zur Erhöhung der Verschleißfestigkeit der Kontaktflächen und zur Erzielung niedriger Übergangswiderstände ist es zweckmäßig, die Kontaktflächen z. B. mit einer Nickel- Goldschicht zu versehen.
Es ist also in den meisten Fällen notwendig, die aus Kupfer bestehenden Leiterbahnen mit zusätzlichen, elektrisch leitfähigen Materialien zu beschichten. Schichten geringer und gleichmäßiger Dicke werden durch sogenannte galvanische Metallabscheidung erzielt, wobei diejenigen Leiterbahnflächen, auf die Metall abgeschieden werden soll, elektrisch mit einer Stromquelle zu verbinden sind. Dazu ist es aus dem Stand der Technik bekannt, die gewünschte Leiterbahnstruktur mit Hilfe einer geeigneten Ätzmaske aus der Kupferschicht so zu ätzen, daß alle Leiterbahnen zunächst noch elektrisch untereinander verbunden sind. Nach dem Galvanisieren oder auch erst nach der Montage des Halbleiterkörpers werden die Kurzschlußbrücken mit einem geeigneten Stanzwerkzeug entfernt. In der Serienfertigung haben die Positionierung zwischen Film und Stanzwerkzeug und der Stanzvorgang selbst mit hoher Genauigkeit zu erfolgen. Dies stellt sowohl hohe Anforderungen an die Fertigung des Werkzeugs als auch an die Führung und Positionierung des Zwischenträgers relativ zum Werkzeug. Das gilt vor allem dann, wenn die Leiterbahnstrukturen sehr fein ausgeführt und auf möglichst engem Raum angeordnet sind.
Es ist z. B. aus der DE-AS 24 14 297 auch bekannt, auf der noch ganzflächig vorhandenen Kupferschicht partiell überall dort eine galvanische Metallabscheidung vorzunehmen, wo die spätere Leiterbahnstruktur entstehen soll. In dem nachfolgenden Ätzvorgang zur Erzeugung der eigentlichen Leiterbahnstruktur aus der Kupferbeschichtung dient dann die partiell aufgebrachte Metallschicht als Ätzmaske. Da bei jedem Ätzvorgang Unterätzungen nicht vermeidbar sind, wird mehr Grundmaterial, in diesem Fall Kupfer, entfernt als durch die Umrisse der Ätzmaske vorgesehen ist. An den Randbereichen jeder Leiterbahn überragt daher die zusätzliche Metallschicht das Grundmaterial und neigt dazu, zu brechen. Der sich lösende Teil kann später bei der Anwendung des Schaltkreises zu einem Kurzschluß zwischen den Leiterbahnen führen.
Aus der DD-PS 1 43 673 ist ferner ein Verfahren zur Herstellung von Zwischenträgern mit Kontakthöckern zur Kontaktierung von Chips bekannt, bei dem ein Zwischenträgermaterial bereitgestellt wird, das aus einer mit einem Positivlack versehenen Kupferschicht und einer Isolationsschicht besteht. In einem ersten Verfahrensschritt werden die Bereiche der Kupferschicht, die später die Kontakthöcker bilden, von der Lackschicht her freigelegt und in einem galvanischen Prozeß mit einer veredelnden Schicht versehen. Danach werden die Teile der Kupferschicht freigelegt, die vollständig entfernt werden sollen und in einem ersten Ätzschritt etwa bis zur Hälfte entfernt. In einem weiteren Verfahrensschritt werden die Leiter, die die Außenkontakte und die Innenkontakte (Kontakthöcker) des Chips verbinden, freigelegt und in einem zweiten Ätzprozeß die etwa zur Hälfte weggeätzten Kupferflächen vollständig abgetragen. Hierbei werden die bleibenden Leiter etwa zur Hälfte abgetragen. Abschließend werden die Leiter mit einer veredelnden Schicht versehen.
Auch bei dem aus der DD-PS 1 43 673 bekannten Verfahren kommt es in dem Bereich der Innenkontakte bzw. der späteren Kontakthöcker durch die beiden nachfolgenden Ätzvorgänge zu Unterätzungen. An dem Randbereich der Kontakthöcker überragt daher die veredelnde Schicht das Grundmaterial und neigt zum Brechen, was die Funktionstüchtigkeit des fertiggestellten elektronischen Bauteils gefährden kann.
Die Aufgabe der Erfindung besteht deshalb darin, ein Verfahren vorzuschlagen, mit dem Leiterbahnstrukturen zusätzlich mit elektrisch leitenden Materialien beschichtet werden können, ohne daß nach der Beschichtung ein Stanzvorgang notwendig ist und bei dem die sich durch die Unterätzung ergebenden Probleme vermieden werden.
Die Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil der nebengeordneten Ansprüche 1 und 2 angegebenen Merkmale gelöst.
Gemäß einem ersten Ausführungsbeispiel der Erfindung werden nach dem Aufbringen einer ersten Ätzmaske die Leiterbahnen zunächst nur soweit aus dem leitenden Material ausgeätzt, daß zwischen den Leiterbahnen eine zwar sehr dünne, aber noch leitende Beschichtung stehen bleibt. Diese Beschichtung verbindet alle Leiterbahnen untereinander und ermöglicht somit das Aufbringen einer zusätzlichen, leitenden Oberflächenschicht durch galvanische Metallabscheidung. Vor dem Galvanisieren sind diejenigen Bereiche des Grundmaterials, die nicht beschichtet werden sollen, durch Aufbringen einer zweiten, zur ersten Ätzmaske komplementären Ätzmaske zu passivieren. Nach dem Galvanisieren werden die zunächst noch zwischen den Leiterbahnen verbliebenen Bereich durch einen weiteren Ätzvorgang vollständig entfernt, so daß nun die Leiterbahnen isoliert voneinander auf dem Filmträger angeordnet sind.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung werden nach dem Aufbringen einer ersten Ätzmaske die Leiterbahnen und elektrisch leitende Zwischenverbindung in Form von Stegen, die die Außenkontakte der Leiterbahnen mit dem restlichen Trägerfilm verbinden, ausgeätzt. Danach werden durch Aufbringen einer zweiten, zur ersten Ätzmaske komplementären Ätzmaske die leitenden Stege passiviert und die Leiterbahnen durch galvanisches Beschichten mit einem weiteren leitenden Material versehen. Schließlich werden nach dem Entfernen der zweiten Ätzmaske die leitenden Stege weggeätzt.
Die Ätzmasken können in an sich bekannter Weise durch das Belichten und Entwickeln einer Fotoschicht hergestellt werden, wobei zur Bildung der zweiten Ätzmaske dieselbe Belichtungsmaske, aber ein auf den nachfolgenden Entwicklungsprozeß komplementär reagierender Fotolack verwendet wird.
Mit dem erfindungsgemäßen Verfahren ist es möglich, auf kostspielige Stanzwerkzeuge, die außerdem mit sehr hoher Genauigkeit relativ zum zu stanzenden Material positioniert werden müssen, zu verzichten.
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Figuren näher erläutert.
Darin zeigen
Fig. 1a-h die einzelnen Verfahrenschritte (Schnittbilder),
Fig. 2a, b einen Zwischenträger in der Aufsicht gemäß einer weiteren Ausführungsform, wobei 2a den Träger nach dem Ätzen der Leiterbahnen und 2b nach dem Beschichten mit einem zusätzlichen Material zeigt,
Fig. 3 einen Schnitt entlang der Linie III-III iin Fig. 2,
Fig. 4 einen Schnitt entlang der Linie IV-IV in Fig. 2 und
Fig. 5 einen Zwischenträger gemäß dem Stand der Technik.
Die Fig. 1a bis h demonstrieren die einzelnen Verfahrensschritte einer erfindungsgemäßen Lösung. In den einzelnen Schnittbildern sind zur besseren Veranschaulichung die Materialdicken stark überhöht gezeichnet.
Ausgangsprodukt ist ein, beispielsweise mit Kupfer, beschichteter Trägerfilm 1 aus Polyimid, wobei die Kupferschicht 2 mit einer Fotolackschicht 3 überzogen ist. Die Fotolackschicht 3 wird mit Hilfe einer Maske derart belichtet, daß nach dem Entwickeln die in Fig. 1b gezeigte Ätzmaske 4 gebildet wird. Die Ätzmaske 4 bedeckt die gesamte Fläche der späteren Leiterbahnstruktur des Trägers, während die Bereiche, die bei dem nachfolgenden Ätzvorgang entfernt werden sollen, freibleiben.
Die Fig. 1c zeigt den Zwischenträger nach dem ersten Ätzvorgang; die Fig. 1d nach dem Entfernen der Fotolackschicht. Wie man den Figuren entnehmen kann, ist zwischen den Leiterbahnen 5 durch einen vorzeitigen Abbruch des Ätzvorgangs ein Teil des Grundmaterials, in diesem Fall Kupfer, erhalten geblieben, so daß die Leiterbahnen 5 untereinander elektrisch verbunden bleiben. Bevor nun die Leiterbahnen zusätzlich mit einem leitenden Material durch galvanische Metallabscheidung beschichtet werden, ist es notwendig, daß die Bereiche, die nicht beschichtet werden sollen, passiviert, d. h. für das Beschichtungsmaterial abweisend ausgebildet werden. Dazu wird, wie schon im Verfahrensschritt entsprechend der Fig. 1b gezeigt, eine zweite Ätzmaske 6 verwendet, die, wie in der Fig. 1e gezeigt, gerade diejenigen Teile abdeckt, die in dem nachfolgenden Galvanikprozeß nicht beschichtet werden sollen. Die hier zu verwendende Ätzmaske 6 ist zu der in Fig. 1b verwendeten ersten Maske 4 komplementär ausgebildet und somit auf einfache Weise mit hoher Genauigkeit herstellbar. Bei einer bevorzugten Ausführungsform wird dieselbe Belichtungsmaske, aber ein auf den nachfolgenden Entwicklungsprozeß komplementär reagierender Fotolack verwendet.
Die Fig. 1f zeigt den Zwischenträger nach dem Beschichten mit einem zusätzlichen Material 7, beispielsweise Zinn. Wie die Figur zeigt, sind die Leiterbahnen 5 beschichtet, während die mit der Fotolackschicht der zweiten Ätzmaske 6 bedeckten Flächenteile unbeschichtet geblieben sind. Nach dem Entfernen der Fotolackschicht, wie in der Fig. 1g gezeigt, werden nun die jeweils zwischen den Leiterbahnen nach dem ersten Ätzvorgang noch verbliebenen Teile des Grundmaterials, in diesem Fall Kupfer, vollständig entfernt. Den fertigen Zwischenträger zeigt die Fig. 1h. Die auf dem Polyimidfilm 1 befestigten Leiterbahnen 5 sind mit einem Beschichtungsmaterial 7, beispielsweise Zinn, überzogen und voneinander isoliert.
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung wird, wie ein der Fig. 2a gezeigt, die leitende Beschichtung 2 des Trägerfilms 1 mit Hilfe einer ersten Ätzmaske zunächst derart geätzt, daß zusätzlich zur gewünschten Leiterbahnstruktur mit den Kontaktflächen 5 schmale Stege 10 gebildet werden, die die einzelnen Leiterbahnen untereinander verbinden. Die geätzte Struktur ist in der Fig. 2aa gezeigt. Nach dem Entfernen der ersten Ätzmaske wird eine zweite Ätzmaske aufgebrachte, mit deren Hilfe lediglich die schmalen Stege 10 für den nachfolgenden Beschichtungsvorgang mit einem zusätzlichen, leitenden Material 7 passiviert werden. Nach dem Entfernen der zweiten Ätzmaske werden die zwischen den Leiterbahnen noch vorhandenen Verbindungsstege 10 weggeätzt. Der fertiggestellte Zwischenträger ist in der Fig. 2b gezeigt.
Wie man aus den Fig. 3 und 4 (Schnitt entlang der Linie III-III bzw. IV-IV in Fig. 2b) sieht, ergibt sich bei dieser Ausführungsform der Erfindung lediglich eine Unterätzung im Bereich der fortgeätzten Stege 10, während die Leiterbahn 5 in allen anderen Bereichen vollständig beschichtet ist. Dementsprechend werden die Stege 10 im Vergleich zum Abstand zwischen den Kontaktflächen sehr schmal ausgeführt und an Stellen vorgesehen, an denen die fehlende Randbeschichtung praktisch keinen Einfluß auf die Haltbarkeit und Betriebssicherheit des Bauteils hat.
Fig. 5 zeigt die aus dem Stand der Technik bekannte Ausführungsform, bei der die zusätzliche, elektrisch leitfähige Beschichtung 7 infolge der Unterätzung über die eigentliche Kupfer-Leiterbahn 5 herausragt und leicht dazu neigt, abzubrechen. In dieser Figur ist ebenfalls erkennbar, daß die Leiterbahn jeweils nur an der Oberfläche, nicht aber an den Kantenbereichen mit dem zusätzlichen Beschichtungsmaterial abgedeckt ist. Der durch die Zusatzbeschichtung bewirkte Korrosionsschutz kann daher nur teilweise, nämlich von der Oberfläche her wirken. Ein Schutz vor seitlich angreifendem Korrosionsmittel wird dadurch nicht erreicht.
Die Fig. 1h zeigt, daß beim Ausführungsbeispiel des erfindungsgemäßen Verfahrens die Zusatzbeschichtung die Kupfer-Leiterbahn nahezu vollständig umhüllt, wodurch auch bezüglich der Korrosion ein wesentlich größerer Schutz als bei dem in Fig. 5 gezeigten Stand der Technik erreicht wird. Gleiches gilt für die anhand der Fig. 2-4 geschilderte Ausführungsform.

Claims (3)

1. Verfahren zur Herstellung eines Zwischenträgers für die Kontaktierung eines Halbleiterkörpers, wobei aus einer leitenden Schicht Leiterbahnen geätzt werden, die jeweils einen für die spätere externe Kontaktierung bestimmten Außenkontakt und einen, dem jeweiligen Anschlußpunkt des Halbleiterkörpers zugeordneten, Innenkontakt aufweisen, wobei zumindest die Außenkontakte mit mindestens einem weiteren elektrisch leitenden Material durch Galvanisieren beschichtet werden, gekennzeichnet durch folgende Verfahrensschritte:
  • - Aufbringen einer ersten Ätzmaske auf die elektrisch leitende Schicht derart, daß die gewünschte Leiterbahnstruktur passiviert wird,
  • - Vorätzen der nicht passivierten Bereiche aus der elektrisch leitenden Schicht, wobei der Ätzvorgang zur Bildung von elektrisch leitenden Zwischenverbindungen abgebrochen wird, bevor das gesamte Material zwischen den einzelnen Leiterbahnen entfernt ist,
  • - Entfernen der ersten Ätzmaske,
  • - Aufbringen einer zweiten, zur ersten Ätzmaske komplementären Ätzmaske auf die elektrisch leitende Schicht derart, daß die elektrisch leitende Zwischenverbindungen passiviert werden,
  • - Galvanisches Beschichten der nicht passivierten Bereiche der elektrisch leitenden Schicht mit einem zusätzlichen, leitenden Material,
  • - Entfernen der zweiten Ätzmaske,
  • - vollständiges Wegätzen der elektrisch leitenden Zwischenverbindungen in den Leiterbahnzwischenräumen.
2. Verfahren zur Herstellung eines Zwischenträgers für die Kontaktierung eines Halbleiterkörpers, wobei aus einer leitenden Schicht Leiterbahnen geätzt werden, die jeweils einen für die spätere externe Kontaktierung bestimmten Außenkontakt und einen, dem jeweiligen Anschlußpunkt des Halbleiterkörpers zugeordneten, Innenkontakt aufweisen, wobei zumindest die Außenkontakte mit mindestems einem weiteren elektrisch leitenden Material durch Galvanisieren beschichtet werden, gekennzeichnet durch folgende Verfahrensschritte:
  • - Aufbringen einer ersten Ätzmaske auf die elektrisch leitende Schicht derart, daß die gewünschte Leiterbahnstruktur und elektrisch leitende Zwischenverbindungen in Form von Stegen, die die Außenkontakte der Leiterbahnen mit dem restlichen Trägerfilm verbinden, passiviert werden,
  • - Ätzen der nicht passivierten Bereiche aus der elektrisch leitenden Schicht,
  • - Entfernen der ersten Ätzmaske,
  • - Aufbringen einer zweiten, zur ersten Ätzmaske komplementären Ätzmaske auf die elektrisch leitende Schicht derart, daß die elektrisch leitenden Stege passiviert werden,
  • - Galvanisches Beschichten der nicht passivierten Bereiche der elektrisch leitenden Schicht mit dem weiteren leitenden Material,
  • - Entfernen der zweiten Ätzmaske,
  • - Ätzen der elektrisch leitenden Stege.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Ätzmasken in bekannter Weise durch das Belichten und Entwickeln einer Fotoschicht hergestellt werden und daß zur Bildung der zweiten Ätzmaske dieselbe Belichtungsmaske, aber ein auf den nachfolgenden Entwicklungsprozeß komplementär reagierender Fotolack verwendet wird.
DE3522852A 1985-06-26 1985-06-26 Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper Expired - Fee Related DE3522852C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE3522852A DE3522852C2 (de) 1985-06-26 1985-06-26 Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper
AT0096086A AT399423B (de) 1985-06-26 1986-04-14 Verfahren zur herstellung eines zwischenträgers für halbleiterkörper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3522852A DE3522852C2 (de) 1985-06-26 1985-06-26 Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper

Publications (2)

Publication Number Publication Date
DE3522852A1 DE3522852A1 (de) 1987-01-08
DE3522852C2 true DE3522852C2 (de) 1994-06-01

Family

ID=6274244

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3522852A Expired - Fee Related DE3522852C2 (de) 1985-06-26 1985-06-26 Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper

Country Status (2)

Country Link
AT (1) AT399423B (de)
DE (1) DE3522852C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2773366B2 (ja) * 1990-03-19 1998-07-09 富士通株式会社 多層配線基板の形成方法
DE10014804A1 (de) * 2000-03-24 2001-09-27 Swoboda Gmbh Geb Leuchtenmodul
AT9550U1 (de) * 2006-06-09 2007-11-15 Austria Tech & System Tech Verfahren zur herstellung einer leitenden bzw. leitfähigen stuktur und struktur
CN110856359B (zh) * 2019-11-20 2021-07-13 江苏上达半导体有限公司 一种半减成法高精密蚀刻方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2414297C3 (de) * 1974-03-25 1980-01-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur teilautomatischen Herstellung von Zwischenträgern für Halbleiterbauelemente
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
DD143673A1 (de) * 1979-05-16 1980-09-03 Lessig Hans Joerg Verfahren zur herstellung von zwischentraegern mit kontakthuegeln

Also Published As

Publication number Publication date
ATA96086A (de) 1994-09-15
DE3522852A1 (de) 1987-01-08
AT399423B (de) 1995-05-26

Similar Documents

Publication Publication Date Title
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE4113954A1 (de) Matrix-verbindungsglied
DE3502744C2 (de)
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE60130412T2 (de) System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE3522852C2 (de) Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper
DE3045280C2 (de) Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat
EP0710432B1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
WO1998041070A1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
EP1729555B1 (de) Verfahren zur Herstellung einer Leiterplatte und eines Leiterplattensystems sowie mittels solcher Verfahren hergestellte Leiterplattten und Leiterplattensysteme
DE3625238C2 (de)
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren
DE2645947C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
EP0144413A1 (de) Leiterplatte zum auflöten von integrierten miniaturschaltungen und verfahren zur herstellung von solchen leiterplatten
DE69733801T2 (de) Verfahren und herstellung erhöhter metallischer kontakte auf elektrischen schaltungen für permanente verbindungen
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
WO2004049771A1 (de) Verfahren zur herstellung von leitfähigen strukturen auf einem träger
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE2546443B2 (de) Zusammengesetzte Mikroschaltung und Verfahren zu ihrer Herstellung
DE19955537B4 (de) Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee