DE1925917B2 - Binaere impulsfrequenz-multiplizierschaltung - Google Patents
Binaere impulsfrequenz-multiplizierschaltungInfo
- Publication number
- DE1925917B2 DE1925917B2 DE19691925917 DE1925917A DE1925917B2 DE 1925917 B2 DE1925917 B2 DE 1925917B2 DE 19691925917 DE19691925917 DE 19691925917 DE 1925917 A DE1925917 A DE 1925917A DE 1925917 B2 DE1925917 B2 DE 1925917B2
- Authority
- DE
- Germany
- Prior art keywords
- pulse
- output
- phase
- input
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung betrifft eine binäre Impulsfrequenz-Multiplizierschaltung
mit einer einzigen Eingangsleitung für die zu zählenden Impulse, mehreren bistabilen
Bauelementen, die Stufen eines Impulszählers bilden, sowie mit Auswähltorschaltungen, über welche die
bistabilen Bauelemente ausgangsseitig mit einer gemeinsamen Ausgangsimpulsleitung verbindbar sind,
wobei die Erregung der entsprechenden Auswähltorschaltungen eine Ausgangsimpulsfolge mit einer mittleren
Folgefrequenz ergibt, die einen gewünschten Bruchteil der mittleren Folgefrequenz der über die
Eingangsleitung dem Zähler zugel'ührten Eingangsimpulse ist.
Bei bekannten Schaltungen dieser Art (DT-AS 1189133 und 1189134) sind alle Ausgänge des
Impulszählers mit einem nachgeschaltctcn Dekoder verbunden, der aus UND-Gattern aufgebaut ist. Jeder
Dekoder hat zehn Ausgänge, von denen jeweils nur ein einziger sich im »1«-Zustand befinden kann, wohingegen
maximal vier der Ausgänge jeder Zähldckade, "on denen eine oder mehrere den Impulszähler bilden, sich
im »!«-Zustand befinden können. Jedem Dekoder ist ein Kodierer nachgeschaltet, der zehn Eingänge und zehn
Ausgänge hsit und dessen Aufgabe es ist, eine bewertete Ausgangsgröße entsprechend den Ziffern 0 bis 9 zu
erzeugen. Mittels je eines Wahlschalters läßt sich wahlweise einer der zehn Ausgänge des Kodierers mit
dem einen Eingang der nachgeschalteten Auswähltorschaltung verbinden, dessen anderer Eingang an den
zweiten Ausgang eines Impulsformers angeschlossen ist, der dem Eingang des Impulszählers vorgeschaltet ist.
Bei diesen Anordnungen ist zwar nicht wie bei anderen bekannten binären Impulsfrequenz-Multiplizierschaltungen
eine Differenziation der Ausgangsimpulse des Zählers erforderlich, um Fehler auszuschalten, wohl
aber eine Impulsformung. Nachteilig ist ferner, daß sie nur für bewertbare Kode verwendbar sind, was einer
relativ großen Aufwand erforderlich macht. Außerdeir ist mit diesen vorbekannten Anordnungen ein rnehrpha
siger Betrieb nicht möglich.
Der Erfindung liegt die Aufgabe zugrunde, eim binäre lmpulsfrequenz-Multiplizierschallung /u schaf
fen, die sich mit geringerem Aufwand realisieren läßi
Diese Aufgabe ist mit einer Schaltung der eingang genannten Art erfindungsgemäß dadurch gelöst, dal
der Impulszähler für eine Wiedergabe des Zählergebnis ses in einem progressiven Binärkode oder (Iray-Kodi
ausgebildet und jedes seiner bistabilen Bauelemente voi
einem die Änderung im Zustand der Ausgangsgröße bi zum Ende des die Änderung auslösenden Impulse
verzögernden Typ ist, daß jeder Stufe eine aus logische
lementen aufgebaute Mehrfach-Torschaltung zugeordnet
und nachgeschaltet ist, deren Ausgang mit \usnahme der letzten Torschaltung η it dem Eingang
jer nachgeschalteten ^,ufe verbunden ist und von deren
Eingängen ein erster mit dem Ausgang der zugeordneten Stufe und ein zweiter ebenso wie der Eingang der
ersten Stufe mit der gemeinsamen bingang^leitung verbunden sind, und daß jede der Auswähltorschaltungcn
an Jen Ausgang der der zugeordneten Stufe nachgeschalteten Mehrfach-Torschaltung angeschlossen
ist.
Eine derartige Multiplizierschaltung ist nicht nur durch die Ausbildung der Impulszähler für eine
Wiedergabe des Zählergebnisses in einem progressiven Binärkode oder Gray- Kode, bei dem eine Änderung um
eine Einheit stets die Änderung nur einer einzigen Binärstellc zur Folge hat, in ihrem Aufbau wesentlich
einfacher als die bekannten binären Impulsfrequenz-Multiplizierschaltungen. Sie ermöglicht auch einen
inehrphasigen Betrieb, wodurch der Aufwand weiterhin vermindert wird und benötigt keine Impulsformung.
Wird die erfindungsgemäße Multiplizierschaltung zusammen mit einem Mehrphasenimpulsgenerator.
beispielsweise einem Taktgeber, verwendet, dann lassen sich mehrphasige Ausgangsgrößen erzeugen, die einzeln
gesteuerte binäre Frequenzen besitzen. Ein mehrphasiger Taktgeber kann verwendet werden; eine
genaue Taktgabe ist aber nicht erforderlich, sofern Vorsorge getroffen ist, daß die verschiedenen Phasen
zeitlich nicht zusammenfallen. Eine Taktgeberphase kann dabei den Zähler speisen und erzeugt dadurch
Ausgangsimpulsfolgen in derselben Weise wie in einer einphasigen binären Impulsfrequenz-Multiplizierschaltting.
Jede weitere Phase kann an einen separaten
zusätzlichen Satz von Torschaltungen angelegt werden, die auch mittels derselben Schaltsignale gesteuert
werden, wie die Torschaltungen, die direkt von den Ausgängen zugeordneten bistabilen Bauelementen
gespeist werden, die jedoch nicht mit der Zählerimpulsleitung verbunden sind. Jede dieser zusätzlichen
Torschaltungen ergibt eine weitere binäre Impulsfrequenz-Ausgangsgröße
von jeder Zählerstufe, die in Phase mil der zugehörigen zusätzlichen Phase ist.
Versieht man diese zusätzlichen Torschaltungen mit einer besonderen Eingangsklemme, so können sie auch
als Impulsfrequenz-Auswähllorschaltungen für die entsprechende, phasenkombinierte Ausgangsgröße verwendet
werden.
Die erfindungsgemäße Multiplizierschaltung kann in einer Rechenmaschine verwendet werden. In einer
Rechenmaschine kann die Multiplizierschaltung auch zur Ausführung von Divisionen verwendet werden, weil
die Division einer Größe A durch eine Größe ^lediglich die Multiplikation der Größe A mit dem reziproken
Wert der Größe Bist.
Dadurch, daß die bistabilen Bauelemente von einem Typ sind, bei dem die Änderung im Zustand der
Ausgangsgröße bis zum Ende des die Änderung auslösenden Impulses verzögert wird, wie dies beispielsweise
bei Flip-Flops vom JK.-Typ der Fall ist, wird verhindert, daß ein Eingangsimpuls mehr als eine
Zustandsänderung in der Zählerausgabe hervorrufen kann. In der nachfolgenden Tabelle 1 sind Sätze von
logischen Elementen dargestellt, die äquivalente logische Funktionen ergeben und mittels UND-, ODER-
oder NICHT-Elementen, NAND-Elementen oder
NOR-Elementen aufgebaut sind. Die Buchstaben a und b stellen hierbei zwei getrennte Eingangsgrößen dar.
NAND NOR
"(NOR^ Τι
[&! a-R('&Yb- ^ (NOR)
Τι + b = a. b.
"•NICHT!" "( &^ - ^NOR]"
Den Aufbau des üblichen Binärkodes und des Gray-Kodes, entsprechend den Dezinialzahlen von 0 bis
16, zeigt die nachfolgende Tabelle II, in der die Spalten
Ui und a2 die am wenigsten bedeutenden, also
niedrigsten Stellen des Binärkodes bzw. Gray-Kodes kennzeichnen.
Tabelle | 11 | ürkode | 0 | hi | ai | Ci | raykode | Ci | b, | H 2 |
Dezi | Bin | 0 | 0 | 0 | 0 | 0 | 0 | |||
mal/u hl | ti ι | 0 | 0 | 1 | Ci | d. | 0 | 0 | 1 | |
C| | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | |
ü | 0 | 0 | I | 1 | 1 | 0 | 0 | 0 | 1 | 0 |
1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
2 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 |
3 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | I | 0 | 1 |
4 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 |
5 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
6 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
7 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 |
8 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 |
9 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | ü | I | 0 |
10 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 |
11 | 0 | 1 | 1 | 1 | 0 | 0 | I | 0 | 0 | 1 |
12 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 |
13 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | |
14 | 0 | 1 | 0 | |||||||
15 | 0 | 0 | 1 | |||||||
Ul | 1 | |||||||||
I | ||||||||||
I | ||||||||||
I | ||||||||||
I | ||||||||||
I | ||||||||||
I | ||||||||||
I | ||||||||||
Der Gray-Kode ist ein progressiver Kode, in dem bei
jedem !nkrement nur ein einziges Element seinen Zustand ändert. Es sind daher alle Übergänge
inkoinzident. Die allgemeine Bedingung für eine Zustandsänderung der höheren Stellen ist im Gray-Kode
der »1«-Zustand in der nächst niedrigeren Stelle und der »O«-Zustand in allen noch niedrigeren Stellen.
Bei der Zuführung eines Impulses mittels Torstcuerung zum zugeordneten Ausgang ändert jedesmal eines der
Elemente des Zählers entweder seinen Zustand von 0 nach 1 oder von 1 nach 0, wobei ein Zählvorgang von 0
bis 15 acht Ausgangsimpulse in der Spalte aj, vier in der
Spalte b>, zwei in der Spalte c; und einen in der Spähe d:
ergibt.
Wie ferner aus der Tabelle Il zu ersehen ist, treten bei einem Zählvorgang von 0 bis 15 acht Nicht-Übertragungsbedingungen
in der Spalte ai, vier in der Spalte bi, zwei in der Spalte Ci und eine in der Spalte di auf. Die
binär bewerteten Impulse, die man im Gray-Kodcziihler erhält, treten also in denselben Intervallen auf wie
diejenigen, die als Ergebnis der Übergänge von 0 nach I in den bekannten binären Frequenz-Multiplizierschal·
Hingen erhalten werden.
Im folgenden ist die Erfindung anhand verschiedener in der Zeichnung dargestellter Ausfiihrungsbeispiele
erläutert, wobei sich entsprechende Teile mit gleichen
Bezugszahlen versehen sind. Es zeigt
E i g. I eine einfache Ausführiingsform eines bekannten
Zählers für die Zählung von Impulsen im Binärkode,
E i g. 2 eine siebensuifige Ausführungsform einer erfindungsgomäßen binären
zierschaliung für einphasige Impulse,
F i g. 3 eine vierstufige Ausführungsform einer erfindungsgemäßen
Multiplizierschaltung für zweiphasige Impulse,
F i g. 4 eine Abwandlung der Ausführungsform gemäß F i g. 3.
Der in F i g. 1 dargestellte bekannte Pulsationsziihler besitzt eine Kaskade von fünf Flip-Flops Fa bis Fc.
wobei die Ausgangsgröße an den Klemmen ;i bzw. b
bzw. c bzw. d bzw. c abgenommen werden kann. Die Ausgangsgröße jedes Flip-Flops mit Ausnahme des
letzten Fc bildet die Eingangsgröße für die folgende Flip-Flop-Schaltung. Die Zustände der Flip-Flops
repräsentieren die binäre Zahl, die der Gesamtzahl der in den Zähler eingegebenen Impulse entspricht. In der
Tabelle Il sind in den Spalten a,, bi, ei, di und ei die
Zustände der Flip-Flops des Zählers angegeben, die sich während eines Zählvorgangs von 0 bis 16 Eingangsimpulsen
ergeben.
Der Zähler gemäß F i g. 1 kann in einer binären Frequenz-Multiplizierschaltung verwendet werden, die
eine Eingangsimpulsfolge mit einer bestimmten Folgefrequenz empfängt und die Zahl der Eingangsimpulse
durch die binären Faktoren 2. 4, 8. 16 usw. teilt, um getrennte, inkoinzidente Impulsfolgen zu liefern, deren
Folgefrequenzen im Verhältnis der binären Faktoren zueinander stehen. Da diese Ausgangsimpulsfolgen
inkoinzident sind, können sie einzeln kombiniert werden, um eine Ausgangsimpulsfolgc zu bilden, deren
mittlere Folgefrequenz irgendeiner von verschiedenen Bruchteilen der Folgefrequenz der Eingangsimpulse ist.
Bei einer Eingangsfrequenz von ν Impulsen pro Sekunde kann man beispielsweise diejenigen Ausgänge
auswählen, die eine Ausgangsgröße von x/2 und a/8 pro Sekunde besitzen und durch Kombination dieser beiden
Ausgangsgrößen eine Ausgangsfrequenz von 5.v/H Impulsen pro Sekunde erzeugen. Dies ist das logische
Äquivalent zu der Multiplikation von χ mit der binären Zahl 0.1010. Die Vorrichtung arbeitet hierbei also als
Multiplizicrschaltung.
Ein erstes Ausführungsbeispiel der erfindungsgemäßen
Multiplizierschaltung ist in F i g. 2 dargestellt. )c:ie
Stufe der siebenstufigen Multiplizicrschaltung ist identisch ausgebildet mit Ausnahme der ersten und der
, letzten Stufe. Die Miiltiplizierschaltung könnte deshalb
ohne weiteres auf jede beliebige Zahl von Stufen erweitert werden. Die Kopplung zwischen den sieben
Flip-Flop-Stufen Fv. Fn, Fb. Fc, Fd, Fc und /TiM durch
Mehrfach-NICHT-UND-Torschaltungen oder NAND-
) Torschaltungen & gesteuert. |cde NAND-Torschaluing
& liefert die logische Ausgangsgröße »0«. wenn alle ihre Eingänge den Zustand »1« besitzen, und die logische
Ausgangsgröße »1« bei jeder anderen Einstellung der Eingangsbedingungen.
, Alle Eingangsimpulse, deren mittlere Frequenz mit
»f« bezeichnet sei, werden dem Flip-Flop Fv zugeführt,
das deshalb seinen Zustand am Ende jedes Impulses ändert. Die NAND 1 orsehaltungen &, die zwischen die
Impulseingangsleitung und den Hingang des Flip-Flops
ι /·;/ geschallet sind, werden durch den Zustand tics
Flip-Flops /λ gesteuert, das die Zufuhr von wechselnden Eingangsimpulsen zum Flip-Flop l'n erlaubt. Die
NAND-Torschaltiingen & zwischen der Hingangsimpulsleitung
und ilen Hingängen aller übrigen Hip-Flops
·, l-'b bis F/'werden durch die Zustände aller vorhergehen
den Flip-Flops gesteuert und sind so geschaltet, daß die
Flip-Flops Fu, l-'h, Fr usw. als (iray-Kodczaliler arbcileii.
wird jeder vierte Impuls dem Hingang des
Flip-Flops Fb, jeder achte Impuls dem Eingang des
Flip-Flops Fc usw. zugeführt. Die Zahl der Eingangsimpulse der aufeinanderfolgenden Flip-Flops nimmt also
in binären Stufen, d. h. im Verhältnis der Potenzen der Zahl 2, ab.
Die Impulse, die an die Eingänge der Flip-Flops Fn, Fb
usw. des Gray-Kodezählers gelangen, werden auch zu der gemeinsamen Ausgangsimpulsleitung O über
einzelne Impulsfrequenzauswähltorschaltungen d bis Gy geleitet. Durch Erregung der entsprechenden
Impulsfrequenzauswähltorschaltungen Gi bis Gi kann
man eine Ausgangsimpulsfolge erhalten, deren mittlere Folgefrequenz irgendeiner der Bruchteile zwischen 0
und 127/128 der Impulsfrequenz der Eingangsimpulse ist.
Führt man dem Zähler eine kontinuierliche Folge von Eingangsimpulsen zu, so arbeitet der Zähler, als ob er
die ersten Stufen eines unendlich langen Zählers bilden würde. Ein siebenstufiger Zähler, wie ihn das Ausführungsbeispiel
gemäß Fig. 2 darstellt, kann maximal 127 Ausgangsimpulse an der Ausgangsimpuls'.eitung bei
jeweils 128 Impulsen, die auf der Eingangsimpulsleitung zugeführt werden, abgeben. Daher ist das Verhältnis des
Maximums der Ausgangsimpulse zu den Eingangsimpulsen gleich 127/128 entsprechend der Summe der
Reihe 1/2 + 1/4 + 1/8 + 1/16 + 1/32 + 1/64 + 1/128. Wenn der Zähler mehr als sieben Stufen hätte, würde
vrn jeweils 128 Eingangsimpulsen einer weitergeleitct und die folgenden Stufen beeinflussen. Die Hinzufügung
einer geeigneten Torschaltung am Ende des Zählers gestattet es, diese Impulse zu sammeln, um einen
Markierungsimpuls M am Ende jeder vollständigen, zwischen 0 und 127 Impulsen umfassenden Gruppe von
Ausgangsimpulsen 7\i erzeugen.
Wie F i g. 2 zeigt, sind die Impulsfrequenzauswähltorschaltungen Gi bis G?, die die Eingänge der Flip-Flops
Fa bzw. Fb bzw. Fc bzw. Fd bzw. Fe bzw. Ff bzw. den
Ausgang der letzten von zwei dem Ausgang des Flip-Flopf Ff nachgeschalteten NAND-Torschaltungen
& mit der gemeinsamen Impulsausgangsleitung O verbinden, auf der den Flip-Flops abgekehrten Seite an
eine NAND-Torschaltung E angeschlossen, deren
Ausgang mit der gemeinsamen Ausgangsimpulsleitung O verbunden ist.
F i g. 3 zeigt eine MuUiplizierschaltung, bei der
Eingangstaktimpulse mit zwei Phasen CI und C 2 einem Flip-Flop Fi zugeführt werden, das nach
Beendigung jedes Impulses seinen Zustand ändert. Den beiden Ausgängen des. Flip-Flops Ft ist jeweils eine
NAND-Torschaltung & nachgeschakei, deren zweiter Eingang direkt mit der Eingangsimpulsleitung verbunden
ist. Durch diese ständig wechselnde Zuleitung je eines Impulses zu den beiden getrennten Taktphasenleitungen
besitzen die auf diesen beiden Leitungen ankommenden Impulsfolgen beide die gleiche Frequenz
f.
Die eine Taktphase, im Ausführungsbeispiel die Phase Ct, speist den Zähler und erzeugt Ausgangsimpulsfolgen.
welche wie bei der Ausführungsform gemäß F i g. 2 über je eine lmpulsfrcquenzauswähltorschallung Gi bis
G1 einer NANDTorsehalUing Fund von dieser einer
gemeinsamen Impulsausgangslcitung O 1 /uführbar
sind. ]e nachdem, welche der Frequenzauswähltorschal· Hingen Gi bis G* erregt ist, erhält man eine Ausgangsim
pulsfolge mit einer Frequenz, die /wischen 0 und 15 /71b
liegt.
Die zweite Taktphase, im Ausführungsbeispiei die Phase C2, wird einem zusätzlichen Sat/, von NAND-Torschaltungen
Λ 1 bis Λ 4 zugeführt, die auch durch dieselben statischen Schaltsignale gesteuert sind wie die
Torschaltungen, die direkt von den Flip-Flops Fv bis Fc die Impulse erhalten. Die Torschaltungen A 1 bis A 4
sind jedoch nicht mit der Zählerimpulsleitung verbunden. Diese zusätzlichen Torschaltungen A 1 bis Λ 4
erzeugen eine zweite binäre Ausgangsimpulsfolge in jeder Stufe der binären Frequenz-Muhiplizicrschaltung.
die in Phase mit der zweiten Taktphase ist. Versieht man diese zusätzlichen Torschaltungen A 1 bis A 4 mit je
einer besonderen Eingangsimpulsklemme, so können sie auch als Impu'sfrequenzauswähltorschahungcn für die
zweite Phase verwendet werden, mit Hilfe deren auf einer gemeinsamen Ausgangsleilung O zwei Impulsfolgen
erzeugt werden können, deren Frequenz zwischen 0 und 15 /716IiCgI.
Die Ausführungsform gemäß F i g. 3 kann leicht für jede gewünschte Zahl von Ausgangsphasen mit
individuell gesteuerten Impulsfolgen erweitert werden. Beispielsweise könnten die beiden getcnnten Taktphasen
bei der Ausführungsform gemäß F i g. 3 je in zwei Phasen zerlegt werden, wodurch man vier getrennte
Phasen erhalten würde. Der Zähler könnte dann drei äußere Sätze von Torschaltungen steuern, um insgesamt
vier individuell gesteuerte Ausgangsimpulsfolgen zu erzeugen. Da diese Ausgangsgrößen von verschiedenen
Phasen des gleichen, nicht dargestellten Taktimpulsgebers abgeleitet sind, können die Impulse zeitlich nicht
zusammenfallen, so daß man. wenn dies gewünscht wird, diese Ausgangsgrößen kombinieren kann.
Fig.4 zeigt eine Abwandlung der Ausführungsform
gemäß Fig. 3, bei welcher die zweite Taktphase nicht
den zusätzlichen NAND-Torschaltungen Al bis A4
zugeleitet wird, sondern einer weiteren NAND-Torschaltung S\. der noch cine NAND-Torschaltung S2
nachgeschaltet ist. Der Ausgang dieser zweiten NAND-Torschaltung S; ist mit der zweiten Ausgangsimpulsleitung
O) verbunden. Die Torschaltungen A 1 bis A4 werden von denselben statischen Schaltsignalen
gesteuert wie die Torschaltungen, die direkt von den Flip-Flops Fa. Fh. Fb und Fc gespeist werden. Die
Impulsfrequenzauswählsignale für die zweite Phase werden an die Torschaltungen A 1 bis A 4 angelegt, so
daß die Ausgangsgrößen der Torschaltungen A 1 bis A 4
als statisch logische Signale kombiniert werden können. Das zweite Taktphasensignal wird dann mittels der
Torschaltungen S\ und Si den kombinierten logischen
Signalen der TorschaHungen A 1 bis A 4 hinzugefügt.
Bei der Ausführungsform gemäß F ig. 4 können die Torschaltungcn .4 1 bis A4 als Dreifach-NAND-Torschaltungen
anstelle von Vierfach-NAND-Torschaltungcn
ausgebildet sein, wodurch sich die Kosten für die Multiplizierschaltung verringern hissen. Die Ausführungslorm
gemäß F i g. 4 kann auch auf jede gewünschte
Zahl von Phasen erweitert werden.
Wie bei den Ausführungsformen gemäß ilen F i g. 2
und 3 sind am Ende des Zählers zwei NAND-Torschal-Hingen
vorgesehen, die am Ende jeder Signalgmppe der
ersten Phase ein MarkierungSMgnal Mi erzeugen. In
gleicher Weise wird für die /welle Phase mittels zweier NAND-Torschaltungen ein Markierunpssignal Λ/.· er
/.engt.
1 liei/ii I Itliill /
Claims (7)
1. Binäre Impulsfrequenz-Multiplizierschaltung mit einer einzigen Eingangsleitung für die zu ->
zählenden Impulse, mehreren bistabilen Bauelementen, die Stufen eines Impulszähler bilden, sowie mit
Auswähltorschaltungen, über welche die bistabilen Bauelemente ausgangsseitig mit einer gemeinsamen
Ausgangsimpulsleitung verbindbar sind, wobei die in Erregung der entsprechenden Auswähltorschaltungen
eine Ausgangsimpulsfolgc mit einer mittleren Folgefrequenz ergibt, die einen gewünschten Bruchteil
der mittleren Folgefrequenz der über die Eingangsleitung dem Zähler .'.ugeführten Eingangs- η
impulse ist, dadurch gekennzeichnet, daß
der Impulszähler für eine Wiedergabe des Zählergebnisses in einem progressiven Binärcode oder
Gray-Code ausgebildet und jedes seiner bistabilen Bauelemente (Fx bis Ff) von einem die Änderung im _>o
Zustand der Ausgangsgröße bis zum Ende des die Änderung auslösenden Impulses verzögernden Typ
ist, daß jeder Stufe (Fx bis Ff) eine aus logischen Elementen aufgebaute Mehrfach-Torschaltung zugeordnet
und nachgeschaltet ist, deren Ausgang mit _>"> Ausnahme der letzten Torschaltung mit dem
Eingang der nachgeschalteten Stufe verbunden ist und von deren Eingängen ein erster mit dem
Ausgang der zugeordneten Stufe und ein zweiter ebenso wie der Eingang der ersten Stufe (Fx)m\\ der jo
gemeinsamen Eingangsleifung verbunden sind, und daß jede der Auswähltorschaltungen (G\ bis Gi) an
den Ausgang der der zugeordneten Stufe (Fx bis Ff) nachgeschalteten Mehrfach-Torschaltung angeschlossen
ist. r>
2. Multiplizierschahung r.ach Anspruch 1 für den Anschluß an einen Mehrphasen-Impulsgenerator,
dadurch gekennzeichnet, daß die Impulseingangsleitung für den Anschluß an die eine Phase (Ci) und für
die anderen Phasen (C2) je ein getrennter, κι zusätzlicher Satz von Torschaltungen (A 1 bis A 4)
vorgesehen ist, welche durch dieselben Schaltsignale wie die direkt von den Ausgängen der zugeordneten
bistabilen Bauelemente (Fx bis Fc) gespeisten Torschaltungen (&) gesteuert, jedoch nicht mit der -n
Zählerimpulsleitung verbunden sind, so daß jeder zusätzliche Satz von Torschaltungen für jede Stufe
des Zählers eine weitere binäre Impulsfrequenz-Ausgangsgröße erzeugt, die in Phase mit der
zugeordneten zusätzlichen Phase ist, und die >o Multiplizierschaltung mehrphasige Ausgangsgrößen
mit einzeln gesteuerten binären Frequenzen bildet.
3. Multiplizierschahung nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgänge aller Torschaltungen
(A 1 bis A 4) jedes zusätzlichen Satzes von y-, Torschaltungen mit einer kombinierenden Torschaltung
(Sa) für jede Phase verbunden sind und die logischen Ausgangsgrößen dieser Torschaltung fSi)
mit der entsprechenden zusätzlichen Phase (C2) der Eingangsitnpulse kombiniert wird, so daß jeder der t,o
zusätzlichen Sätze von Torschaltungcn (A 1 bis A 4) eine weitere binäre Impulsfrequenz-Ausgangsgröße
erzeugt, die in Phase mit der zugehörigen zusätzlichen Phase ist.
4. Multipli/.ierschaltung nach Anspruch 2 oder i, h>
dadurch gekennzeichnet, daß jede der zusätzlichen Torschaltungen (A 1 bis A 4) mit einer besonderen,
eine Verwendung als Impulsfrequenz •Auswähltorschaltung für kombinierte Ausgangsgrößen der
zugeordneten Phase gesiiiltenden Eingangsklemmi:
versehen ist.
5. Multiplizierschahung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sie in einer
Rechenmaschine vorgesehen ist-
6. Multiplizierschalumg nach Anspruch 5, dadurch
gekennzeichnet, daß sie für Multiplikationen und Divisionen vorgesehen ist.
7. Multiplizierschahung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß sie unter
Verwendung von Widerständen, Halblciterperioden und Transistoren aufgebaut ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB24417/68A GB1271541A (en) | 1968-05-22 | 1968-05-22 | Improvements in or relating to binary pulse rate multipliers |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1925917A1 DE1925917A1 (de) | 1969-11-27 |
DE1925917B2 true DE1925917B2 (de) | 1977-12-22 |
DE1925917C3 DE1925917C3 (de) | 1978-08-31 |
Family
ID=10211414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1925917A Expired DE1925917C3 (de) | 1968-05-22 | 1969-05-21 | Binäre Impulsfrequenz-Multiplizierschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3600686A (de) |
DE (1) | DE1925917C3 (de) |
FR (1) | FR2009133A1 (de) |
GB (1) | GB1271541A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3833822A (en) * | 1972-12-21 | 1974-09-03 | Bell Telephone Labor Inc | Ripple free counter |
FR2656964B1 (fr) * | 1990-01-09 | 1992-05-07 | Sgs Thomson Microelectronics | Doubleur/diviseur d'un flux de bits serie. |
US5097491A (en) * | 1990-05-31 | 1992-03-17 | National Semiconductor Corporation | Modular gray code counter |
US5164968A (en) * | 1991-10-15 | 1992-11-17 | Loral Aerospace Corp. | Nine bit Gray code generator |
US6091794A (en) * | 1997-11-25 | 2000-07-18 | Stmicroelectronics, Inc. | Fast synchronous counter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB991525A (en) * | 1962-09-05 | 1965-05-12 | Philips Electronic Associated | A digital frequency synthesis device |
US3258696A (en) * | 1962-10-01 | 1966-06-28 | Multiple bistable element shift register | |
DE1201406B (de) * | 1964-07-11 | 1965-09-23 | Telefunken Patent | In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler |
-
1968
- 1968-05-22 GB GB24417/68A patent/GB1271541A/en not_active Expired
-
1969
- 1969-05-14 US US824580A patent/US3600686A/en not_active Expired - Lifetime
- 1969-05-21 DE DE1925917A patent/DE1925917C3/de not_active Expired
- 1969-05-22 FR FR6916717A patent/FR2009133A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE1925917C3 (de) | 1978-08-31 |
US3600686A (en) | 1971-08-17 |
DE1925917A1 (de) | 1969-11-27 |
FR2009133A1 (de) | 1970-01-30 |
GB1271541A (en) | 1972-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0084592A1 (de) | Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers | |
DE2726277A1 (de) | Abtastsignaldetektor | |
DE4129657C2 (de) | Programmierbare Frequenzteiler-Einrichtung | |
DE2548265A1 (de) | Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl | |
DE10130122B4 (de) | Verzögerungsregelkreis | |
DE1491975C3 (de) | Einstellbarer Frequenzteiler | |
DE1174362B (de) | Anordnung zur Impulsuntersetzung | |
DE2223196A1 (de) | Verfahren und Anordnung zur Impulsbreitensteuerung | |
DE4437069C2 (de) | Taktgenerator für Halbleiter-Prüfgerät | |
EP0099142A2 (de) | Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals | |
DE1925917B2 (de) | Binaere impulsfrequenz-multiplizierschaltung | |
DE2714219C2 (de) | ||
DE1260530B (de) | Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen | |
DE2746642C2 (de) | Fernsehimpulsgeber | |
DE4431791C2 (de) | Signalauswahlvorrichtung | |
DE1186498B (de) | Schaltungsanordnung zur Erzeugung von Impulsen auf getrennten Leitungen | |
DE3246211A1 (de) | Schaltungsanordnung zur detektion von folgen identischer binaerwerte | |
DE2211376A1 (de) | Digitalfilter | |
DE1252738B (de) | Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen | |
DE2724110C2 (de) | Quasi-Zufallsgenerator | |
EP0725484A1 (de) | Verfahren und Anordnung zum Ermitteln der Phasendifferenz zwischen Taktsignalen in einer Kommunikationseinrichtung | |
DE3200752C2 (de) | ||
DE2746299C3 (de) | Steuerschaltung zur Zündung von Thyristoren und deren Rückmeldung | |
DE2261352C3 (de) | Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedriger Frequenz | |
DE1044882B (de) | Schaltungsanordnung zur Erzeugung mehrerer Taktpulse verschiedener Phase |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |