DE1815078B2 - Elektronisches Datenverarbeitungssystem - Google Patents
Elektronisches DatenverarbeitungssystemInfo
- Publication number
- DE1815078B2 DE1815078B2 DE1815078A DE1815078A DE1815078B2 DE 1815078 B2 DE1815078 B2 DE 1815078B2 DE 1815078 A DE1815078 A DE 1815078A DE 1815078 A DE1815078 A DE 1815078A DE 1815078 B2 DE1815078 B2 DE 1815078B2
- Authority
- DE
- Germany
- Prior art keywords
- register
- control word
- control
- memory
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
- G06F13/34—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Executing Machine-Instructions (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Storage Device Security (AREA)
- Clamps And Clips (AREA)
Description
■icht zwingend, weil dieses nur die Rückführung auf Daten zu sammeln und für die Einspeisung in die
den Ausgangszustand steuern soll. A- und 5-Register 4 aufzubereiten. Diese Register
Ein bevorzugtes Ausführungsbeispiel der Erfindung dienen als Eingangsregister für ALb 8 und den Hauptwird
nun an Hand der Zeichnung näher erläutert. speicher-Dateuassembler 2. ALU 8 enthält Kreise zur
In der Zeichnung zeigt 5 Durchführung arithmetischer und logischer Datenver-
Fig. 1 im Blockdiagramm die Hauptelemente eines knüpfungen nach Maßgabe der Steuerung aus dem
Ausführungsbeispiels. Steuerwortregister 6a.
Fig. 2 den Datenfluß für die Verarbeitung einer Es gibt eine Reihe von Sammelleitungen, die für den
Mikroinstruktion, Betrieb des Systems von besonderer Bedeutung sind.
Fig. 3a bis 3f das Datenprozeßsystem dieses Aus- io Über die Z-Sammelleitung gelangt der Ausgang von
führungsbeispiels, ALU 8 an den Arbeitsspeicher-Datenassembler 5. Die
Fig. 4 oen Teil der Einrichtung, der dazu dient, ein Daten aus dem Hauptspeicher 1 gelangen über eine
Bitmuster in dem MMSK-Register zu erzeugen, Sammelleitung SDSA an den Arbeitsspeicher-Daten-
Fig. 5 ein Zeitdiagramm, nach dem ein Steuerwort assembler 5 und die Steuereinheit 6. Die Sammelleitung
in das Steuerregister eingetrieben wird, i5 zwischen dem Arbeiisspeicher-Datenassembler 5 und
Fig. 6a bis 6d Bitmuster, die in das Steuerregister dem Arbeitsspeicher 7 ist mit ASDSEbezeichnet. Über
eingetrieben werden, und die Sammelleitung ASDSA gelangen Daten aus dem
Fig. 7 die Steuerworterzeugungseinrichtung. Arbeitsspeicher 7 an den A- und Ä-Registerassembler
Der Hauptspeicher 1 enthält Programminforma- 11. Eine externe Sammelleitung Ausgabe (ESA^
tionen und Steuerinformationen. Um zwischen diesen 20 zweigt von der Sammelleitung ASDSE ab und leitet
fieiden Informationstypen zu unterscheiden, werden die Daten aus dem Arbeitsspeicher-Datenassembler 5
4'\c Programminformationen Makro-Programminfor- an die Eingangs- und Ausgangsgeräte 9. Die externe
mationen und die Steuerinformationen Mikro-Pro- Sammelleitung Eingabe ESE ist Eingangsleitung für
Jramminformationen genannt. Diese beiden Informa- den A- und ß-Registerassembler 11.
lionstypen sind zwar im gleichen Speicher, aber in 25 Ein Ausführungsbeispiel der Erfindung ist in Fig. 1
terschiedenen Sektionen gespeichert. Die Steuer- in groben Zügen dargestellt und arbeitet nach einem
informationen sind in den höheren Adressenregionen im Hauptspeicher 1 enthaltenen Makro-Programm,
»ntergebracht. Der Hauptspeicher 1 wird über eine Die Makro-Instruktionen, die Teil des Hauptpro-
Hauptspeicheradrcbbierungseinheit 3 adressiert. gramms sind, werden aus dem Hauptspeicher 1 ausge-
Dic Daten, die im Hauptspeicher gespeichert werden 30 lesen. Jede Makro-Instruktion betrifft eine Serie von
lollen, befinden sich in dem Hauptspeicher-Oaten- Mikro-Instruktionen. Demzufolge liefert jede aus dem
tssembler 2. Diese Daten stammen aus äußeren Ein- Hauptspeicher 1 ausgelesene Makro-Instruktion eine
fichtungen und aus dem A- und B-Register 4. Adresse fur die erste Mikro-lnstruktion der zugehöri-
Die Funktion dieser Register wird weiter unten gen Serie von Mikro-Instruktionen Jede Mikro-
»rläutert. Die Daten, die aus dem Hauptspeicher 1 35 Instruktion wird aus dem Hauptspeicher 1 ausgelesen
felesen werden, gelangen an den Arbeitsspeicher- und in dem Steuerwortregister da niedergelegt. Sobald
|)atenassembler 5, wenn es sich um Makro-Programm- die iu dieser Mikro-Instruktion gehörigen Operationen
informationen handelt, dagegen, wenn es sich um beendet sind, wird die nächste Mikro-Instruktion aus
Mikro-Programminformationen handelt, an das Steu- dem Hauptspeicher 1 ausgelesen. Sobald die Serie von
trworlregister 6a und die zugehörige Steucrungsein- 40 Mikro-Instruktionen, die zu der Makro-Instruktion
tieit 6. Um die Tor- und Zweigleitungen für die abge- gehören, \ ei arbeitet sind, wird die nächste Makro-
tufenen Funktionen des Steuerwortes zu schalten, wird Instruktion ausgelesen.
lier Ausgang des Steuerwortri.-}!isters 6a decodiert. Bei In dem Arbeitsspeicher 7 werden die diversen Daten
«lern Arbeitsspeicher 7 handelt es sich um einen Hoch- und Adressen, die für die verschiedenen Operationen
teschwindigkeitsspeicher mit verhältnismäßig kleiner 45 erforderlich sind, zwischengespeichert. Dabei wird,
peicherkapazität. Der Arbeitsspeicher speichert zeit- abhängig von der jeweils besonderen Operation, die
Weise die Faktoren, die in der arithmetischen und in dem System abläuft, jeweils gegebenenfalls eine
logischen Einheit 8 (kur7 Al.U) veiarbeitet werden. besondere Abteilung des Arbeitsspeichers benutzt.
Die Kreise, die den Ausgang des Steuerwortregi- Beispielsweise wird für Routinedatenmanipulationen
Hers ba decodieren, steuern die Tore, Leitungen und 50 in der zentralen Prozeßeinheit eine besondere Zone
Datenpfade nach Maßgabe der Operation der zen- des Arbeitsspeichers 7 verwendet. Auch den einzelnen
tralen Prozeßeinheit (CPU) für dieses spezielle Steuer- Eingangs- und Ausgangsgeräten 9 können jeweils
Wort. besondere Zonen des Arbeitsspeichers 7 zugeordnet
Der Arbeitsspeicher 7 dient auch als Puffer beim sein. Unterbrechungsroutinen können eine besondere
Betrieb der \erschiedenen Eingangs- und Ausgangs- 55 Operationsklasse sein, denen eine besondere Zone des
gerate, die durch den Kasten 9 angedeutet sind. Der Arbeitsspeichers 7 zugeordnet ist.
Arbeitsspeicher 7 wird von der Arbeitsspeicheradres- Eine einzelne Makro-Instruktion wird, wie in Fig. 2 tierungseinheit 10 adressiert. Die Arbeitsspeicher- angegeben, abgewickelt. Mit dem ersten Schritt wird Hdressen werden im wesentlichen aus den Ausgängen die Maschinenspracheninstruktion, also die Makrodes Steuerwortregisters 6a und den Ausgängen des 60 Ipstrukt:on, aus dem Programmspeicherbereich des Modus und Λ/Λ/SA'-Registers der Einheit 10 abge- Hauptspeichers 1 ausgelesen. Dies erfolgt nach Maßleitet. Diese Register, die weiter unten noch näher gäbe einer Instruktionszyklus-Mikro-Routine (CICY), trläutert werden, dienen dazu, das jeweils zuständige die in dem System verkabelt ist. Die Maschinen-Makro-Programm anzuzeigen. Die Daten, die aus Spracheninstruktion gelangt dann in den Arbeitsspeiiem Arbeitsspeicher 7 ausgelesen werden, gelungen 65 eher 7, Es wird dann die Startadressc der Mikrolusammen mit Daten aus den Eingangs-Ausgangs- Routine ermittelt, die 7U dieser Maschinensprachcnferäten 9 (E/A) an den A- und ß-Registerassembler II. Instruktion gehört. Die Hauptspeieheradressierungst)cr A- und ß-Registerassembler 11 dient dazu, diese einheit 3 des Hauptspeichers 1 wird dann mit der
Arbeitsspeicher 7 wird von der Arbeitsspeicheradres- Eine einzelne Makro-Instruktion wird, wie in Fig. 2 tierungseinheit 10 adressiert. Die Arbeitsspeicher- angegeben, abgewickelt. Mit dem ersten Schritt wird Hdressen werden im wesentlichen aus den Ausgängen die Maschinenspracheninstruktion, also die Makrodes Steuerwortregisters 6a und den Ausgängen des 60 Ipstrukt:on, aus dem Programmspeicherbereich des Modus und Λ/Λ/SA'-Registers der Einheit 10 abge- Hauptspeichers 1 ausgelesen. Dies erfolgt nach Maßleitet. Diese Register, die weiter unten noch näher gäbe einer Instruktionszyklus-Mikro-Routine (CICY), trläutert werden, dienen dazu, das jeweils zuständige die in dem System verkabelt ist. Die Maschinen-Makro-Programm anzuzeigen. Die Daten, die aus Spracheninstruktion gelangt dann in den Arbeitsspeiiem Arbeitsspeicher 7 ausgelesen werden, gelungen 65 eher 7, Es wird dann die Startadressc der Mikrolusammen mit Daten aus den Eingangs-Ausgangs- Routine ermittelt, die 7U dieser Maschinensprachcnferäten 9 (E/A) an den A- und ß-Registerassembler II. Instruktion gehört. Die Hauptspeieheradressierungst)cr A- und ß-Registerassembler 11 dient dazu, diese einheit 3 des Hauptspeichers 1 wird dann mit der
5 6
Adresse für die erste Mikro-Instruktion beschickt, und die zur Auslösung der ICPL-Routine erforderlichen
es wird auf die entsprechende Lokalisation durchge- Daten niedergelegt sind. Die nachfolgenden Karten,
schaltet. Diese Behandlung der Mikro-Instruktionen die die Steuerinformationen enthalten, beschreiben
setzt sich fort, bis alle Mikro-Instruktionen der be- sich selbst, d. h.. die erste Abteilung einer solchen Karte
treffenden Maschinenspracheninstruktion abgewickelt 5 enthält die Hauptspeicheradressc, unter der die Inforsind.
Nachdem die letzte Mikro-Instruktion abge- mation dieser Karte gespeichert werden soll. Jode
wickelt ist, wird über ClCY die nächste Maschinen- dieser Karten kann eine Vielzahl von Steuerwörtern
spracheninstruklion aus dem Hauptspeicher 1 abge- enthalten. Nach dem ICPL-Programm werden dicrufen.
Diese Zyk'icn setzen sich fort, bis alle Maschi- ersten Spalten der Karte abgefahren, und es werden
nenspracheninstruktionen abgewickelt und das Makro- io die Adressen herausgesucht und danach das Adressen-Programm
komplettiert ist. register in dem Arbeitsspeicher beaufschlagt. An-
In den Fig. 3a bis 3f ist die Schaltung aus Fig. 1 schließend werden im Zuge des ICPL-Programms die
mit weiteren Details noch einmal dargestellt. Soweit Daten der Karte ausgelesen und unter der auf der
möglich, sind dabei in den Fig. 3a bis 3f gleiche Teile Karte angogebenen Hauptspeicheradresse gespeichert
mit gleichen Bezugsziffern wie in Fig. 1 bezeichnet. 15 Die Ausgangssignale des Kartenlesers werden in eine
Die Hauptspeicheradressicrungseinheit 3 ist in Fig. 3d Pufferstation des Hauptspeichers 1 eingespeist,
dargestellt. Die Arbeitsspeicheradressierungseinheit 10 Sobald alle 80 Spalten einer Karte in der Pufferin Fig. 3e und die arithmetische und logische Einheit 8 station gespeichert sind, fragt das Mikro-Programm in Fig. 3f. die ersten sechs Lokalisationen der Karte ab. Wenn
dargestellt. Die Arbeitsspeicheradressierungseinheit 10 Sobald alle 80 Spalten einer Karte in der Pufferin Fig. 3e und die arithmetische und logische Einheit 8 station gespeichert sind, fragt das Mikro-Programm in Fig. 3f. die ersten sechs Lokalisationen der Karte ab. Wenn
Die Mikro-Prograrnm-Stcuerinformation gelangt 20 die ersten vier Spalten einer Karte die Speicheradresse
zunächst in einen Bezirk des H-uptspeichers 1. Die enthalten, dann wird diese Adresse aus der Puffer-
Programmeinspeisungsauslösung (ICPL) erfolgt über station ausgelesen und in ein er-ies ausgewähltes
einen Programmschalter, der in einer Steuerlastatur Register des ArbeiuSpeichers eingespeist. Sofern es
angeordnet ist. Dieser Schalter schaltet ein Sperr- sich bei einer Karte nicht um eine besondere Karte,
anforderungssignal, das an die Sperrsteuerung und 25 **ie z. B die Endkarte, die am Schluß eines Stapels
Adresseneinheit 20 gelangt. Das Sperranforderungs- liegt, handelt, wird im Zuge des Mikro-Programms die
signal erzeugt eine Adresse in der Einheit 20. Diese Stcuerspeicherung vollendet, indem ein vorgegebenes
Adresse gelangt dann in den Speicheradressenassembler Steuerwort aus der Pufferstation des Hauptspeichers 1
21 und den Hauptspeicheradresse· decoder 22. Im ausgelesen und in einem Register des Arbeitsspci-
vorliegenden Fall gelangt die Sperre an die Adresse 30 chers 7 eingelesen wird.
0010 des Hauptspeichers 1. Die °;its heiserer Ordnung Das Mikro-Programm steht nun in einer Schleife
werden in einem Muster eingcspeis; nach Maßgabe des ersten ausgewählten Arbeitsspeichcradresseurepi-
der uroße de« Speichers. sters mit Zugang zum Hauptspeicher und speichert
Das erste Wort der Sperr-Routine ibt ein MMSK- den dort enthaltenen Wert in ein zweites Arbeits-Steuerwort.
dessen Hauptfunktion darin liegt, eine I 35 speitherregister Das Steuerwort im Steuerwortregiin
die achte Position des MMSK-Registers einzuspci- ster 6o definiert ein erstes Arbeitsspeicherregister als
sen. dessen eine Funktion darin besteht, die Priori- Adressenregister und ein zweites Arbeitsspeicheitäten
der Sperranforderungen zu steuern. Die achte register als Datenregistcr. Nun wickelt sich ein Spei-Bit-Position
hat eine sehr hohe Γ-iorität und sperrt cherzyklus ab. im Rahmen dessen die Speicheradresse
alle früheren Sperranforderungen. Diese Bit-Position 4° im ersten Regler um zwei Einheiten vermehrt wird.
stoppt außerdem den Taktgeber, sofern ein CPU- Wenn also das Steuerwort in dem Steuerwortregistet 60
Fehler aufgedeckt wird, während gleichzeitig keine niedergelegt ist. dann wird die Arbeitsspeicherung
Fehlersteuerprogramme in den Speichern vorliegen. für die Adressen im ersten Register zugänglich. Dieser
Nachdem die erste Adresse gespeichert wurde und der Wert gelangt dann über das Kabel ASDSA und über
Inhalt der Hauptspeicherposition 0010 ausgelesen ist. 45 die MO—Ml-Assembler 26 und 27 in die MQ Mlwird
die Sperradresse, die in dem Hauptspeicher 1 Register 28 und 29. Unter dieser Adresse wird dann
vorlag, in den Speicheradressenmodifizierer 23 weiter- ein Speicherzyklus für den Hauptspeicher 1 durchgegeleitet
und dort um zwei tinheiten weitergeschaltet führt. Der Wert in dem zweiten Arbeitsspeicherund
in dem WO-Register 24 und dem Wl-Register 25 register gelangt dann an den A- und Ä-Registerassembverriegelt.
Die Adresse wird dann um zwei Einheiten 50 ler Il und in die A- und ß-Rcgister 35 und 36 und von
fortgeschaltet und dadurch wird die nächste Adresse, da in den Hauptspeicher. Sobald die Übertragung der
im vorliegenden Fall 0012 erzeugt. Sobald die achte Werte vom zweiten Arbeitsspeicherregister in den
Bit-Position des MMSK-Registers vollständig geschal- Hauptspeicher vollendet ist. wird das· erste Arbeitstet
ist, gelangt die nächste Adresse aus dem WO- Hl- Speicherregister in die A- und ß-Register 35 und 36
Register 24 und 25 über die MO—M !-Assembler 26, 27 55 eingelescn. Von da gelangt der Wert über die arithin
die MO —Ml-Register 28, 29. Diese Adresse ist die metische und logische Einheit (ALU) und den jB-Regider
nächsten folgenden Instruktion und dient deshalb stermoditizierer 38. in welchem der Wert des ersten
dazu, diese Information in dem Hauptspeicher 1 zu Arbeitsspeicherregisters vergrößert wird, zurück an
finden. Dieses System des Fortschreitens und Aus- den Arbeitsspeicher 7. Damit ist ein Steuerwort unter
lesens des Hauptspeichers 1 wird so lange fortgesetzt, 6° der Adresse des ersten Arbeitsspeicherregisters gespeisolange
die ausgclesenen Wörter keine Zweigwörter chert, und die Adresse ist um zwei Einheiten vergrösind.
ßert, ohne daß auf das nächste Steuerwort übergegan-
Es sei nun angenommen, daß die ursprüngliche gen worden ist. Das Mikro-Programm liest nun das
Programmsteuerung über einen Kartcnstapel erfolgt. nächste Steuerwort aus der Pufferstation aus und
Dann werden die Daten der ersten Karte oder der 65 wiederholt diese Prozedur für alle Steuerwörter auf
ersten Karten, die die Programmleitinformalionen der betreffenden Karte.
enthalten, eingelescn, und zwar unter einer Adresse, Der Kartcnlesevorgang nach ICPL erfolgt nicht
die unmittelbar auf die Adresse folgt, an der manuell nach einem normalen Mechanismus, wie er bei anderen
7 8
Eingangs-Ausgangs-Operationen verwendet wird. Da Ein Anhänger der Bedeutung »Operation Ein« ist
keine anderen Eingangs-Ausgangs-Einrichtungen der- eine brauchbare Antwort. Wenn »Operation Ein«
zeit bei dieser Operation in Betrieb sind, wird diese vorliegt, erzeugt das Mikro-Programm ein Steuerwort
Operation einfach ausgelöst und bleibt auch so lange und schaltet den Adresse-Aus-Anhänger zurück, geht
stehen, bis die Daten von dem Kartenleser übertragen 5 in die Schleife und wartet auf die Anhängeradresse,
sind. Sobald die ICPL-Routine eingespeist ist. liest das die auf dem Zwischenfolgekanal kommt.
Mikro-Programm die Schaltstellungen der Konsole Sobald die Adresse vorliegt, wird eine andere
Mikro-Programm die Schaltstellungen der Konsole Sobald die Adresse vorliegt, wird eine andere
(A — ß-Schaltcr 39 und C D-Schalter 40) über den äußere Bewegung aus dem Arbeitsregister auf das
A- und ß-Rcgisterassembler 11 in die A- und B- Kanalsammelleitungsausgangsregister vollzogen. Nun
Register 35 und 36. Der Ausgang der A- und B- io wird jedoch ein bestimmter Wert von 02 in das
Register 35 und 36 gelangt über die arithmetische und Sammelleitungsausgangsregister eingegeben entspre-
logische Schaltung (Al IJ) 41 in ein Arbeitsregister. chend einem Lesekin.imando für die Geräte auf dem
Dieser Vorgang wird durch ein besonderes Steuerwort, Kanal. Sobald die 02 oder das Lesekommando in das
ein Bewegungswort, hervorgerufen. Sobald die Daten Kanalsammelleitungsausgangsrcgister eingegeben ist.
der Schalter 39 und 40 des Steuerpultes bzw. der 15 entsteht der Kommando-Aus-Anhänger auf diesem
Konsole in den Arbeitsspeicher eingespeist sind, wer- Kanal in Form eines Worttyp-O-Steuerwortes.
den die A Ö-Schalter 39 kurz decodiert, und es wird Die Mikro-Programmschleife wartet nun auf die
den die A Ö-Schalter 39 kurz decodiert, und es wird Die Mikro-Programmschleife wartet nun auf die
auf die zugehörige Mikro-Programmroutine durchge- Antwort aus dem Gerät. Sobald diese ^twort aufge-
scbaltet, um das ;uigc/eigtc Eingangs-Ausgangsgerät nommen ist. prüft das Mikro-Programm die Kanal-
ZU betreiben. Die Routine ist für «."des der Eingangs- 20 Sammelleitung über eine äußere CPU-Bewegung. Dabei
Ausgangsgeräte 9 die gleiche. Lediglich diejenige handelt es sich um eine Steuerwortfunktion, die sicher-
Routine, die mit ICPL verwendet wird, muß von Hand stellen soll, daß die Zustandsantwort 0 ist und daß
für ein bestimmtes Steuerprogramm eingespeist wer- dadurch angezeigt wird, daß das Eingangs-Ausgangs-
den. Es sei angenommen, daß der Kanal für ICPL gerät das Leskommando aufgenommen hat und damit
benutzt wird und daß in die Λ-ß-Schalter 39 eine 02 25 beginnt, eine Karte zu lesen. Das Mikro-Programm
eingespeist ist Dadurch wird ICPl vom Kanalein- antwortet nun an da1» Eingangs-Ausgangsgerät auf
gangsperät angezeigt. Die C-D-Schaltcr 40 werden so dem betreffenden Kanal mittels einem Service-Aus-
geschaltct. daß sie die Kartenleseradrcsse in dem Kanal Anhänger, der anzeigt, daß das F.ingangs-Ausgangs-
anzeigen. Da der Kanal als Eingangs-Ausgangsgerät gerät mit dem Lesekommando fortfahren soll. Das
identifiziert ist, liefert die Sperradresse ein Steuerwort. 30 Mikro-Programm läuft nun in eine Schleife, und es
Dieses Stcuerwort gibt an. daß das Modusregister 44 ergibt sich ein Anhänger aus dem Kanalgerät, der
auf λ geschaltet ist, wobei A ein Feld in dem Steuer- anzeigt, daß die Daten auf der externen Sammelleitung
wort ist. In diesem Fall enthält das Feld λ den Wert Eingabe vorliegen. Sobald diese Anzeige aufgenommen
von 38. Hierdurch wird der zweite, dritte, vierte. wird, bewegt das Mikro-Programm die Daten in den
fünfte, sechste und siebente Bit in dem Modusregister 35 Arbeitsspeicher, und zwar über eine äußere CPU-
44 geschaltet auf ΙΠΟΟ0. Dieses Bitmuster zeigt im Bewegung, und geht wieder in die Schleife über.
Kanalbetneb im Arbeitsspeicher 7 7one 0 an. Nun Das Mikro-Programm bleibt in dieser Folge, bis
Kanalbetneb im Arbeitsspeicher 7 7one 0 an. Nun Das Mikro-Programm bleibt in dieser Folge, bis
kann mit dem tatsächlichen Auslesen einer Karte es in seinen Endstatus gelangt, und zwar, nachdem
begonnen werden, beispielsweise mittels eines Karten- 80 Spalten einer Karteeingelesen sind. Die erste Karte
lesers über den angesprochenen Kanal. Dies erfolgt 40 war eine besondere Leitkarte, die etwas anders behan-
im Rahmen einer Vorauswahl auf diesem Kanal. delt wurde als die folgenden Karten. Die erste Karte
Bei Beginn der Vorauswahl wird der zunächst in wird direkt in den Steuerspeicherbezirk des Hauptdem
Schalter 40 vorhandene Wert, der nun in dem Speichers eingelesen, und zwar beginnend mit einer
Arbeitsspeicherregister vorliegt, in ein Kanalausgangs- Adresse am Ende der zugehörigen ICPL-Routine.
register übertragen. Das ist ein besonderes Register 45 Der anfängliche Eingangsteil des manuell eingegebenen
in der Zone 0 des Arbeitsspeichers. Diese Übertragung Teils der ICPL-Routine reicht aus, für die erste Karte,
wird durch ein äußeres Bewegungswort im Steuer- Der Teil, der aus der ersten Karte stammt, folgt auf
Wortregister 6a durchgeführt, das die Speicherung des dieses Mikro-Programm und enthält die zusätzlichen
Arbeitsspeicherregisters in das /!-Register 35 hinein- Mikro-Programminformationen, die nötig sind, um
führt, es dann direkt über ALU 41 in die Z-Sammel- 5° den Endzustand der ersten Karte zu behandeln und
leitung gibt, von wo es in den Arbeitsspeicher-Daten- außerdem die folgenden Übergänge der Steuerproassembler
5 gelangt und nunmehr auf der Sammeüei- grammdaten aus den Eingangsgeräten. Diese zusätztung
ASDSE verfügbar ist. Die Registerbits 2, 3 und 4 liehe Information dient dazu, eine nachfolgende Karte
sind auf 111 geschaltet und zeigen Kanalbetrieb an direkt in die Pufferstation des Hauptspeichers 1 ein-
und tasten die externe Sammelleitung Ausgabe für das 55 Zuspeisen. Sie enthält außerdem das Mikro-Programm
zugehörige Ausgangsregister, das ein Teil der Ein- das die ersten Spalten eini r Karte al; fragt, um der
gangs-Ausgangsgeräte 9 ist. Bezirk zu finden, der beschickt werden soll unc
Nachdem nun die Adresse des zu adressierenden die Schleife, die tatsächlich die Beschickung durchGerätes
in dem Kanalsammelleitungsausgangsregister führt.
vorliegt, kann die Zwischenfolge, die dazu dient, das 60 Diese Operation setzt sich fort, bis die letzte Karti
spezielle Gerät zu adressieren, ausgelöst werden. erreicht ist. Die letzte Karte enthält einen spezieller
Steuerworttypen 0 dienen dazu, im Steuerwortregistcr Code in einer der ersten Spalten, die anzeigt, daß e:
6a die verschiedenen Zwischenfolgeanhänger aufzu- sich um die letzte Karte handelt. Nachdem diese letzt«
stellen. Zwei aufeinanderfolgende Steuerwörter bilden Karte verarbeitet ist, schaltet das Programm normaler
die Adresse-Aus- und Auswahl-Aus-Signaie auf dem 65 weise auf ein Mikro-Programm um, das in den Kernet
Kanal. Anschließend läuft das Mikro-Programm in gespeichert ist. Dieses Mikro-Programm ist in dei
eine Schleife und wartet auf Antwort aus den Ein- meisten Fällen ein Rückschalt-Mikro-Programm, da:
gangs-Ausgangsgerätcn. das System in einen Wartezustand oder in einen abge
10
!chatteten Zustand überführt, in welchem die diversen MMSK-Mt auszuwählen, d. h. also, abhängig von der
Register einen vorbestimmten Schaltzustand cinnch- Bit-Kombination wird ein bestimmter MMSK-\\\t
men. vorwärts oder rückwärts geschaltet. Auf diese Weise
Das Steuerwortregister 6o dient da?u, den Ausgang ergibt sich eine maximale Kapazität der 15 MMSK-
des Hauptregisters 1 zu halten, wenn dieser Ausgang 5 Bits. In dem niedrigen λ'-Feld (Bits 8. 9. 10. 11) sind
ein Steuerwort ist, das den Daten, die gerade an den die Bus 8. 9 und 10 nur kennzeichnend, wenn die
Arbeitsspeicher 7 übertragen werden, gegenübersteht. Kombination in den Bits 2 und 11 entweder Speiche-
Diese Steuerwörter schalten die Steuerungen, die die rung oder Rückspcichcrung im Untersiützungsregisler
Funktionsentscheidungen des Systems bewirken. Im an/eigen. In : .nein solchen Fall geben die Bits 8. 9
wesentlichen beschreiben die Bits 0. 1 und 15 eines io und 10 die Adresse in der/one 4 des Arbeitsspeichers 7
Steuerworts den betreffenden Worttyp. Diese drei ab. unter der das Unterstützungsregister gespeichert
Bits kennzeichnen mithin maximal einen von acht werden soll,
verschiedenen Worttypen Das nächste Steuerwort ist vom Worttyp Eins und
Der Worttyp Null ist ein Vorschalt-Rückschalt-Wort wird Arithmeiisch-Konstant-Wort genannt Bei diesem
Dieses Wort dient dazu, die verschiedenen festen 15 Worm ρ beschreiben die Bits 2. 3. 12. 13 und 14 die
Register in den CPU-Teilen und der. Eingangs-Aus- Funktion der ALU 41. beispielsweise ob oder ob nicht
gangsgeräten zu schalten. Der Bit 2 dient als Vorschalt- die Ergebnisse aus einer ALU-Operation in dem Ar-
Rückschalt-Bit. Wenn der Bit 2 iine 0 ist. dann wird bcilssptichcr 7 gespeichert werden sollen und was für
der Rückschaltvorgang ausgelöst, während der Vor- eine Torschaltung am Ausgang des ALU gewünscht
schaltvorgang durel· eine 1 in der zweiten Bitposition 20 ist. Das .-1.V-IeId. umfassend die Bits 4, 5. 6 und 7
ausgelost wird. Die Bits 4. 5. 6 und 7 kennzeichnen wählt eines \on 16 Registern in dem Aibctsspeicher 7
die Vorschalt-RiKKschalt-Quellc. die von den 16 Re- in der zuvor ausgewählten Zone aus. (In ei μοη Zonen
gistern als Qucllenregistcr ausgewählt ist. Die Bits 2. sind nur acht Register verfügbar). Der VWcrt der
3 und 4 des Modusregisters 44 dienen dazu, um die Bits 8, 9. 10 und 11 liefert einen konstanten Wert an
Decodiermöglichkeiten auf I2X Register zu verbrei- as die Eingänge von ALU 41.
tern. Davon sind viele unabhängig vom Modus, z. B Die Decodierung der Bits 2. 3. 12. 13 und 14
eine 0000-Kombination m dem Vorschalt-Rückschalt- beispielsweise mit sämtlichen Nullwerten definiert
Quellenfeld von 4, 5. 6 und 7 wählt das S-Rcgister. Z -X-K tief. K tief bedeutet, daß nur die halbe
Diese Seleki'on ist unabhängig von den Bits im Modus- Konstante benutzt wird. Die Z bedeutet, daß das
regisier 44. Andere Möglichkeiten sind dagegen ab- 30 Ergebnis nicht in dem Arbeitsspeicher gespeichert ist.
hängig vom Modusregister. Das bedeutet, viaß eine d;iß es vielmehr nur /u Testzwecken dieme. Die -I
gegebene Decodierung im kanalmodjs auf ein Regi- bezieht sich auf den Wert des betreffenden /IS-Feldes.
ster als Quelle Bezug nehmen kann, dagegen in einc^i d. h. aiso das Register, das ;iis Quellt vciwcndi-i wird.
anderen Modus auf ein anderes Register als Quelle Das zeigt an. daß eine Plus-Operation durch
Bczu2 nehmen kann und so fo't Die restlichen Bits 35 ALU 41 vollführt wird, λ'tief bedeutet, daß der Wert,
in dem W'ort, das sind also die Bits 3. 8. 9. 10. II. 12. der am B-Eingang von ALU vorliegt, ein OK ist.
13 und 14. kennzeichnen den Wert, auf den das auge wenn A in dem Muster der Bits 8, 9. 10 und 11 des
sprochene Register geschaltet werden soll, und diese Steuerwortes vorliegt im gleichen Beispiel sei angc-
Bits werden auf zwei verschiedene Weisen benutzt. nommen. daß die Konstante in den Bits 8. 9. 10 und II
Nach der einen Weise wählt jeder Bit eine vorgegebene 40 der hexadezimale Wert von 3 und 4 ist und daß dieser
Bilposition innerhalb des Registers aus. Ein Wort sowohl in S hoch, als auch in B tief vorliegt, so dal.'
kann dann entweder von 1 bis 8 Bits vorwärts schalten die B-Register den Wert 33 enthalten. Die K tiel
oder von 1 bis S Bits rückwärts schalten. Vorwärts- und zeigt an. daß es nicht gewünscht ist, den Wert 33 in1
Rückwärlsschaltkombinationcn können dann in einem /4S-FeId des Arbeitsregisters einzuspeichern, sonderr
Steuerwort nicht kombiniert werden. Dieses Steuer- 45 nur eine 3 in der tiefen Abteilung. Die Λ'tief zeigt an
wort kann nach einer zweiten Weise auch in einem daß der B-Eingang in ALU nur den tiefen Antei
Wiederherstellregister benutzt werden. In diesem Fall betrifft, während der höhere Anteil als Null ausgeglie-
werden die Bits 3. 8. 9, 10, II, 12. 13 und 14 direkt in den ist. Die Folge ist. daß eine 03 (OK) in derr
das betreffende Register eingespeist und ersetzen den Λ-Quellenfeld addiert wird.
Wert in diesem Register. Die Auswahl des Vorschalt- 50 Das nächste Stcucrwort ist der Worttyp Sieben um
Rückschalt-Steuerwortes hängt von der Anwendung als Zweigschaltungswort bezeichnet. Es kann iict
des zu steuernden Registers ab. Die Betriebsweise, dabei auch um einen Worttyp Sechs handeln, wöbe
bei der ausgewählte Bits in einem Register ein- oder der Unterschied lediglich im fünfzehnten Bit liegt
abgeschaltet werden ist die häufigere. Ausnahme ist Wenn der fünfzehnte Bit eine Null ist. ist die Zweig
das MA-fSK-Steuerwort Damit aus diesem Wort mehr 55 schaltung erfolgreich, wenn der ausgewählte Bit eim
Funktion abgeleitet werden kann, hat das Bitmuster Null ist. Wenn Bit 15 eine I ist. zeigt dies den Worttyi
eine andere Bedeutung. Die Bits 0. 1 und 15 definieren Sieben an. und die Zweigschaltung wird vorgenommen
dieses Wort als ein Wort vom Typ Null. Der Vor- wenn der ausgewählte Bit eine 1 ist. In diesem Wor
schalt- und Rückschalt-Bit dient in Verbindung mit umfaßt das BC-FeId die Bits 2 und 3, die den Bit eine
dem Bit 11 dazu, die Funktion zu beschreiben, die 60 halben Byte-Menge auswählen. Normalerweise wähl
durchgeführt werden soll. Die Kombinationen, die der Zweig die Bits 4, 5, 6 oder 7 aus und decodiert de:
durch diese beiden Bits gekennzeichnet werden, lauten speziellen Wert. Der Bit 5 ist ein Gerade-Kreuz-Bit uni
»Vorschalte einen MMSK-Bil«, »Vorschalte einen wählt entweder die hohe oder tiefe Portion des Byte
MMSK-BiX und speichere ein Unterstützungsregister«, an den Toren für den A-Registerausgang 42 aus. Di
»Rückschalte einen MMSK-Bh«, sowie schließlich 65 Verzweigung erfolgt also am Ausgang der Gerade
»Rückschalte einen MMSK-Bh und rückspeichere ein Kreuz-Steuerung 42a in die ALU. Der Byte, der vei
Unterstützungsregister«. In diesem speziellen Wort zweigt werden soll, ist irr. Λ-Register 35 plazier
werden die Bits 3, 12, 13 und 14 decodiert, um einen Abhängig vom Bit 5, dem Gerade-Kreuz-Bit ist de
11 12
/l-Registereingang in das ALU 41 entweder/(-Register- Arbeitsspeichers gewünscht ist, dann entspricht dies
bits 4, 5, 6 oder 7 oder Bits 0, I. 2 oder 3. einer Decodierung 0100. und wenn dies auf einem
Das-45-FeId, umfassend die Bits 4, 5. 6 und 7, dient höheren Teil verzweigt werden soll, dann entspricht
dazu, die zu verzweigende Menge auszuwählen. Der dies einer Vierwegeverzweigung auf den Bits 2 und 3
Bit 8 entscheidet, ob diese Menge aus dem Arbeits- 5 des Registers D. Das Register D wird in das /(-Regi-
speicher oder von äußeren Quellen stammt. Wenn ster 35 geschaltet. Der Gerade-Kreuz-Bit liegt vor und
der Bit 8 eine 0 ist, dann repräsentieren die Bits 4, 5, zeigt an, daß die Bits 4, 5. 6 und 7 in ALU 41 gekreuzt
6 und 7 eine Arbeitsspeicheradresse. Wenn der Bit 8 werden entsprechend den Bits 9, 1, 2 und 3. Da eine
eine I ist, repräsentiert er eine äußere Menge. Der Vierwegeverzweigung gewünscht ist, werden diese
Gerade-Kreuz-Bit ist einer aus dem /15-FeId. Dem- io Bits mit einer 0011-Maske gerundet, wodurch eine
f.ufolge werden nur Verzweigungen vorgenommen, Vierwegeverzweigung der Bits 2 und 3 vollzogen wird,
fcenn der fünfte Bit eine 1 ist. Obwohl das AS-FeIa Das Ergebnis dieser Maskenoperation ist eine Wieder-
♦ine 4-Bit-Menge ist. wird der fünfte Bit immer auf I herstellung der Bits 3, 4, 5 und 6 des /WO-Registers 28.
gebracht, wenn externe Speicher oder Arbeitsspeiche- Der Steuerworttyp Vier ist ein unbedingtes Vci/wci-
tung adressiert werden soll. Der tatsächliche Wert des 15 gungswort. Bei diesem Wort werden alle Bits mit
fünften Bits gelangt nur an die Gerade-Kreuz-Steue- Ausnahme der Bits 0, 1 und 15 als Wiederherstellungs-
fung42fl. Der Rest der Bits in dem Steuerwort Sieben, bits in den MO-M !-Registern 28 und 29 verwendet
ftämlich die Bits 9. i0, 11, 12, 13 und 14 dienen als Jedesmal, wenn der Worttyp Vier ausgeführt wird,
Wiederherstellbits für das M !-Register 29. Wenn z. B. wird, vorausgesetzt das System befindet sich nicht im
Über dem Bit 5 eine Verzweigung vorgenommen wird 20 Eingangs-Ausgangsbetrieb, der durch irgendeinen
lind der Bit 5 dieses Registers ist eine 1, dann werden MV/5A.'-Bit von 0 bis 6 im I-Zustand angezeigt wird,
«lic Bits 9 bis 14 in das Λ-Π-Register eingespeist Der ein IJnterstützungsregister in die /0- und /1-Register-
Rest der Bits bleibt dann auf Normal wert, d. h. also. stellen der Zone 4 des Arbeitsspeichers 7 eingespeichert.
tr wird direkt aus den H'0-M l-Registern 24 und 25 Dies dient dazu, eine Zweig- und Koppelfunktion
»veitergcleitet. Die Wicderherstellbits gelangen in die 25 vorzubereiten. Die Adresse, die gespeichert werden
Hitposition 1, 2, 3, 4, 5 und 6 des M !-Registers 29 soll, ist die nächste Adresse nach dem Zweig. Der
Und ergeben somit eine 64fache Verzweigungskapa- Zweig ändert die Adresse auf einen etwas anderen
rität. Wert, aber unter Umständen ist es wünschenswert, die
Der Steuerworttvp Fünf ist ein Masken wort. Dieses Adresse des nächstfolgenden Wortes zu behalten, be-
Steuerwort erzeugt eine 4-, 8- oder lofache Verzwei- 30 sonders dann, wenn auf eine Verzweigung eine Rück-
gung für einen bestimmten Digit. Die Torstcuerung verzweigung auf die Mikro-Programmquelle folgt.
ist im wesentlichen das gleiche wie beim Worttyp /ur Zeit Tl wird das M0-Register 28 über den
Sieben. Das .4-Queilcnieiu wählt cmc bestimmte Ar- Arbeitsspeicher-Datenassembler 5 in die /O-Register-
beitsspeichermenge oder externe Menge nach Maß- lokalisation der Zone 4 des Arbeitsspeichers 7 geschal-
gabe des achten Bits aus. 35 tet Zur gleichen Zeit wird das Ml-Register 29 über
Der fünfte Bit ist wieder auf 1 geschaltet, und der den 4-ß-Registerassembler 11 in das .4-Register 35
tatsächliche fünfte Bit dient zur Gerade-Kreuz-Steuc- eingegeben. Der Wert im ,4-Registcr35 wird dann übet
rung. Die Verzweigung kann entweder auf einen hohen ALU um zwei Einheiten vermehrt, indem das Z?-Regi-
l)igit oder auf einen tiefen Digit der ausgewählten ster 36 auf 01 gesetzt wird und die Übertrageinfügungs-
Menge erfolgen. Die Bits 2 und 3 wählen den Ver- 4° leitung 46 hochgetastet wird. Der Wert auf dei
fcweigungstyp aus. Z-Sammelleitung, der den Ausgang von ALU darstellt.
I ine andere Punktion dieses Wortes ist der /1-Quel- ist dann A f 2. Das Nettoergebnis ist, daß das Wllen-Nicht-Null-Zweig
auf Grund der Bitkombination Register 29 um zwei Einheiten weitergeschaltet ist
Ol in den Bits 2 und 3. Eine Verzweigung wird, wenn Zur Zeit Td ist die Z-Sammelleitung an den Arbeitsder
Wert im .4-Register nicht 0 ist, gebildet, d. h., daß 45 speicher-Datenassembler 5 durchgeschaltet und übei
der ausgewählte Wert entweder aus dem Arbeitsspei- die 45DSE-Sammelleitung an die Zone 4 de«. Arbeitscher
oder aus Extern eine Nicht-Null ist Die Cits 9 bis Speichers 7 angeschlossen.
14 sind Wiederherstellungsbits, jedoch erfolgt die Da nur der MI-Teil der Adresse aufdatiert wurde
Wiederherstellung in anderen Positionen als denen, in ist bei der Massensammeiroutine sichergestellt, daf:
tlenen die Wiederherstelhingsbits in dem betreffenden 50 immer, wenn bei einer Verzweigung eine Verzwei·
Steuerwort untergebracht sind. Die Bits, die sie in den gungs- oder Koppelfunktion beabsichtigt ist, dies«
MO-Afl-Registern 28 und 29 wiederherstellen, sind Adresse nicht an eine Speicherlokalisationsgrenzf
verschieden, und zwar werden in dem M !-Register 29 ausgezeichnet wird, derart, daß ein Übertrag von M]
die Bits 0, 1 und 2 und in dem M0-Register 28 die auf MO erwartet -werden muß, wenn das Aufdatierer
Bits 5, 6 und 7 wiederhergestellt. Im FaHe die /(-Quelle 55 erfolgt ist. Eine BR-Mikro-Instruktion kennzeichne
Nicht-Null ist, stellen die Bits nur wieder her, wenn die direkte Verzweigung. Eine BAL-Instruktion zeig
eine Verzweigung vollzogen wird. In allen anderen eine direkte Verzweigung an, aber mit der Zusatz
Fällen wird die Wiederherstellung immer durchge- notierung, daß dies eine BAL-Instruktion ist und da[
führt. Die Vienvegeverzweigung wird aus dem Wert eventuell darauf zurückgekehrt wird, so daß das Mas
abgeleitet, der sich ergibt, nachdem die Bits 9 bis 14 60 senprogramm dies nicht auf einer falschen Adress«
die Bitpositionen 0, 1 und 2 im Ml-Rcgister 29 und niederlegt. Die Rückkehrfunktion wird durch dai
die Bitpositionen 5, 6 und 7 im M0-Register 28 MM5K-Steuerwort durchgeführt,
wiederhergestellt haben. Der Rest der Bits in Ml, Das nächste Steuerwort ist ein Worttyp Drei, näm
das sind also die Bitpositionen 3, 4, 5 und 6 sind das lieh ein Bewegarithmetisch-Wort. Das Format diese:
Ergebnis einer Undung der Menge mit dem hohen 65 Wortes ist dem des Worttyps Eins sehr ähnlich. De;
Digit oder dem niedrigen Digit nach Maßgabe der einzige Unterschied besteht darin, daß die Bits 8, 9
durch das Steuerwort getroffenen Auswahl. Wenn 10 und II statt eines konstanten Wertes tatsächlicr
z. 3. eine Vierwegeverzweigung im Register D des eine Adresse sind und zum /J-Quellenfeld gehören
Die Bits 2, 3, 13 und 14 beschreiben die durchzuführende Funktion. Dieses Steuerwort steuert logische
und arithmetische Funktionen, die die K-Werte nicht beeinflussen. Ein Beispiel für eine solche Funktion ist
der Bitwert 10, mit A = A-B. Das Λ-Quellenfeld, das die Bits 4, 5, 6 und 7 umfaßt, dient als Adresse für
den Arbeitsspeicher 7 und der Wert ist im /!-Register 35 plaziert. Das Ä-Quellenfeld der Bits 8, 9, 10 und 11
dient als Zugang zum Arbeitsspeicher 7 und das Ergebnis wird in das ß-Register 36 eingespeist. Beide
Register werden dann geradeaus aufgeschaltet in ALU, und zwar über die ^-Registersteuerung 42 und die
^-Registersteuerung 43. Eine exklusive ODER-Funktion wird dann mit ALU vollzogen, und der Ausgang
auf der Z-Sammelleitung wird wieder in dem Λ-Quellenfeld
der Bits 4, 5, 6 und 7 gespeichert.
Das nächste Steuerwort ist die Worttype Zwei und wird Speicherwort genannt. Dieses Steuerwort dient
als Zugang für den Speicher bei der Mikroprogrammsteuerung. Das Feld der Bits 2 und 3 definiert mit
dem Bit 11 den Typ der Operation und die Abteilung des Speichers, die zugänglich werden soll. Die Bits 2
und 3 dienen decodierl als Lese-Steuerspeicherung und Lese-Hilfsspeicherung sowie Speiehersteuerungspeicherung
und Spcicherhilfsspeicherung. Die Hilfsspeichcrung liegt in ^n Bits 2 und 3 und Bit 11 ist eine 1
ui:d zeigt an, dall der Hauptspeicher zugänglich sein
muß, entweder zum Datenauslesen oder zum Dateneinspeichern. Das Λ-Quellenfeld der Bits 4, f, 6 und 7
spezifiziert das Register im Arbeitsspeiche- 7 oder externe Register, die entwedu für die Datenspeicherung
in den Hauptspeicher oder für die Dntenaufnähme
aus dem Hauptspeicher benutzt werden.
Bit 7 ist ein Byte-Auswahibit. Wenn dieser auf den W"· 1 gesetzt ist, wählt er einen einzc! ;en Byte, der
gegen ein normales halbes Wort gesetzt ist, aus. Das 5-Quellenfeld der Bits 8, 9 und IO (Bit ! I ist in diesem
Feld verwendet, um den Hauptspeicher 1 wie eben anzuzeigen) dient zur Anzeige des Registers im Arbei'sspeicher
7, das als Adressenregister für den Hauptspeicher 1 benutzt wird. Das A/C-Feld der
Bits 12, »3 und 14 beschreibt den Typ vier Operation. Die zwei Typen von Operationen Speicher-Iokale-Speicherung-Plus
und Spcichcr-Iokale-Speicherung-Minus
zeigen an, daß das Λ-Quellenfeld ein Register im Arbeitsspeicher 7 ist und Plus und Minus zeigen an,
ob der Inhalt des Adressenregisters erhöht oder erniedrigt werden soll, und zwar um eine oder zwei Einheiten,
abhängig von dem durch den Byte ausgewählten Bit 7. Wenn der Bit 7 Aus oder Null ist, dann .-tfolgt
die Vermehrung oder Veimindcrung um zvsci ι mheiten.
Ist der Bit 7 dagegen eine 1, dann erfolgt die Vermehrung oder Verminderung um eine Einheit.
Speicher-Äußeres-Plus und Speicher-Äußeres-Minus sind zwei weitere Funktionen dieses Wortes, die anzeigen,
daß die Daten aus oder in einer externen Menge gespeichert werden sollen und daß die Vermehrung
oder Verminderung jeweils um eine Einheil verringert wird. Dies erfolgt deshalb, weil die äußere Kapazität
nur für einen Byte ausreicht. Die. Byte-Auswahl muß immer auf sein, so daß der Bit 7 immer cine I sein
muß.
Eine weitere Decodierung des MC-Fcldcs der Bits
12, 13 und 14 bedingt, daß keine Aufdatierung tier jeweils benutzten Adresse vorgenommen wird, line ^5
andere Version dieses Wortes gestattet es, die Hits H. 9.
10 und Ii, die normalerweise als Adresse do Arbeitssoeichers
dienen, statt dessen mit konstantem Wert /u
verwenden und cürekt in die Bitpositionen des Λ/1-Datenassemblers
27 einzuspeisen.
Das Steuerwortregister 6a ist die Stelle, an der die Steuerwörter niedergelegt sind, um das System zu
steuern. In das Steuerwortregister 6a gelangen sie aus dem Hauptspeicher 1. Das S-Register 51 ist ein CPU-Statusregister.
Es handelt sich dabei um ein hartes Register, das durch ein Kontrollwort der Type Null
auf einen bekannten Wert, z. B. durchgehend Nullen, zurückgeschaltet werden kann. Einige Bits können
auch durch ein Kontrollwort der Type Null vorwärtsgeschaltet werden, so daß diese harten Bits als Statusanzeige
diener, können. Beispielsweise dient der 56-Bit dazu, anzuzeigen, ob eine Durchführungsinstruktion
durchgeführt wurde. Der S7-Bit ist ein Kanal-0-Unterbrechungsbit.
Der S'l-Bit dient in Verbindung mit ALU 41 dazu, ein echtes Komplement der
B-Registersteuerung 43 auszulösen. In ALU 41 wird abhängig vom Zustand des SI-Bits eine Plus- oder
Minusoperation durchgeführt.
Die Eingänge auf den Statusleitungen des 5!-Registers
51 sind dynamische Zustände aus dem dynamischen Zustandsregister 53 bzw. der Steuerung 52 für
dynamische Zustandsregister. Der .S2-Bit ist beispielsweise
eine Antwort auf einen Nicht-Null-Bit. Für \crschiedene
arithmetische Funktionen wird dieser Hit auf 1 geschaltet immer dann, wenn die Z-?"mr|iclleitung
Nicht-Null W. Der i"4-Bit dient /ur Anzeige eines wertlosen D',zimaldigits.
Wenn eine tXvuvtaioperation in ALU 41 durchgeführt
wird und das A- und ß-Register einen wertlosen
Dczimaldigil enthält, dann wird der i4-Bit „jf I
geschalte'.
Die normale vucilc für das Steuerregister sind die
Stcuerworter des Hauptregisters. Die zwei erforderlichen
Steuer« orter werden jedoch direkt in das Stcucrwortregister 6a eingespeist, um die /wei erforderlichen
Operationen dann durchzuführen, wenn während einer Scheibenzyklusoperation die Zeit nicht
reicht, um den Hauptspeicher dir die Stcuerworter zur Steuerung des Datenüberganges zugänglich zu
machen.
Der Haupt-CPU-Taktzyklus wird in dem Taktgeber 55 abgeleitet und ist 90 Nanosekunden lang. Die entsprechenden
Signale werden aus zehn 180-Nanosekunden-lmpulsen
abgeleitet, die sich einander- um 90 Nanosekunden
überlappen. Durch eine logische UND-Operation, angewendet auf jeweils zwei dieser Impulse,
entsteht ein 90-Nanosekunden-lmpuIs oder ein P-Impuls.
Die 180-Nanosekundcn-lmpulse werden im
folgenden /-Impulse genannt. Um das Zugänglichmachen des Hauptspeichers auszulösen, benötict man
eine Adresse für den Hauptspeicncr und ein Lese-Rufsignal.
Der Speicner-Adrcssenasscmblcr 21 liefert diese Adresse an den Hauptspeicher, und zwar von
einer 7'4-Zeii bis zur nächsten T4-Zeit
/ur 7 5-Zeit des Zyklus wird das Lese-Rufsignal an '.!er, Hauptspeicher gegeben. Dieses Signal macht den
Hauptspeicher unter der Adresse, die von dem Speichcr-Adrcssenassembler
21 vorliegt, zugänglich. Die Hilfsspcicherleitung dient für einen zusätzlichen Adressenbit
in dem Hauptspeicher. Normalerweise benötigt man 15 Adressenhits. Der zusätzliche Speicherbit gehört
zu einer Hilfsspeiehcrsektion des Hauptspeichers,
die der normalen Sektion gegenübersteht. Das Hauptspeicher-Datcnreuister
31 nimmt tue Daten aus dem
1 laupispcicher-Datcnassembler 2 auf. Von dem Hauptspeicher 1 gelangen leiten direkt an Λ<:\\ Hauptspeicher-
Datenassembler 2 über die Sammelleitung 56, und rwar während einer Leseoperation.
Dateü gelangen auch von dem Λ-Register 35 und
von dem ß-Register 36 an e'en Hauptspeicher-Daten-■ssembler
2, wenn eine neue Information in den Hauptspeicher 1 niedergelegt wird. Schließlich gelangen
noch Daten über eine Sammelleitung 57 in den Hauptspeicher-Datenassembler. Diese Daten werden
bei einer Plaiten-Zyklus-Schleich-Operation verwendet.
Fig. 3d zeigt den Adressierpfad für den Hauptspeicher
1. Er besteht hauptsächlich aus den MO-A/1-Registern
28, 29, den MQ-M 1-Registerassemblern 26
und 27, einem Speicheradressenmodifizierer 23 für zwei Byte, dem HO-Register 24 und dem H'l-Register
25. Bei normalem Durchführungsablauf einer Mikro-Instruktion werden das MO-Register 28 und
das Ml Register 29 zur Zeit 7~4 vorwärts geschaltet,
(iid zwar mittels einer Adresse über den Λ/0-Ässembler
26 und dem Ml-Assembler 27. Das Lese-Abrufsignal auf der Leitung 58 gelangt zur Zeit 7"5
tn den Hauptspeicher. Die Daten aus dem Haupttpeicher
1 werden zur Zeit 7"0 in dem Hauptspei :hcrpatenregister
31 wertvoll und werden in das Steuer- »vortregister 6a als neues Steuerwort eingespeist.
!Ebenfalls zur Zeit 70 gelangt der Ausgang des Speither-Adressenassemblers
Il über den Speicher-Adres- »enmodifizierer in das HO-Register 24 und (+'!-Register
25. Sollte die durchgeführte Steucrinstruktion
j»nH»rs sen als eine mit irgendeiner Verzweigung, dann
werden die MQ- und M !-Register 28 und 29 wieder
auf den Wert der HO- und H- !-Register 24 und 25
gesetzt, und /war zur /eit 7"4, und ein Lese-Abruf-Mgnal
wird zur Zeit 7 5 erzeugt.
Hies ist der normale Pfad /um Aufdaticren der
Siouerspeicheradressen und zur Durchführung der
IMikro-lnstruktionsfolge. Wenn ein direkter Zweig
durchgeführt werden soll, dann wird der Wert in den Λ/Ο- und Λ/1-Registern 28 und 29 vollständig durch
die Bits aus dem Stcuerwortrcgister 6a über die MO-iund
Ail-Assembler 26 und 27 ersetzt. Wenn eine Ver-.zweigung
tatsächlich benutzt wird, gelangt ein Teil des Eingangs vom Steuerwortregister 6a über die
Leitungen όΟ und 61 an die V/0- ur·' M !-Assembler
26 und 27. Der Rest der Adresse stammt dann aus den HO- und (-Fl-Registern 24 und 25. I ur ein höheres
Mikro-Programm ist ein !lilfspfad 62 vorgesehen, der
an den Speicher-Adressenassembler 21 führt. Wenn eine Mikro-Programmsperranforderung auftritt, dann
sperrt die Sperrsteuerungseinheit 20 die Λ/0- und Ail-Register 28 und 29 vom Speichcr-Adressenassembler
21 und zwingt ein neues Bitmuster, veitauseht
gegenüber der betreffenden Sperranforderung, in den Speicher-Adressenassemblcr 21. Dieses Muster
ist an die nächste Adresse des Hauptspeichers und wird über den Aüfdatierungspfad 63 über den Speicheradressenmodifizierer
23 in die H-O-H1I-Register
14, 25 eingegeben.
Die SpcrMeucriingseinhcit 20 wird wcii.cr unten
lioch näher erläutert. Das MMSK-Register 91 Mcucr:
die Prioritäten des im I5TiVcIi befindlichen Mikroprogramms.
Wenn eine Sperrung bereits im Pro/eß ist.
fcird nur eine Sperranforderunj! höherer Priorität in
die Sperrstcuerung 20 eingegeben. Wenn eine Sperre
köherer Priorität auftritt, entstellt ein Spcrranfordefungssignal
auf der Leitung 67. Zur /eit 7'4 schaltet dieses Signal die Verriegelung im Spcicher-Adrcsscn-•ssembler
21 zurück. I Iierdun.-h werden die A/0- und
Ml-Register 28 und 29 in dem Speicher-Adressenassenibler
21 getastet, und statt dessen wird ein Bitmuster, das mit der anstehenden Sperranforderung
höchster Priorität vorliegt, weitergeschaltet. Wie dies im einzelnen geschieht, wird weiter unten noch näher
erläutert.
Die MO-M !-Assembler 26 und 27 steuern die Bits in die MO-M !-Register 28, 29. Normalerweise werden
die WQ- und ^!-Register 24, 25 in die MO- und
ίο Ml-Register 28 und 29 eingegeben. Wenn jedoch eine
Verzweigung durchgeführt werden soll, muß diese Torschaltung geändert werden. Für einen geraden
Zweig schaltet diese Funktion nur die Steuerregister. Für bedingte Zweige werden die »-Ό-Η-Ί-Register 24,
25 in verschiedene Bitpositionen gegeben und in andere Bitpositionen durch Bits aus dem Steuerwortregister da
ersetzt. Diese Torschaltung wird durch die MO-Ml-Assembler
26 und 27 durchgeführt.
Fig. 3b zeigt die verschiedenen Pfade, die in den
so Arbeitsspeicher 7 hineinführen. Der Arbeitsspeicher-Datenassembler
5 steuert die Daten, die entweder in den Arbeitsspeicher 7 oder über die Sammelleitung
ASDSE hi die externe Sammelleitung Ausgabe gelangen
sollen. Die Eingänge, die durch den Arbeiisspeicher-Datenassembler
5 in den Arbeitsspeicher gelangen sollen, stammen zumeist aus ALU 41, und zwar, wenn
es sich um arithmetische Operationen und die meisten Bewegungsoperationen handelt, sowie aus dem ß-Registermodifizierer
38. Dieser wird zur Aufdatierung eines doppelten Bytts oder einer Adresse, die dazu
diente, den Speicher zugänglich zu machen, verwendet.
Der Pfad vom S-Register 36 dient nur zur Wiedergabe,
weil die Sammelleitung ASDSE auch zur Wiedergabe dient. Das ist auch der Grund dafür, daß das
Stcucrwortregister 6a in den Arbeitsspeicher-Datenassembler
5 führende Eingänge aufweist. Die Sammelleitung ASDS4 dient zur Übertragung von Adressendaten
vom Arbeitsspeicher /um Speicheradressenasst.ubler
21. Die Leitung vom HO-Register 24 dient nur für Wiedergabe/wecke. Die Leitung vom MG-Register
28 dient zur Speicherung der L'nlerstützungsadresse, und zwar entweder zur Speicherung des hohen
Teils einer Unterstützungsadresse für einen direkten Zweig, der als BAL-Instruktion dient, oder im Falle
eines MMSA-Steucrwortes. Die Sammelleitung ASDSE
führt auch in die externe Sammelleitang Ausgabe der Eingangs-Ausgangsgcräte 9. Sie dient als Scricnanschluß
auch für die einzelnen Geräte untereinander. Daten können in die einzelnen Register und in
die einzelnen angeschlossenen Geräte eingespeist werden.
Fig. 3c zeigt den /I-B-Regislerassembler 11. der
da/u dient, die Daten für das /!-Register 35 und das
ß-Register 36 zu sammeln. Die Sammelleitung 70.
die von dem 4-Regisler 35 in den 4-ß-Datcnassembler
11 führt, dient nur zur Wiedergabe. Die externe Sammelleitung Eingabe ist zur Wiedergabe
externer Mengen und /ur Mikto-Programmanalyse dieser Mengen, die entweder direkt in den Arbeits-
fio -.peicher bewegt werden oder auf diesen ■ erzweigt
werden, vorgesehen. Die Sammelleitung ASDSA leitet die Daten aus dem Arbeitsspen'-.cr in das .-(-Register 35
oder das ß-Registcr 36. Πιο Sammelleitung &uc dem
Λ/1-Register 29 dicni da/u, den Inhalt des Ml-
6S Registers Z^) in das .-I - Register 35 einzuspeisen, um die
Speicherung einer Lnterstützungsadressc vorzubereiten.
Im lalle eines direkten Zweiges wird tier Wert im .-I-Reuister 35 über ALU 41 ohne Modifikation in das
ϊ 815 078
Arbeitsregister 7 gegeben. Die Sammelleitung vom Wl-Regisier 25 dient nur zur Wiedergabe. Die Konsolenschalter
Λ 539 und CD40 sind an den A-B-Assembler
11 angeschlossen, so daß der in diesen Schaltern eingeschaltete Wert in den Arbeitsspeicher 7
eingegeben werden kann. Der Bit 3 des DC-Registers 53 wird in Verbindung mit der Sammelleitung aus dem
M !-Register 29 dann verwendet, wenn die Ml-Sammelleitung
nicht zur Wiedergabe dient.
Wenn eine Unterstützung für eine direkte Verzweigung oder ein Λ/Λ/SA-Steuerwort gespeichert ist, dann
werden tatsächlich nur 13 Adressenbits gespeichert. Der Bit in der siebenten Bitposition im M 1-Register 29
enthält die dynamische Bedingung des Registerbits 3, die eine Addierübertragungsbedingung ist. Dieser
wird zusammen mit dem Wert im Λ/ 1-Register 29 in das .4-Rcgister 35 und direkt in den Arbeitsspeicher
7 oder modifiziert um zwei Einheiten im Falle einer direkten Verzweigung eingegeben. Der. gleiche
Vorgang spielt sich bei der Speicherung einer AfO-Unierstüt7ung
ab. Die Bits 6 und 7 des dynamischen Zustandsregisters 53 werden als Bits 0 und 1 mit den
Resten des WO-Registers 28 zusammengestellt, wenn eine Unterstützung gespeichert wird. Es gibt zwei
Hauptwiedergabepunkte der Konsole. Byte 1 ist die Eingangsleitung für den Arbeitsspeicher und Byte 2
einer Wiedergabe ist Ausgang des /(ß-Assemblers II.
Die Schalter dienen zur Auswahl der Daten für die Wiedergabe.
Die V'er/weigungsbedingungseinheit 72 die: ' zur
Verzweigung der Steuerworttypen Fünf, Sechs und Sieben. Die Sammelleitung aus dem /f-Register 35,
die an die Verzweigungsbedingungseinheit 72 führt, ist eine O-Prüfung für das .-(-Register 35 und dicni zu;
Aufschaltung der Zweigleitung 73. wenn eine (-Quellen-Nicht
- Null-Yerzweigungsfunktion durchgeführt werden soll.
Die Verzweigungsbedingung 72 dient ii: Verbindung
mit den Steuer«örtern der Typen Fünf, Sechs und Sieben dazu, uie Bits, die verzweigt werden sollen,
auszuwählen Sie wird mittels der (-Register ALL-Eingangsbits
4. 5, 6 und 7 vorwärts geschaltet, und
/war abhängig von dci Bitkonfiguration im Sleuerwort
Sie wählt dann die 7U verzweigenden Bits oder bildet die Maske, dip dazu dient, in der Verzweigung
der Maske als vierfach, achtfach oder sechzehnfach Verzweigung durchgeführt zu werden. Auf der Ausgangsleitung
43 wird die Verzweigungsbedingung angezeigt, und es gelangt so ein Signal an die Λ/0- und
M!-Assembler 26 und 27. wodurch die verzweigten
Adressen in den genannten Assembler geschaltet werden
Der ß-Registermodifi/ieier 38 dient für die HaIhwurtbcwegungen.
die Halb«Ortvergrößerungen und die HalbwortverHeincrimgen. Seine Funktion μ kurz
folgende. Der Byte niedriger Ordnung eines llalbwortes,
der modifiziert oder bewegt werden soll, liegt im /(-Register 35 vor. Fin Bvtc höherer Ordnung hegt
im ß-Register 36 vor. Die \ ermehi mn: oder im I alle
der Bewegung keine Vermehrung wird über den ß-Registcreingang in Al L 41 eingegeben /i-Rejiister
36 wird von ALIi 41 abgeleitet, und eine Vergrößerung
um 1, 2 oder 0 wird über die ß-Rcgistcr-AusgLiriiistore
43 in ALL' eingegeben, so i...(.t Jas -I-Register um π. ι
oder 2 Einheiten vergrößert ist. Nach Maßgabe von
ALU 41 wird der Inhalt .μ·ι ß-Rcgister 3(>. der Bvte
höherer Ordnung eines Haibwoncs entwcJv uiisreandert
gelassen odor um cmc !-innen \--.\\''. .·'..· -.
Die Schaltkreise zur Adressierung des Arbeitsspeichers 7 sind in Fig. 3e dargestellt. Zum Arbeitsspeicher
7 führen von diesen Schaltkreisen 16 Adressenleitungen,
bestehend aus 8 A'-Leitungen und 8 K-Leitungen, eine Leseleitung, eine Schreibleitung und
9 Dateneingabeleitungen, sowie 9 Datenausgabeleitungen. Wegen der Adressierung ist der Arbeitsspeicher
in sieben Sektionen bzw. Zonen unterteilt. Die Zone 1 ist eine 8-Byte-Zone und dient für Plattenreihenoperationen.
Die Zone 2 umfaßt 16 Bytes und dient für CPU-Operationen. Die Zone 4 umfaßt 8 Bytes und
dient für die Unterstützungsspeicherung. Die Zone 5 umfaßt 8 Bytes und dient für Nachrichienkanaloperationen.
Zone 6 umfaßt 8 Bvtes und dient für Lese-Lochoperationen.
Die Zone 7 umfaßt 8 Bytes und dient für Kanaloperationen. Zwischen 4, 5. 6 und 7
ist eine gemeinsame Zone vorgesehen, die dazu dient,
die Arbeitt.bezirke der einzelnen Zonen zu vergrößern.
Die gemeinsame Zone wird immer dann adressiert, wenn eine Operation in einer der Zonen 4, 5. 6 oder 7
stattfindet.
Der Arbeitsspeicher-A'-Adressenassembler 80 erzeugt
Signale auf den acht Λ'-Leitungen. Das Queilenfeld für diesen Assembler stammt entweder aus dem AS-Decoder
81 oder aus dem ßS-Decoder 82, je nach der Art des gerade laufenden Stcuerwoites und der Zyklus-
;:_;». während der der Arbeitsspeicher 7 zugänglich
wird. Im wesentlichen ist Quelle für die A"-Adressenleitungen
jeweils das Steuerregister, und zwar entweder das /15-Feld oder das BS-FeId. Die ein/ige
Ausnahme ergibt sich für das direkte Zweigsteuerwort, bei dem eine Unterstützung gespeichert wird. Der
Arbeitsspeicherdccodcr 83 wird über die Steuerleitung 84 und Steuerwortregisterleitungen gesteuert. Dieser
Decoder liefert ein Signal, das an die Lesen-Schrcibcn-Finheit
85 gelangt.
Der Ausgang der Arbeitsspeicher- K-Adres^c1-assemblers
96 ist eine Decodierung der adressierten Arbeitsspeicherzone Die Zonenadresse wird zwischen
den zwei Registern ausgewählt, dem ModusregiMer 44
oder dem ΛΠ/.S'A'-Register 91. Das Modusregster im
t'inc Basi-.quelle der Adressenbit- der Arbeilsspeichcrzone.
Dit Bits 5, 6 und 7 werden decodiert und wählen die vorgegebene Zone aus Im Falle, daß es sich um
eine Sperrung handelt, wenn aiso irgendeiner der
Af Af .VA-Bits 0 bis 7 eingeschaltet ist und ein Signal
auf der I eitung 92 auslöst, wird das Modusregister 44
am Tor 93 geöffnet, und die zugehörige Zonenadressc gelangt in die Arbeitsspeichcrzonenemheit 94, abhangig
von dem höchsten Prioritätsbit im MMSK-Register 01.
Außerdem werden die X-V-Adrcssierleitungen übei
zwei andere Steuerworttypen gesteuert. Wenn cm< direkte Verzweigung oder ein MMSA'-Steuerwort \or
hegt und ein Rückregister gespeichert oder wiede
gespeichert werden soll, dann werden die zugehöriget
V-Lemingen über die Steuerung 95 für )'-Leitungei
getastet Die Steuerung 95 für r'-Leiiungen wird dabe
vom S'r-i'erworliegistcr 6.; geschaltet und wählt si
die Zorn. 4 aus iVr Arbe Isspcicher-!'-Adressen
assembler 96 nimmt die F.ingangssignale aus der Modusregister 44 odr dem Af A/.VA'-Rcgister 91 au
und erzeugt S Y-Adressensignale.
Wie .-iiVor in Verbindung mit den A'-Adressen hc
(>5 schrieben, werden die Schrcibleitungcn im Arbeil:
speicher über das Steuer« ortreaister hu in Vcrbindun
mit dem \rheils-r>eieherdceo,ler 83 gesteuert, un
/war abliänuiü ii:.wn. ob es sich ',im eine l.eseopcr;
tion oder eine Speicheroperation des Arbeitsspeichers handelt.
Die arithmetische und logische Schaltung 41 (abgekürzt auch als ALU bezeichnet), die in Fig. 3f dargestellt
ist, vollführt alle arithmetischen und logischen Operationen zwischen den Eingängen aus den
Toren 42 für den Λ-Registerausgang und den Toren 43 für den fl-Registerausgang. Sie enthält außerdem eine
dezimale Korrektur 41a, die für Dezimaloperationen verwendet wird. Die ALU-Steuerung 100 wird von
dem Sieuerwortregister da aus gesteuert. Nach Maßgabe des Steuerworttyps und der Bitkonfiguration in
dem Steuerworttyp werden die Tore geschaltet, um die angestrebte Funktion in ALU 41 zu ermöglichen.
Die Tore 42 werden nach Maßgabe des /(-Registers 35 und des Steuerwortregisters 6a geschaltet.
Der Wert im /!-Register 35 kann unmodifiziert durch ALU 41 übertragen werden. Es ist auch ein
Kreuzung des Λ-Registers möglich, und das bedeutet,
daß, wenn die Eingangsfolge für ALU 41 A hoch A tief
beträgt, die Ausgangsfolge A tief A hoch lautet. Es können in ALU 41 auch Torfunktionen auf die Hochwerte und Tiefwerte angewendet werden, und es können
auf Bytes, die praallel benutzt werden. Kreuzfunklionen
angewendet werden, so daß ALU 41 nur den hohen Teil kreuzt und passieren läßt oder nur den
tiefen Teil kreuzt und passieren läßt oder den hohen oder tiefen Teil nur passieren läßt. Die Bedingung des
dritten Bits im S-Register 51 ist eine Übertracungseinfügung.
Diese hängt von einer besonderen ALU-Funktion ab, nämlich wenn bei folgen von Additions-
oder Subtraktionsoperationen der Übertrag aus der vorausgegangenen Operation wichtig ist. dann wird
dieser Übertrag im dritten Bit des S-Registers 51 aufbewahrt und später abgerufen.
Der Block 46 dient dazu, den Übertrag in die Abteilung niedriger Ordnung von ALU 41 einzufügen. Fs
kann sich dabei entweder mn den dritten Bit des S-Registers 51 handeln, sofern dieser bei der besonderen
ALU-Funktion, die durch das Steuerwortregister du bestimmt ist. abgeruten wird, oder es kann
sich um einen unbedingten Übertrag handeln, der wieder abhängig von der für das Steuerwortregister 6«
abgerufenen Funktion eingefügt werden soll. Die fl-Register-Ausgangstore 43 vollführet, die gleiche
Funktion für den Ausgang des ß-Rcgisters 36. wie es für die -J-Register-Ausgangstore 4i in Verbindung
mit dem /!-Register 35 der Fall ist. Bei den Funktionen
der Einheiten 42 und 43 ergeben sich Torfunktionen für hohe und tiefe Werte in Verbindung mit den
konstanten Wörtern, wobei eine Konstante aus dem Steuerwortregister ba hoch oder tief in das ß-Register
eingegeben wird und abhängig von der abgerufenen Funktion entweder hoch-tief oder hoch und tief
direkt in ALU 41 geschaltet wird. Die Einheit 43 vollführt
entweder eine gerade Addition oder ein komplementäre Addition, je nach der laufenden Funktion.
Das fl-Register 36 wird also entweder direkt oder invertiert in ALU 41 eingegeben, je nachdem, welchen
Zustand die Einheit 43 gerade einnimmt.
Der Ausgang von ALL 41 liegt auf der /-Sammelleitung
vor und gelangt in ilen Arbeitsspeicher 7.
Außerdem gelangt er in das dynamische Zustandsregistcr
53. Das dynamische /ustandsrcgisier 53 \ollfiihri
einige dynamische Tests, und /war können folgende
Tests durchgeführt werden ! kann e.n Bit vorwärts
geschaltet werden, wen·- der hohe 'TVi: der Z-Samnielleitung
0 ist: es kann ein anderer Bit sv-^chaltei werden.
wenn ein niedriger Teil der Z-Sammelleitung Ü ist.
Die logische UND-Funktion aus diesen Testergebnissen ist die Z-Sammelleitung-O-Bedingung. Die
dynamischen Bedingungsregister verarbeiten auch die Bedingungen aus der Bit-Übertragungsabteilung 41 b
von ALU 41. Die dynamischen Bedingungsregister zeigen auch an, daß eine Addierer-Überflußbedingung
vorliegt, wenn der Übertrag in den 0- und 1-Bitpositionen
der Leitungen 96 und 97 unterschiedlieh ist.
An Hand der Fig. 4 wird nun erläutert, wie die Bits
in das MMSK-Regisler gelangen. Die MMSK-Steuerwortbits
3, 12, 13 und 14 aus dem Steuerwortregister 6a werden in die Einheit 151 decodiert, und
es wird einer der möglichen 16 verschiedenen MMSK-Bits
ausgewählt. Der Bit 2 des Λ/jWSA'-Steuerwortes
dient zur Anzeige darüber, ob der ausgewählte MMSK-Bh \ orwärts oder rückwärts geschaltet werden
soll. Wenn der Bit 2 eine 1 ist, dann wird der MMSK-Bit
eingeschaltet, ist er dagegen eine 0, wird zurtick-
bzw. abgeschaltet. Diese Decodierung erfolgt in den U N D-Toren !60,161,162, 163, die zu den betreffenden
Vorwärtsschalt- bzw. Set-Leitungen und Rückschaltbzw. Rückstell-Leitungen führen. Wenn das MMSK-Wort
beispielsweise die Bitkombination 0000 in den Bits 3, 12, 13 und 14 enthält und im Steuerwortregister
ha der zweite Bit eine 1 ist, dann wird der Bit 0 des A/MSA-Reg;sters 91 auf 1 geschaltet, und zwar zur
Zeit 7"4. Wenn die Kombination im Steuerwortregister 6a der Bits 3, 12, 13 und 14 0000 ist und der
zweite Bit im Steuerwortregister 6a eine 0 ist. dann wird der MMSK-tih 0 zur Zeil 74 zurückgeschaltet.
Das gesamte MMSK-Register 91 wird zurückgeschaltet,
also durchgehend auf 0 geschaltet, wenn das Maschinenrückschaltsignal auf der Leitung 152 auftritt.
Die Decodierung der M V/SK-Registerbits in den ODER-Kreisen 153, 154, 155. 156 dient für zwei
Zwecke. Einmal wird diese Decodierung für ein gemeinsarnes Tor des MMSK-Registers 0 bis 7 verwendet,
um eine Sperre auf dem Niveau 1 zu blockieren Andererseits werden die Ausgänge dieser Kreise verwendet,
um das Modusregister 44 von der Einheit 94 abzuschalten und ein Bitmuster in die Einheit 94
einzutreiben, das von der höchsten Priorität im MMSK-Register abhängt.
An Hand der Fig. 5. 6 und 7 wird nun erläutert, v.ie
die Wörter in das Steuerwortregister 6a ohne Mitwirkung des Hauptregisters eingespeist werden. Die
Schaltung nach Fig. 7 dient da;u, das Mikro-Progrumm
für zwei Zyklen zu unterbrechen, um ein spezielles Steuerwort in das Steuerwortregister 60
einzuspeisen, das dazu dient. Daten zwischen dem Speicher und einer Plattenreihe zu übertragen. Die
Steuerwörter datieren sowohl die Datenadresse als auch die Zählabteilungen in dem Kanals'euerwort auf,
das Steuersignal wird durch den Plattenslapel aktiviert, sobald dieser bereit ist. Daten an das Gedächtnis
abzugeben oder von dort aufzunehmen. Wie dies im fio einzelneii geschieht, ist in dem Diagramm in Fig. 5
dargestellt. Diese Anforderung für gemeinsame Benutzung wird über eine Kippschaltung 176 zur Zeit
lh ausgelöst. Im ersten Zyklus eines Speicherwortes
ist diese Auslösung jedoch blockiert.
fi5 Wird die Kippschaltung 176 vorwärts geschaltet. ■.!ami löst sie im CPU-Betrieb die VnrwärtsschalUini' ' on zwei Zeitkippschaltungen aus. mittels derer der : v-ic H?nui/ungsz\ klus vom zweiten Benut;'' ngszyklus
fi5 Wird die Kippschaltung 176 vorwärts geschaltet. ■.!ami löst sie im CPU-Betrieb die VnrwärtsschalUini' ' on zwei Zeitkippschaltungen aus. mittels derer der : v-ic H?nui/ungsz\ klus vom zweiten Benut;'' ngszyklus
unterschieden wird. Die erste Verriegelungsschaltung für den gemeinsamen Zyklus 177 ist von der Zeit TO
an aufgeschaltet, gefolgt von der Speicheranforderungsverriegelungsschaltung 176. Die zweite Verriegelungsschaltung für gemeinsamen Zyklus 178 wird zur Zeit
TO im zweiten Zyklus aufgeschaltet und schaltet am Schluß des zweiten Zyklus ab. Die erste Verricgelungsschaltung
177 schalle? im zweiten Zyklus zur Zeit TA ab. Die daraus resultierenden Signale leiten ein BiI-,nuster
in das Steucrworlregister 6a. Beide Bitmuster werden während der beiden Zyklen nach Maßgabe
eines Steuerwortes Typ Zwei erzeugt.
Im Zuge des ersten Steu<*rzykius wird eine Doppel-Byte-Modifizierungsfunktion
durchgeführt, im Rahmen derer ein Halbwortregister in der Arbeitsspeicherzone
1 um einen Schritt weitergeschaltet wird. Die* ist dann das Adressenregisier für die Datenadresse in
dem anzusprechenden Hauptspeicherbereich. Parallel zu dieser Modifikation wird die uiimodifizicrle Adresse
in die Λ70-M1-Register 28, 29 eingespeist, un^ zwar
über die MO-M 1-Datenasscnibler 26 und 27. Dann
erfolgt der Lescruf an den Hauptspeicher, und zwar unter dieser Adresse. Die folgenden Operationen hängen
davon ab, ob es sich um eine Eingangs- oder eine Ausgangsposition handelt, was durch den Steuerkreis
in dem Platlenstapel entschieden wird. Bei Eingüngsoperationen
wird der Platienstapel über den Hauptspeicher-Datenasscmbler
2 an das i'auptspcicher-Datenregister 31 gegeben. Bei Ausgangsopcrationen
wird der ausgewählte Byte, das ist der B\>c, der aus
den") Hauptspeich..; adressiert würde, w er die Leiiui.g
ASi)Sf. at« die externe Sammelleitung ,\usg;.be gegeben
und von da in ein Datenregisier in ucr Plattenreihe.
Während des zweiten Beteiligungszyklus wird mittels des Steuerwortregisters 6α das Zählfcld von CTW im
Arbeitsspeicher Zone 1 vermindert. Diese- Zählfcld wird in die A- und ß-Regisicr 35 ur.·' 36 ausgelesen,
um eine Einheit vermindert und /ιιγ-'Κν in den Arbeitsspeicher
7 gegeben. Die Zeitsteuerung für diesen speziellen Zyklus ist die gleicht λ ie bei einer Doppcl-Bytc-Modifikationsfunktion
eines Sleucrwortes des Typs Zwei. Während der Einreihungsoperation werden die
110- und HI-Register 24 und 25. die normalerweise auf zyklischer Basis aufdatiert sind, durch ein Signal
aus der Kippschaltung 176 daran gehindert, aufzudaticren, so daß die WO- und H 1-Register 24. 25
immer die Adresse der ersten Instruktion enthalten, die nach der Eingliederungsoperation durchgeführt
werden soll.
Zur Zeit Γ4 des zweiten Beteiligungszyklus wird der
Weri in den HO-H'1-Registern 24 und 25 durch die
MO-Ml-Assemblcr 26. 27 in die MO-M 1-Register 28,
29 gegeben, und das unterbrochene Mikro-Programm wird fortgesetzt. Während des zweiten Beteiligungszyklus
wird eine spezielle O-Detektorfunktion gebildet,
und zwar für die Doppel-Byte-Date, die aK Zählfeld
benutzt wird. Hierbei handelt es sich um einen O-Test. der anzeigen soll, wann die Datenzählung auf 0 gegangen
ist und damit den Datenübergang vollendet hat. Die Stcuerwortcrzcugungseinrichtung 6Λ aus I ig. 7
sperrt im Zuge einer Einreihoperation die Samellcitung
SDSA, die in das Steuerwortregister 6a führt und tastet die Schaltungen für die verschiedenen als Steuerwort
dienenden Bitmuster der zwei Zyklen, die bei Eingangs-Ausgangsoperationen
benutzt und ohne Beteiligung des Hauptspeichers erzeugt werden. Die Einreihoocration
ist außer während des ersten Zyklus eines Worltyps Zwei auch während des ersten Zyklus einer
Sperr-Routine gesperrt Damit das Bitmuster im Steuerwortregister ersetzt werden kann, ist es nötig,
die normale Quelle dieser Daten abzuschalten. Dies erfolgt mittels der Kippschaltung 170. Diese Kippschaltung
ist normalerweise eingeschaltet, wird jedoch bei Beginn eines Einrcihungssignals abgeschaltet, so
daß auf der Ausgangsleitung der Datenkippschaltung 170 das Signal abfällt. Hierdurch wird der normale
ίο Datfipfad zum Steuerwortregister 6a durch Blockieren
des UND-Kreises 171 blockiert. Ohne Steuerzyklus Λβ-Signal ist das Steuerwortregister 6a von der Sammelleitung
SDSA abgetrennt. Da das Steucrworlregister 6a bei Beginn des nächsten Zyklus automatisch
wieder zurückgeschaltet wird, kann nun die Information ,i<\ Stcucrvvortrcgister 6a automatisch aus
einer anderen Quelle stammen.
Im Falle einer Leseoperation muß zur Zeit 70 emc I
in die Bitpositioncn 1, 2. 3, 7, 8. 10. H und 12 eingegeben
werden. Dieses Muster ist in I-ig 6 dargestellt. Dieses Bitmuster wird durch das üND-Ior 162
getrieben, das die Bits 1. 3. 7, 8 und 12 schaltet Die
Cts 10 und Il werden durch das Ausgangssignal des
UND-Iore* »74 eingeschaltet. Dieses I ND-Tor 174
wir<< durch den 70-lmpuls und das Ausgangssignal
der K'ppsi haltung 176 geschaltet Das F-ingliedemngsanforderungssignal
an den UN D-Toren 173 und 174 schaltet die Bits nur während cnes ersten Bcleiliguigszyklus
ein, während das Eingliederungss;g:;al selbst
am UND-Tor 172 die Bits für beide Zyklen cinsU.ahct
Beim /weiten Lesezyklus wird ein etwas andcits
Bitmuster benötigt, das in die durch die UND-Tore
173 und 174 eingeschalteten Bitpositionen gegeben wird und einen Bit in die Bilpos:tion 14 gibt Die
Bitposition 14 wird über das UND-Tor 175 auf 1 geschaltet. Das UND-Tor 175 isx dabei dui<.h den
rO-lmpiils am Beginn de:, /weiten Zyklus und das
zweite Beteiligungs/vklussignal eingeschaltet.
Der Unterschied zwischen der Lese- und Schreib operation wird durch das UND-Tor 173 bestimmt,
an dessen 1 ingang das Einreihsignal gelangt. Bei Abwesenheit dieses Signals wird der zweite Bit nicht
geschaltet. Eine Schreiboperation unterscheidet sich
also lediglich durch die Abwesenheit des Bits 2 im Steuerwortregister 6a von der Lcseoperation.
Die wesentlichen Signale für dieses Bitmuster sind also das erste und zweite Einreihsignal. Diese werden
aus den Eingängen für die Kippschaltungen 176. 177.
178 abgeleitet. Die Kippschaltung 176 wird durch da1·
Beteiligungsanfordcrungssigna! eingeschaltet, nicht jedoch durch ein Beteiligungszyklussignal zur Zeit Tb
Der Ausgang der Kippschaltung 176 ist ein Konditionierungssignal auf der Leitung 180. mittels desser
zur Zeit 70 die Kippschaltung 177 eingeschaltet wird Der Ausgang der Kippschaltung 176 gelangt auch ar
jeweils einen Eingang der UND-Tore 174 und 173
Hierdurch wird in Kombination mit dem ersten Ein reihbetciligungszyklussignal am UND-Tor 172 da:
Bitmuster in dem Steuerwortregister bei Beginn de:
Einreihzyklus geschaltet.
Die Kippschaltung 176 wird im ersten Beteiligungs zyklus zur Zeit 74 zurückgeschaltet, und zwar unte
Mitwirkung des UND-Tores 181. Dadurch wird di Kippschaltung 178 zur Zeit TO im zweiten Beteili
gungszyklus vorwärts geschaltet, und zwar durcl Kombination der Ausgänge der Kippschaltung 17
auf der Leitung 182 und der Kippschaltung 176 au
der Leitung 183 und dem ΓΟ-lmpuls. Dadurch entsteht
ein Ausgangssignal auf der Leitung 184, das den zweiten
Ueteiligungszyklus anzeigt. Dieses Signal gelangt an das IIND-Tor 175 und verändert den Bit 14, so
daß zwischen dem ersten und zweiten lieteiligungs-/yklus
unterschieden werden kann.
Die ODP.R-Kreise 185, 196 und der Inverter 18:
dienen zur Ableitung der verschiedenen Zeitsignale die in dem Arbeitsspeicher 7 benötigt werden. \Venr
die Kippschaltung 177 und 178 an sind, dann wird ir Verbindung mit dem ß-Quellendecoder, ein fl-Registei
und cm /-Register im Arbeitsspeicher ausgewählt.
Hierzu 4 Blatt Zeichnungen
409520/159
Claims (3)
1. Elektronisches Datenverarbeitungssystem mit einem Hauptspeicher zur Aufnahme von Daten-
und Steuerwörtern und mit einem Steuerwortregister, zu dem vom Hauptspeicher für die Steuerung
eines laufenden Verarbeitungsprogramms ein Steuerwort übertragen wird, dadurch gekennzeichnet,
daß eine Steuerworterzeugereinrichtung (6b) vorgesehen ist, die beim Auftreten
eines besonderen, zum Unterbrechen des laufenden Verarbeitungsprogramms dienenden Unterbrechungssignals
ein Steuerwort für die Steuerung eines Unterbrechungsverarbeitungsprogramms ohne Beteiligung des Hauptspeichers (I) erzeugt
und dieses in das Steuerwortregister (6a) überträgt.
2. Elektronisches Datenverarbeitungssystem nach Anspruch I, dadurch gekennzeichnet, daß die
Steuerworterzeugungseinrichtung (6/>! auf ein Unterbrechungssignal
zum Beginn der beiden nachfolgenden Speicherzyklen je ein Steuerwort erzeugt
end überträgt, von welchen das des ersten Speicherlyklus abhängig vom jeweiligen Betriebszustand
des Systems Schreiben oder Lesen - modifiziert ist und dazu dient, am Hauptspeicherbetrieb be-•eiligte
Abteilungen für das Unterbrecherverarbeitungsprogramm zu adressieren und von welchen
das des zweiten Speicherzyklus dazu dient, an dem Unterbrecherverarbeitungsprogramm beteiligte \bteilungen
auf die Adressierungen des unterbrechenen
Verarbeitungsprogramms zurückzustellen, mit
denen nach dem Unterbrecherverarbeitungspro· gramm Fortgefahren werden soll
3. Elektronisches Datenverarbeitungssystem nach Anspruch 1 und 2. dadurch gekennzeichnet, daß
von einer eingangsseitigci* Kippschahungskombination
(176, !77. 178) der Steuerworterzeugungseinrichtung
(6/>) die erste Kippschaltung (176) durch das Unlerhrechungssignal eingeschaltet wird.
die eingeschaltet die zweite K:ppschaltung (177)
der Kippschaltungskombination vorbereitet, so daß diese nut beginn (7 0) des nji<-hsiu>lgendcn Speiehern
Uns eingeschaltet wird und ihrerseits eingeschaltet die dritte Kippschaltung (178) der Kipp-Schaltungskombination
vorbereitet, so daß diese mit Beginn (70) des dann anschließend folgenden
Speicher7yklus eingeschaltet wird und daß die eingeschaltete
zweite Kippschaltung die Abschaltung der ersten Kippschaltung bei einem der nachfolgenden
Takte (Γ4) und die eingeschaltete dritte Kippsv'haltung
die Abschaltung der /weiten Kippschaluing bei einem der nachfolgenden Takte (T4)
vorbereitet und die abgeschaltete zweite Kippschaltung
die Abschaltung der dritten Kippschaltung beim nächstfolgenden Beginn {TO) eines
Speicherzyklus vorbereitet und daß die Ausgangssignale
dieser Kippschaltungskombination eine UND-Suhahungskombination (172. 173. 174, 175)
steuern, die außerdem durch, em den Betriebszustand Lese oder -Schreibbetrieb das
des Systems kennzeichnendes Signal und ein vom Unterbrechungssignal abgeleiteten Signal gesteuert
wird und deren Ausgangssignale mit ihrem Bitmuster
parallel das zu erzeugende Steucrwort bilden
und an parallele Eingangsanschlüsse des Steuerwortregisters (6a) angeschlossen sind.
Die Erfindung betrifft ein elektronisches Datenverarbeitungssystem
mit einem Hauptspeicher zur Aufnahme von Daten- und Steuerwörtern und mit einem Steuerwortregister, zu dem vcm Hauptspeicher für die
Steuerung eines laufenden Verarbeitungsprogramms ein Steuerwort übertragen wird.
Bei einem bekannten System dieser Art werder. für
die Durchführung eines Unterbrechungsverarbeitungsprogramms alle für Normalbetrieb vorgesehenen Taktgeber
ausgeschaltet, und es wird ein besonderer, für den Unterbrechungsbetrieb vorgesehener Taktgeber
eingeschaltet, der die Unterbrechungsroutine steuert.
Bei einem anderen bekannten System wird das für
die Durchführung eines Unterbrecherverarbeitungsprogramms erforderliche Steuerwort aus einem vorherbestimmten
Speicherort eines besonderen Speichers entnommen, der feststehend und durch die Art der
Unterbrechung bestimmt ist.
Aufgabe der Erfindung isi es, eine Unterbrecherroutine
so νnrzubereiten, daß sie weitgehend mit den
für Normalbetrieb vorgesehenen Schaltungen durchführbar ist. um dadurch den Aufwand für die Instrumentierung
der Unterbrecherroutine minimal zu halten.
Die Erfindung ist dadurch gekennzeichnet, daß eine Steuerworterzeugereinrichtung vorgesehen ist, die
beim Auffeten eines besonderen, zum Unterbrechen
des laufenden Verarbeitungsprogramms dienenden Unterbrechungssignals ein Steuerwort für die Steuerung
eines Unterbrechungsverarbeitungsprogramms ohne Beteiligung des Hauptspeichers erzeugt und dieses in
das Steuerwortregister überträgt. Das Steuerwortregister kann dadurch wie auch bei Normalbetrieb,
nun jedoch mit einem für die Steuerung des Unterbrechungsverarbeitungsprogramms
generierten Steuerwort das Unterbrcchungsverarbeitungsprogramm steuern.
Der Abschaltung oder Umschaltung von Taktgebern bedarf es dazu nicht und auch nicht eines
besonderen Speichers mit den zugehörigen Elcmerien
4u für die Adressierung und den Zugriff.
Beide· Durchführung des Unterbrechungsverai beitungsprognmms
werden unter l'rmländen Abieilunge·;,
die fü1 Normalbetrieb vorgesehen sind, verstellt,
diese müssen unter Umständen für den anschließenden Fortgang des Normalbetnebes wieder zurückgeführt
werden auf ihre I 'rsprungseinstellung .Die dafür erforderlichen
Steuerwörter unter möglichst geringem Instrumenticrungsaufwand bereitzustellen, ist Aufgabe
eitler Weiterbildung, die dadurch gekennzeichnet ist.
daß die Steuerwortet/eugungseinrichtung auf ein Unterbrechungssignal
zum Beginn dei beiden naehfolgenden Speichcrzvklen je ein Steuerwort erzeugt und
überträgt, von welchen das des ersten Speicherzyklus abhängig vom jeweiligen Betriebszustand des Systems
Schreiben oder I esen modifiziert ist und dazu dient, am Hauptspeicherbetrieb beteiligte Abteilungen
für das Unterbreeherverarbeitungsprogramm zu adreisieren
und von welchen das des zweiten Speicherzyklus da/u dient, an dem Unterbrecherverarbeitungsprogramm
beteiligte Abteilungen auf die Adressierungen des unterbrochenen Ycrarbeitungsprogramms zurückzustellen,
mit denen nach dem Unterbrecherverarbeitungsprogramm fortgefahren werden soll. Bemerkenswert
ist bei dieser Weiterbildung, daß nur das erste Steuerwort vom Betriebszustand abhängig ist. weil das
Unterbrechungsverarbcitungsprogramm naturgemäß ebenfalls vom jeweiligen Betriebszustand abhängig
ist. Für das zweite Steuerwort Ut diese Abhängigkeit
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US69508168A | 1968-01-02 | 1968-01-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1815078A1 DE1815078A1 (de) | 1969-08-28 |
DE1815078B2 true DE1815078B2 (de) | 1974-05-16 |
DE1815078C3 DE1815078C3 (de) | 1975-07-10 |
Family
ID=24791481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1815078A Expired DE1815078C3 (de) | 1968-01-02 | 1968-12-17 | Elektronisches Datenverarbeitungssystem |
Country Status (12)
Country | Link |
---|---|
US (1) | US3599176A (de) |
JP (1) | JPS514060B1 (de) |
AT (1) | AT292341B (de) |
BE (1) | BE723013A (de) |
BR (1) | BR6905289D0 (de) |
CH (1) | CH483672A (de) |
DE (1) | DE1815078C3 (de) |
ES (1) | ES361451A1 (de) |
FR (1) | FR1592165A (de) |
GB (1) | GB1242437A (de) |
NO (1) | NO125116B (de) |
SE (1) | SE338452B (de) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3983539A (en) * | 1969-05-19 | 1976-09-28 | Burroughs Corporation | Polymorphic programmable units employing plural levels of sub-instruction sets |
BE757967A (fr) * | 1969-10-25 | 1971-04-23 | Philips Nv | Memoire pour microprogramme |
US3725868A (en) * | 1970-10-19 | 1973-04-03 | Burroughs Corp | Small reconfigurable processor for a variety of data processing applications |
US3735363A (en) * | 1971-04-07 | 1973-05-22 | Burroughs Corp | Information processing system employing stored microprogrammed processors and access free field memories |
DE2134816C3 (de) * | 1971-07-13 | 1978-04-27 | Ibm Deutschland Gmbh, 7000 Stuttgart | Einrichtung zur Adressenübersetzung |
IT943202B (it) * | 1971-10-12 | 1973-04-02 | Fiat Spa | Perfezionamenti negli elaboratori elettronici |
US3748649A (en) * | 1972-02-29 | 1973-07-24 | Bell Telephone Labor Inc | Translator memory decoding arrangement for a microprogram controlled processor |
US3775756A (en) * | 1972-04-20 | 1973-11-27 | Gen Electric | Programmable special purpose processor having simultaneous execution and instruction and data access |
US3800287A (en) * | 1972-06-27 | 1974-03-26 | Honeywell Inf Systems | Data processing system having automatic interrupt identification technique |
US3979727A (en) * | 1972-06-29 | 1976-09-07 | International Business Machines Corporation | Memory access control circuit |
US3959777A (en) * | 1972-07-17 | 1976-05-25 | International Business Machines Corporation | Data processor for pattern recognition and the like |
US3829839A (en) * | 1972-07-24 | 1974-08-13 | California Inst Of Techn | Priority interrupt system |
US3828320A (en) * | 1972-12-29 | 1974-08-06 | Burroughs Corp | Shared memory addressor |
JPS4995548A (de) * | 1973-01-12 | 1974-09-10 | ||
GB1426748A (en) * | 1973-06-05 | 1976-03-03 | Burroughs Corp | Small micro-programme data processing system employing multi- syllable micro instructions |
US3913074A (en) * | 1973-12-18 | 1975-10-14 | Honeywell Inf Systems | Search processing apparatus |
US3914747A (en) * | 1974-02-26 | 1975-10-21 | Periphonics Corp | Memory having non-fixed relationships between addresses and storage locations |
FR2269150B1 (de) * | 1974-04-25 | 1977-10-28 | Honeywell Bull Soc Ind | |
US3961312A (en) * | 1974-07-15 | 1976-06-01 | International Business Machines Corporation | Cycle interleaving during burst mode operation |
US3990052A (en) | 1974-09-25 | 1976-11-02 | Data General Corporation | Central processing unit employing microprogrammable control for use in a data processing system |
US4205372A (en) * | 1974-09-25 | 1980-05-27 | Data General Corporation | Central processing unit employing microprogrammable control for use in a data processing system |
DE2560129C2 (de) * | 1974-09-25 | 1982-11-04 | Data General Corp., 01581 Westboro, Mass. | Verfahren für die Erzeugung und Ausführung der Anfangsmikroinstruktion einer zur Ausführung einer Makroinstruktion dienenden Mikroinstruktionsfolge |
JPS5161749A (en) * | 1974-11-26 | 1976-05-28 | Fujitsu Ltd | Deetashorisochino shoriringuseigyohoshiki |
US4118776A (en) * | 1975-07-17 | 1978-10-03 | Nippon Electric Company, Ltd. | Numerically controlled machine comprising a microprogrammable computer operable with microprograms for macroinstructions and for inherent functions of the machine |
IT1059493B (it) * | 1976-04-22 | 1982-05-31 | Olivetti & Co Spa | Dispositivo per cambiare l ambiente di lavoro di un calcolatore |
US4173041A (en) * | 1976-05-24 | 1979-10-30 | International Business Machines Corporation | Auxiliary microcontrol mechanism for increasing the number of different control actions in a microprogrammed digital data processor having microwords of fixed length |
US4323964A (en) * | 1976-11-01 | 1982-04-06 | Data General Corporation | CPU Employing micro programmable control for use in a data processing system |
US4342082A (en) * | 1977-01-13 | 1982-07-27 | International Business Machines Corp. | Program instruction mechanism for shortened recursive handling of interruptions |
US4315314A (en) * | 1977-12-30 | 1982-02-09 | Rca Corporation | Priority vectored interrupt having means to supply branch address directly |
US4307445A (en) * | 1978-11-17 | 1981-12-22 | Motorola, Inc. | Microprogrammed control apparatus having a two-level control store for data processor |
US4330823A (en) * | 1978-12-06 | 1982-05-18 | Data General Corporation | High speed compact digital computer system with segmentally stored microinstructions |
US4394736A (en) * | 1980-02-11 | 1983-07-19 | Data General Corporation | Data processing system utilizing a unique two-level microcoding technique for forming microinstructions |
US4742449A (en) * | 1981-04-23 | 1988-05-03 | Data General Corporation | Microsequencer for a data processing system using a unique trap handling technique |
US4651275A (en) * | 1981-07-02 | 1987-03-17 | Texas Instruments Incorporated | Microcomputer having read/write memory for combined macrocode and microcode storage |
US4451884A (en) * | 1982-02-02 | 1984-05-29 | International Business Machines Corporation | Cycle stealing I/O controller with programmable offline mode of operation |
US5926644A (en) * | 1991-10-24 | 1999-07-20 | Intel Corporation | Instruction formats/instruction encoding |
FI963388A (fi) * | 1996-08-30 | 1998-03-01 | Instrumentarium Oy | Väliaineiden spektroskooppisessa analysoinnissa käytettävän mittausanturin lisärakenne |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3029414A (en) * | 1958-08-11 | 1962-04-10 | Honeywell Regulator Co | Information handling apparatus |
US3247490A (en) * | 1961-12-19 | 1966-04-19 | Sperry Rand Corp | Computer memory system |
US3369221A (en) * | 1964-05-04 | 1968-02-13 | Honeywell Inc | Information handling apparatus |
US3344404A (en) * | 1964-09-10 | 1967-09-26 | Honeywell Inc | Multiple mode data processing system controlled by information bits or special characters |
US3359544A (en) * | 1965-08-09 | 1967-12-19 | Burroughs Corp | Multiple program computer |
US3404378A (en) * | 1965-10-29 | 1968-10-01 | Automatic Telephone & Elect | Computers |
-
1968
- 1968-01-02 US US695081A patent/US3599176A/en not_active Expired - Lifetime
- 1968-10-23 FR FR1592165D patent/FR1592165A/fr not_active Expired
- 1968-10-28 BE BE723013D patent/BE723013A/xx not_active IP Right Cessation
- 1968-12-09 GB GB58364/68A patent/GB1242437A/en not_active Expired
- 1968-12-14 ES ES361451A patent/ES361451A1/es not_active Expired
- 1968-12-17 DE DE1815078A patent/DE1815078C3/de not_active Expired
- 1968-12-18 NO NO5074/68A patent/NO125116B/no unknown
- 1968-12-27 AT AT1263168A patent/AT292341B/de not_active IP Right Cessation
- 1968-12-28 JP JP43095974A patent/JPS514060B1/ja active Pending
- 1968-12-31 CH CH1943368A patent/CH483672A/de not_active IP Right Cessation
-
1969
- 1969-01-02 SE SE00005/69A patent/SE338452B/xx unknown
- 1969-01-02 BR BR205289/69A patent/BR6905289D0/pt unknown
Also Published As
Publication number | Publication date |
---|---|
BE723013A (de) | 1969-04-01 |
GB1242437A (en) | 1971-08-11 |
NO125116B (de) | 1972-07-17 |
AT292341B (de) | 1971-08-25 |
DE1815078C3 (de) | 1975-07-10 |
FR1592165A (de) | 1970-05-11 |
US3599176A (en) | 1971-08-10 |
SE338452B (de) | 1971-09-06 |
DE1815078A1 (de) | 1969-08-28 |
ES361451A1 (es) | 1970-11-01 |
JPS514060B1 (de) | 1976-02-07 |
CH483672A (de) | 1969-12-31 |
BR6905289D0 (pt) | 1973-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1815078B2 (de) | Elektronisches Datenverarbeitungssystem | |
DE2704842C2 (de) | Im Pipeline-Betrieb arbeitende Datenverarbeitungseinrichtung | |
DE2714805C2 (de) | ||
DE1499722C2 (de) | Einrichtung zur Modifizierung von Informationswörtern | |
DE3586603T2 (de) | Datenprozessor fuer interpretierende und kompilierte sprache. | |
DE2161886C2 (de) | Befehlsausführungseinheit in einer elektronischen Datenverarbeitungszentrale für die gleichzeitige Verarbeitung mehrerer Befehle | |
DE2234867C2 (de) | Anordnung in einer Datenverarbeitungsanlage zum Steuern der Verarbeitung zweier voneinander unabhängiger Befehlsfolgen | |
DE1178623C2 (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE3689595T2 (de) | Datenverarbeitungssystem. | |
DE2630323B2 (de) | Datenspeichereinrichtung mit einem Hauptspeicher, einem Hilfsspeicher und einer Vorausschaulogik | |
DE2930441C2 (de) | Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige | |
DE2036729A1 (de) | Digital Datenverarbeiter | |
DE1499290A1 (de) | Datenverarbeitungsmaschine | |
DE2911096A1 (de) | Multiplikations-akkumulatorschaltung | |
DE2054947A1 (de) | Adressenvorbereitungseinnchtung und verfahren und Speicherzugnffan forderungseinnchtung fur ein Infor mationsver arbeitungssystem | |
DE69130513T2 (de) | Verfahren zur Durchführung boolescher Operationen zwischen zwei beliebigen Bits von zwei beliebigen Registern | |
DE1549478B1 (de) | Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden | |
DE2245284C3 (de) | Datenverarbeitungsanlage | |
DE2617485C3 (de) | Schaltungsanordnung für Datenverarbeitungsanlagen zur Abarbeitung von Mikrobefehlsfolgen | |
DE1179027B (de) | Speicherprogrammierte digitale Rechenanlage | |
DE3586709T2 (de) | Informationsverarbeitungseinheit. | |
DE2238286A1 (de) | Rechner mit zweifach-funktionstasten zum vorzeichenwechsel und korrektur einer falschen eingabe | |
DE2702722A1 (de) | Instruktionsinterpretation in elektronischen datenverarbeitungsanlagen | |
DE1952175B2 (de) | Steuerungsanordnung fuer die anzeige von datenzeichen in tabulierter form | |
DE1069910B (de) | Kommandowerk mit Indexregister |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |