DE1814940C3 - Lernende Klassifizierungsschaltung - Google Patents

Lernende Klassifizierungsschaltung

Info

Publication number
DE1814940C3
DE1814940C3 DE1814940A DE1814940A DE1814940C3 DE 1814940 C3 DE1814940 C3 DE 1814940C3 DE 1814940 A DE1814940 A DE 1814940A DE 1814940 A DE1814940 A DE 1814940A DE 1814940 C3 DE1814940 C3 DE 1814940C3
Authority
DE
Germany
Prior art keywords
circuit
signal
evaluation
input information
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1814940A
Other languages
English (en)
Other versions
DE1814940A1 (de
DE1814940B2 (de
Inventor
Hirokazu Osaka Yoshino (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8247367A external-priority patent/JPS55930B1/ja
Priority claimed from JP43075769A external-priority patent/JPS512772B1/ja
Priority claimed from JP43085747A external-priority patent/JPS51825B1/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE1814940A1 publication Critical patent/DE1814940A1/de
Publication of DE1814940B2 publication Critical patent/DE1814940B2/de
Application granted granted Critical
Publication of DE1814940C3 publication Critical patent/DE1814940C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02Comparing digital values
    • G06F7/023Comparing digital values adaptive, e.g. self learning
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Engineering & Computer Science (AREA)
  • Molecular Biology (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Feedback Control In General (AREA)
  • Exposure Control For Cameras (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine lernende Klassifizierungsschaltung mit einem automatisch justierbaren Informationswandler, die in ihrer Lernphase bei Eingabe einer Muster-Eingangsinformation und
Vergleich des entstehenden Ausgangssignals mit einem der Muster-Eingangsinformation zuzuordnenden Sollsignal mit Hilfe eines Komparator bei Feststellung einer Abweichung die Justierung des Informationswandlers ändert und die in ihrer Kannphase für ange-
legte Eingangsinformationen entsprechend der durchgeführten Justierung die Zugehörigkeit zu einer Klasse bestimmt, mit einem die Justierung tragenden digitalen Speicher, der in der Lernphase durch elektrische Fehlerkorrekturimpulse verstellbar ist, die bei vom
Komparator kommendem Fehlersignal von einem Korrekturimpulsgenerator erzeugt werden.
Derartige Schaltungen lernender Maschinen sind vielfältig verwendbar, beispielsweise, wenn nach
V I 814940
3 / 4
bekannter Anordnung (Stein buch: »Automat weisen, die jeweils an eine Bewertungs-Spannungs- und Mensch«, Berlin, 1961, S. 135 bh 153, besonders quelle angeschlossen sind, von Ausfeitfigssignalen der Bild 7Od) ein System ein internes Modell der Außen- multistabilen Schaltung aufeinanderfolgend entspreweit besitzt, das auf Grund von Vergleichen mit dem chenü den über eine Steuerschaltereinrichtung eintatsächlichen Verhalten der Außenwelt, also durch 5 gehenden Fehlerkorrekturimpulsen ansteuerbar sind .»Erfahrungen« so lange verändert wird, bis für die und ausgangsseitig mit zweiten Tortransistoren vereingegebenen Standardinformationen jeweils das rieh- bunden sind, die jeweils durch eine Komponente der tige, auf das tatsächliche Verhalten der Außenwelt anliegenden Eingangsinformation steuerbar sind, abgestimmte Ausgangssignal erzeugt wird. Die Beein- Die Bewertungsschaltungen enthalten also digitale
flussung des als Schaltung ausgebildeten Modells der w Schaltungen zur Bewertungselektion mit einem mehr-Außenwelt kann nach dem Stand der Technik durch stufigen logischen- Element und einem Korrekturelektrische Impulse in Form von Einstellungen von impulsgenerator, der gemäß seiner Ansteuerung Fehler-Relais oder Flip-Flop-Schaltungen erfolgen. korrekturimpulse erzeugt und damit das zählerartige Außerdem sind Maschinen der eingangs genannten mehrstufige logische Element weiterschaltet. Hierdurch Art beispielsweise dann verwendbar, wenn eine nicht 15 können zum vollautomatischen Lernen Bauelemente genau vorherbestimmbare Eingangsinformation zu verwendet werden, die eine Miniaiurisierung der eiru arten ist, die eine gegebene Ausgangsinformation er- Schaltung ermöglichen. Die Zuverlässigkeit und Schaltzeu:r~n soll. Die Maschine muß dann auf diese Ein- einfachheit der erfindungsgemäßen Maschine sind garu'information geeicht werden. Solche Informations- dabei sehr hoch.
erkennung spielt beispielsweise eine Rolle bei Klassi- 20 Eine besondere Anpassungsfähigkeit der erfindungsfizierungen, bei maschinellem Schreiben auf gespro- gemäßen lernenden Schaltung ergibt ?'ch dadurch, daß che'u-s Diktat hin oder als Lesevorrichtung zum gemäß einer Weiterbildung der Erfindung, auch die Erkennen gedruckter Markierungen oder Figuren über Schwellenspannung zum Vergleich mit dem zusammeneine optische Lesevorrichtung und zum Erzeugen eines gefaßten bewerteten Signal bei erheblichem Korrektur-Ausgangssignals entsprechend der gelesenen Eingangs- 35 bedari mittels einer multistabilen Schaltung nachinforination. Die Datenverarbeitungsmaschine muß stellbar ist, was den gesamten Spielraum vergrößert, säch dabei den jeweiligen Eigentümlichkeiten der In der Zeichnung ist die Erfindung teilweise dar-
Iiingangsinformation anpassen. gestellt, und zwar zeigt
Bei Klassifizierungsschaltungen, bei denen die Ein- F i g. 1 ein Blockschema einer bei einer bekannten
gangsinformation aus mehreren Binärkomponenten 30 lernenden Datenverarbeitungsmaschine verwendeten besteht, ist es bekannt, jede der Binärkomponenten Bewertungsschaltung,
in einer Bewertungsschaltung, die aus einem verstell- F i g. 2 ein Blockschema einer Datenverarbeitungsbaren Potentiometer besteht, mit einem Faktor kleiner maschine, bei der die in F i g. 1 dargestellte Schaltung Uumultiplizieren.diesobewertetenSignalezusammer;- vorgesehen ist,
jiufassen und in ihrer zusammengefaßten Summe mit 35 F i g. 3 ein Blockschema zur Umstellung einer einer Schwellenspannung zu vergleichen. Liefert der Grundschaltung, von der die Erfindung ausgeht, Vergleich ein falsches Ergebnis, so werden in der F i g. 4 eine Bewertungsschaltung in der erfindungs-
Lernphase die Potentiometer bis zum Erzielen des gemäßen Datenverarbeitungsmaschine, richtigen Ergebnisses verstellt. Eine derartige Schaltung Fig. 5a ein Blockschema einer Ausführungsform
eignet sich nicht zur Miniaturisierung und Automation, 40 der erfindungsgemäßen lernenden Maschine, da die für jedes Bit der Eingangsinformation vorge- Fig. 5b ein Zeitdiagramm zur Erläuterung der
sehenen Bewertungsschaltungen ohnehin den volumi- verschiedenen, bei der Ausführungsfo;m nach F 1 g. «losesten Teil der Klassifizierungsschaltung darsteilen. 5a auftretenden Spannungsverläufe,
Der Erfindung liegt die Aufgabe zugrunde, die F i g. 6a ein Blockschema einer weiteren Aus-
Klassifizierungsschaltung so zu gestalten, daß sie 45 führungsform der Erfindung,
leicht in Festkörperbauweise und auch in Form F i g. 6b Zeitdiagramme zur Erläuterung der ver-
integrierter Schaltkreise herstellbar ist, wodurch der schiedenen, bei der Ausführungsform der F 1 g. 6a ll'latzbedarf verringerter und damit die Erfahrungs- auftretenden Spannungsverläufe, Speicherkapazität wesentlich erhöhbar ist. Fig. 7a ein Slockschema einer weiteren Ausfun-
Diese Aufgabe wird, ausgehend von einer Schaltung 50 rungsform der Erfindung und
der eingangs beschriebenen Art, dadurch gelöst, daß Fig. 7b ein Zeiidiagramm zur Erläuterung der
sich an eine Mehrzahl von Eingangsklemmen zum verschiedenen, bei der Ausführungsform der F 1 g. 7a Eingeben der aus mehreren Binärkomponenten be- auftretenden Spannungsverläufe, stehenden Eingangsinformation je eine Bewertungs- Es sei zunächst auf F i g. 1 Bezug genommen, in
Schaltung anschließt, die die jeweilige Komponente 55 der eine bei bekannten lernenden Automaten verder Eingangsinformation entsprechend einem Be- wendete adaptive Logikschaltung gezeigt ist, mit Wertungsfaktor der in dem jeweils der Bewertungs- Bewertungsschaltungen A, B und C, die als Potentioschaltung zugehörigen, aus einer multistabilen Schal- meter ausgebildet sind. Den einzelnen Bewertungstung bestehenden Speicher justierbar eingespeichert schaltungen A, B und C werden Komponenten a, b ist verändert, daß die bewerteten Signale sämtlicher 60 und c einer Eingangsinformaticn zugeführt, ^ur Bewertungsschaltungen in einer Summierschaitung Steuerung des Gewichts der einjielnen Signale a, h zusammengefaßt sind und das zusammengefaßte und c werden an die Bewertungsschaltungen A, a bewertete Signal in einem Entscheidungskomparator und C Steuerspannungen bzw. -verstellkrafte *"&*&■ mit einer Schwelle.ispannung zur Erzeugung des Bei jeder der Komponenten a, b und c der <'«ami-
Ausgangssignals verglichen wird und daß in der 65 Eingangsinformation handelt es sich um die binaren Lernphase zur vollautomatischen Einstellung der Zahlensymbole »1« und »0« (oder »+1« und »jl· optimalen Bewertung«!aktoren die Bewertungsschal- Die Komponenten a, b und c werden mit Bewertung tuncen ie eine Anzahl von ersten Transistoren auf- faktoren e„ a2 und a3 der einzelnen tfewenuiiK
schaltungen A, B und C multipliziert, und die Produkte Dieses Ausgangssignal »1« oder »0« ist während der
werden addiert. Ist die so erhaltene Summe größer als Kennphase, also während des Nutzbetriebs das ein Schwellenwert We, der variabel ist, so liefert die Ist-Ausgangssignal Er der adaptiven Logikschaltung Schaltung ein Ausgangssignal »1«, wohingegen die und wird seinem bestimmungsgemäßen Anschluß-Schaltung ein Ausgangssignal »0« liefert, wenn die 5 gerät zugeführt. Während der Lernphase wird es Summe kleiner ist als der Schwellenwert W9. Für jedoch noch einer Korrekturvorrichtung mit einem eine Eingangsinformation in Form einer Gruppe von weiteren Komparator 4 zugeführt, in dem die Größe η Komponenten, die jeweils aus einer Binäraffer des Ist-Ausgangssignals En mit der Größe eines der bestehen, können die Bewertungsfaktoren daher Musterinformation zugeordneten Soll-Signals En vergeeignet gewählt werden, so daß das Ausgangssignal io glichen wird. Stimmen die beiden Signale überein, so größer oder kleiner als der Schwellenwert W9 wird erscheint eine »0« am Ausgangsanschluß des Kompara- und damit ein binäres Ausgangssignal 1 oder 0 er- tors 4, während im Fall einer Nichtübereinstimmung zeugt wird, das das Nutzsignal der Schaltung danitellt. der beiden Ausgänge am Ausgangsanschluß des
F i g. 2 zeigt den Aufbau einer bekannten lernenden Komparator 4 ein Fehlersignal »1« erscheint. Maschine, bei der die in F i g. 1 dargestellte logische 15 Beim Anlegen des Fehlersignals »1« wird von einem Schaltung vorgesehen ist. Die Eingangsinformation torgesteuerten Korrekturimpulsgenerator5 ein Korrck- a, b und c wird in der beschriebenen Weise einer eine turimpuls erzeugt, der einer Steuerschaltung 6 zugeanpaßbare Bewertungsschaltung enthaltenden adap- führt wird. Die Steuerschalteranordnung 6 weist tiven Logikschaltung G zugeführt, deren Aufbau der η Steuerschalter auf, die je den einzelnen η Komponenin F i g. 1 gezeigte ist. Die Maschine wicist außerdem jo ten der Eingangsinformation zugeordnet sind. Nur die eine Ausgangsklemme D, eine Korrektu.rbefehlsschal- dem Komponentensignal »1« entsprechenden Steuertung H, einen Komparator / und eine Klemme J auf, schalter werden in den Zustand der Leitfähigkeit an der ein Sollsignal eingespeist wird. Der Komparator überführt, um den Korrekturimpuls hindurchzulassen, /tritt in der Lernphase in Funktion und trifft eine Ent- Der durch den durchlassenden Steuerschalter hindurchscheidung dahingehend, ob die in der adaptiven »5 geleitete Korrektnrimpu!« wird der mit diesem Schalter Logikschaltung gefällte logische Entscheidung korrekt verbundi.-ien Bewertungsschaltung 2„ 2», 23 ... 2„ zur ist oder nicht. Erhöhung (oder Verringerung) des Bewertungsfaktors
Gemäß dem Resultat einer vom Komparator / zugeführt. Das Sollsignal des Generators 10 ist getroffenen Entscheidung leitet die Korrekturbefehls- abgestellt auf die von der Schaltung nach Fig. 3 schaltung H der adaptiven Logikschaltung G eine 30 zu identifizierende Eingangsinformation. Instruktion zu, wie die Korrektur erfolgen soll. Der In F i g. 4 ist eine der Bewertungsschaltungen
Bewertungsfaktor jeder Bewertungsschaltung A, B dargestellt, in der der jeweilige der Bewertungsfaktorcn und C (Fig. 1) der adaptiven Logikschaltung wird Wx, W2, W3... PKn fünf verschiedene Werte einnehmen auf der Grundlage der von der Korrekturbefehls- kann, mit einem aus fünf Flip-Flops bestehenden schaltung herrührenden Instruktion durch Verstellen 35 Schieberegister 11, mit dessen Hilfe Schalter in Form der Potentiometer geregelt, so daß die logischen von Feldeffekttransistoren Tx entsprechend der Schalt-Schaltungen eine Veränderung erfahren. Lernvorgänge stellung des Schieberegisters 11 geschaltet werden und dieser Art wiederholen sich, bis schließlich eine korrekte dementsprechend eine gegebene Anschlußspannung logische Entscheidung erreicht ist. Vx, V2 .. . K5 an einen von Transistoren A1 ... An
In F i g. 3 ist die Grundschaltung einer lernenden 40 angelegt wird. Stimmt während der Lernphase das Datenverarbeitungsmaschine wiedergegeben, auf der Ist-Ausgangssignal Er nicht mit dem Sollsignal En die Erfindung aufbaut. Dabei wird in der Lernphase überein, so wird einem Steuerschalter 6, ein Korrekturüber die entsprechenden Eingangsanschlüsse I1, lz, impuls zugeleitet. Der Steuerschalter O1 ist dann 1 In eine Eingangs-Musterinformation in Form offen, und der Transistor A1 leitet dann, wenn die digitaler Signalkomponenten Xx, X2, X3 ... Xn züge- 45 Eingangsinformationskomponente Xx gleich »1« Ί-Λ. führt. Diese Komponenten werden mit Bewertungs- Der Korrekturimpuls passiert den Steuerschalter 6,, faktoren Wx, W2, W3 ... Wn in Bewertungsschal- um dem Schieberegister 11 zugeführt zu werd-n, d;is tungen 2,, 22, 23 ... 2n multipliziert und hierauf in aus fünf Flip-Flop-Schaltungen besteht. Der Korrekeiner Summierschaltung 1 summiert, so daß an einem turimpuls bewirkt, eine Umschaltung einer Flip-Flop-Ausgangsanschluß der Summierschaltung 1 ein Aus- so Schaltung aus einem Zustand »1« in einen Zustand »0« gangssignal und die Aussteuerung der nächsten Flip-Flop-Schaltung
„ in einen Zustand »1«. Die Stelle der »1« wird also durch
^T X} Wj Korrekturimpulse in Aufeinanderfolge verschoben,
J=i und das Schieberegister 11 kehrt wieder in seinen
erscheint. Ein Entscheidungskomparator 2 vergleicht 55 Ausgangszustand zurück, nachdem fünf Korrekturdas Ausgangssignal der Summierschaltung 1 mit einem impulse zugeführt worden sind. Demgemäß wird von einem Schwellengenerator 3 herrührenden Schwel- von sämtlichen Transistoren T1-,, Γ,-,, Tx^3, T1-, und lenwert Wn+1. An einem Ausgangsanschluß 9 des 7\-5 nur der eine, der am Ausgangsanschluß der im Komparators 2 erscheint ein Ausgangssignal »1«, Zustand »1« befindlichen Flip-Flop-Schaltung liegt, wenn 60 in den leitenden Zustand gebracht, und es wird eine
η der entsprechenden Steuerspannungen Vi (i = 1, 2, 3,
^,XjWj- W„+x > 0, 4, 5) ausgewählt und der Summierschaltang 1 zuge-
J=' führt. In entsprechender Weise werden die Bewertungs-
wohingegen an dem Ausgangsanschluß 9 ein Aus- faktoren für die anderen Eingangskomponenten nur gangssignal »0« erscheint, wenn 65 dann verändert, wenn diese den Wert »1« haben. Das
Fehlersignal wird *0t, wenn das durch den Vergleich
^ ν w w <? η des Ausgangssignals der Summierschaltung 1 mit dem
ZtfiWi irn+1 <. u. Schwellenwert Wn+1 im Komparator 2 erhaltene
lst-Ausgangssignal En mit dem Sollsignal En übereinstimmt, und die Korrekturimpulserzeugung wird sodann beendet. Damit ist die Lernphase beendet, und die Stellung des Schieberegisters 11 bleibt in der folgenden Kannphase unverändert.
In der Schaltung der F i g. 4 kann der Bewertungsfaktor fünf verschiedene Werte annehmen. Die Zuführung von einem bis vier Korrekturimpulsen soll die erwünschte Übereinstimmung zwischen dem Ist-Ausgangssignal En und dem Sollsignal En hervorbringen. %vird k'inc Übereinstimmung erzielt, so steuert ein von einem /V-Zähler7 (F i g. 3) abgegebener Überlaufimptils einen Ringzähler 8 (Fig. 3) zum Vpriierer. des Schwellenwertes Wn 11 aus, also zum Variieren des Werts der Entscheidungsfunktion
Y1 }- ι
um die Übereinstimmung zwischen dem Ist-Ausgangssignal En und dem Sollsignal En herbeizuführen. Ein entsprechender Arbeitsgang kann wiederholt werden, bis das Ist-Ausgangssignal En für jede andere Eingangsinformation der gleichen Klasse (der das betreffende Sollsignal zugeordnet ist) mit dem Sollsignal En übereinstimmt. Durch die Wiederholung des Lernvorga-gs in der vorbeschriebenen Weise können in der Kannphase nach Beendigung des Lernprozesses sämtliche zu dieser Klasse gehörigen Eingangsinformationen korrekt klassifiziert werden.
Das vorbescliricbcne System ist insofern vorteilhaft, als die Steuerung des Gewichts der adaptiven Logikschaltung trotz eines einfachen Aufbaues auf vollelektronischem und digitalem Wege erfolgen kann und das System aus integrierten Schallelementen aufgebaut sein kann. Das System vermag daher mit hoher Geschwindigkeit zu arbeiten und ist sehr zuverlässig. Die gesamte beschriebene Schaltung ist aus MOS-Transistoren aufgebaut, womit leicht eine integrierte Schaltung für die Wertfaktorwahl mit großer Variationsfähigkeit und hoher Arbeitsgeschwindigkeit aufgebaut werden kann, so daß bei kleinem Raumbedarf durch Vervielfachung der Klassifizierungsschaltungen viele Eingangsinformationen und Muster erkannt werden können.
Eine weitere Ausgestaltung der Klassifizierungsschaltung wird unter Bezugnahme auf die Fig. 5a und 5 b beschrieben. Gemäß F i g. 5a werden über ate betreffenden Eingangsanschlüsse 2I1, 21a, 2I3 ... 2In die Komponenten X1, X2, X» . ■ ■ X* der E.ngangsinformation Bewertungsschaltungen 22„222,223.. .22« (mit den Bewertungsfaktoren W1, W2, W3 ... Wn) zugeführt. Die Ausgangssignale dieser Bewertungsschaltungen 22,, 222> 22, ... 22„ werden einer Summierschaltung 23 zugeführt, welche ihre Summe bildet. Der von einem Schwellengenerator 24 erzeugte Schwellenwert WV1 wird zusammen mit der Summe
der Ausgangssignale der Bewertungsschaltungen 22„ 222, 223 ... 22„ einem Komparator 25 zugeführt. Der Komparator 25 vergleicht die Größe der Summe
7=1
mit der Größe des Schwellenwertes WnH und liefert ein Ausgangssignal »1«, falls
und ein Ausgangssignal >0«, falls
Das Ausgangssignal En des Komparators 25 wird
»5 während des Lernprozesses in einem weiteren Komparator 26 mit einem Sollsignal En verglichen. Wenn das Ausgangssignal des Komparalors 25 »1« ist, das Sollsignal ab2r »0«, so gibt der Komparator 26 ein Fehlersignal »+1« üb. Ist umgekehrt das Ausgangs-
ao signal des Komparators 25 »0« und das Sollsignal »1«, so liefert der Komparator 26 ein Fehlersignal »—1«. Dss Fehlersignal ist »0«, wenn beide Signale miteinander übereinstimmen.
Eine monostabile Schaltung 27 wird in den betriebsbereiten Zustand überführt, wenn ihr ein Fehiersignal »4-1« oder .»—1« zugeleitet wird. Ein Triggerimpuls wird der monostabilen Schaltung 27 über einen Eingangsanschluß 28 zugeführt. Eine Torschaltung 29 liegt an einem Ausgangsanschüuß der monostabilen Schaltung 27. Am Ausgangsanschluß der Torschaltung 29 liegt eine multistabile Schaltung 30, wie beispielsweise ein Ringzähler. Eine Steuerschalteranordnung 31 ist mit γ Mem Ausgangsanschluß der multistabilen Schaltung 30 verbunden, und einer der darin vorgesehenen Steuerschalter wird beim Zuführen eines Ausgangssignals der mullistabilcn Schaltung 30 in den leitenden Zustand überführt. Die Steuerschalteranordnung 31 weist einen Ausgangsanschluß 3I0 z«f, an den jeweils mit den Eingangsanschlüssen 21,, 2I2, 2I3 ... 2In verbundene Leitungen 3I1, 3I2, 3I3 ... 3In wahlweise anschaltbar sind. Ein Korrekturimpulsgenerator 32 (in Fig. 5a als Lernimpulsgenerator bezeichnet), dessen Steuersignale das Ausgangssignal der Steuerschalteranordnung 31 und das Fehlersignal des Komparators 26 sind, liefert auf ein Ausgangssignal der mit der monostabilen Schaltung 27 verbundenen monostabilen Schaltung 33 einen Korrekturimpuls. In der Steuerschalteranordnung 34, die der Steuerschalteranordnung 31 ähnlich ist, wird eine der Leitungen 34,, 342, 343 ... 34„ dem Ausgangssignal der multistabilen Schaltung 30 entsprechend mit der Leitung vom Impulsgenerator 32 verbunden. Die an den Leitungen 34lt 34I2, 343 ... 34„ dei Steuerschalteranordnung 34 erscheinenden Ausgangssignale werden den Steueranschlüssen der einzelner Bewertungsschaltungen 22,, 222, 'Al3 ... Hn zum Verändern ihrer Bewertungsfaktoren zugeführt.
Das Ausgangssignal der Steuerschalteranordnung 34 steuert eine Verzögerungsschaltung 35 aus, derer Wirkweise darauf abzielt, die monostabile Schaltung 2" für eine vorbestimmte Zeitspanne im Ruhezustand zi halten. Es ist eine Schaltung 36 vorgesehen, welche eir logisches Produkt der den Eingangsanschlüssen 2I1 2I2, 2I3 ... 2In zugeführten Signallkomponenten er mittelt. Eine UND-Schaltung 37 ist vorgesehen, un das logische Produkt des Ausgangssignals der Schal tung 36 und des Ausgangssignals der monostabil^ Schaltung 33 zu ermitteln. Eine Schaltung 38, wie bei
409 615/30
■3
^ ίο
spielsweise eine multistabile Schaltung, ist unter dann für die Aufnahme neuer Eingangsinforihationcn Ansprechen auf das 2!uführen eines Ausgangssignals bereit und wiederholt hei deren Eingaben den vorder UND-Schaltung 37 betätigbar und dient zum beschriebenen Arbeitsgang bis zur Abgabe des Verändern des von dem Schwellengenerator 24 ge- Ausgangssignals En, das eine korrekte Klassifizierung lieferten Schwellenwertes Wn tv 5 der jeweiligen Eingangsinformation angibt.
Im Betrieb linien an den Eingangsanschlüssen 21,, Die in den F i g. 5 und 7 dargestellten Ausfüiirungs-
2I2, 2I3 ... 21,, die Komponenten -Y1, X2, X3 .. . X» formen der Erfindung beruhen auf der Methode der
der Eingangsinformation an, und das Ist-Ausgangs- Absolutkorrektur von Fehlern, wohingegen die in
signal/;« des Komparator 25 wird in dem Korn- F i g. 6 dargestellte Ausführungsform auf der Methode
parator 26 mit dem Sollsignal E/> verglichen, worauf >o eines festen Inkrements beruht,
dieser ein Fehlersignal » f-1« oder »--1« liefert, falls Die in Fig. 6a gezeigte adaptive Logikschaltung
die Signale nicht übereinstimmen. Die monostabile 41, 42, 43, 44 hat den gleichen Aufbau wie die in
Schaltung 27 wird vom Fehlersignal angesteuert. Fig. 5 gezeigte (21. 22, 23, 25). Komponenten X1
Wird ihr dann über den Anschluß 28 ein Trigger- (./-■!, 2, 3 ... n) der Eingangsinformation werden
impuls zugeführt, so liefert die monostabile Schallung 15 von einer Eingangseinheit 41 Bewertungsschaltungen
27 ein Ausgangssignal mit einem in Fig. 5 b darge- 42 zugeführt und mit den entsprechenden Bewertungs-
steilten Verlauf, das die Torschaltung 29 durchläuft faktoren Wj (j-- 1, 2, 3 ... /1) multipliziert. Die
und die multistabile Schaltung 30 ansteuert. Der multiplizierten Ausgangssignale der Bcwertungsschal-
Steuerschalter 31 wird vom Ausgangssignal der multi- tungen 42 werden in einer Summicrschaltung 43
stabilen Schaltung 30 gesteuert und verbindet die 10 summiert, die ein Ausgangssignal
Ausgangsklemme 3In mit einer entsprechenden der
Eingangsklemmen 31,, 3I2 .. . 31 „. Schaltet also z. B. „
der Steuerschalter 31 die Klemme 31, an die Klemme ~S\ X1 Wj
3In, so wird die Eingangsinformation A^ von der J= 1
Klemme 21, zum Korrekturimpulsgenerator 32 über- 25
tragen. Ist die Eingangsinfonnation Λ", ------ »1«, so wird liefert. Dieses Ausgangssignal wird in einem Kom-
der Korrekturimpulsgenerator 32 betriebsbereit ge- parator 44 mit einem Schwellenwert Wn ., verglichen, macht. Der Korrekturimpulsgenerator 32 wird dann Der Komparator 44 gibt über einen Anschluß 45 ein durch die monostabile Schaltung 33 angesteuert und von der relativen Größe des Wertes
liefert einen Korrekturimpuls, um je nach dem Vor- 30
zeichen des vom Komparator 26 herrührenden Fehlersignals den Bewertungsfaktor zu erhöhen oder zu -^
verringern. Der Korrekturimpuls wird über die f~\
Steuerschalteranordnung 34 und den Auscangsanschluß 34, der Bewerumgsschaltung 22, zur Änderung 35
des Bewertungsfaktors W, zugeführt. Während der und des Schwellenwertes IK,,., abhängiges Ausgangs-Zeit der Veränderung der Bewertung wird die Ver- signal En ab, das in der Kannphase das Nutzsignal zögerungsschaltung 35 in Betrieb gesetzt, die hierbei darstelli.
die monostabile Schaltung27 außer Betriebsetzt. Dieser In der Lernphase wird ein Triggersig-.al über einen Zustand ist in F i g. fb während der Korrekturperiode 40 Anschluß 46 dann zugeführt, wenn das Sollsignal für X1 -- 1 dargestellt. Der Lernprozeß wäre nun gleich »0« ist, oder über einen Anschluß 47, wenn das dann beendet, wenn das Ist-Ausgangssignal En des Sollsignal gleich »1« ist, um so einen »O«-Signal-Komparators 25 mit dem Sollsignal Ep überein- generator 48 oder aber einen »1«-Signalgdnerator 49 stimmt und der Komparator 26 ein Fehlersignal Null anzusteuern. Bei diesen Generatoren 48 und 49 kann liefert. Falls aber zv/ischen En und £"/, noch Nicht- 45 es sich um monostabile Schaltungen handeln.
Übereinstimmung besteht und der Komparator 26 ein Es soll nun auf den Fall eingegangen werden, daß Fehlersignal abgibt, wird die monostabile Schaltung 27 das Sollsignal En gleich »1«ist und das am Anschluß 45 bei Rückstellung der Verzögerungsschaltung 35 oder erscheinende Ausgangssignal E gleich »0«. Wird über nach, einer vorbestimmten Verzögerungszeit abermals den Anschluß 47 ein Triggersignal zugeführt, so wird betätigt, und es wiederholt sich ein Arbeitsgang 50 der »!«-Signalgenerator erregt, und sein Ausgangsentsprechend dem obigen. In diesem Fall werden die signal wird einem Eingangsanschluß einer UND-Leitungen 3I2 und 342 der Steuerschalteranordnungen Schaltung 50 zugeführt. Das Ausgangssignal »0« des 31 bzw. 34 gewählt, um den Bewertungsfaktor W2 der Komparators 44 wird durch einen Inverter 51 hin-Bewertungsschaltung 222 zu verändern und so den durchgeleitet und hierauf der UND-Schaltung 50 Lernprozeß mit der Komponente X2 zu vollziehen. 55 zugeführt, die dadurch geöffnet wird. Durch das Ist das Eingangssignal X2 »0«, so ist auch das an dem Ausgangssignal der UND-Schaltung 50 werden Binär-Ausgangsanschluß 3I0 der Steuerschalteranordnung 31 zähler 54 und 55 eines Korrekturimpulsgenerators 53 erscheinende Ausgangssignal gleich »0«, und es wird unmittelbar gestellt. Gleichzeitig wird das Ausgangskein Korrekturimpuls abgegeben. Die monostabile signal der UND-Schaltung 50 über eine ODER-Schaltung 27 wird nun durch das Ausgangssignal der 60 Schaltung 52 einem Binärzähler 57 des Korrekturmonostabilen Schaltung 33 wieder angesteuert, so daß impulsgenerators 53 (in der Zeichnung als Lernein neuer Arbeitsgang eingeleitet wird. Dieser Betriebs- impulsgenerator bezeichnet) zugeführt. Der Binärablauf wiederholt sich auch für alle anderen Eingangs- zähler 57 wird hierdurch gestellt, und eine UND-informationskomponenten und wird dann unter- Schaltung 58 ist in einen öffnungsbereiten Zustand brachen, wenn das Ist-Ausgangssignal En mit dem 65 gebracht. Durch die Zuführung eines Impulses von Sollsignal Ed übereinstimmt. Sobald also eine Fehler- einem Rechteckwellengenerator 59 zu der UND-spannung »0« erhalten wird, ist der Lernprozeß beendet, Schaltung 58 wird die UND-Schaltung 58 geöffnet und und die Kannphase kann beginnen. Die Schaltung ist der Binärzähler 54 rückgestellt Gleichzeitig wird
auch der Binärzähler 55 rückgestellt und die monostabile Schaltung 56 getriggert. Nach einer vorbestimmten Zeit wird der ßinärzählcr 57 durch die monostabile Schaltung 56 rüekgestellt, und die UND-Schaltung 58 wird hierdurch geschlossen. Bevor der Binärzähler 57 riiekgestellt wird, steuert dcr von dem K'-chteckwellengcnerator 59 ausgesaiulte und durch die UND-Schaitung 58 hindurchgeleitete Impuls cmc Steucrschaltcranordnung 60 an, um über eine multistabile Schaltung 61 den Bewertungsfaktor der Bewcrtungsschaltung 42 um einen Schritt zu erhöhen, d.h. das Schieberegister 11 nach F i g. 4 um eine Stelle wciterzuschalten.
Ist das Ist-Ausgangssignal En gleich »1« und das Sollsignal Ed gleich »0«, so wird das Ausgangssignal des »Oc-Signalgenerators 48 einer UND-Schaltung 62 zugeführt und durch die ODFR-Sehaltung 52 hindurchgeleitet, um den Binärzählcr 57 /u stellen. Das logische Produkt der Ausgangssignalc des Binärzählers 57 und des Rechtcckwellcngcncrators 59 erscheint at.; Ausgangsschluß der UND-Schaltung 58. Das Aur.gangssignal der UND-Schaltung 58 steuert die Binärzählcr 54 und 55 aus, die unter Ansprechen auf das Zuführen von vier Impulsen riiekgestellt werden. Gleichzeitig wird die monostabile Schaltung 56 zum Rückstellen des Binär/ählers 57 und zum Schließen der UNIJ-Schaiiunp 58 iiu>gc.H'iCucr!. Die in '.\<:r Öffnungsstellung der UND-Schaltung 58 durch diese hindurchgcleilctcn vier Impulse des Rcchtcckweilengcnerators 59 steuern die Steucrschaltcranordnung 60 zum Verringern des Bewertungsfaktors der Bcwertungsschaltung 42 über die multistabile Schaltung 6i aus, d. h. um das fünfstellige Schieberegister 11 nach F i g. 4 um vier Schritte vorwärts und damit um einen Scnritt rückwärts zu stellen. Hin solcher Arbeitsgang kann für jede der Fingangskomponenten erfolgen. Nach Beendigung des Lernprozesses können also alle I ingangsinformationcn nach einer der Kategorien ■>!« oder i)0« klassifiziert werden.
Bei der vorbeschriebenen Methode werden alle Bewertungsfaktoren um einen festen Betrag erhöht oder erniedrigt. Die oben beschriebene Ausfii'irungsform bedient sich demgemäß des Fchlerkorrektiu- \erfahrens der festen Inkremcnte.
Bei einer weiteren, in F i g. 7 dargestellten Ausführungsform der Erfindung werden die über eine Fingabeeinheit 71 eingegebenen Komponenten der Fingangsinformation Xj (j ~ 1, 2, 3 ... ii) den entsprechenden Bewertungsschaltungen 72 zugeführt, so daß sie wie bei der Ausführungsform der F i g. 6 mit den entsprechenden Bewcrtungsfakloren Hj (j = 1,2,3 ... /?} multipliziert werden. Die Produkte der Komponenten Aj und der Faktoren Wj werden in einer Summierschaltung 73 summiert, die ein Ausgangssignal
Σ χ ι wi
lieictt. In einem Komparator 74 wird das Ausgangssignal der Summierschaltung 73 mit einem von einem Schwellengenerator 75 gelieferten Schwellenwert verglichen, und als Hrgnbnis dessen erscheint an einem ίο Ausgaiigsanschluß 76 je nach der relativen Groß ies Aiisgangssignals dei Summierschaltung 73 und des Schwellenwertes ein Ausgangssignal »1« oder »0«. Das an dem Ausgangsanschluß 76 erscheinende Signal ist »1«, wenn das Äusgangssignal
Σ χ, w>
./-■■ ι
größer als der Schwellenwert ist. und es ist »0«. wenn das Ausgangssignal
i=\
kleiner als der Schwellenwert ist.
Fs soll zunächst auf den Fall eingegangen werden, daß während der Lernphasc das an dem AusgangsanschluU 76 erscheinende Ist-Ausgangssignal En gleich »1« ist, das Ausgangssignal eines zum Erzeugen des Sollsignals En vorgesehenen Generators 77 dagegen gleich '>()«. Dieses Signal »0« des Generators 77 wird durch einer, !inerter 78 hindurchgeleitet und hierauf zusammen mit dem Ist-Aiisgangssignal /:;,·, das also »1<< ist. einer UND-Schaltung 80 zugeführt. Die hierdurch geöffnete UND-Schaltung 80 führt ihr als Fehlersignal dienendes Äusgangssignal einer ODFR-Schaltung 82 zu, deren Ausgangssignal einen torgcstcuerten Korrckturimpulsgcncrator 83 ansteuert, der einen Korrekturimpuls erzeugt. Der Korrekturimpuls wird einer Steuerschaltcranordnung 84 zugeführi. um über ci.'.o multistabile Schaltung 85 die Bewertungsfaktoren Wj der Bewertungsschaltungen 72 zu verändern.
Ist im umgekehrten Fall das Ist-Ausgangssignal Er, deich »0« und das Sollsignal gleich »1«, so wird das Ist-Ausgangssignal »0« durch einen ''verter 79 hindurchgcleilct. um eine UND-Schaltung 81 zu öffnen, so da« sich das durch die ODER-Schaltung 82 geleitete Fehlersignal im Sinne einer Änderung der Bewertungsfaktoren Wj der Bewertungsschaltungen 72 auswirkt.
Nach dieser Methode weiden die Korrekturimr/ulsc einzeln nacheinander erzeugt, bis die Betätigung dei Maschine beendet wird, sobald <las Ist-Ausgangss.igna En mit dem Soll-Ausgangssigrial Fo übereinstimmt
Hierzu 3 Blatt Zeichnungen
39 8

Claims (5)

Patentansprüche;
1. Lernende Klassifizierungsschaltung mit einem automatisch justierbaren Informationswandler, die in ihrer Lernphase bei Eingabe einer Muster-Eingangsinformation und Vergleich des entstehenden Ausgangssignals mit einem der Muster-Eingangsinformation zuzuordnenden Sollsig.nal mit Hilfe eines Komparator bei Feststellung einer Abweichung die Justierung des Informationswandlers ändert und die in ihrer Kannphase für angelegte Eingangsinformationen entsprechend der durchgeführten Justierung die Zugehörigkeit zu einer Klasse bestimmt, mit einem die Justierung tragenden digitalen Speicher, der in der Lernphase durch elektrische Fehlerkorrekturimpulse verstellbar ist, die bei vom Komparator kommendem Fehlersignal von einem Korrekturimpulsgenerator erzeugt werde.'., dadurch gekennzeichnet, daß sich an eine Mehrzahl von Eingangsklemmen (I1 ... In; 21, ... 2In) zum Eingeben der aus mehreren Binärkomponenten (X1 ... Xn) bestehenden Eingangsinformation je eine Bewertungsschaltung (2, ... 2„, 22X ... 22„, 42, 72; F i g. 4) anschließt, die die jeweilige Komponente der Eingangsinformation entsprechend einem Bewertungsfaktcr (W1... Wn, Wj), der in dem jeweils der Bewertungsschaltung zugehörigen, aus einer multistabilen Schaltung (11) bestehenden Speicher justierbar eingespeichert ist, verändert; daß die bewerteten Signale (^jWj) sämtlicher Bewertungsschaltungen in e:ner Summierschaltung (1, 23, 43, 73) zusammengefaßt sind und das zusammengefaßte bewertete Signal
(IH
in einem Entscheidungskomparator (2, 25, 44, 74) mit einer Schwellenspannung (Wn+1) zur Erzeugung des Ausgangssignals verglichen wird und daß in der Lernphase zur vollautomatischen Einstellung der optimalen Bewertungsfaktoren die Bewertungsschaltungen je eine Anzahl von ersten Transistoren (ΤΙ-, ... 7*,-s) aufweisen, die jeweils an eine Bewertungs-Spannungsquelle (V1 ... K5) angeschlossen sind, von Ausgangssignalen der multistabilen Schaltung aufeinanderfolgend entsprechend den über eine Steuerschaltereinrichtung (6, 31, 34, 60, 84) eingehenden Fehlerkorrekturimpulsen ansteuerbar sind und ausgangsseitig mit zweiten Tortransistoren (A1 ... An) verbunden sind, die jeweils durch eine Komponente (X1... Xn) der anliegenden Eingangsinformation steuerbar sind.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß durch das vom Komparator (26) kommende Fehlersignal und durch ein Einschaltsignal (28) eine monostabile Schaltung (27) ansteuerbar ist, 'die durch eine Signalverzögerungsschaltung (35) für eine gegebene Zeitspanne nach der Erzeugung des Fehlerkorrektursignals zum Aufschieben der Erzeugung des nächsten Fehlerkorrektursignals bei andauerndem Fehlersignal sperrbar ist und deren Ausgangssignal aufeinanderfolgend eine multistabile Schaltung (30) weiterschaltet, deren Ausgangsklemmen mit Eingangs-
klemmen der Steuerschaltereinrichtung (31, 34) verbunden sind, die weiterhin mit den Eingangsklemmen (21„ 2I8 ,,,) für die Komponenten der Eingangsinformationsn verbunden ist; daß der Korrekturimpulsgenerator (32) das Fehlerkorrektursignal entsprechend dem Ausgangssignal der monostabilen Schaltung (27) und der Steuerschaltereinrichtung (31) erzeugt und die multistabilen Schaltungen (11) der Bewertungsschaltungui (22„ 222 ...) nacheinander über die jeweiligen Schalter der Steuerschaltereinrichtung (34) mit den Fehlerkorrekturimpulsen belegt werden.
3. Schaltung nach Anspruch 1, bei der die Komponenten der Eingangsinformation die binären Signale »1« oder »0« sind, dadurch gekennzeichnet, daß der Komparator eine Antikoinzidenzschaltung (50, 51, 62; 78 bis 81) mit NICHT- (51; 78, 79) und UND-Schaltungen (50, 62; 80, 81) enthält, daß der Korrekturimpulsgenerator (53, 83) einen Fehlerkorrekturimpuls auf das aus der Antikoinzidenzschaltung kommende Fehlersignal hin erzeugt und daß die Schalter der Steuerschaltereinrichtung (60, 84) mit den jeweiligen Eingangsklemmen (41, 71) zum Verändern der Bewertungsfaktoren der Bewertungsschaltungen (42, 72) bei Vorliegen einer Eir.gangssignalkompunente »1« und eines Fehlerkorrektursignals verbunden sind.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Bewertungs-Spannungsquellen (V1 ... Vs) η verschiedene Spannungen liefern und der Korrekturimpulsgenerator (53) einen oder /j — 1 Fehlerkorrekturimpulse entsprechend dem Fehlersignal der Antikoinzidenzschaltung (50, 51, 62) erzeugt, wodurch die benachbarte höhere bzw. niedrigere Bewertungsspannung an die jeweiligen zweiten Tortransistoren (A1 ... An) jeweils so angelegt wird, daß die Bewertungsfaktoren (W)) ailer Bewertungsschaltungen (42), die der Eingangsinformation (Xj) »1« entsprechen, gleichzeitig um einen festen Betrag erhöht bzw. erniedrigt werden.
5. Schaltung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine weitere multistabile Schaltung (8,38), die zwischen einen die Schwellen-Spannung liefernden Schwellengenerator (3, 24, 75) und den Korrekturimpulsgenerator (5, 32, 83) zum Ändern der Schwellenspannung geschaltet ist.
DE1814940A 1967-12-18 1968-12-16 Lernende Klassifizierungsschaltung Expired DE1814940C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8247367A JPS55930B1 (de) 1967-12-18 1967-12-18
JP43075769A JPS512772B1 (de) 1968-10-15 1968-10-15
JP43085747A JPS51825B1 (de) 1968-11-20 1968-11-20

Publications (3)

Publication Number Publication Date
DE1814940A1 DE1814940A1 (de) 1969-08-07
DE1814940B2 DE1814940B2 (de) 1973-09-06
DE1814940C3 true DE1814940C3 (de) 1974-04-11

Family

ID=27301932

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1814940A Expired DE1814940C3 (de) 1967-12-18 1968-12-16 Lernende Klassifizierungsschaltung

Country Status (5)

Country Link
US (1) US3601811A (de)
DE (1) DE1814940C3 (de)
FR (1) FR1599927A (de)
GB (1) GB1255614A (de)
NL (1) NL6818133A (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567607A (en) * 1978-11-17 1980-05-21 Hajime Sangyo Kk Pattern discrimination method
US4326259A (en) * 1980-03-27 1982-04-20 Nestor Associates Self organizing general pattern class separator and identifier
US4479241A (en) * 1981-08-06 1984-10-23 Buckley Bruce S Self-organizing circuits for automatic pattern recognition and the like and systems embodying the same
US4518866A (en) * 1982-09-28 1985-05-21 Psychologics, Inc. Method of and circuit for simulating neurons
US4525775A (en) * 1982-11-01 1985-06-25 Grigory Eydelman Adaptive control system
US4595982A (en) * 1983-09-02 1986-06-17 Burt Frank N Expert system and method for making decisions in accordance with the decisions of a mentor
US4620286A (en) * 1984-01-16 1986-10-28 Itt Corporation Probabilistic learning element
US4593367A (en) * 1984-01-16 1986-06-03 Itt Corporation Probabilistic learning element
US4599693A (en) * 1984-01-16 1986-07-08 Itt Corporation Probabilistic learning system
US4599692A (en) * 1984-01-16 1986-07-08 Itt Corporation Probabilistic learning element employing context drive searching
US4658370A (en) * 1984-06-07 1987-04-14 Teknowledge, Inc. Knowledge engineering tool
US4910660A (en) * 1984-09-19 1990-03-20 Li Chou H Self-optimizing method and machine
US4710864A (en) * 1984-09-19 1987-12-01 Li Chou H Self-optimizing method and machine
US4760604A (en) * 1985-02-15 1988-07-26 Nestor, Inc. Parallel, multi-unit, adaptive, nonlinear pattern class separator and identifier
EP0238625A1 (de) * 1985-09-17 1987-09-30 BERAN, James T. Modularer selbstprogrammierer
US5161232A (en) * 1985-09-17 1992-11-03 Beran James T Modular self-programmer
US5060277A (en) * 1985-10-10 1991-10-22 Palantir Corporation Pattern classification means using feature vector regions preconstructed from reference data
US5077807A (en) * 1985-10-10 1991-12-31 Palantir Corp. Preprocessing means for use in a pattern classification system
US5133021A (en) * 1987-06-19 1992-07-21 Boston University System for self-organization of stable category recognition codes for analog input patterns
EP0327817B1 (de) * 1988-01-11 1996-08-28 Yozan Inc. Assoziatives Musterkonversionssystem und Anpassungsverfahren dafür
US4876731A (en) * 1988-02-19 1989-10-24 Nynex Corporation Neural network model in pattern recognition using probabilistic contextual information
US5063601A (en) * 1988-09-02 1991-11-05 John Hayduk Fast-learning neural network system for adaptive pattern recognition apparatus
US4979124A (en) * 1988-10-05 1990-12-18 Cornell Research Foundation Adaptive, neural-based signal processor
US4951239A (en) * 1988-10-27 1990-08-21 The United States Of America As Represented By The Secretary Of The Navy Artificial neural network implementation
US5140538A (en) * 1988-12-27 1992-08-18 University Of Arkansas Hybrid digital-analog computer parallel processor
EP0384709B1 (de) * 1989-02-23 1994-11-02 Matsushita Electric Industrial Co., Ltd. Lernmaschine
US5361328A (en) * 1989-09-28 1994-11-01 Ezel, Inc. Data processing system using a neural network
JP2724374B2 (ja) * 1989-10-11 1998-03-09 株式会社鷹山 データ処理装置
US5056037A (en) * 1989-12-28 1991-10-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Analog hardware for learning neural networks
US5581662A (en) * 1989-12-29 1996-12-03 Ricoh Company, Ltd. Signal processing apparatus including plural aggregates
US5167006A (en) * 1989-12-29 1992-11-24 Ricoh Company, Ltd. Neuron unit, neural network and signal processing method
FR2685109A1 (fr) * 1991-12-11 1993-06-18 Philips Electronique Lab Processeur numerique neuronal operant avec une approximation d'une fonction d'activation non lineaire.
JP3178884B2 (ja) * 1992-03-30 2001-06-25 株式会社東芝 ニューラルネットワーク装置
US5479574A (en) * 1993-04-01 1995-12-26 Nestor, Inc. Method and apparatus for adaptive classification
US5542054A (en) * 1993-12-22 1996-07-30 Batten, Jr.; George W. Artificial neurons using delta-sigma modulation
FI103304B1 (fi) * 1997-03-26 1999-05-31 Nokia Oy Ab Assosiatiivinen neuroni
US6144954A (en) * 1998-01-27 2000-11-07 Li; Chou H. Automatic development of computer software
WO2000019369A1 (en) 1998-10-01 2000-04-06 Bios Group Lp Automatic evolution of mixed analog and digital electronic circuits
US6513024B1 (en) 1999-03-16 2003-01-28 Chou H. Li Self-optimization with interactions
US6625500B1 (en) 1999-03-16 2003-09-23 Chou H. Li Self-optimizing method and machine
US7138821B2 (en) * 2002-11-18 2006-11-21 Koninklijke Philips Electronics N.V. Digital filter circuit and method for blocking a transmission line reflection signal
US7580570B2 (en) * 2003-12-09 2009-08-25 Microsoft Corporation Accuracy model for recognition signal processing engines

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3046527A (en) * 1956-04-12 1962-07-24 Ibm Character group recognition system
NL244109A (de) * 1958-10-07
US3097349A (en) * 1961-08-28 1963-07-09 Rca Corp Information processing apparatus
US3158840A (en) * 1962-01-15 1964-11-24 Ibm Specimen identification apparatus and method
US3324457A (en) * 1964-05-08 1967-06-06 Burroughs Corp High density network simulation apparatus
US3408627A (en) * 1964-12-28 1968-10-29 Texas Instruments Inc Training adjusted decision system using spatial storage with energy beam scanned read-out
US3440617A (en) * 1967-03-31 1969-04-22 Andromeda Inc Signal responsive systems

Also Published As

Publication number Publication date
US3601811A (en) 1971-08-24
DE1814940A1 (de) 1969-08-07
NL6818133A (de) 1969-06-20
DE1814940B2 (de) 1973-09-06
GB1255614A (en) 1971-12-01
FR1599927A (de) 1970-07-20

Similar Documents

Publication Publication Date Title
DE1814940C3 (de) Lernende Klassifizierungsschaltung
DE2431451C3 (de) Verfahren zur Normierung der Strichstärke von abgetasteten Schriftzeichen sowie Einrichtung zur Durchführung des Verfahrens
DE3002199A1 (de) Komparator
DE3320524A1 (de) Betaetigungstasten-ueberwachungsschaltung mit einem mikroprozessor
DE3148099C2 (de) Anordnung zum Erkennen einer Digitalfolge
DE1143231B (de) Elektronische Schaltungsanordnung mit drei stabilen Betriebszustaenden
DE2021373B2 (de) Vorrichtung zur darstellung von schriftzeichen
DE2321200C3 (de) Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen
DE2832673A1 (de) Tastenfeldcodiersystem
DE3050784C2 (de) Binärkodierungsschaltung
DE69002601T2 (de) Vorrichtung zum Messen eines Parameters.
DE3638256C2 (de)
DE3022371A1 (de) Dateneingabe- oder ausgabegeraet mit funktionspruefung
DE2455440A1 (de) Verifizierungsanordnung
DE2317162C2 (de) Prozeßregelanordnung
DE3751438T2 (de) Schaltung zur Erzeugung eines pulsförmigen Ausgangssignales aus drei binären Eingangssignalen.
DE2210037C3 (de) Speicher-Prozessor-Element
DE2201690A1 (de) Verfahren und vorrichtung zur elektrischen nachbildung von funktionen
DE1193102C2 (de) Speichervorrichtung
DE3246212A1 (de) Steuereinrichtung mit gespeichertem programm
DE2513418B2 (de) Vorrichtung zum Überwachen der Betriebszustande von gesteuerten Einrichtungen
DE2202804C3 (de) Pneumatischer Impulsgeber mit einstellbarem Tastverhältnis
DE2233316C3 (de) Elektronisches Steuersystem für die Kraftstoffeinspritzung bei einer Brennkraftmaschine
EP0489228B1 (de) Automatisierungssystem mit einem Programmiergerät und einem Automatisierungsgerät
DE2348961C3 (de) Schaltungsanordnung zum Einspeichern und Ausspeichern von Signalen in einen bzw. aus einem Speicher, insbesondere MOS-Speicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EF Willingness to grant licences