DE1800212A1 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents
Verfahren zum Herstellen einer HalbleiteranordnungInfo
- Publication number
- DE1800212A1 DE1800212A1 DE19681800212 DE1800212A DE1800212A1 DE 1800212 A1 DE1800212 A1 DE 1800212A1 DE 19681800212 DE19681800212 DE 19681800212 DE 1800212 A DE1800212 A DE 1800212A DE 1800212 A1 DE1800212 A1 DE 1800212A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- base
- alloyed
- semiconductor body
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000011888 foil Substances 0.000 claims description 18
- 238000010894 electron beam technology Methods 0.000 claims description 16
- 239000000956 alloy Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- VJRVSSUCOHZSHP-UHFFFAOYSA-N [As].[Au] Chemical compound [As].[Au] VJRVSSUCOHZSHP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- OPEKUPPJGIMIDT-UHFFFAOYSA-N boron gold Chemical compound [B].[Au] OPEKUPPJGIMIDT-UHFFFAOYSA-N 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000033764 rhythmic process Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 230000000873 masking effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910000521 B alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Transistors (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
Telefunken PatentVerwertungsgesellschaft
m.b.H.
Ulm / Donau, Elisabethenstr. 3
Ulm / Donau, Elisabethenstr. 3
Heilbronn, den 26.9.1968 FE/PT-Ma/Na HN 56/68
"Verfahren zum Herstellen einer Halbleiteranordnung"
Es sind bereits Halbleiterbauelemente bekannt geworden, bei
denen der Injektionsstrom auf eine Vielzahl voneinander ge- Λ
trennter Emissionszonen aufgeteilt und von diesen Emissionszonen über pn-Übergänge in eine gemeinsame weitere Zone injiziert
wird. Vor allem bei Leistungstransistoren wählt man heute vielfach sogenannte Overlay- oder Multiemitterstrukturen.
Diese Transistoren werden in planarer Bauweise gefertigt, wobei in einen Halbleiterkörper vom Leitungstyp der Kollekte zone
eine zu e· er Oberflächenseite des Halbleiterkörpers sich
erstreckende Ba «one eindiffundiert wird. In diese Basiszone
werden nach einer entsprechenden Maskierung der Oberfläche der.
Basiszone eine Vielzahl voneinander getrennter Emitterzonen eindiffundiert, dxe im Anschluß Ja ran sämtlich mit Kontakten
versehen werden müssen. Alle Emitterkontakte werden schließlich
zu»einem gemeinsamen Emitteranschluß des Transistors miteinander
über auf einer Isolierschicht verlaufenden Leitbahnen verbunden.
Die Kontakte werden meist so hergestellt, daß auf die gesamte
Oberf1achense1 te des Halbleiterkorpers eine Metallschicht aufgedampft
wird, die dann mit Hilfe der bekannten Photomaskierungs-
und Ätztechnik in tertigungsgerechter Weise strukturiert wird.
009819/1179
Es sind auch bereits Planarstrukturen bekannt geworden, meist
bei Germanium-Planartransistoren, bei denen eine Emitterzone in eine eindiffundierte Basiszone einlegiert wird.
Die Erfindung betrifft nun ein Verfahren zum Herstellen einer Halbleiteranordnung mit einer ersten Zone von einen
Leitungstyp, in die eine Vielzahl von Zonen vom anderen Leitungstyp
einlegiert sind.
Zur Vereinfachung der Herstellungsmethoden für eine derartige
Anordnung und zur Verbesserung des fertigen Produktes wird erfindungsgemäß vorgeschlagen, daß nach der Herstellung der
sich zu einer Oberflächenseite eines Halbleiterkörpers erstreckenden
Zone vom einen Leitungstyp die genannte Oberflächenseite des Halbleiterkörpers mit einer bestimmte Bereiche
unbedeckt lassenden Schicht aus isolierendem Material maskiert
wird, daß auf die Oberflächenseite eine Folie aus dem in den Halbleiterkörper stellenweise einzulegierenden Material aufgelegt
wird, daß ein Elektronenstrahl über die Folie derart geleitet
und gesteuert wird, daß die Folie an den von der Isolierschicht unbedeckten Bereichen erhitzt und unter Bildung von
Sperrschichten in die Zone vom einen Leitungstyp einlegiert >
wird, und daß der nicht in die Zone vom einen Leitungstyp einlegierte Teil der Folie als elektrische Verbindung zwischen den
einzelnen einlegierten Bereichen auf der Oberfläche des Halbleiterkörpers
belassen wird»
Das erfindungsgemäße Verfahren eignet sich besonders zur Herstellung
von Leistungs-Planartransistoren mit zahlreichen Einzelemittern, die in eine an alle Emitter gemeinsam angrenzende
Basiszone einlegiert werden. Das angegebene Verfahren hat den Vorteil, daß die Emitterzonen gleichzeitig hergestellt und
kontaktiert werden. Auf diese Weise wird außer dem Aufdampfprozeß
für das Emitterkontaktmaterial auch die bisher erforderliche Maskierung und Ätzung dieser aufgedampften Schicht aus ^
Kontaktierungsmaterial überflüssig« Zur Herstellung der genannten
Leistungstransistoren mit Vielfachemitterstruktur wird die
erste Zone vom einen Leitungstyp als Basiszone in einen Halbleiterkörper
vom Leitungstyp der Kollektorzone eingelassen bzw» eindiffundiert, während in diese Basiszone eine Vielzahl von
miteinander verbundenen Emitterzonen mit Hilfe eines gesteuerten Elektronenstrahls einlegiert werden.
Es hat sich gezeigt, daß Elektronenstrahlen besonders geeignet
sind um scharf lokalisierte Bereiche eines schichtförmig ausge- { bildeten Legierungsmaterials in einen Halbleiterkörper einzulegieren.
Die Intensität und der Querschnitt eines Elektronenstrahls sind leicht variierbar. In einer vorteilhaften Weiterbildung
des erfindungsgemäßen Verfahrens ist daher vorgesehen,
daß der Querschnitt, die Intensität, der Intervallrythmus, in dem der Elektronenstrahl unterbrochen wird und die Bewegung des
Elektronenstrahls über die stellenweise in den Halbleiterkörper einzulegierende Folie durch einen vorprogrammierten Computer gesteuert
werden.
009819/117«
In einer weiteren vorteilhaften Ausführungsform des erfindungsgemäßen
Verfahrens wird in eine einen Halbleiterkörper vom Leitungstyp der Kollektorzone bedeckende Isolierschicht
zunächst ein Basisfenster eingebracht, danach wird auf die gesamte, das Basisfenster enthaltende Oberflächenseite des
Halbleiterkörpers ein das Basisdiffusionsmaterial enthaltender Störstoff aufgedampft. In einem sich anschließenden
Temperaturprozeß diffundieren aus der aufgedampften Schicht
Störstellen in den Halbleiterkörper, die in einem Bereich des Halbleiterkörpers den Leitungstyp der Basiszone erzeugen. Danach
wird die aufgedampfte Schicht wieder entfernt. Mit Hilfe eines Elektronenstrahls werden nun in die Basiszone Vertiefungen
eingebracht, die nicht bis zum Kollektor-Basis-pn-Übergang
reichen. Bei der sich anschließenden Maskierung der
Halbleiteroberfläche mit einer isolierenden Schicht bleiben diese Vertiefungen unbedeckt. Nun wird die Folie aus dem Emitter-Legierungsmaterial
auf die Halbleiteroberfläche aufgelegt und mit Hilfe eines Elektronenstrahls werden in die genannten Vertiefungen
aus der aufgelegten Folie Teile der Folie unter Bildung der Basis-Bmitter-Sperrschichten einlegiert. Die nicht
einlegierten Teile der Folie dienen hier wiederum zur gegenseitigen
elektrischen Verknüpfung der einzelnen Emitterzonen...
Durch die dem Emitter-Legierungs-Prozeß vorangehende Herstelltnug.
von Vertiefungen, in der Basiszone, in die die Emitterzonen einlegiert
werden, erzielt man sehr kleine Basisweiten und somit sehr hohe Grenzfrequenzen und hohe Stromverstärkungswerteo
1&9G212
Als Material für die isolierende Schicht eignet sich besonders Siliziumoxyd, Siliziumdioxyd oder Siliziumnitrid.
Die Erfindung soll im weiteren noch anhand von zwei Ausführungsbeispielen
näher erläutert werden. Hierzu werden die Figuren 1 bis k herangezogen, in denen jeweils verschiedene
Fertigungsphasen eines Multi-Emitter-Planartransistors dar- g
gestellt sind.
Die Figur 1 zeigt einen Halbleiterkörper 1 mit einer Zone 2
vom Leitungstyp der Kollektorzone. Der Halbleiterkörper 1 wird
zur Herstellung der Basiszone 3 mit einer Isolierschicht k bedeckt,
in die mit Hilfe der bekannten Photolack-, Maskierungsund Ätztechnik ein Basis-D ffusionsfenster eingebracht wird.
Durch dieses Fenster werden in die Kollektorzone 2 Störstellen eindiffundiert, die einen Teil der Kollektorzone zur Basiszone
umdotieren. Danach wird die Isolierschicht 4, die beispielswei- '
se aus Siliziumoxyd, Siliziumdioxyd oder Siliziumnitrid besteht, wieder vervollständigt und durch einen weiteren Maskierungsund
Ätzprozeß werden an den für die Herstellung verschiedener
Emitterzonen vorgesehenen Bereichen Öffnungen als Emitterlegierungsfenster
in die Isolierschicht eingebracht. Eine oder mehrere weitere Öffnungen dienen als Basiskontaktierungsfenster.
Auf die Isolierschicht 4 wird nun eine Folie 7 aus dem Emitterlegierungsmaterial
aufgelegt. Hierzu ist ein Justierprozeß erforderlich, der dem bekannten gegenseitigen Justieren von Masken
0 0981971179
auf Halbleiterscheiben entspricht. Die Folie wird in dieser justierten Lage gehaltert. Nun wird ein Elektronenstrahl 9
über die Folie 7 geführt und so gesteuert, daß an Oberflächensteil.
. wo die Isolierschicht k Öffnungen aufweist, das Legierungsniaterial
bis zur Legierungstemperatur erhitzt und in die Basiszone 3 unter Bildung der Emitterzonen 8 einlegiert
wird. An Oberflächens te'1 en, an denen die Isolierschicht die
Halbleiteroberfläche bedeckt und das Legierungsmaterial nicht zum Schmelzen gebracht wurde, überbrücken Teile Io der Folie
die Isolierstoffbereiche 6 zwischen den einzelnen Emittern und
stellen so die elektrische Verbindung zwischen den voneinander getrennten Emitterzonen dar. Die Basiskontakte 5 können schließlieh
unter Verwendung einer Metallmaske durch Aufdampfen hergestellt werden. Es ist auch möglich, die Basiskontakte vor der
Bildung der Emitterlegierung^fenster in der Isolierschicht und
der Emitterzonen mit Hilfe der bekannten Auf ar.; ~, Photomaskierungs-
und Ätztechnik herzustellen.
Will man pnp-Germanium-Planartransistoren mit einer Vielfachemitterstruktur
nach dem erfindungsgemäßen Verfahren herstellen,
wird als Legierungsmaterial vorzugsweise eine Aluminium." lie
gewählt. Bei der Fertigung von pnp-Silizium-Planartransistoren
mit Vielfachemxtterstruktur besteht die stellenweise einzu- I
legierende Folie aus einer Gold-Bor-Legierung, während bei npn-Silizium-Planartransistoren eine Folie zur Fertigung der
009810/1179
Emitter struktur aus einer Gold-Arsen-Legjierung verwendet
wird. Die Folien haben vorzugsweise eine Dicke zwischen 25 und 50 ,um.
Anhand der Figuren 2 bis 4 wird eine etwas abgewandelte Verfahrensweise
näher beschrieben. In Figur 2 ist wiederum ein Halbleiterkörper 1 mit einer Zone 2 vom Leitungstyp der Kollektorzone
eines zu fertigenden Transistors dargestellt. In die g Isolierschicht 4 auf der Halbleiteroberfläche wird ein Basisdiffusionsfenster
eingebracht und- in dieses Basisdiffusionsfenster
eine Schicht 11 aus dem Diffusionsmaterial für die Basiszone
aufgedampft und leicht anlegiert. Soll ein pnp-Planartransistor erzeugt werden, besteht diese aufgedampfte Schicht
beispielsweise aus Arsen oder Antimon. Bei einem sich anschiiessenden
Temperaturprozeß diffundieren Störstellen, die einen Bereich
3 des Halbleiterkörpers zur Basiszone umdotieren aus der aufgedampften Schicht 11 in den Halbleiterkörper ein. Danach
wird die Schicht 11 aus dem Basisdiffusionsmaterial in ( einem geeigneten Lösungsmittel von der Halbleiteroberfläche wieder
entfernt uftd die Ieolierschicht 4 vervollständigt. Gemäß
Figur 3 werden mit Hilfe eines gesteuerten Elektronenstrahls 9
Löcher in die Isolierschicht 4, die beispielsweise aus Siliziumdioxyd
besteht, eingebracht. Hierbei werden auch Oberflächenbereiche der Basiszone abgetragen, so daß sich in der Basiszone
009819/1179
Vertiefungen 12 bilden, die nicht bis zum Basis-Kollektorpn-Übergang
reichen. Zwischen den einzelnen Vertiefungen bleiben Stege aus Halbleitermaterial vom Leitungstyp der
Basiszone bestehen, die von Oxydschichtstegen 6 bedeckt sind.. In die .3 eichfalls in die Oxydschicht k eingebrachten Basiskontaktierungsfenster
werden beispielsweise mit Hilfe einer Metallmaske Basiskontakte 5 aufgedampft.
Schließlich wird, wie sich aus der Figur k ergibt, auf die
Oxydschicht eine Folie 7 aus einem Emitterlegierungsmaterial aufgelegt, die die Öffnungen in der Oxydschicht und die Vertiefungen
12 in der Basiszone überdeckt. Ein Elektronenstrahl 9 wird über die Folie geleitet und so gesteuert, daß die Folie 7
in den Bereichen, wo sie die Vertiefungen in der Basiszone über-» deckt, auf die Legierungstemperatur erhitzt wird, so daß an diesen
Stellen das Legierungsmaterial in die Basiszone unter Bildung der voneinander getrennten Emitterz ien 8 cinlegiert wird.
Die übrigen Folienteile Io überbrücken. die ~>
lege 6 aus Isoliermaterial zwischen den einzelnen Emitterzonen und stellen die
elektrische Verbindung zu sämtlichen Einzelemittern dar.
Die Wahl der Legierungsmaterialien, des Halbleitermaterials
und der Störstellenkonzentration in den einzelnen Halbleiterbereichen
kann in beliebiger Weise den Erfordernissen angepasst
und variiert werden» Wesentlich ist bei der vorliegenden Er-
009819/1179
findung, daß eine Vielzahl von Zonen mit Hilfe eines Elektronenstrahls aus einer Folie in einen Halbleiterkörper
einlegiert und die nichteinlegierten Teile der Folie zugleich als elektrische Zuleitungen zu diesen Zonen verwendet
werden.
009819/1179
Claims (10)
- BelegexemplarDarf nicht geändert werden- Io -Patentansprüche(lj) Verfahren zum Herstellen einer Halbleiteranordnung mit einer ersten Zone vom einen Leitungstyp, in die eine Vielzahl von Zonen vom anderen Leitungstyp einlegiert sind, dadurch gekennzeichnet, daß nach der Herstellung der sich zu einer Oberflächenseite eines Halbleiterkörpers erstreckenden Zone vom einen Leitungstyp die genannte Oberflächenseite des Halbleiterkörpers mit einer bestimmte Bereiche unbedeckt lassenden Schicht aus isolierendem Material maskiert wird, daß auf die Oberflächenseite eine Folie aus dem in den Halbleiterkörper stellenweise einzulegierenden Material aufgelegt wird, daß ein Elektronenstrahl über die Folie derart geleitet und gesteuert wird, daß die Folie an den von der Isolierschicht unbedeckten Bereichen erhitzt und unter Bildung von Sperrschichten in die Zone vom einen Leitungstyp einlegiert wird, und daß der nicht in die Zone vom einen Leitungstyp einlegierte Teil der Folie als elektrische Verbindung wischen den einzelnen einlegierten Bereichen auf der Oberfläche des Halbleiterkörpers belassen wird.
- 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dieerste Zone vom einen Leitungstyp als Basiszone in einen Halbleiterkörper vom Leitungstyp der Kollektorzone eingelassen wird, und daß in diese Basiszone eine Vielzahl von miteinanderQ09813/U78:"" '^!!!!!!!iirii11!;!1!111!?111!!!!!!!!!!1!11!!!!!!!!!!;»!!1!!! ■ iiiiiifriNiNiflifNinifTiVHmiiiippr | ν-Tip::1 ■- 11 -verbundenen Emitterzonen mit Hilfe eines gesteuerten Elektronenstrahls einlegiert werden.
- 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei der Fertigung von pnp-Germanium-Planartransistoren mit einer Vielfach-Emitterstruktur zur Herstellung der in die Basiszone einlegierten Emitterzonen eine Aluminiumfolie verwendet wird. ™
- 4) Verfahren nach Anspruch 1 -der 2, dadurch gekennzeichnet, daß bei der Fertigung von pnp-Silizium-Planartransistoren mit einer Vielfach-Emitterstruktur zur Herstellung der in die · Basiszone einzulegierenden Emitterzonen eine Gold-Bor-Folie verwendet wird.
- 5) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,daß bei der Fertigung von npn-Silizium-Planartransistoren mit * einer Vielfach-Emitterstruktur zur Herstellung der in die Basiszone einlegieren Emitterzonen eine Gold-Arsen-Folie verwendet wird*
- 6) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Folien mit einer Dicke von 25 bis 5o verwenu t werden.009819/1178
- 7) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Folie auf die Struktur der Halbleiteroberfläche einjuitiert und in justierter Lage auf der Halbleiteroberfläche gehaltert wird.
- 8) Verfahren nach einem der vorhergehenden Ansprüche, dadurchgekennzeichnet, daß in eine einen Halbleiterkörper vom Leitungstyp, der Kollektorzone bedeckende Isolierschicht ein Basisfenster eingebracht wird, daß auf die das Basisfenster enthaltende Oberflächenseite des Halbleiterkörpers ein das Basisdiffusionsmaterial enthaltender Stoff aufgedampft wird, daß in einem Temperaturprozeß aus der aufgedampften Schicht Störstellen in den Halbleiterkörper eindiffundiert werden, die in einem Bereich des Halbleiterkörpers den Leitungstyp der Basiszone erzeugen, daß die aufgedampfte Schicht wieder entfernt wird, daß vor dem Auflegen einer aus dem Emitter- egierungsmaterial bestehenden Folie \f den an die Oberfläche tretenden Bereich der Basiszone mit einem Elektronenstrahl Vertiefungen in die Basiszone eingebracht werden, die nicht bis zum Basis-Kollektor-pn-Übergang reichen, daß bei der Maskierung der Halbleiteroberfläche mit einer isolierenden Schicht diese Vertiefungen unbedeckt bleiben, und daß in diese Vertiefungen aus der aufgelegten Folie aus dem Legierungsmaterial mit Hilfe eines gesteuerten Elektronenstrahls Teile der Folie unter Bildung Ut Basis-Emitter-Sperrschichten einlegiert werden.0 0 9 819/1179ϊλ;;;»:«-ϊ! ίΰ β:!*1 iiis;1;:,ι ".r 'ι ■'"- 13 -
- 9) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Material für die isolierende Schicht Siliziumoxyd, Siliziumdioxyci der Siliziumnitrid verwendet wird.
- 10) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Querschnitt, die Intensität, der A Intervallrythmus und die Bewegung des Elektronenstrahls mit Hilfe eines programmierten Computers gesteuert wird.009819/117»
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681800212 DE1800212A1 (de) | 1968-10-01 | 1968-10-01 | Verfahren zum Herstellen einer Halbleiteranordnung |
US862776A US3629017A (en) | 1968-10-01 | 1969-10-01 | Method of producing a semiconductor device |
GB1234544D GB1234544A (de) | 1968-10-01 | 1969-10-01 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681800212 DE1800212A1 (de) | 1968-10-01 | 1968-10-01 | Verfahren zum Herstellen einer Halbleiteranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1800212A1 true DE1800212A1 (de) | 1970-05-06 |
Family
ID=5709157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681800212 Pending DE1800212A1 (de) | 1968-10-01 | 1968-10-01 | Verfahren zum Herstellen einer Halbleiteranordnung |
Country Status (3)
Country | Link |
---|---|
US (1) | US3629017A (de) |
DE (1) | DE1800212A1 (de) |
GB (1) | GB1234544A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2406304A1 (fr) * | 1977-10-11 | 1979-05-11 | Fujitsu Ltd | Procede et appareil d'etablissement d'un contact electrique par decharge avec une plaquette semi-conductrice |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3895977A (en) * | 1973-12-20 | 1975-07-22 | Harris Corp | Method of fabricating a bipolar transistor |
US4364778A (en) * | 1980-05-30 | 1982-12-21 | Bell Telephone Laboratories, Incorporated | Formation of multilayer dopant distributions in a semiconductor |
US4525733A (en) * | 1982-03-03 | 1985-06-25 | Eastman Kodak Company | Patterning method for reducing hillock density in thin metal films and a structure produced thereby |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1527116A (fr) * | 1967-04-18 | 1968-05-31 | Cit Alcatel | Procédé de fabrication des diodes par impulsions électriques |
-
1968
- 1968-10-01 DE DE19681800212 patent/DE1800212A1/de active Pending
-
1969
- 1969-10-01 US US862776A patent/US3629017A/en not_active Expired - Lifetime
- 1969-10-01 GB GB1234544D patent/GB1234544A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2406304A1 (fr) * | 1977-10-11 | 1979-05-11 | Fujitsu Ltd | Procede et appareil d'etablissement d'un contact electrique par decharge avec une plaquette semi-conductrice |
Also Published As
Publication number | Publication date |
---|---|
US3629017A (en) | 1971-12-21 |
GB1234544A (de) | 1971-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
DE1764464C3 (de) | Verfahren zur Herstellung eines lateralen Transistors | |
CH623959A5 (de) | ||
DE1222166B (de) | Epitaxial-Transistor | |
DE68917434T2 (de) | Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung. | |
DE2517690B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE1948921A1 (de) | Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung | |
DE1614383B2 (de) | Verfahren zum herstellen eines halbleiterbauelementes | |
DE2500235A1 (de) | Planarer unijunction-transistor | |
DE1800212A1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2752335B2 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
EP0270703B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
DE1918014A1 (de) | Integriertes,passives Halbleiterelement | |
DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2219696A1 (de) | Verfahren zur Isolationsbereichsbildung | |
DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
EP0103653A1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
DE1927645B2 (de) | Verfahren zum Herstellen eines MOS-Feldeffekttransistors | |
DE2510951C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung | |
DE1800193A1 (de) | Verfahren zum Herstellen von Kontakten | |
DE3026779C2 (de) | ||
DE69025899T2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE1564427C3 (de) | Verfahren zum Herstellen eines Hochfrequenz-Transistors | |
DE1564427B2 (de) | Verfahren zum herstellen eines doppeldiffusions halbleiter elementes | |
DE2216642C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung |