DE1614435B2 - Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen - Google Patents
Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten HalbleiteranordnungenInfo
- Publication number
- DE1614435B2 DE1614435B2 DE1614435A DES0108474A DE1614435B2 DE 1614435 B2 DE1614435 B2 DE 1614435B2 DE 1614435 A DE1614435 A DE 1614435A DE S0108474 A DES0108474 A DE S0108474A DE 1614435 B2 DE1614435 B2 DE 1614435B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon dioxide
- silicon
- germanium
- diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 229910052732 germanium Inorganic materials 0.000 title claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 238000000197 pyrolysis Methods 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 claims 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims 2
- 239000005049 silicon tetrachloride Substances 0.000 claims 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 1
- 229910021529 ammonia Inorganic materials 0.000 claims 1
- 229910002092 carbon dioxide Inorganic materials 0.000 claims 1
- 239000001569 carbon dioxide Substances 0.000 claims 1
- 229910000077 silane Inorganic materials 0.000 claims 1
- 150000003377 silicon compounds Chemical class 0.000 claims 1
- PPDADIYYMSXQJK-UHFFFAOYSA-N trichlorosilicon Chemical compound Cl[Si](Cl)Cl PPDADIYYMSXQJK-UHFFFAOYSA-N 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Silicon Compounds (AREA)
- Formation Of Insulating Films (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten
Halbleiteranordnungen nach dem Oberbegriff des Patentanspruches 1.
Es ist üblich, zur Herstellung von aus Germanium bestehenden Hochfrequenztransistoren zur Erzeugung
einer p-dotierten Zone, zum Beispiel die Emitter-Diffusion bei (pnp)- und die Basis-Diffusion bei (npn)-Transistoren
hauptsächlich mit den Elementen Gallium und Zink durchzuführen. Diese Elemente haben jedoch den
Nachteil, daß sie sich von einer Maskierungsschicht, beispielsweise aus SiO2, welche auf der Germaniumhalbleiteroberfläche
vor den Diffusionsprozessen abgeschieden wird, nur ungenügend oder fast gar nicht
maskieren lassen und deshalb die Herstellung von Planarstrukturen in Germaniumhalbleiterkörpern unmöglich
machen.
Nun hat aber bekanntlich (S. M. Hu: »Properties of Amorphous Silicon NitrideFilms« in »Journal of the
Electrochemical Society«, VoI 113, Nr. 7, Juli 1966, Seite
693—698) eine Si3N4-Schicht optimale Maskierungseigenschaften, was insbesondere für Gallium gilt. Zur
Herstellung von Halbleiteranordnungen nach der
ίο Planartechnik mit Gallium als Dotierstoff muß deshalb
die Halbleiteroberfläche in mehreren aufeinanderfolgenden Stufen sowohl mit einer SiO2-Schicht als auch
mit einer Si3N4-SdIiClH versehen werden, wobei
zwischen dem Aufbringen der einzelnen Schichten die erforderlichen Diffusionsprozesse durchzuführen sind
sowie, beispielsweise bei der Herstellung der Emitterzone bei pnp-Transistoren, eine partielle Ablösung der
Schichten notwendig ist. Durch die Vielzahl dieser Fertigungsschritte werden bei Verwendung von Germanium
als Halbleitergrundkörper hauptsächlich durch die nachträglichen Hochtemperaturbehandlungen die
Diffusionsdaten weitgehend verändert, was zur Folge hat, daß die elektrischen Parameter der so gefertigten
Halbleiteranordnungen erheblich verschlechtert werden.
Im einzelnen ist es bekannt (US-PS 32 81 915), auf einen aus Germanium bestehenden Halbleiterkörper
eine Siliciumoxid-Schicht aufzubringen, die dann teilweise abgetragen wird, um durch Diffusion im
Halbleiterkörper eine zu dessen Leitungstyp entgegengesetzte Zone zu erzeugen. In diese Zone wird
anschließend eine weitere Zone mit gleichem Leitungstyp wie der Halbleiterkörper eingebracht. Isolierschichten
mit unterschiedlichen maskierenden Eigenschaften werden dabei aber nicht verwendet.
Außerdem ist ein Verfahren zur Dotierung eines Halbleiterkörpers bekannt (GB-PS 10 38 438), bei dem
auf einen Galliumarsenidkristall eine Siliciumdioxid-Schicht und eine Siliciummonoxid-Schicht aufgebracht
werden, die für Tellur unterschiedliche Maskierungseigenschaften haben.
Schließlich ist es noch bekannt (»Journal of the Electrochemical Society«, Vol. 108 (1961), Heft 5, Seiten
478 bis 481), eine Siliciumdioxid-Schicht auf Germanium durch Pyrolyse von Tetraäthoxysilan bei 700° C
abzuscheiden.
Es ist Aufgabe der vorliegenden Erfindung, ein einfaches Verfahren zur Herstellung von aus Germanium
bestehenden, doppeldiffundierten Halbleiteranordnungen anzugeben, das unter Ausnutzung der Kenntnis
der maskierenden Eigenschaften von Si3N4-Schichten
die Herstellung von npn-Strukturen auf einfachste Weise ermöglicht.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 gegebenen
Merkmale gelöst.
Die Erfindung ermöglicht ein Verfahren der eingangs genannten Art, das zu einer einfachen Herstellung der
Halbleiteranordnungen führt, da keine zusätzlichen Maskierungsschritte erforderlich sind und die Dotierung
der einzelnen Zonen gleichzeitig durchführbar ist.
Die Diffusion der die jeweiligen Zonen bestimmenden Dotierstoffe in den Halbleiterkörper kann in einem
einzigen Verfahrensschritt durchgeführt werden. Durch diese Maßnahme ist die Möglichkeit einer gleichzeitigen
Diffusion von n- und p-Dotierung gegeben, wodurch die bei den bekannten Verfahren durch die notwendige
nachträgliche Hochtemperaturbehandlung auftreten-
den Veränderungen der Diffusionsdaten weitestgehend vermieden werden können.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist darin zu sehen, daß bei mehreren erforderlichen
Diffusionsschritten zwischen den einzelnen Diffusionsprozessen die bei den bisherigen Verfahren notwendige
Erzeugung einer neuen Diffusionsmaske umgangen werden kann. Außerdem erübrigt sich die evtl.
notwendige Herstellung einer Isolierschicht nach der Diffusion vor dem Aufdampfen der Kontakte.
Durch das erfindungsgemäße Verfahren ist es gelungen, doppeldiffundierte Germaniumplanartransistoren
unter Verwendung von Gallium als Dotierungssubstanz mit nur einem einzigen Diffusionsprozeß
herzustellen. Das Verfahren nach der Lehre der Erfindung läßt sich aber auch in gleich vorteilhafter
Weise für die Herstellung von Germaniumplanartransistoren enthaltenden integrierten Schaltungen verwenden.
Nähere Einzelheiten gehen aus dem an Hand der F i g. 1 bis 5 beschriebenen Ausführungsbeispiel hervor,
die den Fertigungsablauf eines npn-doppeldiffundierten Germaniumplanartransistors nach dem erfindungsgemäßen
Verfahren zeigen.
In Fig. 1 ist eine η-leitende Halbleiterkristallscheibe 1 aus Germanium dargestellt, auf welcher durch
Pyrolyse von Tetraäthoxysilan (Si(OC2Hs^) bei ca.
7000C eine etwa 0,15 μιη dicke SiO2-Schicht 2
abgeschieden wird. Auf dieser SiO2-Schicht 2 wird, wie in F i g. 2 dargestellt, durch Pyrolyse von Trisdiäthylaminosilan
(SiH(N(C2H5)2)3) bei ca. 5000C eine etwa 0,05 μπι
dicke Si3N4-Schicht 3 aufgebracht. Auf die SisN^-Schicht
3 wird eine weitere SiO2-Schicht 4 als spätere Ätzmaske
für die Si3N4-Schicht 3 aufgebracht, und dann wird
mittels der bekannten Fototechnik ein Fenster 5 eingeätzt, durch das Gallium als Dotierstoff nach
Entfernen der restlichen Fotolackschicht eindiffundiert wird, so daß eine p-dotierte Zone 6 entsteht. Die
SiCvSchicht 4 dient als Ätzmaske für die Ätzung des Fensters 5 in die Si3N4-Schicht 3 mittels Phosphorsäurelösung
bei 1800C. Da die Diffusion nur von der restlichen Si3N4-Schicht maskiert wird, ist eine Entfernung
der unter der Si3N4-Schicht 3 liegenden SiO2-Schicht
2 nicht erforderlich. F i g. 4 zeigt die Herstellung der Emitterzone 7 durch Diffusion von Arsen durch ein
in die SiO2-Schicht 2 mittels Fototechnik und verdünnter,
mit Ammonfluorid gepufferter Flußsäurelösung geätzter Fenster 8. In Fig.5 ist ein nach dem
erfindungsgemäßen Verfahren fertiggestellter Transistor gezeigt, bei dem nach zusätzlicher Ätzung des
Basisanschlußfensters in die SiO2-Schicht 2 Metallkontakte
9 und 10 für den Emitter 9 und den Basisanschluß 10 über die verbliebenen Bereiche der beiden
Isolierschichten 2 und 3 aufgedampft worden sind. Der Kollektoranschluß befindet sich auf der Unterseite der
Halbleiterkristallscheibe 1 und wird in der Figur nicht dargestellt.
Hierzu 1 Blatt Zeichnungen
Claims (8)
1. Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen
mit mindestens drei Zonen abwechselnd unterschiedlichen Leitungstyps durch Eindiffundieren
von den Leitungstyp bestimmenden Dotierstoffen in Bereiche eines Halbleiterkörpers mittels
Verfahrensschritten nach der Planartechnik, bei dem vor der Diffusion auf den η-leitenden Halbleiterkörper
eine Siliciumdioxid-Schicht aufgebracht wird, dadurch gekennzeichnet, daß auf die
Siliciumdioxid-Schicht (2) eine Siliciumnitrid-Schicht (3) aufgebracht wird, in die ein erstes Fenster (5)
eingebracht wird, daß Gallium durch das erste Fenster (5) und durch die Siliciumdioxid-Schicht (2)
hindurch in den Halbleiterkörper (1) eindiffundiert wird, und daß in die Siliciumdioxid-Schicht (2) ein
zweites Fenster (8) eingebracht wird, durch das η-Leitung erzeugender Dotierstoff in den Halbleiterkörper
(1) diffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Schichten (2, 3) durch
Pyrolyse organischer Siliciumverbindungen abgeschieden werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Siliciumdioxid-Schicht (2) durch
Pyrolyse von Tetraäthoxysilan (Si(OC2Hs)4) bei 600
bis 7000C abgeschieden wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Siliciumdioxid-Schicht (2) durch
Umsetzung von Siliciumtetrachlorid (SiCU) mit Kohlendioxid (CO2) bei 8000C erzeugt wird.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Siliciumnitrid-Schicht (3) durch
Pyrolyse von Silan (SiH4) oder Silikochloroform
(SiHCb) in Gegenwart von Ammoniak (NH3) bei 400 bis 500° C abgeschieden wird.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Siliciumnitrid-Schicht (3) durch
Pyrolyse von Trisdiäthylaminosilan (SiH(N(C2H5^a)
bei ca. 500° C gebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Siliciumdioxid-Schicht
(2) in einer Schichtdicke von 0,15 μΐη aufgebracht wird,
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Siliciumnitrid-Schicht
(3) in einer Schichtdicke von 0,05 μΐη aufgebracht wird.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1614435A DE1614435B2 (de) | 1967-02-23 | 1967-02-23 | Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen |
| NL6716040A NL6716040A (de) | 1967-02-23 | 1967-11-24 | |
| FR1555090D FR1555090A (de) | 1967-02-23 | 1968-02-16 | |
| US00706539A US3753805A (en) | 1967-02-23 | 1968-02-19 | Method of producing planar, double-diffused semiconductor devices |
| CH256368A CH474858A (de) | 1967-02-23 | 1968-02-21 | Verfahren zur Herstellung einer planaren doppeldiffundierten Halbleiteranordnung |
| AT165768A AT273234B (de) | 1967-02-23 | 1968-02-21 | Verfahren zur Herstellung planarer doppeldiffundierter Halbleiterbauelemente |
| GB8551/68A GB1159637A (en) | 1967-02-23 | 1968-02-22 | Improvements in or relating to the Production of Planar Double-Diffused Semiconductor Components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1614435A DE1614435B2 (de) | 1967-02-23 | 1967-02-23 | Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1614435A1 DE1614435A1 (de) | 1970-03-05 |
| DE1614435B2 true DE1614435B2 (de) | 1979-05-23 |
Family
ID=7528823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1614435A Withdrawn DE1614435B2 (de) | 1967-02-23 | 1967-02-23 | Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3753805A (de) |
| AT (1) | AT273234B (de) |
| CH (1) | CH474858A (de) |
| DE (1) | DE1614435B2 (de) |
| FR (1) | FR1555090A (de) |
| GB (1) | GB1159637A (de) |
| NL (1) | NL6716040A (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2020531C2 (de) * | 1970-04-27 | 1982-10-21 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren |
| US3860461A (en) * | 1973-05-29 | 1975-01-14 | Texas Instruments Inc | Method for fabricating semiconductor devices utilizing composite masking |
| FR2281650A1 (fr) * | 1974-08-06 | 1976-03-05 | Telecommunications Sa | Procede de fabrication d'une photodiode sensible aux rayonnements infrarouges et photodiode obtenue par ce procede |
| EP0024305B1 (de) * | 1979-08-16 | 1985-05-02 | International Business Machines Corporation | Verfahren zum Aufbringen von SiO2-Filmen mittels chemischen Niederschlagens aus der Dampfphase |
| JPS62134936A (ja) * | 1985-12-05 | 1987-06-18 | アニコン・インコ−ポレ−テツド | 腐食耐性をもつたウエ−フア−・ボ−ト及びその製造法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3331716A (en) * | 1962-06-04 | 1967-07-18 | Philips Corp | Method of manufacturing a semiconductor device by vapor-deposition |
| US3342650A (en) * | 1964-02-10 | 1967-09-19 | Hitachi Ltd | Method of making semiconductor devices by double masking |
| US3388000A (en) * | 1964-09-18 | 1968-06-11 | Texas Instruments Inc | Method of forming a metal contact on a semiconductor device |
| US3477886A (en) * | 1964-12-07 | 1969-11-11 | Motorola Inc | Controlled diffusions in semiconductive materials |
| US3484313A (en) * | 1965-03-25 | 1969-12-16 | Hitachi Ltd | Method of manufacturing semiconductor devices |
| US3597667A (en) * | 1966-03-01 | 1971-08-03 | Gen Electric | Silicon oxide-silicon nitride coatings for semiconductor devices |
| US3438873A (en) * | 1966-05-11 | 1969-04-15 | Bell Telephone Labor Inc | Anodic treatment to alter solubility of dielectric films |
| US3432920A (en) * | 1966-12-01 | 1969-03-18 | Rca Corp | Semiconductor devices and methods of making them |
| US3437533A (en) * | 1966-12-13 | 1969-04-08 | Rca Corp | Method of fabricating semiconductor devices |
| GB1147014A (en) * | 1967-01-27 | 1969-04-02 | Westinghouse Electric Corp | Improvements in diffusion masking |
| US3537921A (en) * | 1967-02-28 | 1970-11-03 | Motorola Inc | Selective hydrofluoric acid etching and subsequent processing |
-
1967
- 1967-02-23 DE DE1614435A patent/DE1614435B2/de not_active Withdrawn
- 1967-11-24 NL NL6716040A patent/NL6716040A/xx unknown
-
1968
- 1968-02-16 FR FR1555090D patent/FR1555090A/fr not_active Expired
- 1968-02-19 US US00706539A patent/US3753805A/en not_active Expired - Lifetime
- 1968-02-21 CH CH256368A patent/CH474858A/de not_active IP Right Cessation
- 1968-02-21 AT AT165768A patent/AT273234B/de active
- 1968-02-22 GB GB8551/68A patent/GB1159637A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CH474858A (de) | 1969-06-30 |
| AT273234B (de) | 1969-08-11 |
| NL6716040A (de) | 1968-08-26 |
| FR1555090A (de) | 1969-01-24 |
| US3753805A (en) | 1973-08-21 |
| GB1159637A (en) | 1969-07-30 |
| DE1614435A1 (de) | 1970-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| EP0029548B1 (de) | Verfahren zum Herstellen eines Bipolartransistors | |
| DE2462644C2 (de) | Verfahren zur Herstellung eines Transistors | |
| DE1764281C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE2623009A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung | |
| DE3129558C2 (de) | ||
| DE2247975C3 (de) | Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren | |
| DE2449012C2 (de) | Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen | |
| DE3402629A1 (de) | Verfahren zur herstellung einer halbleitereinrichtung | |
| DE2951504C2 (de) | Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE2103468B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
| DE2617293B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE69022710T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
| DE1764570B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
| DE2560576C2 (de) | Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung | |
| DE69033593T2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone | |
| DE1614435B2 (de) | Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen | |
| DE2930780C2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
| DE69033515T2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
| DE3883459T2 (de) | Verfahren zum Herstellen komplementärer kontaktloser vertikaler Bipolartransistoren. | |
| DE3831264A1 (de) | Verfahren zur herstellung eines bicmos-halbleiters | |
| DE1811277C3 (de) | Verfahren zum Herstellen von p-dotierten Zonen mit unterschiedlichen Eindringtiefen in einer n-Silicium-Schicht | |
| EP0520214A1 (de) | Verfahren zur Herstellung eines dotierten Gebietes in einem Substrat und Anwendung bei der Herstellung eines Bipolartransistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BHJ | Nonpayment of the annual fee |