DE1564864B1 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents
Verfahren zum Herstellen einer HalbleiteranordnungInfo
- Publication number
- DE1564864B1 DE1564864B1 DE19661564864D DE1564864DA DE1564864B1 DE 1564864 B1 DE1564864 B1 DE 1564864B1 DE 19661564864 D DE19661564864 D DE 19661564864D DE 1564864D A DE1564864D A DE 1564864DA DE 1564864 B1 DE1564864 B1 DE 1564864B1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- zone
- insulating material
- circuit
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
1 2
Die Erfindung bezieht sich auf ein Verfahren zum des Gebildes her angebracht werden, die dem Träger
Herstellen einer Halbleiteranordnung, bei welchem abgewandt ist.
mehrere Zonen mit p- bzw. η-Leitung an einer Die nach dem Verfahren gemäß der Erfindung
Fläche des Halbleiterkörpers so gebildet werden, daß hergestellten Halbleiteranordnungen haben die Form
wenigstens ein dazwischenliegender pn-übergang an 5 von einzelnen, voneinander durch Luft getrennten
dieser Fläche endet, auf dieser Fläche ein Isolier- Halbleiterinseln, die auf dem bleibenden Träger
material gebildet wird, in dem wenigstens eine Öff- sitzen, wobei die pn-Übergänge wenigstens zum Teil
nung enthalten ist, durch welche die von dem an der dem Träger zugewandten Auflagefläche enden
pn-übergang umschlossene Zone frei liegt, und und das Isoliermaterial und das die ohmschen Konleitendes
Material auf das Isoliermaterial so auf- io takte zu den umschlossenen Zonen herstellende
gebracht wird, daß ein ohmscher Kontakt zu dieser leitende Material zwischen dieser Auflagefläche und
Zone hergestellt wird, wobei sich das leitende dem bleibenden Träger liegen. Es bestehen dabei
Material über den pn-übergang bzw. die pn- keine Einschränkungen hinsichtlich der Art und der
Übergänge erstreckt und über dem Halbleiterkörper Anordnung der elektrischen Verbindungen, die ohne
liegt. 15 weiteres auch in mehreren, voneinander isolierten
Bei Halbleiteranordnungen dieser Art besteht das Schichten angeordnet sein können. Die in den einProblem
der gegenseitigen Isolierung der einzelnen zelnen Halbleiterpyramiden gebildeten Schaltungs-Schaltungselemente.
In den meisten Fällen werden elemente sind voneinander durch Luft isoliert, so zu diesem Zweck im Halbleiterkörper entsprechend daß vor allem die Streukapazitäten gering sind;
vorgespannte pn-Übergänge vorgesehen. Diese ao außerdem ist ihre Rückseite zur Anbringung weiterer
Lösung ist jedoch insbesondere bei hohen Frequen- Kontakte gut zugänglich. Die mechanische Festigkeit
zen wegen der beträchtlichen kapazitiven Kopplung der ganzen Anordnung ist durch den bleibenden
mit Nachteilen verbunden. Außerdem bestehen Ein- Träger bestimmt und kann beliebig groß gemacht
schränkungen hinsichtlich der freien Wahl der werden.
anzulegenden Spannungen und hinsichtlich der 25 Ein weiterer Vorteil dieser Ausbildung besteht
anwendbaren Störstoffkonzentrationen. darin, daß die Größe der Zonen der Schaltungs-
In der USA.-Patentschrift 3 158 788 ist eine Halb- elemente nicht mehr durch das Problem des mechaleiteranordnung
beschrieben, bei welcher zur gegen- rüschen Zusammenhalts beeinflußt ist.
seitigen Isolierung der in einem Halbleiterkörper Bei den üblichen integrierten Halbleiteranordnun-
gebildeten Schaltungselemente Halbleitermaterial ent- 30 gen werden Transistoren beispielsweise so hergestellt,
fernt wird und die entstehenden Zwischenräume mit daß die Kollektorfläche in Kontakt mit einem HaIbeinem
Isoliermaterial gefüllt werden, so daß wieder leitersubstrat steht. Daher sind bei einem planar
ein kompakter Block entsteht. Dabei müssen die diffundierten Transistor die Basis- und Emitterzonen
Eigenschaften des Isoliermaterials, insbesondere der zwar verhältnismäßig klein, aber in eine verhältnis-Wärmeausdehnungskoeffizient,
auf die Eigenschaften 35 mäßig dicke Kollektorzone von großer Fläche eindes Halbleitermaterials abgestimmt sein. gebettet. Da der Querschnitt der Kollektorzone groß
Bei der in der belgischen Patentschrift 657 023 ist, besteht eine große Streukapazität zwischen dem
beschriebenen Halbleiteranordnung wird gleichfalls Kollektor und dem Gehäuse des Bauelements. Eine
Halbleitermaterial zur gegenseitigen Isolierung der solche Kapazität ist beim Hochfrequenzbetrieb ge-Schaltungselemente
entfernt; die Schaltungselemente 4° wohnlich unerwünscht. Ferner kann die Halbleiterbleiben
dann nur noch durch die metallischen Ver- anordnung nicht beliebig klein gebaut werden, weil
bindungsleiter mechanisch miteinander verbunden, die Kollektorzone stets größer als derjenige Teil des
so daß eine Luftisolation zwischen den Schaltungs- Kollektors ist, der für die Transistorwirkung auselementen
besteht. Die Verbindungsleiter müssen zu genutzt wird. Diese Einschränkungen gelten nicht
diesem Zweck mindestens an den Überbrückungs- 45 nur für Transistoren, sondern auch für andere Halbstellen
sehr dick und kräftig ausgeführt sein, und leitervorrichtungen, wie Kondensatoren, Dioden,
dennoch ist die mechanische Festigkeit des' erhal- Feldeffekttransistoren u. dgl.
tenen Gebildes gering. Außerdem bestehen Ein- Demgegenüber ermöglicht das Verfahren gemäß
schränkungen hinsichtlich der Art und Lage der der Erfindung die Herstellung von Halbleiteranordmöglichen
Verbindungen. 50 nungen, deren Transistoren einen verringerten
Aufgabe der Erfindung ist die Schaffung eines Kollektorquerschnitt und damit eine niedrigere
Verfahrens der eingangs angegebenen Art, mit Streukapazität haben. Ganz allgemein sind der
welchem Halbleiteranordnungen hergestellt werden Querschnitt und die Streukapazität der aktiven Zone
können, die alle Vorteile der Luftisolierung zwischen bei den nach der Erfindung hergestellten Halbleiterden
Schaltungselementen aufweisen und dennoch 55 anordnungen verringert,
eine große mechanische Festigkeit haben. Die Erfindung wird im folgenden an Hand der
Nach der Erfindung wird dies dadurch erreicht, Zeichnung beschrieben. Darm zeigt
daß ein bleibender Träger an der Seite des Gebildes F i g. 1 eine Schnittansicht einer herkömmlichen
angebracht wird, an der sich das Isoliermaterial und Halbleiteranordnung, in der durch Diffusion zwei
das leitende Material auf die dem Träger abgewandte 6° Transistoren gebildet sind,
Seite aufgebracht und mit Ausnahme der Stellen, die F i g. 2 eine Schnittansicht einer nach der Erfin-
sich über dem pn-übergang bzw. den pn-Über- dung hergestellten Halbleiteranordnung entsprechend
gangen befinden, entfernt wird, daß das Halbleiter- derjenigen von F i g. 1 im halbfertigen Zustand,
material von dem Teil des Halbleiterkörpers entfernt F i g. 3 die nach der Erfindung hergestellte Halbwird,
über den sich das zuletzt aufgebrachte leitende 65 leiteranordnung im fertigen Zustand,
Material nicht erstreckt, und daß Anschlußleiter Fig. 4a das Schaltbild einer Schaltung, die als
ohmisch an dem sich über den bzw. die pn-Über- integrierte Schaltungsanordnung nach der Erfindung
gänge erstreckenden leitenden Material von der Seite herstellbar ist,
3 4
Fig. 4b eine Oberansicht eines diffundierten monolithischen Aufbau. Wie zu erkennen ist, sind
Transistors, der für die Schaltung von Fig. 4a die beiden Kollektorzonen3 und 9 verhältnismäßig
verwendbar ist, großflächig und unmittelbar miteinander verbunden.
Fig. 4c eine Oberansicht eines diffundierten In Fig. 2 und 3 ist dargestellt, wie eine Halbleiter-Widerstands,
der bei der Schaltung von Fig. 4a 5 anordnung mit zwei durch Diffusion in einem Halbverwendbar
ist, leiterplättchen gebildeten Transistoren nach dem vor-
Fig. 5 eine integrierte Schaltungsanordnung, liegenden Verfahren hergestellt werden kann. Die
welche dem Schaltbild von F i g. 4 a entspricht, Beschränkung auf zwei Transistoren soll nur der
F i g. 6 eine Schnittansicht eines Halbleiterplätt- Vereinfachung der Beschreibung dienen. Auch ist es
chens mit einer durch Dampfätzung und erneutes io nur als Beispiel anzusehen, daß ein Halbleiterplätt-
Einbringen von dotiertem Halbleitermaterial darin chen aus Silizium verwendet wird, in das npn-
angebrachten Halbleiterzone, Siliziumtransistoren eindiffundiert werden.
Fig. 7 eine Schnittansicht des Plättchens von Andererseits könnte auch ein einziges Halbleiter-
Fig. 6 mit in die Halbleiterzone eindiffundierten schaltungselement, beispielsweise ein Transistor, auf
Basis- und Emitterzonen, 15 diese Weise gebildet werden, indem nur ein einziger
Fig. 8 eine Schnittansicht der Anordnung von Transistor in das Plättchen eindiffundiert wird. Das
F i g. 7 nach der Anbringung auf einer isolierenden Plättchen kann aus η-leitendem oder p-leitendem
Unterlage, Silizium, Germanium oder irgendeinem anderen
Fig. 9 eine Schnittansicht einer fertigen Halb- verfügbaren Halbleitermaterial bestehen, und die
leiteranordnung, die aus der Anordnung von F i g. 8 20 Zahl der Transistoren ist völlig beliebig. Es ist auch
gefertigt ist, jede Kombination von npn-Schaltungselementen und
F i g. 10 eine perspektivische Ansicht der Anord- pnp-Schaltungselementen möglich. Die Schaltungs-
nung von F i g. 9, anordnung könnte auch Widerstände (wie in F i g. 4 a
Fig. 11 das Schaltbild einer einfachen Schaltung, bis 4c dargestellt) und Kondensatoren (nicht darge-
die ebenfalls leicht als integrierte Halbleiterschal- 25 stellt) enthalten, wobei alle diese Schaltungselemente
tungsanordnung nach der Erfindung herstellbar ist, entsprechend der nachfolgenden Beschreibung her-
und gestellt werden können.
F i g. 12 eine perspektivische Ansicht einer nach Zur Durchführung des vorliegenden Verfahrens
der Erfindung hergestellten integrierten Schaltungs- wird zunächst eine herkömmliche Halbleiteranord-
anordnung, die dem Schaltbild von Fig. 11 ent- 3° nung der in Fig. 1 gezeigten Art hergestellt. Wie in
spricht. F i g. 2 dargestellt ist, wird die Anordnung von
F i g. 1 zeigt ein Halbleiterplättchen 1 aus einer F i g. 1 umgekehrt und unter Verwendung eines
schwach dotierten epitaktischen Siliziumschicht mit (nicht dargestellten) isolierenden Klebstoffs, wie
η-Leitung auf einer Siliziumunterlage mit η+-Lei- Zement, Glas oder Epoxydharz, auf einer Keramiktung.
In der η-leitenden Schicht sind durch die 35 unterlage 12 befestigt, so daß die eine Fläche der
üblichen planaren Diffusionsverfahren unter An- Vorrichtung an dieser Unterlage haftet. Wahlweise
wendung von herkömmlichen Photoätzschutzmitteln wäre es auch möglich, das Isoliermaterial 12 auf das
und Siliziumoxidmasken zwei npn-Transistoren 2 Siliziumplättchen aufzutragen, beispielsweise durch
und 8 gebildet. Der Transistor 2 besteht aus einem Aufbringen einer dicken Quarzschicht. Die entgegenKollektor
3, einer diffundierten Basis 4 und einem 40 gesetzte Fläche wird dann gleichmäßig bis auf eine
diffundierten Emitter 5, und der Transistor 8 besteht Dicke von etwa 25 μΐη abgeschliffen oder abgeätzt,
aus einem Kollektor 9, einer Basis 10 und einem wobei ein Teil des Materials mit n+-Leitung entEmitter
11. Als Abänderung gegenüber dem darge- fernt wird, damit das spätere stellenweise Ätzen verstellten
doppeltdiffundierten epitaktischen Kollektor einfacht wird. Dann wird Gold oder Gold über
könnte an Stelle der epitaktischen Schicht mit n- oder 45 Molybdän auf die Oberseite aufgedampft und stellenn+-Leitung
auch eine eigenleitende oder p-leitende weise wieder entfernt, mit Ausnahme der Stellen, die
Schicht verwendet werden, in welcher ein npn-Schal- später die Mesaoberseiten darstellen, so daß GoIdtungselement
durch Dreifachdiffusion gebildet wird. kontakte 27 und 28 zurückbleiben. Die freiliegende
Bei diesem Verfahren wird eine eigenleitende oder Seite wird dann stellenweise nach dem Lichtdruckp-leitende
Unterlage verwendet, damit durch 50 verfahren so maskiert, daß Stellen 13 und 14 aus entpn-Übergänge
oder das eigenleitende Material eine wickeltem Photoätzschutzmaterial übrigbleiben, die
Isolierung zwischen den Bauelementen erhalten wird. als Masken bei dem nachfolgenden Ätzvorgang die-Wenn
für das Plättchen 1 Silizium mit n- oder nen. Natürlich könnte der Maskierungsvorgang auch
η+-Leitung verwendet wird, bildet das Plättchen vor dem Anbringen der Vorrichtung auf der Unterden
Kollektor, so daß nur eine Basisdiffusion und 55 lage vorgenommen werden. Dann wird ein selektiveine
Emitterdiffusion notwendig sind. Nach der wirkendes Ätzmittel, beispielsweise die in »Ätzpraxis
Basisdiffusion und der Emitterdiffusion werden ein für Halbleiter«, München, (1967), S. 68, herausgemetallisierter
Basiskontakt 7 und ein metallisierter geben von A. F. B ο genschütz, beschriebene Ätz-Emitterkontakt
29 an dem Transistor 2 sowie ein lösung CP-8 (2 Volumenanteile konz. Salpetersäure,
metallisierter Emitterkontakt 30 und ein metallisier- 60 1 Volumenanteil Eisessig, 1 Volumenanteil Flußsäure
ter Basiskontakt 31 an dem Transistor 8 angebracht. (48°/oig) auf die maskierte Fläche aufgetragen, damit
Diese Kontakte werden durch Aufdampfen, Aufsprit- das Halbleitermaterial an den Stellen 15, 16 und 17
zen od. dgl. hergestellt. Die Siliziumoxidmaske 6 bil- sowie Teile der Oxidschicht 6 (die bei 18, 19 und 20
det ein übliches Mittel zum stellenweisen Aufbringen gezeigt sind) entfernt werden und blanke Abschnitte
der metallisierten Kontakte auf die Emitter- und 65 der metallisierten Kontaktzonen 7, 29, 30 und 31
Basiszonen der beiden Transistoren. freigelegt werden.
Die in F i g. 1 gezeigte Halbleiteranordnung ist Wie in F i g. 3 zu erkennen ist, sind nun die beiden
als solche verwendbar und entspricht dem üblichen durch die Ätzung nicht entfernten Teile des Halb-
leiterplättchens. rnesaförinig, wobei sich die Kollek- gen, beispielsweise durch eine Perlenverbindung. Die
torkontakte 27 und 28 auf der Oberseite befinden, Unterlage 12, die aus irgendeinem der Materialien
An diesen Kontakten werden dann Kollektordrähte bestehen kann, die in Zusammenhang mit der Unter-22
und 25 angebracht, beispielsweise durch eine lage 12 von F i g. 2 erwähnt worden sind, kann auf
Perlenverbindung. In gleicher Weise werden die 5 einem (nicht dargestellten) Sockel befestigt werden,
Emitter- und Basisdrähte 23 und 21 an dem einen damit schließlich eine eingekapselte Anordnung erTransistor
2 und die Emitter- und Basis-Drähte 24 halten wird.
und 26 an dem anderen Transistors angebracht, so Die Anordnung von Fig.4a und 5 ist natürlich
daß eine Anordnung erhalten wird, die zwei Tran- nur ein Beispiel für die zahlreichen Schaltungsanordsistoren
mit allen erforderlichen Anschlußdrähten iq nungen, die als integrierte Schaltungen auf diese
enthält, einen festen mechanischen Aufbau hat und Weise hergestellt werden können,
eine Luftisolation zwischen den Transistoren auf- Gemäß einer Weiterbildung des beschriebenen
eine Luftisolation zwischen den Transistoren auf- Gemäß einer Weiterbildung des beschriebenen
weist. Verfahrens werden eine oder mehrere »Inseln« aus
Fig. 4b zeigt eine Unteransicht eines Transistors Halbleitermaterial hoher Leitfähigkeit zwischen den
42 und Fig. 4c eine Unteransicht eines Widerstands J5 metallisierten Kontakten so angeordnet, daß sie
38, die Teile einer in Fig,4a dargestellten Schal- in inniger Verbindung mit den aktiven Halbleitertung
sind, deren konstruktiver Aufbau in Fi g. 5 dar- Zonen eines bestimmten Schaltungselements und den
gestellt ist. Die Unteransichten von Fig. 4b und 4e Metallbelägen stehen, an denen Anschlußdrähte anlassen
die Bodenseite der in Fig.5 perspektivisch gebracht werden können. Zur Erläuterung dieser
dargestellten pyramidenförmigen Gebilde erkennen, ao Maßnahme ist in F i g. 6 ein Halbleiterplättchen 101
Der in Fig. 4b dargestellte Transistor 42 enthält dargestellt, das beispielsweise aus sehr stark dotiereine
Kollektorzone 48, die in einer eigenleitenden tem η-leitendem Silizium (üblicherweise als n+ -Lei-Zone
47 geformt ist, eine Basiszone 49 und eine rung bezeichnet) besteht, das eine Oxidschicht 102
Emitterzone 53, An diesen Zonen sind metallisierte aufweist. Durch herkömmliche selektive Maskierungs-Kontakte
angebracht nämlich der KoUektorkontakt 25 und Ätzverfahren wird ein Abschnitt der Schicht 102
52, der Basiskontakt 50 und der Emitterkontakt 51. entfernt und dann wird in einem Gebiet des Plätt-Das
kleine Rechteck 54 stellt ein Gebiet dar, in wel- chens 101 durch Dampf ätzung ein nicht dargestellter
ehern das (nicht dargestellte) Siliziumoxid entfernt Hohlraum gebildet. Nach der Dampfätzung wird der
ist, so daß durch die entstehende Öffnung hindurch Hohlraum mit einem schwächer dotierten n-Süizium
der metallisierte Kontakt eine elektrische Verbindung 30 103 durch ein übliches Wiederaufbringungsverf ahren
zu der Halbleiterzone herstellt. Der in Fig, 4c dar- ausgefüllt.
gestellte Widerstand38 besteht aus einer Zone 46 Fig, 7 zeigt, wie in der dadurch gebildeten Kolaus
Halbleitermaterial mit p- oder η-Leitung, die in lektorzone 103 ein Transistor geformt wird, der eine
dem eigenleitenden Material 54 gebildet ist. An den übliche diffundierte Basiszone 104 und eine übliche
beiden Schmalseiten der Zone 46 sind metallisierte 35 Emitterzone 105 aufweist. Die beiden diffundierten
Kontakte 36 und 37 durch die in dem (nicht darge- Zonen werden durch die in der Halbleitertechnik austeilten) Siliziumoxid vorgesehenen Öffnungen 45 gemein bekannten Photomaskierungs- und Diffusionsangebracht.
verfahren erhalten. Dann werden metallisierte Kon-
Eine einfache Schaltung gemäß der Darstellung takte 106 und 107 durch ein übliches Aufdampfvervon
F i g. 4 a, die aus zwei Transistoren und zwei 40 fahren an der Emitterzone 105 bzw. der Basiszone
Widerständen besteht, wird entsprechend der Dar- 104 angebracht. Die Kontaktschicht 107 ragt auch so
stellung von F i g. 5 in einem Halbleiterplättchen in durch die Oxidschicht 102, daß sie einen Kontakt
ähnlicher Weise gebildet wie die Schaltung von F ig. 1 108 mit der Zone 101 mit η+-Leitung bildet, und
bis 3 mit den beiden Transistoren, mit dem Unter- die Kontaktschicht 106 ragt durch die Oxidschicht
schied, daß die Herstellung der Widerstände 38 und 45 102, so daß ein Kontakt 109 mit der Zone 101 mit
41 normalerweise nur einen einzigen Diffusionsvor- n+ -Leitung entsteht,
gang erfordert und die Widerstände keine gleich- Die in F i g. 7 dargestellte Anordnung enthält nur
richtenden Übergänge enthalten. Natürlich könnte einen durch Diffusion in einem Halbleiterplättchen
rings um jeden Widerstand durch Diffusion ein Ge- gebildeten Transistor, doch stellt dies nur ein einbiet
gebildet werden, das den entgegengesetzten Lei- 50 faches Beispiel dar, um die in Fig. 11 und 12 weiter
tungstyp wie die Widerstände hat, wie dies bei den unten erläuterten wesentlichen Maßnahmen besser
üblichen Diffusionsverfahren zur Herstellung von hervorzuheben. Auch ist das Verfahren nicht darauf
Widerständen mit pn-Übergangsisolation erfolgt, beschränkt, daß ein Halbleiterplättchen aus Silizium
doch ist dies bei der dargestellten Ausführungsform verwendet wird, in dem ein npn-Siliziumtransistor
der Erfindung nicht erforderlich. Die Schaltung von 55 durch Diffusion gebildet wird. Das Plättchen könnte
F i g. 4 a ist bewußt einfach gewählt, damit klarer zu aus Silizium oder Germanium mit n- oder p-Leitung
erkennen ist, wie eine betriebsfähige Schaltung her- oder aus irgendeinem anderen verfügbaren Halbgestellt
werden kann. F i g. 5 zeigt die Widerstände leitermaterial bestehen, und es kann eine beliebige
und 41 mit ihren metallisierten Kontakten. Sie Anzahl von Transistoren oder irgendeine andere
zeigt ferner die Transistoren 42 und 43 mit den 60 Kombination von npn-und pnp-Schaltungselementen
Zwischenverbindungen, die zur Vervollständigung vorgesehen werden, die alle zu einer Schaltung verder
Schaltung von Fig.4a erforderlich sind. Alle bunden werden, Die Schaltung kann auch Widerdargestellten
äußeren Anschlußleiter 32, 33, 34 und stände (wie in F i g. 11 und 12 gezeigt) und (nicht
stehen in ohmschem Kontakt mit den metallisier- dargestellte) Kondensatoren enthalten, wobei alle
ten Kontakten der Schaltungselemente, und dies gilt 65 diese Schaltungselemente in der beschriebenen Weise
auch für die durch metallisierte Gebiete hergestellten gebildet werden können,
inneren Verbindungen. Das Anbringen der Anschluß- Wie in Fig. 8 dargestellt ist, wird die Anordnung
leiter kann auf irgendeine herkömmliche Weise erfol· von Fig. 7 umgekehrt und auf einer Keramikunter-
lage 111 befestigt, wobei ein isolierender Klebstoff 110, beispielsweise Zement, Glas oder Epoxidharz
verwendet wird, damit eine Fläche der Anordnung auf der Unterlage haftet. Wahlweise könnte das Isoliermaterial
111 auch auf das Siliziumplättchen aufgetragen werden, beispielsweise durch Aufbringen
einer dicken Quarzschicht. Die entgegengesetzte Oberseite 101 wird dann bis auf eine Dicke von etwa
25 μΐη abgeschliffen oder abgeätzt, wodurch ein Teil
101' des Materials mit dem Leitungstyp n+ entfernt wird, damit das anschließende stellenweise Ätzen
erleichtert wird. Dann wird Gold oder Gold über Molybdän auf die Oberseite aufgedampft und stellenweise
entfernt, außer den Stellen, die später die Oberseiten der Mesa-Strukturen darstellen, so daß
Goldkontakte 115, 116 und 117 übrigbleiben. Dann wird diese Fläche stellenweise durch ein Photoätzschutzverfahren
für den anschließenden Ätzvorgang maskiert. Natürlich könnte die Maskierung auch vor
dem Befestigen der Anordnung auf der Unterlage er- ao folgen. Nun wird ein selektiv wirkendes Ätzmittel,
beispielsweise die zuvor auf Seite 9 Abs. 1 erwähnte Ätzlösung, auf die maskierte Fläche aufgetragen,
damit das Halbleitermaterial 101 zwischen den »Inseln« 112, 113 und 114 entfernt wird, wie in
F i g. 9 dargestellt ist.
Wie in F i g. 9 und 10 erkennbar ist, sind die »Inseln« des Halbleiterplättchens 101, die durch die
Ätzung nicht entfernt worden sind, nun mesaförmig, wobei sich die metallisierten Kontakte 115, 116 und
117 auf der Oberseite befinden. An diesen Kontakten werden dann äußere Anschlußdrähte 118, 119
bzw. 120 angebracht, wodurch eine Anordnung entsteht, die einen Transistor mit allen erforderlichen
Anschlußleitern enthält, einen festen mechanischen Aufbau hat, Luftisolation zwischen den Schaltungselementen aufweist und einen verringerten Kollektorquerschnitt
mit einer entsprechend niedrigeren Streukapizität ergibt.
Gegenüber den Ausführungsformen von F i g. 2, 3 und 5 ergibt diese Weiterbildung den Vorteil, daß
die unter den Halbleiterpyramiden liegenden Leiter nicht mehr für das Anbringen der Anschlußdrähte
zugänglich sein müssen, und daß diese Anschlußdrähte alle an großflächigen Kontakten angebracht
werden können, die an der Oberseite der Anordnung gut zugänglich sind.
F i g. 12 zeigt eine einfache Schaltungsanordnung, die dem Schaltbild von Fig. 11 entspricht und zwei
Transistoren 123 und 124 sowie zwei Widerstände 121 und 122 enthält. Diese Anordnung wird in einem
Halbleiterplättchen in ähnlicher Weise hergestellt, wie dies für den einzigen Transistor von F i g. 9 erläutert
worden ist, mit dem Unterschied, daß die Herstellung der Widerstände 121 und 122 normalerweise
nur einen einzigen Diffusionsvorgang erfordern und die Widerstände keine gleichrichtenden Übergänge
enthalten. Natürlich könnte durch Diffusion rings um jeden der Widerstände ein Gebiet gebildet
werden, das den entgegengesetzten Leitungstyp wie der Widerstand hat, wie dies bei den üblichen Diffusionsverfahren
zur Herstellung von Widerständen mit pn-Übergangsisolationen geschieht, doch ist dies bei
der dargestellten Ausführungsform nicht notwendig. Die in Fig. 11 dargestellte Schaltung ist bewußt einfach
gehalten, damit klarer erkennbar ist, wie eine betriebsfähige Schaltung hergestellt werden kann.
Fig. 12 zeigt die Widerstände 121 und 122 mit ihren metallisierten Kontakten. Sie zeigt ferner die
Transistoren 123 und 124 mit den Zwischenverbindungen, die zur Vervollständigung der Schaltung von
Fig. 11 erforderlich sind. Es ist hervorzuheben, daß die Transistoren dieser Schaltung, ebenso wie der einzige
Transistor von Fig. 9, eine verkleinerte Kollektorzone
und eine kleinere Kapazität aufweisen. Alle äußeren Anschlußleiter 129,130,131 und 132 stehen
in ohmschem Kontakt mit den metallisierten Kontakten der Schaltungselemente, und dies gilt auch für
die metallisierten inneren Verbindungen. Alle Anschlußdrähte können nach einem üblichen Verfahren
angebracht werden. Die Unterlage 133, die aus einem der Materialien bestehen kann, die in Verbindung
mit der Unterlage 111 von Fig. 9 erwähnt worden sind, kann dann auf einem (nicht dargestellten)
Sockel befestigt werden, so daß schließlich eine eingekapselte Anordnung erhalten wird.
Die Schaltung von Fig. 11 und 12 stellt natürlich nur ein einfaches Beispiel für die Vielzahl von Schaltungen
vor, die nach dem beschriebenen Verfahren als integrierte Schaltungsanordnung hergestellt werden
können.
Insbesondere eignet sich dieses Verfahren in gleicher Weise für kompliziertere Anordnungen, bei
denen eine Vielzahl von Schaltungselementen isoliert voneinander in einer einzigen Einheit gebildet
werden.
Claims (3)
1. Verfahren zum Herstellen einer Halbleiteranordnung, bei welchem mehrere Zonen mit p-
bzw. η-Leitung an einer Fläche des Halbleiterkörpers so gebildet werden, daß wenigstens ein
dazwischenliegender pn-übergang an dieser Fläche endet, auf dieser Fläche ein Isoliermaterial gebildet
wird, in dem wenigstens eine Öffnung enthalten ist, durch welche die von dem pn-übergang
umschlossene Zone frei liegt, und leitendes Material auf das Isoliermaterial so aufgebracht wird,
daß ein ohmscher Kontakt zu dieser Zone hergestellt wird, wobei sich das leitende Material über
den pn-übergang bzw. die pn-Übergänge erstreckt und über dem Halbleiterkörper liegt,
dadurch gekennzeichnet, daß ein bleibender Träger an der Seite des Gebildes angebracht
wird, an der sich das Isoliermaterial und das leitende Material befinden, daß dann leitendes
Material auf die dem Träger abgewandte Seite aufgebracht und mit Ausnahme der Stellen,
die sich über dem pn-übergang bzw. den pn-Übergängen befinden, entfernt wird, daß das
Halbleitermaterial von dem Teil des Halbleiterkörpers entfernt wird, über den sich das zuletzt
aufgebrachte leitende Material nicht erstreckt, und daß Anschlußleiter ohmisch an dem sich
über den bzw. die pn-Übergänge erstreckenden leitenden Material von der Seite des Gebildes
her angebracht werden, die dem Träger abgewandt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zugleich mit dem Entfernen
von Halbleitermaterial von dem Halbleiterkörper ein Teil des Isoliermaterials so entfernt wird, daß
das leitende Material zum ohmschen Anbringen des Anschlußleiters freigelegt wird.
3. Verfahren nach Anspruch 1, dadurch ge-
009 542/288
kennzeichnet, daß zur Herstellung eines elektrischen Kontakts an einer Halbleiterzone eine
Öffnung in dem Isoliermaterial über der Halbleiterzone angebracht wird, daß ein weiterer Abschnitt des Halbleiterkörpers durch das Isoliermaterial
hindurch freigelegt wird, daß das lei-
10
tende Material so auf das: Isoliermaterial aufgetragen wird, daß ein; ohmscher Kontakt zu der
Halbleiterzone und zu dem weiteren Abschnitt des Halbleiterkörpers hergestellt wird,' und daß
der Anschlußleiter an dem weiteren Abschnitt des Halbleiterkörpers angebracht wird.
Hierzu 2 Blatt Zeichnungen
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US46837265A | 1965-06-30 | 1965-06-30 | |
US48453565A | 1965-09-02 | 1965-09-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1564864B1 true DE1564864B1 (de) | 1970-10-15 |
DE1564864C2 DE1564864C2 (de) | 1974-11-14 |
Family
ID=27042370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1564864A Expired DE1564864C2 (de) | 1965-06-30 | 1966-06-29 | Verfahren zum Herstellen einer Halbleiteranordnung |
Country Status (3)
Country | Link |
---|---|
US (1) | US3475664A (de) |
DE (1) | DE1564864C2 (de) |
GB (1) | GB1147469A (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3396312A (en) * | 1965-06-30 | 1968-08-06 | Texas Instruments Inc | Air-isolated integrated circuits |
US3590479A (en) * | 1968-10-28 | 1971-07-06 | Texas Instruments Inc | Method for making ambient atmosphere isolated semiconductor devices |
US3601669A (en) * | 1969-05-07 | 1971-08-24 | Texas Instruments Inc | Integrated heater element array and drive matrix therefor |
US3679941A (en) * | 1969-09-22 | 1972-07-25 | Gen Electric | Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator |
US3660732A (en) * | 1971-02-08 | 1972-05-02 | Signetics Corp | Semiconductor structure with dielectric and air isolation and method |
JPS5325632B2 (de) * | 1973-03-22 | 1978-07-27 | ||
JPS5247686A (en) * | 1975-10-15 | 1977-04-15 | Toshiba Corp | Semiconductor device and process for production of same |
JPS5252582A (en) * | 1975-10-25 | 1977-04-27 | Toshiba Corp | Device and production for semiconductor |
JPS5759349A (en) * | 1980-09-29 | 1982-04-09 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
GB2231199A (en) * | 1989-04-12 | 1990-11-07 | Philips Electronic Associated | Forming semiconductor body structures with electrical connection on substrates |
DE69528515T2 (de) * | 1994-07-26 | 2003-04-24 | Koninklijke Philips Electronics N.V., Eindhoven | Herstellungsmethode eines oberflächen-montierbaren bauteils und dieser selbst |
US5654226A (en) * | 1994-09-07 | 1997-08-05 | Harris Corporation | Wafer bonding for power devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3158788A (en) * | 1960-08-15 | 1964-11-24 | Fairchild Camera Instr Co | Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material |
BE657023A (de) * | 1963-12-17 | 1965-04-01 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1464305B2 (de) * | 1962-02-10 | 1970-09-10 | Nippon Electric Co. Ltd., Tokio | Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente |
US3298880A (en) * | 1962-08-24 | 1967-01-17 | Hitachi Ltd | Method of producing semiconductor devices |
US3362858A (en) * | 1963-01-04 | 1968-01-09 | Westinghouse Electric Corp | Fabrication of semiconductor controlled rectifiers |
US3275910A (en) * | 1963-01-18 | 1966-09-27 | Motorola Inc | Planar transistor with a relative higher-resistivity base region |
US3290753A (en) * | 1963-08-19 | 1966-12-13 | Bell Telephone Labor Inc | Method of making semiconductor integrated circuit elements |
US3341755A (en) * | 1964-03-20 | 1967-09-12 | Westinghouse Electric Corp | Switching transistor structure and method of making the same |
US3320485A (en) * | 1964-03-30 | 1967-05-16 | Trw Inc | Dielectric isolation for monolithic circuit |
US3246162A (en) * | 1965-03-24 | 1966-04-12 | Rca Corp | Electroluminescent device having a field-effect transistor addressing system |
US3343255A (en) * | 1965-06-14 | 1967-09-26 | Westinghouse Electric Corp | Structures for semiconductor integrated circuits and methods of forming them |
-
1965
- 1965-09-02 US US484535A patent/US3475664A/en not_active Expired - Lifetime
-
1966
- 1966-06-23 GB GB28060/66A patent/GB1147469A/en not_active Expired
- 1966-06-29 DE DE1564864A patent/DE1564864C2/de not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3158788A (en) * | 1960-08-15 | 1964-11-24 | Fairchild Camera Instr Co | Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material |
BE657023A (de) * | 1963-12-17 | 1965-04-01 |
Also Published As
Publication number | Publication date |
---|---|
GB1147469A (en) | 1969-04-02 |
US3475664A (en) | 1969-10-28 |
DE1564864C2 (de) | 1974-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1514818C3 (de) | ||
DE1933731C3 (de) | Verfahren zum Herstellen einer integrierten Halbleiterschaltung | |
DE3886329T2 (de) | Halbleiteranordnung mit Luftbrücken-Verbindungen. | |
DE2334405B2 (de) | Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen | |
DE2410786A1 (de) | Integrierte halbleitervorrichtung und verfahren zur herstellung | |
DE1564864C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1764155C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper | |
DE4320780A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung | |
DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
DE2432544A1 (de) | Halbleiterbauelement mit einem dielektrischen traeger sowie verfahren zu seiner herstellung | |
DE69129129T2 (de) | Anordnung mit einer Ladungsverschiebungsvorrichtung, MOS-Transistoren und bipolare Transistoren, die alle auf einem einzigen Halbleitersubstrat erzeugt werden | |
DE69026675T2 (de) | MIS-Kapazitätselement | |
DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
DE1194500B (de) | Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen | |
DE3786693T2 (de) | Programmierbarer Kontaktfleck. | |
DE2100224A1 (de) | Maskierungs und Metalhsierungs verfahren bei der Herstellung von Halb leiterzonen | |
DE1489193B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE69131093T2 (de) | Bipolartransistor und Verfahren zu dessen Herstellung | |
DE1287218C2 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE3333242C2 (de) | Monolithisch integrierter Halbleiterschaltkreis | |
DE1639355C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung | |
DE1944416A1 (de) | Verfahren zum Herstellen von flaechenhaften Transistoren geringer Kapazitaet | |
DE3919575A1 (de) | Bipolartransistor und verfahren zu dessen herstellung | |
DE1937755A1 (de) | Halbleiter-Baugruppe und -Vorrichtung mit ummanteltem Traegerleitungsaufbau und Verfahren zur Herstellung derselben | |
DE1933806C3 (de) | Halbleiterdiode und Verfahren zu ihrer Herstellung |