DE1549007A1 - Einrichtung zur magnetischen Aufzeichnung von Binaerinformationen - Google Patents
Einrichtung zur magnetischen Aufzeichnung von BinaerinformationenInfo
- Publication number
- DE1549007A1 DE1549007A1 DE19671549007 DE1549007A DE1549007A1 DE 1549007 A1 DE1549007 A1 DE 1549007A1 DE 19671549007 DE19671549007 DE 19671549007 DE 1549007 A DE1549007 A DE 1549007A DE 1549007 A1 DE1549007 A1 DE 1549007A1
- Authority
- DE
- Germany
- Prior art keywords
- flip
- flop
- binary value
- bit cell
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
6506-67/Kö/Ro.
Radio Corporation of America, New York, N.Y. (V.St.A.)
informationen.
Die Erfindung betrifft eine Einrichtung zur magnetischen Aufzeichnung von Binärinformationen, bei der das aufzuzeichnende Informationssignal
in der Mitte von Bitzellen des einen Binärwertes ; sowie an der Grenze von aufeinanderfolgenden Bitzellen des anderen1
Binärwertes jeweils Pegelübergänge aufweist. Nachstehend sei will-;
kürlich vorausgesetzt, daß der eine Binärwert "Eins" (l) und der ■
andere Binärwert "Null" (0) sei.
In einer Datenverarbeitungsanlage ist die Binärinformation
gewöhnlich in Registern enthalten. Wenn eine Folge von binären
Informationsbits von der Datenverarbeitungsanlage auf einen mag- = netischen Aufzeichnungsträger übertragen werden soll, wird nor- : malerweise die Information unter der Steuerung durch Schiebe- oderj Taktimpulse aus einem Schieberegister herausgeschoben. Die dem J Schieberegister entnommene Serieninformation ist in einem statischen Code (Nicht-Zurück-Nach-Null- oder NRZ-Code) verschlüsselt, ; bei dem die "Einsen" durch einen hohen Signalpegel und die "Nullen" durch einen niedrigen Signalpegel dargestellt werden. Soll j diese Information magnetisch aufgezeichnet werden, so muß man j außerdem eine Synchronisier- oder Taktinformation aufzeichnen, \ um die Zeitpunkte des Auftretens der Bitzellen (Informationsabschnitte) kenntlich zu machen. Damit man ohne die Verwendung einer, zweiten Aufzeichnungsspur für die Taktinformation auskommt, wird
das statische Informationssignal gewöhnlich in ein selbsttaktgebendes Inforraatlonssignal umgewandelt, das Taktinformationen
enthält, die bei der Wiedergabe der aufgezeichneten Information
gewöhnlich in Registern enthalten. Wenn eine Folge von binären
Informationsbits von der Datenverarbeitungsanlage auf einen mag- = netischen Aufzeichnungsträger übertragen werden soll, wird nor- : malerweise die Information unter der Steuerung durch Schiebe- oderj Taktimpulse aus einem Schieberegister herausgeschoben. Die dem J Schieberegister entnommene Serieninformation ist in einem statischen Code (Nicht-Zurück-Nach-Null- oder NRZ-Code) verschlüsselt, ; bei dem die "Einsen" durch einen hohen Signalpegel und die "Nullen" durch einen niedrigen Signalpegel dargestellt werden. Soll j diese Information magnetisch aufgezeichnet werden, so muß man j außerdem eine Synchronisier- oder Taktinformation aufzeichnen, \ um die Zeitpunkte des Auftretens der Bitzellen (Informationsabschnitte) kenntlich zu machen. Damit man ohne die Verwendung einer, zweiten Aufzeichnungsspur für die Taktinformation auskommt, wird
das statische Informationssignal gewöhnlich in ein selbsttaktgebendes Inforraatlonssignal umgewandelt, das Taktinformationen
enthält, die bei der Wiedergabe der aufgezeichneten Information
209809/1250
ORIGINAL INSPECTED
abgeleitet werden können. Ein besonders brauchbarer Selbsttaktga- :
becode ist der sogenannte Verzogerungsmodulationscode, bei dem ! Signal- oder Pegelübergänge innerhalb von Bitzellen, die "Einsen"
darstellen, sowie an den Grenzen zwischen Bitzellen, die aufein- ;
anderfolgende "Nullen" darstellen, auftreten. Dieser Selbsttaktgabecode
enthält verhältnismäßig wenig Signalübergänge und ermöglicht eine verhältnismäßig hohe Packungsdichte der magnetisch
aufgezeichneten Binärinformation.
Versucht man Binärinformationen mit immer größerer Packungsdichte magnetisch aufzuzeichnen, so ergibt sich, daß dicht beabstandete
Pegelübergänge sich teilweise überlappen, so daß die Verläßlichkeit, mit der diese dicht beabstandeten Pegelübergänge beim
Ablesen der Information vom magnetischen Aufzeichnungsträger richtig
wiedergegeben werden, sich verringert. Dieser Überlappungs-
oder Zusammendrängungseffekt dicht beabstandeter Pegelübergänge wirkt sich bei bestimmten Folgen von digitalen Informationsbits
besonders kritisch aus.
Der Erfindung liegt die Aufgabe zugrunde, die magnetische Aufzeichnung von Binärinformationen mit hoher Packungsdichte nach
dem selbsttaktgebenden Verzogerungsmodulationscode unter Vermeidung
der durch den Überlappungseffekt bedingten Nachteile zu ermögli- ;
chen.
Zur Lösung dieser Aufgabe ist erfindungsgemäß eine Einrichtung
der eingangs genannten Art vorgesehen, die gekennzeichnet ist durch eine erste Verzögerungsanordnung, welche den Pegelübergang
in der Mitte einer Bitzelle des einen Binärwertes um den Bruchteil einer Bitzelle verzögert, wenn auf diese Bitzelle unmittelbar;
eine weitere Bitzelle des gleichen Binärwertes folgt; und durch eine zweite Verzögerungsanordnung, welche den Pegelübergang an der:
Grenze zwischen zwei Bitzellen des anderen Binärwertes um den ι
Bruchteil einer Bitzelle verzögert, wenn auf diese beiden Bit- !
zellen unmittelbar eine dritte Bitzelle des gleichen Binärwertes !
folgt.
Wie noch näher erläutert werden wird, wird durch diese Maß- (
nahmen erreicht, daß der erwähnte Überlappungs- oder Zusammendrängungseffekt
vor der magnetischen Aufzeichnung kompensiert wird, so daß eine verläßlich Wiedergabe der aufgezeichneten Information
209809/1250
auch bei sehr hoher Packungsdichte möglich ist.
In Weiterbildung der Erfindung enthält die Einrichtung eine
erste Rücksetzanordnung, die einen Pegelübergang an der Grenze zwischen zwei aufeinanderfolgenden Bitzellen des anderen Binärwertes, auf die unmittelbar eine Bitzelle des einen Binärwertes ;
folgt, wahrnimmt und veranlaßt, daß dieser Übergang vor" der durch die zweite Verzögerungsanordnung veranlaßten Aufzeichnung eines
Übergangs aufgezeichnet wird; und eine zweite Rücksetzanordnung, die einen Pegelübergang in der Mitte einer Bitzelle des einen :
Binärwertes, auf die unmittelbar eine Bitzelle des anderen Binär- ;
wertes folgt, wahrnimmt und veranlaßt, daß dieser Übergang vor der durch die erste Verzögerungsanordnung veranlaßten Aufzeichnung ;
eines Übergangs aufgezeichnet wird. Die Einrichtung kann ferner ein Flipflop enthalten, das jeweils am Ende einer Bitzelle des
einen Binärwertes durch eine erste Setzanordnung sowie in der Mitte der zweiten von zwei aufeinanderfolgenden Bitzellen des
anderen Binärwertes durch eine zweite Setzanordnung gesetzt und ;
durch entweder die erste oder die zweite Verzögerungsanordnung bzw. durch eine dieser Verzögerungsanordnungen oder die erste
oder die zweite Rücksetzanordnung rückgesetzt wird.
In den Zeichnungen zeigen: !
Fig. 1 das Blockschaltbild eines erfindungsgemäßen Codierers .
und ;
Fig. 2 ein der Erläuterung der Arbeitsweise des Codierers nach Fig. 1 dienendes Diagramm verschiedener Spannungsverläufe.
Der in Fig. 1 dargestellte Codierer hat Taktimpulseingänge ;
CP und CP. Das dem Eingang CP zugeführte Taktimpulssignal kann
die im Spannungsverläuf Fig. 2a wiedergegebene Form haben. Das i
Signal am Eingang cT stellt die Umkehrung des Signals nach Fig. 2a
dar. Für die Eingabe eines statischen Signals (NRZ-Signals) und j
seines Komplements sind Binärinförmationseingänge NRZ bzw. NRZ ,
vorgesehen. Das statische Signal NRZ kann die im Spannungsverlauf '
Fig. 2b wiedergegebene Form haben. Die Eingänge NRZ und NRZ sind an den Hauptsetzeingang PS bzw. den Hauptrücksetzeingang PR eines >
ersten Flipflops Fl angeschlossen. Das Flipflop Fl hat außerdem einen Tast- oder Triggereingang T, der über eine Leitung (nicht
20 9809/1250
gezeigt) mit dem Eingang CP für den umgekehrten Taktimpuls verbunden
ist.'Das Flipflop Pl (ebenso wie das Flipflop F2) ist in
üblicher Weise so ausgebildet, daß es nur dann gesetzt oder rückgesetzt werden kann, wenn dem Tasteingang T ein Tastsignal züge- [
führt ist.
Der 1- und der O-Ausgang des Flipflops Fl sind an den Hauptsetzeingang
PS bzw. den Hauptrücksetzeingang PR eines zweiten Flipflops F2 angeschlossen. Der Tasteingang T des Flipflops F2 ist
mit dem Taktimpulseingang CP verbunden. Der 1-Ausgang des Flipflops F2 ist über ein UND-Gatter G2 auf den Rücksetzeingang R eines
dritten Flipflops FJ geschaltet. Der O-Ausgang des Flipflops F2 ,
ist über ein UND-Gatter GQ mit dem Setzeingang S des dritten Flipflops F3 verbunden. Das Gatter G2 ist mit einem weiteren Eingang
auf den O-Ausgang des Flipflops Fl beschaltet. Das Gatter GQ ist
mit einem weiteren Eingang auf den Signaleingang NRZ und mit einem dritten Eingang auf den Taktimpulseingang CP geschaltet.
Ein UND-Gatter G1 ist mit einem Eingang auf den 1-Ausgang des
Flipflops Fl und mit einem weiteren Eingang auf den Taktimpulseingang CP geschaltet. Mit seinem Ausgang ist das Gatter G. auf den \
Setzeingang S des Flipflops Fj5 geschaltet. Ein UND-Gatter G-, ist
mit einem Eingang auf den O-Ausgang des Flipflops Fl und mit einem
weiteren Eingang auf den Signaleingang NRZ geschaltet. Ausgangsseitig ist das Gatter G-, auf den Rücksetzeingang R des Flipflops
geschaltet.
Die Ausgänge der Gatter GQ und G1 sind außerdem über einen
Impulsverenger P, der eine übliche monostabile Kippstufe sein kann»
und von dort über ein Verzögerungselement D auf den Rücksetzeingang
R des Flipflops RJ geschaltet. Der O-Ausgang des Flipflops
FJ ist auf den Tasteingang T eines tastbaren Flipflops TF geschaltet. Der 1-Ausgang des tastbaren Flipflops TF liefert das verzö- !
gerungsmodulierte Ausgangssignal für die Aufzeichnung auf einem
magnetischen Aufzeichnungsträger.
Es wird jetzt anhand der Spannungsverläufe nach Fig. 2 die Arbeitsweise des Codierers nach Fig. 1 erläutert. Das Taktimpulseingangssignal
und das statische Informationseingangssignal haben die in Fig. 2a und 2b wiedergegebene relative Phasenbeziehung.
209809/1250
Man sieht, daß eine vollständige Periode der Taktirapulsschwingung
den Zeitraum einer Bitzelle der Informationsschwingung umfaßt. Das statische Informationssignal NRZ gelangt zum Flipflop Pl, das
auf dieses Informationssignal jeweils zu Beginn der positiven Ausschwingungen des Taktimpulssignals (Fig. 2) am Tasteingang T
des Flipflops anspricht. Die Phasenbeziehungen sind so, daß das Ausgangssignal des Flipflops Fl (Fig. 2c) die gleiche Form hat
wie das Eingangssignal dieses Flipflops, jedoch um die Hälfte einer Bitperiode demgegenüber verzögert ist.
Das Ausgangssignal des Flipflops Fl gelangt unter Steuerung
durch die negativen Ausschwingungen des Taktimpulses nach Fig. 2a zum Eingang des Flipflops F2. Das Ausgangssignal des Flipflops F2
hat daher die gleiche Form wie das Informationssignal nach Fig. 2c|,
ist jedoch demgegenüber zusätzlich um die Hälfte einer Bitzellenperiode
verzögert. Die Flipflops Fl und F2 stellen das Eingangsinformationssignal nach Fig. 2b in den sukzessiv verzögerten Versionen
nach Fig. 2c und 2d zur Verfügung.
Nachdem drei sukzessiv verzögerte Versionen des statischen Eingangssignals zusammen mit dem Taktimpulssignal zur Verfügung
stehen, können Vergleiche vorgenommen werden mit dem Ziel, zu ermitteln, ob die Information in einer Eingangsbitzelle eine "Eins"
oder eine "Null" ist und ob auf eine Eingangsbitzelle, die eine "Null" enthält, unmittelbar eine weitere "Null" folgt. Ferner kann!
man die Vergleiche zu bestimmten Zeiten vornehmen, um einen Aus- !
gangspegelübergang, der eine "Eins" in der Mitte einer Ausgangs- !
bitzelle darstellt, und einen Ausgangspegelübergang, der zwei aufeinanderfolgende "Nullen" an der Grenze zwischen zwei Ausgangsbit
zellen darstellt, zu erzeugen.
Das Gatter G1 wird am Ende jeder Eingangsbitzelle (Fig. 2b),
die eine "Eins" darstellt, aufgetastet, so daß das dritte Flipflop P2 gesetzt wird. Das Gatter G1 läßt einen Impuls immer dann
durch, wenn der 1-Ausgang $Fig» 2c) des Flipflops Fl hoch und der
Taktimpuls (Fig. 2a) niedrig sind. Die Zeltpunkte, da das Gatter
G1 aufgetastet wird, um das Flipflop F? zu setzen, werden durch
die Vorderflanken der mit O1 bezeichneten Impulse in Fig. 2© bestimmt
.
209809/1250
Das Gatter GQ wird unter Setzen des Flipflops FJ in der Mittej
der zweiten von zwei aufeinanderfolgenden Eingangsbitzellen (Fig. j
2b), die "Nullen" enthalten, aufgetastet. Das Gatter GQ läßt immer1
dann einen Impuls durch, wenn das Eingangssignal (Fig. 2b) niedrig,
das zweifach verzögerte Eingangssignal (Fig. 2d) niedrig und der , Taktimpuls (Fig. 2a) hoch sind. Die Zeitpunkte, da das Gatter GQ
aufgetastet wird, um das Flipflop FJ zu setzen, werden durch die Vorderflanken der mit GQ bezeichneten Impulse in Fig. 2e bestimmt.
Jedesmal wenn das dritte Flipflop FJ durch ein Ausgangs signal
vom Gatter GQ öder vom Gatter G1 gesetzt wird, gelangt das Ausgangssignal
des Gatters GQ oder des Gatters G, über den Impulsverenger
P und von dort über das Verzögerungselement D zum Rück- ' setzeingang R des Flipflops. Nachdem das Flipflop FJ gesetzt ist,
wird es immer nach einer durch das Verzögerungselement D bestimmten Zeitspanne rückgesetzt, wenn es nicht durch ein Signal vom .
Gatter Gp oder vom Gatter G-^ zu einem früheren Zeitpunkt rückgesetzt
wird. Der Impulsverenger P stellt sicher, daß der zum Rück-, setzeingang R des Flipflops F3 gelangende Impuls in seiner Dauer
nicht bis zu demjenigen Zeitpunkt reicht, da das Flipflop das nächste Mal gesetzt wird. j
Das Impulssignal nach Fig. 2e von den Gattern G1 und GQ i
(das dazu verwendet wird, das Flipflop FJ zu setzen) kann direkt i auf den Tasteingang des tastbaren Flipflops TF gegeben werden, um
dort ein verzögerungsmoduliertes Ausgangssignal zu erzeugen, bei ;
dem ein Pegelübergang in der Mitte jeder eine "Eins" darstellen- '
den Bitzelle sowie zwischen Bitzellen, die aufeinanderfolgende "Nullen" darstellen, auftritt. Jedoch ist das Flipflop FJ zwischengeschaltet,
um das Tastsignal für das tastbare Flipflop TF kontrolliert zu verzögern. Das Tastausgangssignal des Flipflops
FJ tritt auf, wenn dieses Flipflop rückgesetzt wird. Der Zeitpunkt, zu dem das Flipflop FJ, nachdem es gesetzt worden ist,
rückgesetzt wird, wird durch die jeweilige Informationsbitfolge
bestimmt. Das Flipflop FJ wird normalerweise eine gegebene Zeitspanne
nach seinem Setzen rückgesetzt, während das Rücksetzen eine etwas längere Zeitspanne, d.h. zu einem etwas späteren Zeitpunkt
nach dem Setzen erfolgt, wenn die betreffende Informationsbitfolge aus einer "Eins" und einer darauffolgenden "Eins" oder
209809/1250
aus zwei "Nullen" und einer darauffolgenden dritten "Null" besteht.
Das normale, frühere Rücksetzen des Flipflops F3 wird
durch die Gatter G2 und G-, gesteuert. Das spätere Rücksetzen des
Flipflops Fj5 wird durch das Verzögerungselement D gesteuert.
Das Gatter G2 wird unter Rücksetzen des Flipflops F3 immer
dann aufgetastet, wenn das Informationseingangssignal aus einer "Eins", gefolgt von einer "Null" (d.h. nicht gefolgt von einer
"Eins"), besteht. Das Gatter Gg läßt einen Impuls immer dann
durch, wenn das Informationssignal nach Fig. 2c niedrig und das Informationssignal nach Fig. 2d hoch ist. Die vom Gatter G2 zum
Flipflop F3 gelangenden Rücksetzimpulse sind in Fig. 2f mit G2
bezeichnet.
Das Gatter G^. wird unter Rücksetzen des Flipflops F3 immer
dann aufgetastet, werin das Eingangssignal zwei "Nullen", gefolgt von einer "Eins" (nicht gefolgt von einer dritten "Null"), enthält.
Das Gatter G^, läßt einen Impuls immer dann durch, wenn das
Informationssignal nach Fig. 2b hoch und das Informationssignal nach Fig. 2c niedrig ist. Die Zeitpunkte, zu denen das Gatter G-,
aufgetastet wird, werden durch die Vorderflanken der in Fig. 2f
mit G^, bezeichneten Impulse bestimmt. Immer dann, wenn das Gatter
G2 oder das Gatter G-, äufgetastet ist, wird dadurch das Flipflop i
F3 rückgesetzt, bevor es durch ein Signal (Fig. 2g) vom Verzögerungselement D zurückgesetzt wird. Natürlich kann man auch ander- !
weitige Anordnungen vorsehen, beispielsweise derart, daß die Gatter
G2 und G^ eingangsseitig auf die Folgen "ll" und w000" ansprechen
und das Ausgangssignal des Verzögerungselements D ein ;
früheres Rücksetzen des Flipflops Fj5 bewirkt. ;
Das Q-Ausgangssignal (Fig. 2h) des Flipflops F3 gelangt zum
Tasteingang T des Flipflops TF, so daß dieses Flipflop TF immer
dann umgeschaltet wird, wenn das Flipflop F3 rückgesetzt wird. Am 1-Ausgang (Fig. 2i) des Flipflops TF erscheint ein verzögerung4-moduliertes
Aufzeichnungssignal, in dem ein Pegelübergang innerhalb einer Bitzelle eine "Eins" und ein Pegelübergang nahe der
Grenze zwischen zwei Bitzellen zwei aufeinanderfolgende "Nullen" darstellen.
Im Ausgangssignal tritt ein Pegelübergang innerhalb einer
eine "Eins" darstellenden Bitzelle in der Mitte der Bitzelle dann
209809/1250
auf, wenn auf die "Eins" eine "Null" folgt. Derartige Pegelübergänge,
die sioh aus der Wirkung des Gatters Gp ergeben, sind in
Pig. 2i bei 21 und 22 angedeutet. Im Ausgangssignal erscheint ein Pegelübergang innerhalb einer eine "Eins" darstellenden Bitzelle
zu einem gegenüber der Mitte der Bitzelle um die Spanne d verzögerten Zeitpunkt, wenn auf die "Eins" eine weitere "Eins" folgt.
Ein derartiger Pegelübergang, der sich bei Abwesenheit eines Ausgangssignals vom Gatter G, und bei Anwesenheit eines Impulses DR
(Fig. 2g) vom Verzögerungselement D ergibt, ist in Fig. 2i bei 24
angedeutet. Ein Impuls DR erscheint immer um eine Zeitspanne D1
(Fig. 2h) nach dem Setzen des Flipflops FJ. Die Verzögerung d beträgt einen kleinen Bruchteil, etwa 1/10 bis 1/3 der Bitzellenperiode
oder der Zeitspanne zwischen den am dichtesten beabstandeten Pegelübergängen.
Ein Ausgangspegelübergang nahe der Grenze zwischen zwei aufeinanderfolgende
"Nullen" darstellenden Bitzellen erscheint an der Bitzellengrenze dann, wenn auf die beiden "Nullen" eine "Eins"
folgt. Ein derartiger Pegelübergang, der sich aus der Wirkungsweise des Gatters G^ ergibt, ist in Fig. 2i bei 31 angedeutet.
Ein Ausgangspegelübergang nahe der Grenze zwischen zwei aufeinanderfolgende
"Nullen" darstellenden Bitzellen erscheint zu einem gegenüber der Bitzellengrenze um die Zeitspanne d verzögerten
Zeitpunkt, wenn auf die beiden "Nullen" eine dritte "Null" folgt. Derartige Pegelübergänge, die sich bei Abwesenheit eines Ausgangssignals
vom Gatter G^ und bei Anwesenheit eines Impulses DR (Fig.
2g) vom Verzögerungselement D ergeben, sind in Fig. 2i bei 33
angedeutet.
Das verzögerungsmodulierte Ausgangssignal nach Fig. 21 ist
dadurch gekennzeichnet, daß die am dichtesten beabstandeten Pegelübergänge immer dann auftreten, wenn die Informationsbitfolge aus
aufeinanderfolgenden "Einsen" oder "Nullen"besteht, Der eine zweite "Eins" darstellende Pegelübergang bei 25 ruft bei der magnetischen
Aufzeichnung einen Effekt hervor, der bis zum aufgezeichneten Pegelübergang der vorausgehenden "Eins" reicht und diesen
teilweise überlappt. Beim Ablesen der aufgezeichneten Information erscheint daher die erste aufgezeichnete "Eins" zeitlich früher
als sie es sollte, da sie durch die zweite aufgezeichnete "Eins"
209809/1250
nach links gedrängt worden ist. Diese Zusammendrängung der ersten ,
"Eins" kann die einwandfreie Wiedergabe dieser Größe verhindern. !
■ Erfindungsgemäß wird der durch die folgende "Eins" auf die erste
"Eins" ausgeübte Zusammendrängungseffekt im voraus dadurch
kompensiert, daß der der ersten "Eins" entsprechende Pegelübergang 24 gegenüber der Mitte der Bitzelle um den Betrag d verzögert
wird. Der Zusammendrängungseffekt des späteren Pegelübergangs 25 bewirkt, daß der Pegelübergang bei 24 effektiv zur Mitte seiner
Bitzelle "zurückgestoßen" wird. Auf diese Weise wird der Zusammendrängungseffekt
während der Aufzeichnung kompensiert und die Information
bei der Abtastung des magnetischen Aufzeichnungsträgers durch einen Lesekopf richtig wiedergegeben. Der Zusammendrängungseffekt aufeinanderfolgender "Nullen" wird in entsprechender Weise
dadurch kompensiert, daß ein Pegelübergang 35 (Fig. 2i) zwischen
zwei "Nullen" enthaltenden Bitzellen nur dann verzögert wird, wenn anschließend eine dritte "Null" folgt.
Die Bezeichnung der verschiedenen Pegelübergänge mit "Eins" und "Null" ist hier rein willkürlich gewählt und kann auch umgekehrt
werden. Ebenso 1st die Bezeichnung der Flipflop-Klemmen mit PS, PR, S, R, 1 und 0 willkürlich.
209809/1250
Claims (1)
- Patentansprüche1.) Einrichtung zur magnetischen Aufzeichnung.von Binärinformationen, bei der das aufzuzeichnende Informationssignal in der Mitte von Bitzellen des einen Binärwertes sowie an der Grenze von aufeinanderfolgenden Bitzellen des anderen Binärwertes jeweils Pegelübergänge aufweist, gekennzeichnet durch eine erste Verzögerungsanordnung (G1, D), welche den Pegelübergang in der Mitte einer Bitzelle des einen Binärwertes (11I") um den Bruchteil einer Bitzelle verzögert, wenn auf diese Bitzelle unmittelbar eine weitere Bitzelle des gleichen Binärwertes ("l") folgt; und durch eine zweite Verzögerungsanordnung (GQ, D), welche den Pegelübergang an der Grenze zwischen zwei Bitzellen des anderen Binärwertes ("θ") um den Bruchteil einer Bitzelle verzögert, wenn auf diese beiden Bitzellen unmittelbar eine dritte Bitzelle des gleichen Binärwertes (11O11) folgt.2.) Einrichtung nach Anspruch 1, gekennzeichnet durch eine erste Rücksetzanordnung (P,, G^), die einen Pegelübergang an der Grenze zwischen zwei aufeinanderfolgenden Bitzelleji des anderen Binärwertes (11O"), auf die unmittelbar eine Bitzelle ; des einen Binärwertes (11I") folgt, wahrnimmt und veranlaßt, daß dieser Übergang vor der durch die zweite Verzögerungsanordnung veranlaßten Aufzeichnung eines Übergangs aufgezeichnet wird; und durch eine zweite Rücksetzanordnung (P,, F2, Gp), die einen Pegelübergang in der Mitte einer Bitzelle des einen Binärwertes ("l"), auf die unmittelbar eine Bitzelle des anderen Binärwertes (11O") folgt, wahrnimmt und veranlaßt, daß dieser Übergang vor der durch die erste Verzögerungsanordnung veranlaßten Aufzeichnung eines Übergangs aufgezeichnet wird.5.) Einrichtung nach Anspruch 1, gekennzeichnet durch ein Flipflop (F-,), das jeweils am Ende einer Bitzelle des einen Binärwertes (11I") durch eine erste Setzanordnung (G1) sowie in der Mitte der zweiten von zwei aufeinanderfolgenden Bitzellen des anderen Binärwertes (11O") durch eine zweite Setzanordnung (G0) gesetzt und durch entweder die erste oder die zweite Verzögerungsanordnung rückgesetzt wird.209809/12504.) Einrichtung nach Anspruch 2, gekennzeichnet durch ein Flipflop (F^), das jeweils am Ende einer Bitzelle des einen Binärwertes (11I") durch eine erste Setzanordnung (G.) sowie in der Mitte der zweiten von zwei aufeinanderfolgenden Bitzellen des anderen Binärwertes (11O") durch eine zweite Setzanordnung (Gq) gesetzt und durch entweder die erste oder die zweite Verzögerungsanordnung oder die erste oder die zweite Rücksetzanordnung rückgesetzt wird.209809/1250
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US59406266A | 1966-11-14 | 1966-11-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1549007A1 true DE1549007A1 (de) | 1972-02-24 |
Family
ID=24377352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19671549007 Pending DE1549007A1 (de) | 1966-11-14 | 1967-11-14 | Einrichtung zur magnetischen Aufzeichnung von Binaerinformationen |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US3488662A (de) |
| DE (1) | DE1549007A1 (de) |
| GB (1) | GB1143694A (de) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3545003A (en) * | 1968-10-07 | 1970-12-01 | Singer General Precision | Modified phase modulation magnetic recording system |
| US3631429A (en) * | 1968-11-19 | 1971-12-28 | Pacific Micronetics Inc | System for reproducibly storing digital data |
| US3631422A (en) * | 1969-02-03 | 1971-12-28 | Ibm | System for detection of data time interval measurement |
| NL160963C (nl) * | 1969-07-09 | Burroughs Corp | Stelsel voor magnetische registratie en reproduktie. | |
| US3623041A (en) * | 1969-07-22 | 1971-11-23 | Ibm | Method and apparatus for encoding and decoding digital data |
| US3750121A (en) * | 1971-06-18 | 1973-07-31 | Honeywell Inc | Address marker encoder in three frequency recording |
| US3947878A (en) * | 1972-03-17 | 1976-03-30 | General Instrument Corporation | Self-clocking NRZ recording and reproduction system |
| US3815108A (en) * | 1972-03-17 | 1974-06-04 | Gen Instrument Corp | Self-clocking nrz recording and reproduction system |
| US3815122A (en) * | 1973-01-02 | 1974-06-04 | Gte Information Syst Inc | Data converting apparatus |
| FR2234708B1 (de) * | 1973-06-22 | 1976-09-17 | Thomson Csf | |
| US3848251A (en) * | 1973-07-02 | 1974-11-12 | Ibm | Logical circuitry for recovering rpm decoded prm recorded data |
| US3879342A (en) * | 1973-12-28 | 1975-04-22 | Honeywell Inf Systems | Pre-recorded digital data compensation system |
| US4000513A (en) * | 1975-07-28 | 1976-12-28 | Computer Peripherals, Inc. | Apparatus and method for data recording with peak shift compensation |
| US4000512A (en) * | 1975-12-17 | 1976-12-28 | Redactron Corporation | Width modulated magnetic recording |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3067422A (en) * | 1958-12-24 | 1962-12-04 | Ibm | Phase distortion correction for high density magnetic recording |
| US3235855A (en) * | 1961-10-02 | 1966-02-15 | Honeywell Inc | Binary magnetic recording apparatus |
| FR1387879A (fr) * | 1963-11-05 | 1965-02-05 | Bull Sa Machines | Arrangement de commande d'écriture en modulation de phase |
| US3377583A (en) * | 1964-10-08 | 1968-04-09 | Mohawk Data Science Corp | Variable density magnetic binary recording and reproducing system |
-
0
- GB GB1143694D patent/GB1143694A/en active Active
-
1966
- 1966-11-14 US US594062A patent/US3488662A/en not_active Expired - Lifetime
-
1967
- 1967-11-14 DE DE19671549007 patent/DE1549007A1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US3488662A (en) | 1970-01-06 |
| GB1143694A (de) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2711526C2 (de) | Verfahren und Anordnung zur Codierung von sequentiell in aufeinanderfolgenden Bitzellen eines Übertragungskanals übertragenen Binärdaten in einem Signalzug | |
| DE68923207T2 (de) | Schaltung zur Verhinderung eines metastabilen Zustandes. | |
| DE1499842C3 (de) | Einrichtung zur Codeumwandlung eines einfachen NRZ-Signals in ein selbsttaktierendes NRZ-Signal | |
| DE1549007A1 (de) | Einrichtung zur magnetischen Aufzeichnung von Binaerinformationen | |
| DE2844216A1 (de) | Synchronisierfolgecodierung bei code mit begrenzter lauflaenge | |
| DE1940021C3 (de) | Impulsdiskriminatorschaltung | |
| DE2718490A1 (de) | Decodierung von signalwellenzuegen | |
| DE1913622C3 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
| DE2229747A1 (de) | Verfahren und Anordnung zur binaren Co dierung sowie Decoder zur Decodierung von Impulsmustern | |
| DE1499708A1 (de) | Verfahren und Anordnung zur Wiedergabe magnetisch gespeicherter digitaler Informationen | |
| DE1474317A1 (de) | Diskriminator fuer Binaerziffern | |
| DE1119567B (de) | Geraet zur Speicherung von Informationen | |
| DE1092059B (de) | Magnetisches Aufzeichnungsverfahren zur Speicherung binaerer Informationen | |
| DE1462585A1 (de) | Diskriminieranordnung | |
| DE1449422A1 (de) | Aufzeichnungs-System | |
| DE1242688B (de) | Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen | |
| DE1963677A1 (de) | Dekodierer | |
| DE2133660A1 (de) | Codierer | |
| DE2052317A1 (de) | Einrichtung und Verfahren zum Auf zeichnen binarer Informationen | |
| DE2158028A1 (de) | Verfahren zur Decodierung eines Selbsttakt-Informationssignals sowie Decoder zur Durchführung dieses Verfahrens | |
| DE2133567A1 (de) | Codierer | |
| DE2818979A1 (de) | Anordnung zum magnetischen speichern digitaler informationen | |
| DE4343252A1 (de) | Schaltung zum Dekodieren von 2T-vorkodierten Binärsignalen | |
| DE2400011C2 (de) | Detektoreinrichtung zum Feststellen einer gültigen digitalen Aufzeichnung auf einem magnetischen Aufzeichnungsträger | |
| DE1900099A1 (de) | Magnetisches Aufzeichnungsverfahren |