DE1514927A1 - Halbleiteranordnung - Google Patents
HalbleiteranordnungInfo
- Publication number
- DE1514927A1 DE1514927A1 DE19661514927 DE1514927A DE1514927A1 DE 1514927 A1 DE1514927 A1 DE 1514927A1 DE 19661514927 DE19661514927 DE 19661514927 DE 1514927 A DE1514927 A DE 1514927A DE 1514927 A1 DE1514927 A1 DE 1514927A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor
- indium
- aluminum
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
- "Halbleiteranordnung' Die Erfindung betrifft eine Halbleiteranordnung, insbesondere eine Planaranordnung, deren Halbleiterzonen zumindest teilweise durch mehrschichtige Leitbahnen kontaktiert sind und ein Verfahren: zu deren Herstellung.
- Die Erfindung besteht bei dieser Halbleiteranordnung darin, daß die unterste Leitbahuschicht zumindest auf der Kontaktstelle der Halbleiterzone(n) aus Indium oder einer Indiumlegierung besteht: Dabei handelt es sich bei der untersten Leitbahnschicht, die in der Regel als Kontaktbahn dient, um die zuerst auf den Halbleiterkörper-aufgebrachte Schicht.
- Früher wurde bereits vorgeschlagen, zurontakP-inn Halbleiterbauelementen, insbesondere solchen, die nach der Planartechnik hergestellt werden, mehrschichtige Leitbahnen zur Kontaktierung der Halbleiterzonen zu verwenden. So wurde beispielsweise unter Anlehnung an die sogenannte "13eam-lead-Technik" eine Leitbahn vorgeschlagen, deren erste Schicht aus Ahumnum, eine-zweite Schicht aus Chrom .und die letzte, galvanisch abgeschiedene Schicht aus Gold besteht. Es sind auch bereits Leitbahnen bekannt gewdrden9 deren Schichtenfolge durch Platin, Titan: und Gold gebildet wird.
- Bei der Kontaktierung der Halbleiterbauelemente-mit Leitbahnen sind immer'mehrere Bedingungen zu erfüllen. So -. dürfen natürlich durch das Aufbringen der Leitbahnen, keine_--Kurzschlüsse zwischen zwei, Zonen des'Halbleiterbauelementes zustande kommen. Weiterhin muß von einer Leitbahn verlangt werden,' daß sie sowohl auf der Kontaktstelle der Halbleiterzone als auch auf der den- Halbleiterkörper bedeckenden Isolierschicht gut haftet, und daß der Kontaktwiderstand zwischen Halbleiterzone und Leitbahn möglichst klein ist.
- Bei dem bisherigen Verfahren, das durch die Erfindung erheblich verbessert. wurde.,. wird beispielsweise bei der- Herstellung. von:Transistoren in einen Halbleiterkörper-vom Leitungstyp der.-Koilektorzöne eine Basiszone eindiffundiert. Nach diesem,Vorgang.. wird die Halbleiteroberfläche wieder mit einer-gesch,los,senen Isolierschicht versehen, in die Fenster zur-Einlegierung-oder. Eiridiffundierung der Emit_terzonen eingebracht werden. Soll der Emitter'beispielsweise einlegiert werden, so wird üblicherweise unter-Anwendung.der bekannten Maskentechnik Aluminium.durch die Fenster-inder Isolierschicht auf den Halbleiterkörper aufgedampft und in einem nachfolgenden Wärmeprozeß in-diesen ein- legiert., Das Legierungsmaterial kann auch aus mehreren -Schichten bestehen, beispielsweise aus zwei Aluminiumschichten, zwischen denen eine Antimonschicht eingebaut ist, die das Auslaufen des Legierungsmaterials während des Legierens verhindert.
- Zur wirtschaftlichen Herstellung von Planarelementen werden bei der Kontaktierung-der Halbleiterzonen in dit die . Halbleiteroberfläche bedeckende Isolierschicht wiederum Öffnungen eingebracht, in die das Kontaktmaterial einzubringen. ist. Vorteilhafterweise werden zur Kontaktierung der Halbleiterzonen Leitbahnen aufgedampft:, die sich von der Kontaktstelle der Halbleiterzone auf die umgebende Isolierschicht erstrecken und dort in Form eines Kontaktfleckes, beispielsweise auf Podesten aus Isoliermaterial enden. Die genannten Leit- oder Kontaktbahnen bestanden bisher entweder aus den bereits genannten Materialien oder in einem anderen Fall aus übereinander angeordneten Schichten aus Chrom, Gold und einer Gold- Silber-Legierung. Bei a11 diesen Leitbahnausführungen tritt bei der Produktion der Planarelemente in vielen Fällen ein großer Ausfall auf.. Eine der hauptsächlichen Fehlerursachen ist die bereits genannte Kurzschlußbildung zwischen zwei Zonen den Halbleiterbauelementest die vom Durchlegieren oder Durch-diffundieren einer Halbleiterzone bzw.-einer Leitbahnschicht-herrühren. Vor allem hat sich erwiesen, daß Chromatome durch jede undichte Stelle der Isolierschicht in das Innere des Halbleiterkörpers dringen und dort zu unvorhergesehenen und unerwünschten_Nebenschlüss'en führen: Man versuchte bereits diese Fehlerquelle dadurch zu beseitigen, daß Leitbahnen aus reinem Aluminium auf die Kontaktstelleri und die Isolierschicht aufgedampft wurden, doch ergab sich hierbei keine--wesentliche Senkung der Ausfallrate, da bei dieser Leitbahn der Kontekt zwischen Leitbahn und Halbleiterzone schlecht ist, das heißt, man erhält an den Kontaktstellen unzulässig hohe Werte für die Kontakt- und 'Übergangswiderstände.
- Gemäß der Erfindung wird nun auf die Kontaktstelle der Halbleiterzone und unter Umständen auf den Teil der Isolierschicht über den die Leitbahn geführt werden soll aber unter die abschließende Leitbahnschicht aus Aluminium oder einem anderen Metall eine Schicht aus Indium oder aus einer Indiumlegierung aufgebracht.. Man kann einmal auf die Kontaktstelle der Halbleiterzone eine reine Indiumschicht aufbringen und dann darüber eine Leitbahn aus Aluminium, Chrom, Gold oder dergleichen, aufdampfen, -die-sich dann auch auf die Isolierschicht erstreckt. In diesem Fall ist jedoch bei der Aufdampfung :der Indlumschicht und der abschließenden Leitbahnschicht auf Grund der unterschiedlichen Aufdampfflächen ein Masken-Wechsel erforderlich. Will man diesen Maskenwechsel vermeiden, wird man am vorteilhaftesten auf den ganzen Oberflä.chenbereich der für die Aufdarnpfung der Leitbahn vorgesehen ist, eine Schicht aus einer Indiumlegerung, beispielsweise aus Indium-Aluminum :aufdampfen. Eine derartige ndumlegierung hat den Vorteil, daß eine aus ihr gebildete Schicht .m Gegensatz zum reinen Iridium sehr gut auf der Isolierschicht haftet.
- In zahlreichen Versuchen hat sich erwiesen, daß eine Verwendung einer Iridium..- oder Indiumlegierung-Zwischenschicht in der angeführten Weise zu entscheid=end herabgesetzten Ausfallraten -führ, So wird durch diese Zwischens.C1-1icht der :gute -Kontakt -und damit der kleine Übergangswiderstand zwris.chen der.Halbleiterzone und der Leitbahn gswä^.::>3eist.; gleichzeitig . . :r@@rt dien e- Schicht aber auch Zu:°zschlösse zwischen Jenachbarten Halbleil,erzonen.. Die Erfindung soll noch anhand eines Ausführungsbeispeles näher erläutert werden.
- Die Figuren 1.a und ib zeigen im Schnitt und in der Drauf- sicht :einen Planartransistor, beispielsweise aus Germanium der aus einem' Halbleiterkörper 1. vom Leitungstyp der Kollektorzone besteht und in den eine Basiszone 2 eindiffuadient wurde. Auf der Halbleiteroberfläche befindet sich eine Isolierschicht 3, die beispielsweise aus Siliziucn.-oxy:d besteht und die an bestimmten Stellen zu Podesten und 5 verstärkt äst. In diese Isolierschicht wurde ein Fenster eingebracht durch das Legierungsmaterial 6 für merz Emitter auf den :Halbleiterkörper 2 aufgedampft' wuxd.e. Dieses Material besteht beispielsweise aus Aluminium oder aus einem anderen, den gewünschten Dotierungsstoff enthaltenden Material. Durch Erwärmung wird die Emitterzone 7 in die Basiszone einlegiert und muß nun noch kontaktier'- werden. Zu diesem Zweck wird auf- die Emitterzone und auf die Teile der Isolierschicht, die zur Aufnahme der Leitbahn vorgesehen sind eine Schicht 8 aus einer Iadiumlegiarung, beispielsweise aus Indium Aluminium aufgedampft® Auf diese Schicht wird dann die eigentliche Leitbahn 9 aus .einem Metall, beispielsweise aus Aluminium, Chromoder Gold gleichfalls aufgedampft. Die unter der Leitbahn befindliche Schicht 8 aus einer Indiumlegierung verhindert Kurzschlüsse zwischen der -Basis- und der Emitterzone. Gleichzeitig weist diese Schicht den Vorteil auf, daß sie auf dem Isoliermaterial, in diesem Falle- auf der Silizäumoxydschicht gut haftet und auf ihr selbst die Leitbahnschicht 9 fest haftet, so daß die elektrische Verbindung zwischen der Emitterzone und der Leitbahn gut ist und die Übergangswiderstände klein sind.
- Das beschriebene Kontaktferungsverfahren kann selbstver- ständlich bei allen Halbleiterbauelementen,'wie Dioden,- integrierte Schaltgreise und dergleichen vorteilhaft an- gewendet werden. Bei all diesen Anordnungen wird die Schicht aus Indium- oder einer Indiumlegierung mit einer Dicke von ca. o-,1 u auf den Halbleiterkörper aufgedampft.
Claims (1)
- P a t e n t a ns p r ü c h e 1) Halbleiteranordnung, insbesondere Planaranbrdnung, deren Halbleiterzonen zumindest teilweise. durch mehrechichtige Leitbahnen kontaktiert sind, dadurch gekennzeichnet, daß die unterste.Leitbahnschicht zumindest auf der Kontakt- stelle der Halbleiterzone(n) aus Indium oder'einer Indium- -legierung besteht. 2) Halbleiteranordnung nach Anspruch 1, dadurch- gekennzeichnet, daß die unterste Leitbahnschicht aus'einar Indium-Aluminium-Leglerung besteht. 3) Halbleiteranordnung nach Anspruch 1 und 2, dadurch ge- kennzeichnet, daß die Schicht aus Indium oder aus einer Indiumlegerung@ca: o,.1/u dick ist. Verfahren zur Herstellung einer-Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht aus Indium- oder einer Indiumlegierung-auf den Halbleiterkörper zumindest ah. den Kontaktstellender zur Kontaktierung vorgesehenen Zonen auf den Halbleiterkörper aufgedampft wird, und daß anschließend eine oder mehre weitere Schichten auf die zuerst aufgebrachte Schicht und auf Teile der auf dem Halbleiterkörper befindlichen Isolierschicht aufgebracht werden. 5) Verfahren nach Anspruch 4, gekennzeichnet durch seine Verwendung zur Kontakterung eines Germanium-Planartransistors, insbesondere zur Kontaktierung dessen einle- gierten oder eindiffundierten Emitterzone: 6) Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Herstellung der: Emitterzone eine-Aluminiumschicht in die Basszone des Halbleitrrkörpers :einlegiert -wird. -7) Verfahren nach einem der vorhergehenden Ansprüche, da- durch gekennzeichnet, daß auf die Schicht aus Indum oder einer Indumlegierung eine weitere Schicht aus Aluminium,. Gold oder Chrom aufgebracht wird, die sich auch auf-Teile der die Halbleiteroberfläche bedeckenden Isolierschicht erstreckt. $:) Verfahren nach Anspruch 7', dadurch gekennzeichnet, daß die Leitbahnen auf der Halbleiteroberfläche auf aus Isoliermaterial gebildeten Podesten enden.-. 9) Verfahren nach Anspruch 7 und 8-, dadurch gekennzeichnet, daß das Isoliermaterial aus Siliziumoxyd besteht..
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET0030476 | 1966-02-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1514927A1 true DE1514927A1 (de) | 1969-09-04 |
Family
ID=7555605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661514927 Pending DE1514927A1 (de) | 1966-02-18 | 1966-02-18 | Halbleiteranordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1514927A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2320633A1 (fr) * | 1975-08-04 | 1977-03-04 | Itt | Boitier de circuit integre |
FR2320631A1 (fr) * | 1975-08-04 | 1977-03-04 | Itt | Dispositif semi-conducteur a points de contact en relief |
-
1966
- 1966-02-18 DE DE19661514927 patent/DE1514927A1/de active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2320633A1 (fr) * | 1975-08-04 | 1977-03-04 | Itt | Boitier de circuit integre |
FR2320631A1 (fr) * | 1975-08-04 | 1977-03-04 | Itt | Dispositif semi-conducteur a points de contact en relief |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19747756C2 (de) | Klemmenmaterial und Anschlußklemme | |
DE1965546C3 (de) | Halbleiterbauelement | |
DE2440481C3 (de) | Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger | |
DE2517939C2 (de) | Verfahren zur Herstellung einer für Infrarotstrahlung empfindlichen Photodiode | |
DE2848034A1 (de) | Kapazitiver feuchtefuehler | |
DE2032872B2 (de) | Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse | |
DE4410055A1 (de) | Elektrische Durchführung/Kondensator-Kombination | |
DE1614928A1 (de) | Verfahren zur Kontaktierung von Halbleiter-Bauelementen | |
DE102009022096A1 (de) | Chip-Widerstand und Verfahren zur Herstellung desselben | |
DE1765164C3 (de) | Verfahren zur Bindung von Stromleitern | |
DE1614148B2 (de) | Verfahren zum herstellen einer elektrode fuer halbleiter bauelemente | |
DE1627762A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2315710B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE3011952C2 (de) | Sperrfreier niederohmiger Kontakt auf III-V-Halbleitermaterial | |
DE3421672A1 (de) | Wechsellastbestaendiges, schaltbares halbleiterbauelement | |
DE1258518B (de) | Verfahren zum Herstellen eines Halbleiterelements mit einer gelochten Isolierschicht ueber einer eingelassenen Zone | |
DE1614233B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE1178519B (de) | Verfahren zur Herstellung von Halbleiter-bauelementen durch das Aufschmelzen einer kleinen Menge Elektrodenmaterials auf einen halbleitenden Koerper | |
DE1514927A1 (de) | Halbleiteranordnung | |
DE1764171A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE2453578A1 (de) | Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht | |
DE3786807T2 (de) | Halbleiterbauelement mit variabler Kapazität. | |
DE1813551B2 (de) | Planartransistor | |
DE69026148T2 (de) | Methode und Konstruktion einer elektrischen Verbindung zu einem oxydischen Supraleiter | |
DE2216338A1 (de) | Feld-Effekt Transistor mit einer Gate-Elektrode aus Polysilizium mit geringem elektrischem Widerstand |