DE1512200B2 - Verfahren und schaltungsanordnung zur ternaeren codierung - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur ternären Codierung unter Verwendung eines Kaskadencodierer mit in Kaskade geschalteten Schaltkreisen, deren Zahl der Stellenzahl der Codierung entspricht, bei dem ein analoges Signal dem Schaltkreis in der ersten Stufe zugeführt, in jedem Schaltkreis einer vorgeschriebenen analogen Umwandlung unterworfen und dem Schaltkreis in der letzten Stufe zugeführt wird und ein den Wert der jeweiligen Codestelle anzeigender digitaler Impuls von jedem Schaltkreis jedesmal erzeugt wird, wenn das analoge Signal jeden Schaltkreis durchläuft. Des weiteren betrifft die Erfindung eine Schaltungsanordnung zur Durchführung des Verfahrens.

Bekannt sind binäre Zählercodierer, Parallel-Vergleichscodierer, Rückkopplungs - Vergleichscodierer und Kaskadencodierer, jedoch treten bei jedem dieser Codierer Schwierigkeiten auf, wenn eine Codierung mit hoher Geschwindigkeit und hoher Genauigkeit ausgeführt werden soll. Um z. B. analoge Signale mit einem Frequenzband von 5 MHz, die bei der Fernsehübertragung mit einem zehnstelligen binären Code verwendet werden, zu codieren, ist es notwendig, das Intervall zwischen den Amplitudenmodulations-Pulssignalen (PAM-Signale) 100 nsec und die Genauigkeit der Codierung ungefähr 0,1% der maximalen Amplitude zu machen.

Bei dem Zählercodierer wird die Wiederholungsfrequenz des Zählimpulses deshalb sehr hoch und beträgt bis zu etwa 10 000 MHz, was sehr schwierig auszuführen ist.

Auch im Fall des Parallel-Vergleichscodierers ist es erforderlich, bis zu 1000 Komparatoren vorzusehen, was notwendig ist, um die höchste Genauigkeit in dem Codierkreis zu erhalten, was diesen Codierer sehr teuer macht. Bei dem Rückkopplungs-Vergleichs-Codierer ist es notwendig, die Zeitperiode für den Umlauf der Schleife sehr kurz zu machen, und ein örtlicher Decodierer ist erforderlich, um mit einer sehr hohen Geschwindigkeit zu arbeiten, wobei der stationäre Zustand etwa in Nanosekunden erreicht werden muß und es praktisch schwierig ist, eine solche hohe Geschwindigkeit auszuführen.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur ternären Codierung unter Verwendung eines Kaskadencodierers zu schaffen, bei dem die Zahl der Schaltkreise verringert wird und gleichzeitig die Codierung mit hoher Geschwindigkeit und großer Genauigkeit ausgeführt werden kann. Gemäß der Erfindung ist hierfür vorgesehen, daß in jedem Schaltkreis eine Vorspannung dem Eingangssignal so zugeführt wird, daß zwischen dem Eingang und dem Ausgang des Schaltkreises die Beziehung

y =

-3x + 2 ( 1

3x
-Zx-

Ο^τ

oder y = Zx- 2

3x

-y > χ ^ -Λ

gebildet wird (wobei χ die Amplitude des Eingangsanalogsignals, das an den Schaltkreis anzulegen ist, und y die Amplitude des Ausgangsanalogsignals des Schaltkreises bedeuten und das Eingangssignal χ auf 1^x^ — 1 normiert ist), das so vorgespannte Eingangssignal gleichgerichtet und verstärkt wird und entsprechend der Amplitude des Eingangssignals ein digitaler Impuls erzeugt wird.

Der Vorteil des Anmeldungsgegenstandes besteht darin, daß durch die Verwendung eines ternären Codiersystems weniger Codierstufen für den gleichen Arbeitsbereich erforderlich sind, wodurch die nachteiligen Laufzeiteinflüsse vieler Codierstufen verringert werden.

Die Erfindung wird an Hand der Zeichnung erläutert, in der sind

F i g. 1 bis 3 Darstellungen eines bekannten binären Kaskadencodierers,

F i g. 4 eine Darstellung der ternären Codeplatte gemäß der Erfindung,

F i g. 5 Darstellungen der Faltungskennlinien, die bei Ausführung der ternären Codierung gemäß der Erfindung erhalten werden,

F i g. 6 ein Blockschaltbild des ternären Codierers gemäß der Erfindung,

. F i g. 7 eine Darstellung einer Schaltung zum Erzeugen der Kennlinien gemäß Fig. 5,

F i g. 8 eine Darstellung einer praktischen Ausführungsform einer Schaltung zum Erzeugen der Kennlinien in F i g. 5,

F i g. 9 Darstellung zum Erläutern der Arbeitsweise der Teile der Schaltung nach F i g. 8,

Fig. 10 eine Darstellung zum Erläutern der Arbeitsweise der Schaltung der F i g. 8 für die Erzeugung von ternären Codes und

Fig. 11 eine Darstellung eines bekannten Schmitt-Kreises, der den Teilen 813 und 814 in F i g. 7 entspricht.

Zum Verständnis der Erfindung wird an Hand der Fig. Γ bis 3 zuerst ein binärer Kaskadencodierer mit η Spalten beschrieben.

Mit 100 ist die Eingangsklemme zum Zuführen des Abtastsignals bezeichnet, das dadurch erhalten wird, daß die Amplitude des vorher erwähnten Abtastimpulses gehalten wird. Mit 101 ist die Eingangsklemme zum Anlegen der Vorspannung (oder Stromes) bezeichnet. 111, 112 ... 11 η bezeichnen Komparatoren. 121, 122 ... 12 (n - 1) bezeichnen Vollweg-Gleichrichter. 131,132 ... 13 (n - 1) bezeichnen Verstärker mit einem Verstärkungsgrad von 2, entsprechend dem binären Codierprozeß. 141,142 ... 14 (η — 1) bezeichnen Vorspannungs - Summierknoten, und 151, 152 ... 15 η bezeichnen Ausgangsklemmen zum Aussenden von Codes entsprechend jeder Spalte.

F i g. 2 erläutert das Verfahren der oben beschriebenen Codierung. Die Ordinatenachsen bezeichnen die Amplitude, die innerhalb des Bereiches von + 1 bis — 1 standardisiert ist. (a) zeigt den Bereich der Amplitude des Abtastsignals mit den Symbolen —1, —1/2, 0, 1/2 und 1 zur Unterstützung der nachfolgenden

1

Beschreibung, (b) zeigt die Amplitude, die durch Falten (a) durch einen Vollweg-Gleichrichter erhältlich ist. (c) wird erhalten, indem (b) um —1/2 vorgespannt wird, (d) wird erhalten, indem (c) umgekehrt und verstärkt wird ( —2mal). F i g. 3 zeigt die Codeplatte entsprechend den abwechselnden binären Codes, die durch dieses Codiersystem erhalten werden. Wenn die Abtastsignaleingänge in vertikaler Richtung zugeführt werden, wie dies durch die Teile dargestellt ist, die in der Zeichnung in gestrichelten Linien gezeigt sind, die parallel zu den Abszissenachsen liegen, können Codes entsprechend den Amplituden getrennt von den Uberschneidungspunkten mit den Eingängen an den Mustern entsprechend jeder Spalte wie die Codes der ersten, zweiten ... fünften Spalte erzeugt werden, die von dem höheren Grad der binären Zahl an der linken Seite der Zeichnung beginnen.

In jedem Muster bezeichnen die schraffierten Teile »1« und die freien Teile »0«. Unter Bezugnahme auf F i g. 1 wird das Codierverfahren beschrieben. Das zu codierende Abtastsignal tritt von der Eingangsklemme 100 ein, und zuerst wird die Polarität der Amplitude des Signals durch den Komparator 111 diskriminiert. Wenn das Signal positiv ist, wird der Ausgangscode von »1« (positiver Impuls) von 151 als erste Spalte ausgesendet. Wenn das Signal negativ ist, wird der Ausgangscode von »0« (kein Impuls) ausgesendet. Der Code wird in folgender Weise in der zweiten Spalte erzeugt. Das Eingangssignal, das von der Klemme 100 eintritt, wird vollweggleichgerichtet durch 121, und die Amplitude wird gefaltet, d. h., (a) in F i g. 2 wird gefaltet in (b). Die Amplitude wird dann um —1/2 durch den Summierknoten 141 vorgespannt, und (b) in Fig. 2 wird (c). Die Amplitude von (c) wird —2mal durch den Verstärker 131verstärkt, wie dies bei (d) in F i g. 2 gezeigt ist. Dann wird die Polarität durch 112 diskriminiert, und der Code, welcher der zweiten Spalte entspricht, wird zu 152 ausgesendet. Danach wird das Falten der Amplituden (Vollweggleichrichtung), die Vorspannungssummierung, die Verstärkung um — 2mal und die Diskriminierung der Polarität (Vergleichung) aufeinanderfolgend wiederholt, und der Code jeder Spalte wird von 153, 154 ... 15 η ausgesendet. Wie sich aus der obigen Beschreibung des Codierverfahrens ergibt, werden Codes der η Spalten, die von 151,152 ... 15« erhalten werden, abwechselnde Binärcodes, wie dies in der Codeplatte der F i g. 3 zu sehen ist. Im Prinzip müssen diese Codeausgänge gleichzeitig erhalten werden, jedoch werden in der Praxis die Spalten niedrigen Grades wegen der Verzögerungen in den Verstärkern jeder Stufe später erhalten. Aus diesem Grunde wird üblicherweise ein geeigneter Verzögerungskreis an die Ausgangsklemme für jede Spalte angefügt, und die Codes werden als parallele Codes oder Reihencodes abgenommen. Der Nachteil dieses Systems besteht darin, daß die Ubergangswellenform des Signals, das zu der nächsten Stufe gesendet wird, wegen der Nichtlinearität des Amplitudenfaltkreises sehr kompliziert wird und die Zahl der Spalten groß ist. Auch ist die Geschwindigkeit und die Genauigkeit sehr beschränkt, wenn viele Stufen in Kaskadeverbindung verwendet werden, was bereits z. B. in »Bell System Technical Journal«, Vol. 44, Nr. 9, S. 1913, November 1965, beschrieben ist.

Die Überlappung der Einschwingwellenformen, die irt (n- 1) Stücken der Vollweggleichrichter mit hoher Geschwindigkeit auftritt, und die Verdoppelung der Verstärkerstufen wird nämlich in den Spalten geringeren Grades größer, und eine Zeitperiode wird erforderlich, bis die Wellenform in den stationären Zustand übergeht und sich die kleinste obere Grenze der Geschwindigkeit, die verglichen werden kann, verringert.

Aus diesem Grund sind die Geschwindigkeit und die Genauigkeit bei dem bekannten Codiersystem beschränkt. Die Erfindung überwindet diesen Nachteil und schafft einen Kaskaden-Codierer mit hoher Geschwindigkeit, hoher Genauigkeit und geringen Kosten. Der Zweck der Erfindung besteht darin, es möglich zu machen, ternäre Codierverfahren Kaskaden-Codierer anzuwenden und die Zahl der Stufen mit nichtlinearer Charakteristik, deren Amplituden gefaltet werden, kleiner als im Fall des binären Codiersystems zu machen und den ungünstigen Einfluß der Einschwingwellenform zu vermeiden und eine hohe Geschwindigkeit, eine hohe Genauigkeit und geringe Kosten zu erreichen. Um z. B. eine Codierung von etwa 72000 der maximalen Amplitude zu erreichen, erfordert der bekannte binäre Kaskaden-Codierer eine Zahl von Stufen, die 11 Spalten äquivalent ist, während der ternäre Codierer nach der Erfindung nur eine Zahl von Stufen erfordert, die 7 Spalten äquivalent ist, woraus sich ergibt, daß gemäß der Erfindung eine hohe Geschwindigkeit und eine hohe Genauigkeit erreicht werden können. Wenn das ternäre Codiersystem bei einem Kaskaden-Codierer mit Hilfe der Erfindung angewendet wird, kann eine Anzahl von Stufen, deren Amplituden gefaltet werden, von l/log₂3 des Falles des binären Systems verwendet werden. Die Erfindung befaßt sich somit mit einem neuartigen ternären Reflexionscode, die für die Ausbildung eines ternären Kaskaden-Codierers mit hoher Geschwindigkeit und hoher Genauigkeit geeignet ist, und mit einem Codierer, in dem dieser Code erzeugt wird.

Nachfolgend wird das ternäre Codiersystem als Ausführungsbeispiel der Erfindung beschrieben. F i g. 4 zeigt die Anordnung der Codes bei einer praktischen Ausführungsform der ternären Reflexionscodes mit drei Spalten. Die vertikale Richtung zeigt die Eingangssignalamplituden, die innerhalb eines Bereiches von +1 bis — 1 standardisiert werden, und die horizontale Richtung zeigt die ersten, zweiten ... Spalten der Codes von links.

In der nachfolgenden Beschreibung werden drei Arten von Symbolen »+ 1«, »0« und »— 1« als ternäre Codes verwendet. In F i g. 4 zeigen die Schraffierungen in vertikaler Richtung das Symbol »+l«, während die Schraffierungen in horizontaler Richtung »—1« und die freien Teile »0« anzeigen. Aus der Zeichnung ergibt sich, daß die erste Spalte des Codierausganges »+1« wird, wenn die standardisierte bipolare Eingangssignalamplitude größer als 1/3 ist, und »—1« wird, wenn diese Amplitude kleiner als — 1/3 ist, und »0« wird, wenn diese Amplitude kleiner als 1/3 und größer als —1/3 ist. In bezug auf die Spalte 2 ist bei den Punkten 1/3 und —1/3 zu sehen, daß die Codeanordnung von 1 bis 1/3 äquivalent der Code von —1/3 bis 1/3 ist und gleichzeitig die obere Hälfte und untere Hälfte des Bereiches von 1/3 bis -1 in bezug auf —1/3 symmetrisch zueinander sind.

Wenn deshalb die Amplitude an den Punkten 1/3 und —1/3 so gefaltet wird, daß 1 mit —1/3 und — 1 mit 1/3 zusammenfallen, kann der Code der zweiten Spalte über die gesamte Amplitude bestimmt werden,

indem lediglich der, Code in der Amplitude innerhalb des Bereiches von 1/3 bis —1/3 diskriminiert wird, indem 1/3² (1/3 χ 1/3 = 1/9) und -1/3² verglichen werden. Gleichzeitig wird in dem Fall der dritten Spalte in bezug auf die Signalamplitude des Bereiches von 1/3 bis —1/3 die Amplitude an den Punkten 1/9 und —1/9 gefaltet, und die Codierung über die gesamte Amplitude kann ausgeführt werden, indem durch Vergleich von 1/3² mit —1/3² innerhalb des Bereiches von 1/3 bis —1/3 codiert wird. Danach wird das Falten der Amplitude aufeinanderfolgend wiederholt, und der Code wird aus der Amlitude bestimmt, und die Codierung kann ausgeführt werden.

Bei der Faltungskennlinie der F i g. 5 bezeichnet die Abszissenachse die Eingangsamplitude und die Ordinatenachse die Ausgangsamplitude. F i g. 5 (a) zeigt die Amplitudenfaltkennlinie für die Codierung der zweiten Spalte und F i g. 5 (b) zeigt die Faltungskennlinie zum Zeitpunkt der Codierung der dritten Spalte. Im übrigen wird der Amplitudenbereich in 1/3 aufeinanderfolgende gefaltet, jedoch wird es möglich, falls ein Verstärker für jede Spalte vorgesehen ist und die Amplitude verdreifacht wird, immer mit dem Signal desselben Amplitudenbereiches zu arbeiten. Die Codierung kann deshalb durch Verwendung nur eines Kreises der Eingangs-Ausgangs-Kennlinie der F i g. 5 (a) ausgeführt werden. Es ist auch möglich, die Faltungskennlinie der F i g. 5 (c) bei der Codierung der zweiten Spalte zu verwenden. In diesem Falle wechseln die Codes »+1« und »—1« der zweiten Spalte die Plätze in der Codeanordnung der F i g. 4. Wenn die Codierung aufeinanderfolgend durch die Verwendung dieser Faltungskennlinie (c) ausgeführt wird, ist die Betriebsweise vollständig dieselbe wie im Falle der obenerwähnten Codeanordnung entsprechend (b), mit der Ausnahme, daß »+1« und » —1« ihre Plätze in der Code der geradzahligen Spalte ändern.

Eine quaternäre Codierung, eine pentanäre Codierung und im allgemeinen eine n-näre Codierung können in derselben Weise wie im Falle der ternären Codierung ausgeführt werden.

Ein Beispiel der Ausbildung des ternären Codierers für das Codieren von (n+1) Spalten gemäß der Erfindung ist in F i g. 6 dargestellt. Darin ist mit 700 die Eingangsklemme zum Zuführen des zu codierenden Amplitudenmodulations - Puls - Signals bezeichnet, während 710, 720 ... 7/jO Amplitudenfaltkreise mit einer Eingangs-Ausgangs-Amplitudenkennlinie gemäß Fig. 5 (a). bezeichnen. Mit 712, 722 ... 7(n+1)2 sind Komparatoren zum Vergleichen des Wertes der Eingangsamplitude mit den beiden Bezugsspannungen (oder Strömen) bezeichnet, die von 701 und 702 zugeführt werden und drei Codes +1, 0 und —1, erzeugen. 711, 721 ... 7nl bezeichnen Verstärker mit einem Verstärkungsgrad von 3 und713,723.. .7(n+ 1)3 bezeichnen die Ausgangsklemmen zum Abgeben der Codes jeder Spalte. Ein Teil des Signals, das von 700 eintritt, wird bei 712 mit den beiden Bezugsspannungen, die von 701 und 702 zugeführt werden, verglichen. Einer der Codes »+1«, »0« oder »—1«, die als Ergebnis der Diskriminierung erhalten werden, wird zu 713 ausgesendet. Dieser wird als Code der ersten Spalte abgegeben. Die Amplitude des Restes des Signals, das von 700 eintritt, wird in 710 gefaltet, wie dies F i g. 5 (a) zeigt, und wird durch einen Verstärker mit einem Verstärkungsgrad von 3 verstärkt, und dann wird das Signal zu dem Komparator 722 und dem Faltkreis 720 ausgesendet. Danach wird das Verfahren der Diskriminierung der Codes, das Falten und Verstärken (n- l)mal in derselben Weise wiederholt, wie dies oben beschrieben ist, und die Codierung wird beendet, wenn der (n+l)-te Komparator den Code aufgefunden hat.

Codeausgangswerte, die von 713, 723 ... 7 (n+1)3 auftreten, haben verschiedene Zeitverzögerungen, und deshalb werden die Zeitintervalle durch geeignete Verzögerungskreise gleichmäßig gemacht, und die Codes werden als Codes von parallelen (n+l) Spalten oder in Reihe liegenden (n+1) Spalten ausgesendet.

F i g. 7 zeigt die Ausbildung des Faltkreises. Hierin

bezeichnet 800 die Eingangsklemme, 801 einen Transformator zum Verteilen des Signals, 802 eine Spannungsquelle zum Zuführen der negativen Vorspannung. 803 einen Verstärker, 804 und 805 Transistoren, die einen Differentialverstärker zum Verstärken der Ausgangsgröße von 803 bilden, 806 einen Summierwiderstand, um die verstärkte Ausgangsgröße zu dem Summierkreis 811 zu geben, 807 einen Kreis zum Halten der Amplitude auf einem geeigneten Wert. 808 einen Summierwiderstand, der für das Signal vorgesehen ist, das festgehalten und dann verstärkt worden ist, 809 eine Spannungsquelle zum Zuführen der positiven Vorspannung und 810 einen Summierwiderstand, der nach 811 eine Signalausgangsgröße der umgekehrten Polarität zu der von 806 ausgesendeten Ausgangsgröße abgibt. Gleichzeitig kann eine Ausgangsgröße einer Eingangs-Ausgangs-Amplitudenkennlinie gemäß F i g. 5 (a) an der Ausgangsklemme 812 erhalten werden. Wenn hier 802 einen Wert hat, der geeignet ist, um zu dem vorherbestimmten maximalen Amplitudenwert ^₀₀ der Eingangssignalamplitude 1/3 zu addieren, wird der Basiseingang von 804 und 805
1

falls e-, ^ -=- ist,

und

0. falls e, < y ist.

Auch in dem Kreis mit 809 wird der Basiseingang falls e-, ^ -5- ist,

und

0, falls <?_; > - — ist.

Des weiteren ist 807 ein Kreis zum Halten der Amplituden oberhalb ± 1/3 auf einen Wert ± 1/3. 813 ist ein bekannter binärer Komparator, der ein Signal aussendet, wenn eine Ausgangsgröße von 806 vorhanden ist. 814 ist ein bekannter Komparator, der einen in Fig. 11 gezeigten Schmitt-Kreis zum Aussenden eines Signals verwendet, wenn eine Ausgangsgröße von 810 vorhanden ist. 815 ist ein logischer Kreis zum Bestimmen von drei Arten von Codes »+1«,

»0« oder »—.1« von den Ausgängen der beiden Komparatoren und 816 ist die Codeausgangsklemme. Aus der Zeichnung ergibt sich, daß der Kreis folgendermaßen arbeitet: Wenn die Eingangssignalamplitude χ größer als 1/3 ist, wird 1/3 in 802 verringert, und dann wird das Signal in 803 gleichgerichtet, und die Polarität wird in 804 umgekehrt. Gleichzeitig ist das Signal von 808 1/3, und die Ausgangsgröße von 810 wird nicht ausgesendet, da der Eingang (x + 1/3) ist, d. h. positiv ist. Deshalb wird die Summe des Signals von 806, -(x-1/3) und der Ausgang von 808, 1/3, d.h. (-X + 2/3) bei 811 erhalten, und dieser Wert wird zu 812 abgegeben. Wenn die Eingangssignalamplitude χ ausgedrückt werden kann als

erscheint das Signal von 806 nicht, da die durch 802 vorgespannte Amplitude negativ ist, und das Signal von 810 erscheint nicht, da die durch 809 vorgespannte Amplitude positiv ist. Die Amplitude wird nicht in

807 begrenzt, und das Signal wird nach 811 ohne Änderung ausgesendet. Danach wird das Eingangssignal zu 812 ohne Änderung abgegeben. Wenn die Eingangssignalamplitude χ kleiner als —1/3 ist, erscheint das Signal von 806 nicht, und das Signal von

808 ist -1/3, und das Signal von 810 ist - (x + 1/3). Deshalb wird (— χ-2/3) zu 812 abgegeben. Der Code c, der von 816 ausgesendet wird, wird durch den logischen Kreis 815 von dem Ausgang A von 813 und dem Ausgang B von 814 bestimmt. Die Beziehung zwischen diesen Elementen ergibt sich aus der Tabelle 1.

zum Vorspannen, 912, 922 ... 942 Summierwiderstände mit einem Widerstandswert von 3 R zum Vorspannen und 915, 925 ... 945 Verstärker. Diese Verstärker sind Rückkopplungsverstärker, jedoch sind ihre Rückkopplungswege verschieden in Abhängigkeit von den Vorzeichen der Ausgänge. Die positive Rückkopplung wird durch die Dioden 916,926... 946 und die Rückkopplungswiderstände 913, 923... 943 ausgeführt, während bei der negativen Rückkopplung nur die positiven Ausgangswerte zu den Dioden 917, 927 ... 947 und den Widerständen 914, 924 ... 944 gegeben werden und nur die positiven Ausgahgswerte zu den Widerständen 918, 928 ... 948 mit einem Widerstandswert von R gelangen. 905 und 906 bezeichnen parallele Rückkopplungsverstärker mit einem Verstärkungsgrad von 1 zum Summieren der Ausgangswerte von 915, 925 ... 945 durch die in der Zeichnung dargestellten Kombinationen. 907 und 908 bezeichnen die Ausgangsklemmen. 9350 und 9450 bezeichnen die Ausgänge der Verstärker 935 und 945, und die Codes dieser Ausgänge werden durch den Komparator 909 diskriminiert, und das Ergebnis wird von 900 abgegeben. 9090 bezeichnet die Eingangsklemme zum Zuführen des Zeitsignals zum Bestimmen des Codeauffindungs-Kontaktpunktes. Nachfolgend wird die Arbeitsweise jedes Kreises beschrieben. Zuerst wird ein Teil des Spannungssignals e, das von 901 eintritt, zu 915 über 911 mit einem Widerstandswert von R gesendet. Andererseits wird der Eingangsstrom von 915

	Tabelle 1	B	C
Eingangsamplitude		0 0 1	»+1« »0« »— 1«
X > 1/3 1/3 k χ > - 1/3 -1/3 ^ χ
A
1 0 0

da 903 eine Spannungsquelle mit einer Spannung von +1 und 912 ein Widerstand mit einem Widerstandswert von 3 R sind. Bei der obigen Beschreibung ist angenommen worden, daß die Eingangs-Ausgangs-Impedanz des Verstärkers 915 gering ist und die Ubertragungsimpedanz —μ sehr hoch ist. Wenn hier der Widerstandswert von 913 4,5 beträgt, kann die Ausgangsspannung e ausgedrückt werden

45

F i g. 9 zeigt eine praktische Ausführungsform eines Komparators, eines Faltkreises und eines Verstärkerkreises, und Fig. 10 dient zur Erläuterung der Tatsache, daß die Eingangs-Ausgangs-Amplitudenkennlinie der F i g. 5 (a) durch die Kreisanordnung der F i g. 8 erhalten wird. In F i g. 9 zeigt die Achse der Abszissen die Eingangsamplitude, und die Achse der Ordinaten zeigt die Ausgangsamplitude.

Bei dem Kreis der F i g. 8 werden zwei Eingangs-PAM-Signale mit gleichem absoluten Wert der Amplitude und mit umgekehrter Polarität von 901 und 902 zugeführt, und diese beiden Signale werden gefaltet und verstärkt, und die beiden Ausgangs-PAM-Signale mit gleichem absoluten Wert der Amplitude und umgekehrter Polarität können von 907 und 908 erhalten werden. Durch die Verwendung eines solchen abgeglichenen Kreises kann der Einfluß des Rauschens verringert werden, und eine hohe Genauigkeit kann einfacher erhalten werden. In F i g. 8 bezeichnen 901 und 902 die Eingangsklemmen, 903 und 904 die Spannungsquelle von +1 und —1, 911, 921 ... 941 Summierwiderstände mit einem Widerstand von R e = -4,5 (e+1/3).

Da der Strom durch 916 gleichgerichtet wird, geht die Ausgangsgröße nicht durch 918, wenn e > — 1/3 ist. Der Strom Z₁, der durch 918 fließt, kann ausgedrückt werden als

Dies ist in F i g. 9 (a) dargestellt.

Da andererseits bei dem Verstärker 925 der Eingangsstrom -£- (<? — 1/3) ist und falls der Widerstandswert von 924 4,5 R beträgt, kann der Strom J₂, der

109 543/288

durch 929 fließt, durch denselben Vorgang, wie oben zu 919, 928, 938 und 949 fließen, ausgedrückt werden beschrieben, ausgedrückt werden als (F i g. 9 b) als

h =

'4 = i

Ί/ =

IO

Ein Signal mit der umgekehrten Polarität zu dem Signal, das 901 zugeführt wird, d. h. — e, wird der Eingangsklemme 902 zugeführt. Falls bezüglich des Verstärkers 935 der Widerstandswert von 934 1,5 R beträgt, kann der Strom, der durch 939 fließt, ausgedrückt werden als

h> —

4)

Dies ist die in F i g. 9 (c) dargestellte Kennlinie. Wenn gleichermaßen bezüglich 945 der Widerstandswert von 943 1,5 R beträgt, kann der Strom r₄, der durch 948 fließt, ausgedrückt werden als

Μ—

und der Eingangsstrom i von 905 kann ausgedrück werden als

40

45 ι =

Dies ist die Kennlinie in F i g. 9 (d).

Wenn bei 906 e größer als 1/3 ist, fließen elektrische Ströme nur zu 929 und 948, und die Summe dieser beiden Ströme wird

i = h + k = -3 e + 2.

Wenn e ausgedrückt werden kann, als 1/3 ^ e > —1/3, fließen elektrische Ströme zu 939 und 948, und die Summe dieser beiden Ströme wird / = I₃ + i₄ = 3 e. Wenn e ausgedrückt werden kann als —1/3 ä: e, fließen elektrische Ströme zu 918 und 939, und die Summe dieser beiden Ströme wird i = I₁ + i₂ = — 3 e — 2. Es kann gezeigt werden, daß diese drei Fälle zu einem Fall verbunden werden, der einer Kennlinie äquivalent ist, die erhalten wird, indem man die in F i g. 5 (a) dargestellte Kennlinie dreimal in Richtung der Ordinatenachsen verlängert. Wenn des weiteren die Widerstandswerte von 914 und 923 1,5 R sind und die Widerstandswerte von 933 und 944 4,5 R sind, können die Ströme I₁ ,1₂ , i₃ und i_A , welche = 3 e ■

Ί/

h' + k> = ^{3 e} —

und es kann bekannt sein, daß i = Γ ist.

Jedes der Elemente 905 und 906 kehrt die Polarita um, und deshalb tritt in dem Element 907 eine Au> gangsgröße auf, die dadurch erhalten wird, daß di Eingangsgröße, die dem Element 901 zugeführt win.

gemäß der Faltungskennlinie der F i g. 5 (a) gefaltc und dann dreimal verstärkt wird. Auch tritt eine Au^ gangsgröße umgekehrter Polarität in dem Elemer. 908 auf. Diese werden der nächsten Stufe als die beidei Eingangsgrößen zugeführt. Die Komparatoren 90' diskriminieren die Vorzeichen der Ausgänge von 93. und 945. Ein bekannter Vorzeichendiskriminierkrei kann als Element 909 verwendet werden. Nun wirdie Ausgangsgröße von 935 als X ausgedrückt, un wenn X positiv ist, wird dieses als X = 1 ausgedrück und wenn sie negativ ist, wird dieses als X = 0 au^ gedrückt. Die Ausgangsgröße von 945 wird au* gedrückt als Y, und wenn Y positiv ist, wird dies a Y — 1 ausgedrückt, und wenn V negativ ist, wird du

als = 0 ausgedrückt. Gleichzeitig wird der ternäre Code zu dem Element 900 ausgesandt, und X und Y haben die in der Tabelle 2 dargestellte Beziehung.

Tabelle 2

Codeausgang

X Y
Ternärer Code

Eingangsamplitude

•1
•1«

+ 1
»0«

0 0

IO

Fig. 10 zeigt ein Beispiel eines Kreises zum Umwandeln des oben beschriebenen Codes. In dieser Zeichnung bezeichnen 1101 und 1102 Eingangsklemmen zum Anlegen der Signale, um die Vorzeichen der Ausgänge von 935 und 945 zu zeigen. Ein positiver Impuls entspricht +1. Mit 1103 und 1104 sind Dioden bezeichnet, die einen »UND«-Kreis bilden. 1109 bezeichnet einen n-p-n-Transistor, 1110 bezeichnet einen p-n-p-Transistor, 1105 und 1108 bezeichnen Widerstände zum Einstellen von geeigneten Arbeitspunkten für die Transistoren. 1106 und 1107 bezeichnen Dioden zum Verschieben der Gleichspannung. 1111 bezeichnet eine positive Spannungsquelle, 1112 bezeichnet eine negative Spannungsquelle, und 1113 bezeichnet die Ausgangsklemme des ternären Codes. Durch geeignete Auswahl von 1105 und 1108 ist es möglich, 1113 positiv zu machen, wenn positive Impulse sowohl bei 1101 als auch bei 1102 eintreffen, und 1113 Null zu machen, wenn ein positiver Impuls nur an einem der Elemente 1101 und 1102 auftritt, und 1113 negativ zu machen, wenn weder an 1101 noch an 1102 ein Impuls auftritt. Dadurch kann die Beziehung zwischen der Eingangsamplitude und dem Codeausgang ausgeführt werden, wie dies in Tabelle 2 gezeigt ist.

Die Verwendung des Kreises der F i g. 8 hat dadurch einen Vorteil, daß der Faltvorgang, die Verstärkung und der Vergleich gleichzeitig ausgeführt werden können, daß dieser Kreis eine Codierung als abgeglichener Kreis ausführt, wobei der Einfluß des Rauschens verringert werden kann, und darüber hinaus, daß das Erfordernis von besonders vorgesehenen Verzögerungskreisen ausgeschaltet werden kann, da die Verzögerungen zwischen den abgeglichenen beiden Sätzen von Eingangs- und Ausgangsklemmen der Spalten gleichförmig gemacht werden können.

Bei der oben beschriebenen Ausfuhrungsform sind zwei Eingangssignale umgekehrter Polarität erforderlich, jedoch kann dieses Problem in folgender Weise gelöst werden. Wenn nämlich ein Verstärker mit einem Verstärkungsgrad von 1 zum Umkehren der Polarität und ein Verzögerungskreis mit einer Verzögerung desselben Wertes wie die Verzögerung, der das Signal unterliegt, wenn es den Verstärker passiert, verwendet werden, und wenn gleiche Signale sowohl an dem Verstärker als auch an dem Verzögerungskreis angelegt werden, wird es möglich, Signale von gleichen absoluten Amplitudenwert zu erhalten und von umgekehrter Polarität wie die Ausgänge.

Bei dem oben beschriebenen ternären Codiersystem kann die Zahl der Stufen bei der Faltung der Amplitude kleiner als im Fall des binären Codiersystems gemacht werden, und deshalb können eine hohe Geschwindigkeit, hohe Genauigkeit und geringe Kosten auf Grund des einfachen Aufbaues der Vorrichtung erreicht werden. In dem Fall von Frequenzteilungs-Vielfachsignalen, bei denen die Amplitudenverteilung der normalen Verteilung nahe kommt, ist darüber hinaus die Wahrscheinlichkeit, daß die erste Spalte »0« wird, bei der Ausführung einer ternären Codierung etwa 68%, und deshalb kann dies als Synchronisiersignal verwendet werden.

Claims (3)

Patentansprüche:

1. Verfahren zur ternären Codierung unter Verwendung eines Kaskadencodierers mit in Kaskade geschalteten Schaltkreisen, deren Zahl der Stellenzahl der Codierung entspricht, bei dem ein analoges Signal dem Schaltkreis in der ersten Stufe zugeführt, in jedem Schaltkreis einer vorgeschriebenen analogen Umwandlung unterworfen und dem Schaltkreis in der letzten Stufe zugeführt wird und ein den Wert der jeweiligen Codestelle anzeigender digitaler Impuls von jedem Schaltkreis jedesmal erzeugt wird, wenn das analoge Signal jeden Schaltkreis durchläuft, dadurch gekennzeichnet, daß in jedem Schaltkreis eine Vorspannung dem Eingangssignal so zugeführt wird, daß zwischen dem Eingang und dem Ausgang des Schaltkreises die Beziehung

y =

-3x + 2

_3x (I > _x ^ _ 1

-3x- 2

--1> χ £ -Λ

oder

3x

3x + 2 f-

-j > χ ^ -Λ

y =

gebildet wird (wobei χ die Amplitude des Eingangsanalogsignals, das an den Einheitsstromkreis anzulegen ist, und y die Amplitude des Ausgangsanalogsignals des Einheitsstromkreises bedeuten und das Eingangssignal χ auf 1^x^ — 1 normiert ist), das so vorgespannte Eingangssignal gleichgerichtet und verstärkt wird und entsprechend der Amplitude des Eingangssignals ein digitaler Impuls erzeugt wird.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß jeder Schaltkreis zwei Eingangsklemmen (901, 902), denen ein analoges Signal mit gleicher Amplitude und mit entgegengesetzter Polarität zugeführt wird, zwei Verstärker (915, 925), die jeweils über Widerstände (911,921) an die erste Eingangsklemme (901) geschaltet sind, zwei Verstärker (935, 945), die jeweils über Widerstände (931, 941) an die zweite Eingangsklemme (902) geschaltet sind, eine Stromquelle (903), die über Widerstände (912, 932) dem ersten

und dem dritten Verstärker (915, 935) den positiven vorgespannten Strom zuführt, eine Stromquelle (904), die über Widerstände (922,942) dem zweiten und dem vierten Verstärker (925, 945) den negativen vorgespannten Strom zuführt, einen ersten Rückkopplungsweg, der Dioden (916, 926, 936, 946) und Widerstände (913, 923, 933, 943) aufweist und an jeden Verstärker geschaltet ist, einen zweiten Rückkopplungsweg, der Dioden (917, 927, 937, 947) aufweist und an jeden Verstärker geschaltet ist, einen ersten Ausgangsverstärker (905), in dem die über den zweiten Rückkopplungsweg für den ersten und den vierten Verstärker (915, 945) und über den ersten Rückkopplungsweg für den zweiten und den dritten Verstärker (925, 935) geführten Signale addiert und verstärkt werden, einen zweiten Ausgangsverstärker (906), in dem die über den ersten Rückkopplungsweg für den ersten und den vierten Verstärker (915, 945) und über den zweiten Rückkopplungsweg für den zweiten und den dritten Verstärker (925, 935) geführten Signale addiert

und verstärkt werden, und einen Komparator (909), der aus dem Ausgangssignal des dritten und des vierten Verstärkers (935. 945) ternäre digitale Signale bildet, enthält.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Größe der Spannungsquellen (903, 904) zu 1 und — 1, der Wert der Widerstände (911, 921, 931, 941) zwischen den Eingangsklemmen und Verstärkern zu R, der Wert der Widerstände (912, 922, 932, 942) zwischen den Stromquellen und Verstärkern zu 3 R, der Wert der Widerstände (913, 933) im ersten Rückkopplungsweg für den ersten und den dritten Verstärker (915, 935) und der Widerstände (924, 944) im zweiten Rückkopplungsweg für den zweiten und den vierten Verstärker (925, 945) zu 4, 5 R und der Wert der Widerstände (914, 934) im zweiten Rückkopplungsweg für den ersten und den dritten Verstärker (915, 935) und der Widerstände (923, 943) im ersten Rückkopplungsweg für den zweiten und den vierten Verstärker (925, 945) zu 1, 5 R bemessen ist.

Hierzu 3 Blatt Zeichnungen