DE2045540B2 - Nichtlinearer Kodierer und nichtlinearer Dekoder - Google Patents

Description

3 4

hohen Pegel oder auf einem niedrigen Pegel des Ein- Ausgangs-Kennlinie des Kodierers der F i g. 3 hervor-

gangssignals konstant zu halten und einige zusätzliche geht,

Bits zur Kennzeichnung des Pegelbereichs zu verwen- F i g. 5 ein Kennliniendiagramm, aus dem die Ar-

den. Dies ist das Prinzip des nichtlinearen Kodier- beitsweise des Ortsdekoders hervorgeht,

systems, das auf einer linearen Abschnittsnäherung 5 Fig. 6 ein Diagramm, aus dem ein Beispiel einer

beruht, wodurch die Quantisierungsstufe erhöht wird, nichtlinearen Kompandierungskennlinie hervorgeht,

wenn der Eingangssignalpegel hoch ist, oder vermin- F i g. 7 ein Blockschaltbild eines weiteren üblichen

dert wird, wenn der Eingangssignalpegel niedrig ist, nichtlinearen Kodierers,

so daß das Signal-Quantisierungsrausch-Verhältnis F i g. 8 ein Schaltbild des Kodierers der F i g. 7,
konstant gehalten wird. io F i g. 9 ein Wellenformdiagramm, aus dem die Ar-Aus der DT-AS 1 283 274 ist ein nichtlinearer Ko- beitsweise des Kodierers hervorgeht,
dierer der eingangs beschriebenen Art bekannt. Bei Fig. 10 ein Kennliniendiagramm, aus dem die Ardiesem nichtlinearen Kodierer wird ebenfalls der beitsweise des Ortsdekoders hervorgeht,
Amplitudenbereich mit der höchsten Wertigkeit 2^A F i g. 11 ein Blockschaltbild eines nichtlinearen Kovorabkodiert und der restliche Amplitudenbereich zu- 15 dierers gemäß der Erfindung,

nächst nichtlinear verstärkt und anschließend kodiert. Fig. 12 Diagramme, aus denen dessen Arbeits-Ferner ist eine Reihe von nichtlinearen Kodierern weise hervorgeht,

bekannt, die im weiteren, insbesondere unter Bezug- Fig. 13 ein Schaltbild des Kodierers,

nähme auf die Fig. 1 und 7, noch erläutert werden. Fig. 14 ein Wellenformdiagramm, aus dem dessen

Bei den bekannten nichtlinearen Kodierern ist eine 20 Arbeitsweise hervorgeht,

erhebliche Anzahl von Hochpräzisionswiderständen Fig. 15 ein Diagramm, aus dem hervorgeht, wie

erforderlich, um eine ausreichende Empfindlichkeit die Codebestimmung an dem ersten und zweiten Bit

und Genauigkeit des Vergleichers zu erreichen. durchgeführt wird,

Aufgabe der Erfindung ist es, einen nichtlinearen Fig. 16 ein Diagramm, aus dem die Arbeitsweise

Kodierer und einen nichtlinearen Dekoder zu schaf- 95 des Ortsdekoders hervorgeht, der in dem Kodierer

fen, der einfach aufgebaut sein kann und bei dem der Fig. 11 enthalten ist,

die hohe Genauigkeit und Empfindlichkeit des Ver- Fig. 17 ein Diagramm, aus dem ein weiteres Bei-

gleichers nicht notwendig ist. spiel nichtlinearer Kompandierungskennlinien hervor-

Diese Aufgabe wird durch einen nichtlinearen Ko- geht,

dierer der eingangs beschriebenen Art gelöst, welcher 30 Fig. 18 ein Schaltbild, aus dem ein Leitertreibergemäß der Erfindung dadurch gekennzeichnet ist, daß netzwerk des Ausführungsbeispiels hervorgeht, und ein Kodierkreis zum Gleichrichten des analogen Ein- Fig. 19 ein Blockschaltbild eines Dekoders gemäß gangssignals und zum Bestimmen eines Codes des der Erfindung.

ersten Bit und ein mit diesem verbundener Kodier- Fig. 1 zeigt ein Blockschaltbild eines schrittweise kreis des zweiten Bit, in dem der Knickpunkt der 35 arbeitenden Kodierers mit einem Rückkopplungs-Abschnittsverstärkerkennlinie so angeordnet ist, daß digitalkompandierungsabschnitt. Ein analoges Signal, er dem Bestimmungspegel des zweiten Bit entspricht, das einem Eingangsanschluß 11 zugeführt wird, wird vorgesehen sind, und der Ausgang des Kodierkreises in einem Addierer 12 zu einem Ausgangssignal eines des zweiten Bit mit einem zweiten Eingang der Ad- Ortsdekoders 13 addiert. Das Summensignal wird dierschaltung verbunden ist, wobei das gleichgerich- 40 dann zu einem Komparator 14 geleitet, wodurch die tete Ausgangssignal des Kodierkreises des ersten Bit Polarität des Summensignals bestimmt und der Ausnichtlinear verstärkt wird und einen Code des zwei- gangscode zu einem Ausgangsanschluß 15 geleitet ten Bit bestimmt, und daß die Rückkopplungskodier- wird. Wenn die Polarität des Summensignals positiv stufe dazu dient, das Ausgangssignal des Kodier- ist, ist das Komparatorausgangssignal »1«, und wenn kreises zu dem Ausgangssignal des Dekodierers zu 45 es negativ ist, ist das Ausgangssignal »0«. Dieses Ausaddieren und mittels des Vergleichers den kodierten gangssignal wird zu dem Ortsdekoder zurückgekop-Ausgangscode in Abhängigkeit von der Polarität des pelt und dadurch einer logischen Umwandlung unter-Ausgangssignals des Addierers abzugeben. worfen, um den Bewertungskreis zu betätigen und so Der nichtlineare Dekoder der eingangs beschrie- das Dekoderausgangssignal sequentiell für die Codebenen Art kennzeichnet sich gemäß der Erfindung 50 bestimmung in der Reihenfolge der Bitbewertung zu dadurch, daß der Hilfsdekoder einen ersten Teil zum ändern. Auf diese Weise wird das analoge Signal ko-Dekodieren des Eingangs-PCM-Codes mit Ausnahme diert. Der in F i g. 1 gezeigte Kodierer wird an Hand des ersten und zweiten Bit und einen zweiten Teil der Fig. 2 im einzelnen erläutert, in der ein 4-Bitzum Dekodieren des zweiten Bit aufweist und daß Kodierer gezeigt ist. An Stelle eines 4-Bit-Kodierers der zweite Teil eine Abschnittsverstärkerkennlinie 55 kann in der gleichen Weise ein 7- oder 8-Bit-Kodierer aufweist, deren Knickpunkt so angeordnet ist, daß verwendet werden. Der Addierer 12 besteht aus er dem Übergangspegel des zweiten Bit entspricht, so einem Funktionsverstärker 121 und Widerständen daß das Ausgangssignal des ersten Teiles nichtlinear 122 und 123. Der Funktionsverstärker 121 ist ein verstärkt wird. Gleichspannungsverstärker mit hoher Verstärkung bei Im folgenden wird die Erfindung an Hand bekann- 60 einer großen Bandbreite. Die Vergleichsschaltung 14 ter Kodierer und eines Ausführungsbeispiels gemäß besteht aus einem Komparator 141 und einem D-FUpder Erfindung erläutert. Es zeigt Flop 124. Der Komparator 141 hat zwei Eingangs-Fig. 1 ein Blockschaltbild eines üblichen nicht- anschlüsse, und sein logisches Ausgangssignal ist entlinearen Kodierers, weder »1« oder »0«; dies hängt von der Polarität der Fig. 2 ein Schaltbild eines nichtlinearen Kodierers, 65 Spannung über den Eingangsanschlüssen ab. An der F i g. 3 ein Wellenformdiagramm, aus dem die Ar- Vorderflanke des einem Triggereingangsanschluß 143 beitsweise des Kodierers hervorgeht, zugeführten Impulses speichert das Flip-Flop 142 das Fig. 4 ein Diagramm, aus dem die Eingangs- logische Signal, das zu dem Dateneingangsanschluß

5 6

geleitet wird. Der Ortsdekoder 13 besteht aus einem geführt werden. Daraus folgt, daß das Ausgangssignal Speicherkreis 131, einem Matrixkreis 132, einem Lei- des Speicherkreises 131 »1000« wird. Zu diesem Zeittertreiberkreis 133 und einem Leiternetzwerk 134. punkt sollte dieses Eingangssignal »1« sein, da der Der Speicherkreis 131 besteht aus RS-(2-Register- Eingang des Stromgenerators 1331 mit dem Q-Aus-Speicher-Befehls-)Flip-Flops 1311 bis 1314, Oder- 5 gangsanschluß des Flip-Flops 1311 verbunden ist. Gattern 1317, 1319 und Und-Gattern 1315, 1316 Die Eingangssignale der Und-Gatter 13211 sind »0« und 1318, die diese Flip-Flops steuern. Der Matrix- und »0«, ihr Ausgangssignal ist »0«. Die Eingangskreis 132 besteht aus Oder-Gattern 1321 bis 1325, signale der Und-Gatter 13212 sind »0« und »0«, und Und-Gattern 13211 bis 13213, 13221 bis 13223, ihr Ausgangssignal ist »0«. Die Eingangssignale der 13231 bis 13234,13241 bis 13245,13251 und 13252. io Und-Gatter 13213 sind »0« und »0«, und ihr Aus-Der Leitertreiberkreis 133 besteht aus Stromgene- gangssignal ist »0«. Demzufolge sind die Eingangsratoren 1331 bis 1336. Das Leiternetzwerk 134 be- signale aller Oder-Gatter 1321 »0«, und ihr Aussteht aus Widerständen 13401 bis 13413. Obwohl der gangssignal ist »0«. Die Eingangssignale der Und-Matrixkreis nicht in dem Ortsdekoder des linearen Gatter 13221 sind »0«, »0« und »1«. Daher ist ihr Rückkopplungskodierers enthalten ist, ergibt er in 15 Ausgangssignal »0«. Die Eingangssignale der Unddem Kodierer eine Nichtlinearität. Da die Anzahl der Gatter 13222 sind »0«, »1« und »0«. Die Eingangskodierten Bits 4 ist, sind 15 (d.h. 2* — 1 = 15) signale des Und-Gatters 13223 sind »0«, »1« und Quantisierungsbestimmungspegel vorhanden. Dem- »0«. Daher ist sein Ausgangssignal »0«. Daher sind gemäß muß der Ortsdekoder 13 ein 15-Stufenaus- die Eingangssignale der Oder-Gatter 1322 »0«. Folggangssignal erzeugen. Es sind 16 Stufen von »0000« 20 lieh ist sein Ausgangssignal »0«. Die Eingangssignale bis »Uli« durch Kombination der Ausgangssignale der Und-Gatter 13231 sind »0« und »0«. Daher ist der vier Flip-Flops 1311 bis 1314 verfügbar. Unter ihr Ausgangssignal »0«. Die Eingangssignale des diesen Zuständen wird »0000« nicht verwendet. Dies Und-Gatters 13232 sind »0« und »0«. Daher ist sein bedeutet, daß 15 Zustände verwendet werden, um Ausgangssignal »0«. Die Eingangssignale des Und-15 Stufen der Ausgangssignale des Ortsdekoders zu 35 Gatters 13233 sind »0«, »0« und »0«, und sein Auserzeugen. Fig. 5 zeigt die Beziehung zwischen dem gangssignal ist »0«. Die Eingangssignale des Und-Ausgangssignal des Speicherkreises 131 (d.h. dem Gatters 13234 sind »1«, »0« und »1«. Daher ist sein Eingangssignal des Matrixkreises 132), dem Aus- Ausgangssignal »0«. Demgemäß sind alle Eingangsgangssignal des Matrixkreises 132 (d. h. dem Ein- signale des Oder-Gatters 1323 »0«. Folglich ist sein gangssignal des Leitertreiberkreises 133) und dem 30 Ausgangssignal »0«. Auch die Eingangssignale des Ausgangssignal des Ortsdekoders 13. Bei dem Rück- Und-Gatters 13241 sind »1« und »0«. Sein Ausgangskopplungskodicrer wird die Codebestimmung in der signal ist daher »0«. Die Eingangssignale des Und-Reihenfolge des Bewertungswertes des Code-Bits Gatters 13242 sind »0« und »1«. Daher ist sein Ausdurchgeführt. Zuerst erzeugt der Ortsdekoder 13 die gangssignal »0«. Die Eingangssignale des Und-Gat-Bestimmungsstufe des ersten Bits zum Zwecke der 35 ters 13243 sind »0« und »1«. Daher ist sein Codebestimmung des ersten Bits. Diese Bestimmungs- Ausgangssignal »0« Die Eingangssignale des Undstufe ist ein Ausgangssignal des Ortsdekoders 13, Gatters 13244 sind »0« und »0«. Daher ist sein das erzeugt wird, wenn das Ausgangssignal des Spei- Ausgangssignal »0«. Die Eingangssignale des Undcherkreises 131 »1000« ist (gesehen von der ß-Seite). Gatters 13245 sind »0« und »1«. Daher ist sein In gleicher Weise entspricht die Bestimmungsstufe des 40 Ausgangssignal »0«. Entsprechend sind alle Einzweiten Bits »0100« bzw. »1100«. Durch Rückkopp- gangssignale der Oder-Gatter 13224 »0«, und sein lung des Bestimmungsergebnisses des ersten Bits Ausgangssignal ist »0«. Die Eingangssignale des Undzu dem Speicherkreis 131 wird bestimmt, ob das Flip- Gatters 13251 sind »1«, »1«, »1« und »0«. Daher ist Flop 1311 entsprechend dem ersten Bit zurück- sein Ausgangssignal »0«. Die Eingangssignale des gestellt wird oder nicht und gleichzeitig, ob das Flip- 45 Und-Gatters 13252 sind »0«, »0« und »0«. Sein AusFlop 1312 entsprechend dem zweiten Bit gesetzt wird. gangssignal ist daher »0«. Entsprechend sind alle Dann wird die Codebestimmung des zweiten Bit Eingangssignale des Oder-Gatters 1325 »0«. Daher durchgeführt, und ihr Ergebnis wird verwendet, um ist sein Ausgangssignal »0«. Dies bedeutet, daß, wenn die Bestimmungsstufe des dritten Bit zu erzeugen. der Speicherkreis 131 in dem Zustand 1000 ist, das Auf diese Weise wird die Codebestimmung an dem 50 Ausgangssignal des Matrixkreises 132 100000 ist. ersten bis vierten Bit durchgeführt. Die Ausgangssignale des Matrixkreises 132 werden

Der sequentielle Betrieb des Kodierers wird im zu den Eingängen des Leitertreiberkreises 133 gefolgenden an Hand des Wellenformdiagramms der leitet. Wenn das Eingangssignal des Stromgenerators Fig. 3 erläutert. Die Wellenformen α bis t in Fig. 3 in dem Leitertreiberkreis 133 »1« ist, fließt ein beiabgekürzt 3-a bis 3-f) erscheinen an den Stellen, die 55 stimmter konstanter Strom durch den Ausgangsdurch die entsprechenden Symbole α bis Hn Fig. 2 anschluß des Stromgenerators. Wenn jedoch sein Einangegeben sind. Ein Eingangs-PAM-(Impuls-Ampli- gangssignal »0« ist, fließt kein Strom. Das Leiternetztuden-Modulations-)Signal (3-a) wird dem Anschluß werk 134 ist ein Binärcode-Analog-Konverter. Die 11 zu den Zeitpunkten t_v t₂, t₃ ... in F i g. 3 zu- Widerstandshöhen der Widerstände 13401 bis 13406 geführt. F i g. 4 zeigt, wie das PAM-Signal (3-a) in 60 werden so bestimmt, daß sie jeweils zweimal so groß ein PCM-(PulszahImodulations-)SignaI mit einer Am- wie die der Widerstände 13407 bis 13412 sind. Ein plitude zwischen +²/so und +⁴/so in ein PCM-Signal Drittel des Ausgangsstroms des Stromgenerators 1331 1010 umgewandelt wird. Es wird angenommen, daß wird zum Ausgangsstrom des Leiternetzwerkes. Die ein Eingangs-PAM-Signal mit einer ^s/3o-Amplitude Hälfte von einem Drittel, d. h. ein Sechstel des Auszum Zeitpunkt i, erzeugt wird. Wenn dem so ist, wird 65 gangsstromes des Stromgenerators 1332, wird zum das Flip-Flop 1311 gesetzt, und die Flip-Flops 1312 Ausgangsstrom des Leiternetzwerks. In gleicher bis 1314 werden durch den Impuls (3-e) zurück- Weise werden Via, V24, ¹As, Voo der Ausgangsströme gestellt, die dem Anschluß 1351 zum Zeitpunkt t_t zu- der Stromgeneratoren 1333 bis 1336 Ausgangsströme

y =	l+log,4jc	1	<x< <x<	..
y	l + log.4 l+\og(-Ax)	A	1
1 + log^	A

des Leiternetzwerks. Da das Eingangssignal des Lei- setzt der Impuls (3-A) das Flip-Flop 1314. Demzutertreiberkreises nach der Zeit ί_α »100000« ist, wird folge wird der Zustand des Speicherkreises 131 nur der Stromgenerator 1331 betätigt. In diesem Zu- »1011«, und das Ausgangssignal des Matrixkreises stand muß das Ausgangssignal des Ortsdekoders »0« wird »100100«. Da das Ausgangssignal des Ortssein, wie in Fig. 5 gezeigt ist. Zu diesem Zweck wird 5 dekoders — ⁴/so und das PAM-Eingangssignal +^s/so ein Strom durch den Widerstand 13413 erzeugt, um ist, ist die von dem Triggerimpuls (3-d) eingeschrieden Strom, der von dem Leiternetzwerk fließt, zu be- bene Information »0«. Auf diese Weise wird die Koseitigen. Daher wird der Ausgangsstrom (3-fe) des dierung des ersten bis vierten Bits durchgeführt. Wie Ortsdekoders nach dem Zeitpunkt t_t zu »0«, und ein oben beschrieben wurde, ändert sich das g-Ausgangs-Strom proportional dem Eingangs-PAM-Signal (nor- ίο signal (3-f) des Flip-Flops 142 sequentiell, um zu miertes Eingangssignal ^s/se) fließt in den Funktions- »1010«, d.h. zu dem PCM-Ausgangssignal, zu werverstärker 121. den. In F i g. 3 sind k, I, m und η die Wellenformen Die Ausgangsspannung (3-c) des Addierers 12 wird des Q-Ausgangssignals einzelner Flip-Flops des Speidaher negativ, und das Ausgangssignal des Kompa- cherkreises 131. Wie erläutert wurde, ist der Zustand rators 141 wird »1«. Dieses Ausgangssignal wird in 15 des Speicherkreises 131 zum Zeitpunkt t_x »1000«, das Flip-Flop 142 durch den Triggerimpuls (3-d) ge- zum Zeitpunkt Z₁₁ »1100«, zum Zeitpunkt t₁₂ »1010« schrieben, der dem Anschluß 143 zugeführt wird, und und zum Zeitpunkt i₁₃ »1011«.
das Ausgangssignal Q (3-f) des Flip-Flops 142 wird Eine der allgemein verwendeten Kompandierungs- »1«, und ~Q wird »0«. Das 5-Ausgangssignal _wird kennlinien unter den verschiedenen nichtlinearen zu dem Ortsdekoder zurückgekoppelt und zu den 20 Kompandierungskennlinien ist die logarithmische Und-Gattern 1315, 1316 und 1318 geleitet. Der Im- Kompandierungskennlinie, die als Λ-Kennlinie bepuls (3-f), der dem Anschluß 1354 zu dem Zeitpunkt zeichnet wird. Die .^-Kennlinie wird durch die fol-Z₁₁ zugeführt wird, und das Rückkopplungssignal genden Gleichungen ausgedrückt,
werden zu dem Und-Gatter 1315 geleitet. Da das

Rückkopplungssignal »0« ist, ist das Ausgangssignal 25 y ₌ ^i L < _x < JL

des Und-Gatters 1315 »0«, und das Flip-Flop 1311 1 +logA A ~ ~ A wird daher nicht zurückgesetzt. Der Impuls (3-f) wird
auch zu dem Setzeingangsanschluß des Flip-Flops
1312 geleitet, wodurch das Flip-Flop 1312 gesetzt
wird. In diesem Zustand wird daher der Zustand des 30
Speicherkreises 131 zum Zeitpunkt t_n »1100«. Das
Ausgangssignal des Speicherkreises 131 wird dem
Matrixkreis 132 zugeführt. Wie in F i g. 5 gezeigt ist,
ist der Matrixkreis 132 so ausgebildet, daß dessen In diesen Gleichungen ist X das Eingangs- und Y Ausgangssignal »100110« wird. Das Ausgangssignal 35 das Ausgangssignal. Der Fall von A = 87,6 und eine des Matrixkreises 132 wird dem Leiterkreis 133 zu- 7-Bit-13-Abschnitte-Näherung der obigen Gleichung geführt, und das sich ergebende Ausgangssignal treibt ist das allgemeinste Beispiel der nichtlinearen Kenndas Leiternetzwerk. Das Ausgangssignal des Leiter- linien, die man erhält. Die Eingangs-Ausgangs-Kennnetzwerks wird — ^e/so (wenn die maximale Amplitude linien dieses Falls sind in Fig. 6 gezeigt, in der die des Eingangssignals auf 1 normiert ist). Da das PAM- 40 minimale Quantisierungsstufe V2048 im Hinblick auf Signal +³/so ist, ist das Ausgangssignal des Addierers den vollen Eingangsdynamikbereich ist, und die An-12 positiv, und daher ist das Ausgangssignal Q des zahl der Bits des linearen Ortsdekoders zur Kodie-Flip-Flops 142 »0«, und 5 ist »1«. Das S-Ausgangs- rung auf der Basis einer digitalen Kompandierung signal wird zu dem Ortsdetektor 13 zurückgekoppelt muß 11 sein. Praktisch ist es jedoch sehr schwer, und den Und-Gattern 1315, 1316 und 1318 züge- 45 einen Dekoder mit solch hoher Genauigkeit zu realiführt. Der Impuls (3-g), der zu dem Anschluß 1353 sieren, der stabil arbeitet und mit geringen Kosten zum Zeitpunkt t₁₂ geleitet wird, wird zu dem Und- herzustellen ist. Das Stromsummierungsbewertungs-Gatter 1316 geleitet. Zu diesem Zeitpunkt wird das netzwerk zur Herstellung eines Dekoders mit einer Ausgangssignal des Und-Gatters 1316 »1« und dient großen Anzahl von Bits in der oben erläuterten Weise dazu, das Flip-Flop 1312 über das Oder-Gatter 1317 50 ist für die Geräteausrüstung nicht geeignet, da das zurückzusetzen. Zum gleichen Zeitpunkt wird der Verhältnis der Widerstandswerte in dem Bewertungs-Impuls (3-g) zu dem Setzeingangsanschluß des Flip- netzwerk sehr groß ist. Das Leiternetzwerk als Ersatz Flops 1313 geleitet, wodurch das Flip-Flop 1313 ge- für dieses Bewertungsnetzwerk ist ebenfalls kaum setzt wird. Daher wird der Zustand des Speicherkrei- verwirklichbar, da der Widerstandswert in dem Leiterses »1010«, und das Ausgangssignal des Matrixkreises 55 netzwerk sehr genau sein muß, eine große Anzahl wird »100010«. Daher wird das Ausgangssignal des von Widerständen verwendet werden muß, usw. Au-Ortsdekoders — ²/ao, was der Bestimmungsstufe des ßerdem muß der Komparator zur Analog-Digitaldritten Bits entspricht. Da das PAM-Eingangssignal Umwandlung sehr genau arbeiten, da die minimale +³Ao ist, wird das Ausgangssignal des Addierers 12 Quantisierungsstufe sehr klein ist. Zur Verwendung negativ, und die in das Flip-Flop 142 von dem Trig- 60 in einer Geräteausrüstung ist er daher nicht geeignet, gerimpuls (3-d) eingeschriebene Information wird »1«. Fig. 7 zeigt einen nichtlinearen Kodierer der so-Folglich ist Q »1« und J2 »0«. Das Q-Signal wird zu genannten »Folding Art« des ersten Bits. Gemäß dem Ortsdekoder zurückgekoppelt. Dieses Rückkopp- diesem nichtlinearen Kodierer wird zuerst das analoge lungssignal wird von dem Impuls (3-h) eingeschrie- Eingangssignal gleichgerichtet und dann die Rückben, der in dem Und-Gatter 1318 über den Anschluß 65 kopplungskodierung in der gleichen Weise wie bei 1352 zum Zeitpunkt f _1S zugeleitet wird. Das Rück- dem in F i g. 1 gezeigten Kodierer durchgeführt. Ein kopplungssignal ist jedoch »0«, und daher wird das analoges Signal, das von dem Eingangsanschluß 11 Flip-Flop 1313 nicht zurückgesetzt. Entsprechend zugeführt wird, wird durch eine Kodierschaltung 26

9 10

des ersten Bits gleichgerichtet. Das gleichgerichtete gangsspannung des Anschlusses 11 negativ ist, wird Signal wird dem Addierer 22 zugeführt. In dem Ad- die Ausgangsspannung des Flip-Flops 265 »0«. Das dierer 22 werden das gleichgerichtete Signal und das zweite Bit und die folgenden Bits werden durch die Ausgangssignal des Ortsdekoders addiert. Das sum- Rückkopplungskodiermethode bestimmt. Das Prinzip mierte Ausgangssignal wird dem Komparator 24 zu- 5 dieser Methode ist das gleiche wie das des in Fi g. 2 geleitet, und man erhält ein digitales Ausgangssignal gezeigten Kodierers. Der Rückkopplungskodierer beals Ausgangssignal des Komparators durch Durch- steht aus einem Addierer 22, einem Ortsdekoder 23 führung einer Vergleichbestimmung an dem summier- und einem Komparator 24. Der Addierer 22 besteht ten Signal. Dieses digitale Ausgangssignal wird aus einem Funktionsverstärker 222 und einem Rücksequentiell zu dem Ortsdekoder 23 zurückgekoppelt io kopplungswiderstand 223. Der Ortsdekoder 23 be- und in der Reihenfolge der Bitbewertung bestimmt steht aus einem Speicherkreis 231, einem Matrixkreis (von mehr kennzeichnenden zu weniger kennzeich- 232, einem Leitertreiberkreis 233 und einem Leiternenden Bits). Somit erscheint am Ausgangsanschluß netzwerk 234. Der Speicherkreis 231 besteht aus 15 ein kodiertes Ausgangssignal. RS-Flip-Flops 2311 bis 2313, Und-Gattern 2314 und F i g. 8 zeigt ein Schaltbild des Kodierers der 15 2316 und Oder-Gattern 2315 und 2317. Der Matrix- »Folding Art« des ersten Bits. F i g. 4 zeigt die Ein- kreis 232 besteht aus Und-Gattern 2321 und 2325, gangs-Ausgangs-Kennlinien dieses Kodierers, die die Oder-Gattern 2322 bis 2324 und Und-Gattern 23221, gleichen sind wie die des in F i g. 2 gezeigten Kodie- 23222, 23231, 23232 und 23241. Der Leitertreiberrers. Der Kodierkreis 26 des ersten Bits besteht aus kreis 233 besteht aus Stromgeneratoren 2331 bis einem Funktionsverstärker 261, Dioden 262 und 263, ao 2335. Das Leiternetzwerk 234 besteht aus WiderWiderständen 2611 bis 2615, einem Komparator 264 ständen 23401 bis 23410. Um ein Zeit-Reihen-PCM- und einem D-Flip-Flop 265. Wenn die Eingangssignal- Signal zu erhalten, ist dieser Kodierer mit einem Spannung des Anschlusses 11 positiv ist, wird die Kreis versehen, der aus Und-Gattern 281 und 282 Spannung an dem Ausgang 267 negativ. Die Diode und einem Oder-Gatter 283 besteht. Daher ist der 262 sperrt dann, und die Diode 263 öffnet, und es 25 Kreis zur Bestimmung des zweiten bis vierten Bits fließt ein Rückkopplungsstrom durch den Widerstand ein 3-Bit-Rückkopplungskodierer, der sieben Quanti- 2613. Daher tritt eine negative Spannung an dem sierungsbestimmungsstufen hat. Es sind daher drei Ausgang 268 auf, und die Spannung an dem Ausgang Rip-Flops in dem Speicherkreis vorhanden, und die 266 wird Null. Wenn die Eingangsspannung negativ Konstruktion des Leiternetzwerks entspricht den fünf ist, wird die Spannung an dem Ausgang 267 positiv, 30 Bits. Das Zeitdiagramm dieses Kodierers ist in Fig. 9 und die Diode 262 öffnet. Damit fließt der Rück- (a bis u) gezeigt, wobei diese Symbole die entsprekopplungsstrom durch den Widerstand 2612, und die chenden Stellen angeben, an denen die jeweiligen Spannung an dem Ausgang 266 wird positiv. Daher Wellenformen erzeugt werden. Da ein Signal an dem fließt der Ausgangsstrom des Kodierkreises des ersten Eingang 221 des Addierers 22 als Strom gegeben ist, Bits durch den Widerstand 2614. Wenn das Eingangs- 35 ist in Fig. 9 c eine Stromwellenform (im folgenden signal positiv ist, ist der PAM-Eingangsstrom, der in 9-c abgekürzt) gezeigt. Die Wellenform (9-a) stellt den Addierer 22 fließt, nur der Strom, der durch den eine Eingangssignalwellenform dar, die dem An-Widerstand 2615 fließt. Wenn die Eingangsspannung schluß 11 zugeführt wird. Die Wellenform, die an negativ ist, ist der PAM-Eingangsstrom, der in den dem Ausgang 266 des Verstärkers des ersten Bits Addierer fließt, gleich der Summe des Stroms, der 40 erscheint, ist (9-6), die nur auftritt, wenn die Eindurch den Widerstand 2615 fließt, und des Stroms, gangsspannung (9-fl) negativ ist. Die Wellenform (9-c) der durch den Widerstand 2614 fließt. Auf diese ist eine Eingangsstromwellenform, die in den Addie-Weise ist der Strom durch den Widerstand 2615 rer 22 mittels der Widerstände 2614 und 2615 einnegativ und der durch den Widerstand 2614 ist posi- tritt. Diese Wellenform ist proportional dem gleichtiv. Die Widerstandswerte der Widerstände 2611 bis 45 gerichteten Wert von (9-a). Diese Stromwellenform 2615 werden so bestimmt, daß der absolute Wert des wird verwendet, um das zweite bis vierte Bit zu beersteren Stroms halb so groß ist wie der des letzteren stimmen. Die Wellenform (9-a) ist die gleiche wie die Stroms. Daher ist der summierte Strom positiv, und Wellenform (3-a). Das Eingangs-PAM-Signal ändert sein Wert ist gleich dem absoluten Wert des Stroms, sich zu dem Zeitpunkt t_v t₂,..., bleibt jedoch in der durch den Widerstand 2615 fließt. Der Strom, 50 dem einzelnen Zeitintervall konstant. Das Eingangsder in den Addierer 22 fließt, ist stets positiv ohne signal des Flip-Flops 265 wird von dem Trigger-Rücksicht auf die Polarität der Eingangsspannung. impuls (9-f), der dem Anschluß 2651 zugeführt wird, Wenn daher der absolute Wert der Eingangsspannung eingeschrieben. Die Wellenform an dem Ausgang 269 konstant ist, sollte sein konstanter Strom in den Ad- des Flip-Flops 265 wird zu (9-p). Diese Wellenform dierer 22 fließen. Um das zweite und die folgenden 55 ist das erste Bit-Ausgangssignal. Wenn die PAM-Bits des PCM-Ausgangssignals in der Form eines Signalspannung +³Ao zu dem Zeitpunkt ^₁ zugeführt gefalteten Binärcodes entsprechend dem Eingangs- wird, werden die Flip-Flops 2311 bis 2313 des Spei-PAM-Signal zu bestimmen, ist nur der absolute Wert cherkreises 231 durch den Impuls (9-n) zurückgedes Eingangssignals erforderlich. Daher kann die setzt, der auf den Anschluß 2352 gegeben wird. Die Kodierung durch Verwendung dieses Eingangsstroms 60 Wellenformen an den Ausgangsstellen (auf der durchgeführt werden. Das erste Bit wird von dem ß-Seite) der Flip-Flops 2311 bis 2313 sind mit (9-s) Komparator 264 und dem Flip-Flop 265 bestimmt. bis (9-u) bezeichnet. Um zuerst das zweite Bit zu Wenn die Eingangsspannung des Anschlusses 11 po- bestimmen, wird das Flip-Flop 2311 durch den Imsitiv ist, wird das Ausgangssignal des Komparators puls (9-A:) gesetzt, der auf den Anschluß 2351 gege-

264 »1«, und diese Information wird in das Flip-Flop 65 ben wird, und der Zustand des Speicherkreises 231

265 durch den Triggerimpuls geschrieben, der dem wird somit »100« [(9-i) bis (9-u)]. Wie in Fig. 10 Anschluß 2651 zugeleitet wird. Damit wird das Aus- gezeigt ist, aus der eine Kennlinie des Matrixkreises gangssignal des Flip-Flops 265 »1«. Wenn die Ein- 232 hervorgeht, ist das Ausgangssignal des Matrix-

11 12

kreises »00110«. Das Ausgangssignal (9-d) des Orts- kennlinien die Quantisierungsstufe klein ist, wenn der dekoders entspricht -⁶Ao. Da das summierte Aus- Eingangssignalpegel niedrig ist, und groß ist, wenn gangsignal — ^e/so und der absolute Wert des Eingangs- der Eingangssignalpegel hoch ist, wie in Fig. 6 ge-PAM-Signals negativ ist, ist die Spannung (9-e) an zeigt ist. In dem in Fig. 1 gezeigten System wird dem Ausgang 224 des Addierers positiv, und das 5 die Polaritätsumkehrung des Bits mit der größten Ausgangssignal des !Comparators 241 wird »0«. Diese Bewertung in dem Ortsdekoder durchgeführt, und »0«-lnformation wird in das Flip-Flop 242 durch den demgemäß ist das Bit mit der größten Bewertung Impuls (9-g) geschrieben, der auf den Anschluß 244 selbst dann wirksam, wenn der Eingangssignalpegel gegeben wird, und die Spannung an dem Ausgang niedrig ist. Bei dem Verfahren wie in Fig. 7 ist das 243 (auf der ß-Seite) des Flip-Flops 242 wird »1« io Eingangssignal unipolar, und nur ein Bit mit kleiner (9-9). Auf diese Weise wird das zweite Bit bestimmt. Bewertung ist in dem Ortsdekoder wirksam, wenn Im folgenden wird nun der Vorgang der Bestimmung der Eingangssignalpegel niedrig ist. Da bei einer um des dritten Bits erläutert. Das logische Produkt des so größeren Bewertung eines Bits der absolute Fehler Impulses (9-Q, der auf den Anschluß 2354 gegeben _Um so größer ist, ist die Genauigkeitsanforderung für wird, und des Rückkopphrags-PCM-Signals (9-q) 15 die Elemente, die in dem Ortsdekoder verwendet wird von dem Und-Gatter 2314 erzeugt. Da der Im- werden, in dem System wie in Fig. 1 streng. In dem puls (9-Z) zum Zeitpunkt i₁₂ zugeführt wird, zu dem System wie in Fig. 7 kann die Genauigkeitsanforde- (9-q) in dem »1«-Zustand ist, wird das Flip-Flop rung stark vermindert werden. Bei dem Verfahren 2311 zurückgesetzt. Dagegen wird das Flip-Flop 2312 der F i g. 2 z. B. beträgt die Anzahl der Bits für den zu dem Zeitpunkt t₁₂ von dem Impuls (9-Q gesetzt, so Ortsdekoder 10, und es ist daher unvermeidbar, daß Auf diese Weise wird der Zustand des Speicherkreises der Ortsdekoder einen komplizierten Aufbau erhält. 231 »010« [(9-i) bis (9-m)]. Wie sich aus Fig. 10 Die Empfindlichkeit und die Genauigkeit, die für den ergibt, ist der Matrixkreis 232 so ausgebildet, daß in dem System der Fig. 2 verwendeten Komparator sein Ausgangssignal »00010« wird. Das Ausgangs- erforderlich sind, müssen sehr hoch sein und genau signal (9-d) des Ortsdekoders 23 wird — ²/so, und das as eingehalten werden wie in dem System der Fig. 1. summierte Ergebnis von — ²/3o und des absoluten Das System der Fig. 2 neigt dazu, durch digitale Wertes +Vso des Eingangs-PAM-Signals ist positiv. Störungen beeinträchtigt zu werden, da seine mini-Demgemäß wird die Spannung (9-e) an dem Ausgang _male Quantisierungsstufe klein ist, und es ist schwie- 224 des Addierers 22 negativ, und das Ausgangs- rig in Ausbauelementen herzustellen. Da außerdem signal des !Comparators 241 wird »1«. Diese »Ie-In- 30 eine große Anzahl von Bits verwendet werden muß, formation wird in das Flip-Flop 242 durch den Im- ist es notwendig, ein Leiternetzwerk als Bewertungspuls (9-g) geschrieben, der auf den Anschluß 224 netzwerk des Ortsdekoders und viele sehr genaue gegeben wird, und somit wird das Ausgangssignal an Widerstände zu verwenden. Diese hohe Genauigkeit der Stelle 243 des Flip-Flops 242 »0« (9-q). Der wird im allgemeinen durch eine Feinabgleichung mit Vorgang der Bestimmung des vierten Bits ist der 35 vielen Einstellschritten der Widerstandswerte erreicht, gleiche wie der des dritten Bits. Der Speicherkreis 231 Die hohen Kosten solcher sehr genauen Widerstände wird von dem Impuls (9-m), der auf den Anschluß machen die Herstellung eines nicht teuren Kodier- 2353 gegeben wird, auf »011« gesetzt. Das Ausgangs- systems infolge der großen Anzahl der sehr genauen signal des Matrixkreises 232 wird »00100«, und das Widerstände unmöglich.

Ausgangssignal des Ortsdekoders 23 wird — V30. Es 40 Der Erfindung liegt die Aufgabe zugrunde, einen wird dann »0« in das Flip-Flop 242 geschrieben. Auf vereinfachten und billigen nichtlinearen Kodierer zu diese Weise wird der gesamte Kodiervorgang durch- schaffen, der die zuvor erwähnten Nachteile der begeführt. Zusätzlich ist jedoch ein Vorgang der BiI- kannten Kodierer vermeidet.

dung eines Reihen-PCM-Signals durchzuführen. Der Gelöst wird diese Aufgabe durch einen Kodierkreis Impuls (9-h), der auf den Anschluß 2821 gegeben 45 des ersten Bits, der das analoge Eingangssignal gleichwird, und das Erste-Bit-Ausgangssignal (9-p) werden richtet und einen Code des ersten Bits bestimmt, auf das Und-Gatter 282 gegeben. Auch der Impuls einen Kodierkreis des zweiten Bits, in dem der Knick- (9-j), der auf den Anschluß 2811 gegeben wird, und punkt der Abschnittsverstärkerkennlinie so angeorddas Ausgangssignal (9-q) des Komparator 24 werden net ist, daß der dem Bestimmungspegel des zweiten zu dem Und-Gatter 281 geleitet. Beide Ausgangs- 50 Bits entspricht, wobei das gleichgerichtete Ausgangssignale der Und-Gatter 281 und 282 werden zu dem signal des Kodierkreises des ersten Bits nichtlinear Oder-Gatter 283 geleitet, wodurch ein Reihen-PCM- verstärkt wird und einen Code des zweiten Bits beSignal an dem Ausgangsanschluß 15 (9-r) erhalten stimmt, eine sequentielle Rückkopplungskodierstufe wird. Dies ist der gesamte Kodiervorgang. Bei Erhalt mit einem Ortsdekoder zur Dekodierung des kodiereines weiteren PAM-Signals beginnt ein neuer Kodier- 55 ten Ausgangscodes, einen Addierer, um das Ausvorgang, gangssignal des Kodierkreises des zweiten Bits zu Um einen nichtlinearen Kodierer mit A = 87,6, dem Ausgangssignal des Ortsdekoders zu addieren, 7-Bits und einer 13-Abschnitte-Näherung durch Ver- und einen Komparator, um den kodierten Ausgangswendung des »Folding Kodierers« zu verwirklichen, code in Abhängigkeit von der Polarität des Ausgangsist es nötig, einen linearen Ortsdekoder eines 10-Bit- 60 signals des Addierers abzugeben, wodurch die Kodie-Äquivalents vorzusehen. In diesem Fall ist im Ver- rung des dritten Bits und der nachfolgenden Bits gleich zu der Anordnung der Fig. 1 die notwendige ausgeführt wird.

Anzahl der Bits nur um ein Bit kleiner. Da jedoch Der Kodierer gemäß der Erfindung ist ein nichtdas Eingangssignal einpolig ist, ist es für den Orts- linearer »Folding Kodierer« des ersten Bits, in dem dekoder ausreichend, einpolige Ausgangssignale zu 65 ein Verstärker des zweiten Bits mit einem Bestimliefern. Dies bedeuetet, daß die Genauigkeit, die für mungspegel des zweiten Bits entsprechend dem den Ortsdekoder erforderlich ist, stark gesenkt wer- Knickpunkt entsprechend der Abschnittsverstärkerden kann, da in den 13-Abschnitte-Kompandierungs- kennlinie verwendet wird, wodurch die notwendige

13 14

Anzahl der Hochpräzisionswiderstände merklich ver- Signals. Die vierte Spalte zeigt das vorgespannte ringert wird, um die hohe Empfindlichkeit und Ge- Signal, das durch eine Vorspannung von +«/so der nauigkeit des !Comparators nicht mehr erforderlich Signale der dritten Spalte erhalten wird. Aus der zu machen. Das gleichgerichtete Analogsignal des ersten und zweiten Spalte ergibt sich, daß die Pegel Eingangssignals des Kodierkreises des ersten Bits 5 +°/so den Bestimmungspegeln des zweiten Bits entwird von dem Verstärker des zweiten Bits nichtlinear sprechen. Der Vorstrom, der +^e/so entspricht, wird verstärkt. Die Eingangssignale unter dem Bestim- von einer positiven Energiequelle, die an den Anmungspegel des zweiten Bits werden expandiert und Schluß 380 über den Widerstand 3710 angeschlossen diejenigen darüber komprimiert. Das Ausgangssignal ist, geliefert. Wenn der absolute Wert des Eingangsdcs Verstärkers des zweiten Bits wird in die Code io signals größer als -H/so ist, ist das Eingangssignal des des dritten und der folgenden Bits gemäß dem Prinzip Kodierkreises des zweiten Bits negativ, und die Spandes Rückkopplungskodierers umgewandelt. nung an dem Ausgang 377 wird positiv. Daher öffnet

Fig. 11 zeigt ein Blockschaltbild einer Ausfüh- die Diode 372, und die Diode 373 sperrt. Der Rück-

rungsform der Erfindung. In Fig. 11 wird ein Ein- kopplungsstrom fließt durch den Widerstand 3712,

gangssignal von einem Analog-Eingangsanschluß 11 15 und der Ausgangstrom fließt in den Addierer 32 über

durch einen Kodierkreis 36 des ersten Bits gleich- den Widerstand 3715. Wenn der absolute Wert des

gerichtet, wodurch zugleich das erste Bit bestimmt Eingangssignals weniger als +«/so ist, öffnet die

wird. Diode 373, der Rückkopplungsstrom fließt durch den

Fig. 12 a und 12 b zeigen ein Beispiel einer Ein- Widerstand 3713, und der Ausgangsstrom fließt durch gangs-Ausgangs-Kennlinie des Kodierkreises 36 und 20 den Widerstand 3714. Die Beziehung zwischen dem die Ausgangswellenform in Abhängigkeit von einem Eingangsstrom und dem Kodierkreis des zweiten Bits Sinuswelleneingangssignal. In Fig. 11 wird nun das und seinem Ausgangsstrom ist in der vierten und Ausgangssignal des Kodierkreises 36 zu einem Ko- fünften Spalte in Fig. 15 gezeigt. Wenn der absolute dierkreis 37 des zweiten Bits geleitet, in dem ein Wert des Eingangssignals größer als +«/so ist, wird Eingangssignal mit einem unter dem Pegel des Be- 25 die Spannung an dem Ausgang 377 positiv, und das Stimmungspegels des zweiten Bits liegenden Pegel Ausgangssignal des Komparators 374 wird Null, einer hohen Verstärkung und ein Eingangssignal mit Diese »0«-lnformation wird in das Flip-Flop 375 einem großen Pegel einer niedrigen Verstärkung durch den Triggerimpuls geschrieben, der zu dem unterworfen und das zweite Bit bestimmt wird. Diese Anschluß 3751 geleitet wird, und sein Ausgangssignal Vorgänge sind in den Fig. 12c und 12d gezeigt, die 30 wird »0«. Wenn der absolute Wert des Eingangsdie Eingangs-Ausgangs-Kennlinie des Verstärkers des signals dagegen kleiner als +«/so ist wird die Spanzwciten Bits und die Ausgangssignalwellenform in nung an dem Ausgang 377 negativ, und das AusAbhängigkeit von einem Sinuswelleneingangssignal gangssignal des Flip-Flops 375 ändert sich in »1«. darstellen. Das Ausgangssignal des Kodierkreises 37 Dieses Ausgangssignal des Flip-Flops 375 ist ein wird zu einem Addierer 32 geleitet. Das Ausgangs- 35 Ausgangssignal des zweiten Bits. Der Stromgenerator signal des Ortsdekoders 33 wird ebenfalls zu dem 370 wird durch das Ausgangssignal des Flip-Flops Addierer 32 geleitet. Das Ausgangssignal des Addie- 375 betätigt. Dieser Stromgenerator liefert einen rers 32 wird zu einem Komparator 34 geleitet, der Strom entsprechend dem Wert—°/so zu dem Addierer als Analog-Digital-Wandler arbeitet. Das digitale 32, wenn das Eingangssignal »0« ist. Ein Strom ent-Ausgangssignal des Komparators 37 wird zu dem 40 sprechend dem Wert +%o wird stets von einer posi-Ortsdckodcr 33 zurückgekoppelt, wodurch ein ko- tiven Energiequelle zu dem Addierer 32 über den diertes Ausgangssignal durch einen sogenannten Widerstand 3711 geleitet. Wenn daher das zweite Bit Rückkopplungskodierer an dem Ausgangsanschluß 15 »1« ist, wird nicht nur das Ausgangssignal des Koerhaltcn wird. dierkreises des zweiten Bits, sondern auch der dem

Ein Kodierer gemäß der Erfindung ist im einzelnen 45 Wert +"/so entsprechende Wert zu dem Addierer 32

in F i g. 13 gezeigt. Die Eingangs-Ausgangs-Kennlinie geleitet. Die Beziehung hierfür ist in der fünften und

dieses Kodierers ist die gleiche wie die der in Fig. 2 sechsten Spalte in Fig. 15 gezeigt,

und 4 gezeigten Kodierer. Aus der ersten und sechsten Spalte ergibt sich,

Bezugnehmend auf Fig. 13 besteht der Kodier- daß zwischen dem PCM-Ausgangssignal und dem kreis 36 des ersten Bits aus seinem Funktionsverstär- so Eingangssignal des Addierers 32 eine Beziehung bekcr 361, Dioden 362 und 363, Widerständen 3611 steht. Der Code des dritten und vierten Bits wird bis 3615, einem Komparator 364 und einem D-Flip- nämlich nur dann »11«, wenn das Addierereingangs-Flop 365. Der Kodierkreis 36 arbeitet in der gleichen signal zwischen »0« und V30 liegt. In der gleichen Weise wie der Kodierkreis 26 des Kodierers der Weise ist das PCM-Ausgangssignal »10«, »01« und Fig. 8. Der Ausgangsstrom des Kodierkreises 36, 55 »00«, wenn das Addierereingangssignal Vso bis ²/so, nämlich der Eingangsstrom des Kodierkreises 37, ist ²In bis ⁴/so und ⁴/so bis «/so ist, d. h., daß diese Beproportional der gleichgerichteten Eingangsspannung, Ziehung verwendet wird, um das dritte und vierte Bit die an den Anschluß 11 gelegt wird, und ist stets zu erhalten.

negativ oder Null. Die Arbeitsweise des Kodierkreises Das dritte und vierte Bit wird entsprechend der

37 wird an Hand der Fig. 15 erläutert. Bei diesem 60 Rückkopplungskodiermethode bestimmt. Der Kreis

Beispiel wird angenommen, daß der Eingangspegel für die Rückkopplungskodierung besteht aus einem

+ Vso ist. Die zweite Spalte in Fi g. 15 zeigt dieQuan- Addierer 32, einem Ortsdekoder 33 und einem Ver-

tisicnmgsbestimmungspegel. Da der Eingangspegel gleichskreis 34. Der Addierer 32 besteht aus einem

+ ³/ao zwischen +Vso und +²Ao ist, ist das PCM- Funktionsverstärker 322 und einem Widerstand 323.

Ausgangssignal (die erste Spalte) »1101«. Die dritte 65 Der Ortsdekoder 33 besteht aus einem Speicherkreis

Spalte zeigt die Ausgangssignale des Kodierkreises 36 331, einem Matrixkreis 332, einem Leitertreiberkreis

bzw. das gleichgerichtete Ausanggssignal (entweder 333 und einem Leiternetzwerk 334. Der Speicherkreis

negativ oder Null) des in der zweiten Spalte gezeigten .331 besteht aus RS-Flip-Flops 3311 und 3312, einem

15 16

Und-Gatter 3313 und einem Oder-Gatter 3314. Der auf den Anschluß 3351 gegeben wird, der Impuls Matrixkreis 332 besteht aus Und-Gattern 3321 bis (14-r), der auf den Anschluß 3352 gegeben wird, und 3323. Der Leitertreiberkreis 333 besteht aus Strom- der Impuls (14-j), der auf den Anschluß 3353 gegegeneratoren 3331 bis 3333. Das Leiternetzwerk 334 ben wird. Durch den Impuls (14-j) werden die Flipbesteht aus Widerständen 33401 bis 33406. Der Ver- 5 Flops 3311 und 3312 zu dem Zeitpunkt t_v t₂... gleichskreis 34 besteht aus einem Komparator 341 zurückgesetzt, zu denen das Eingangs-PAM-Signal und einem D-Flip-Flop 342. geändert wird, und das Flip-Flop 375 wird gesetzt.

Die Arbeitsweise dieses Rückkopplungskodierkrei- Bezugnehmend auf das Eingangs-PAM-Signal zu

ses ist die gleiche wie die des entsprechenden Kreises dem Zeitpunkt t_x wird das Flip-Flop 3311 durch den

der Fig. 2 bzw. 8. Wie oben beschrieben wurde, 10 Impuls (14-g) zu dem Zeitpunkt t₁₂ gesetzt, und so-

arbeitet dieser Rückkopplungskodierkreis derart, daß mit ändert sich der Zustand des Speicherkreises in

er ein Eingangssignal von 0 bis Vso in »11«, von V30 »10«. Daher wird das Ausgangssignal des Matrix-

bis ²/so in »10«, von */so bis ⁴/so in »01« und von Vso kreises 332, wie in Fig. 16 gezeigt ist, »010«, und

bis ^e/so in »00« umwandelt. Die Arbeitsweise des der Ortsdekoder 33 erzeugt den Bestimmungspegel

Ortsdekoders 33 ist in Fig. 16 gezeigt, aus der die 15 —Vso des dritten Bits.

Beziehung zwischen dem Eingangssignal des Matrix- Die Information des dritten Bits (14-v), die in das

kreises, seinem Ausgangssignal und dem Ausgangs- Flip-Flop 342 durch den Triggerimpuls (14-/) un-

signal des Ortsdekoders hervorgeht. mittelbar vor dem Zeitpunkt t₁₃ beschrieben wurde,

Fig. 14 ist ein Zeitdiagramm, das die Arbeitsweise wird zu dem Ortsdekoder 33 zurückgekoppelt und dieses Kodierers zeigt. Die Wellenformen α bis w in 20 dann zu dem Und-Gatter 3313 geleitet. Der Impuls Fig. 14 (im folgenden als 14-a bis 14-w bezeichnet) (14-r) wird zu dem Und-Gatter 3313 zu dem Zeitsind Wellenformen an den durch die entsprechenden punkt t₁₃ geleitet, und diese Information wird darin Symbole der Fig. 13 angegebenen Stellen. Ein Ein- eingeschrieben. In diesem Fall wird das Flip-Flop gangs-PAM-Signal (14-a), das dem Eingangsanschluß 3311 nicht zurückgesetzt, da das Rückkopplungs- 11 zugeführt wird, ändert seine Spannung zu dem 25 signal (14-v) »0« ist. Das Flip-Flop 3312 wird durch Zeitpunkt t_v t₂, t_s ... Die Wellenform (14-&) zeigt den Impuls (14-r) gesetzt, und somit ändert sich der eine Spannung an dem Ausgang 368 des Kodier- Speicherkreis 331 in den »ll«-Zustand. Bezugnehkreises des ersten Bits. Diese Spannung ist nur dann mend auf Fig. 16 ist das Ausgangssignal des Matrixzweimal so groß wie das Eingangssignal (14-w), wenn kreises 332 »100«, und das Ausgangssignal des Ortsdas Eingangssignal positiv ist. 30 dekoders ist —Vso. Dieses Ausgangssignal dient als

Der Eingangsstrom des Kodierkreises des zweiten Bestimmungspegel des vierten Bits, und auf diese Bits ist die Summe der Ströme, die durch die Wider- Weise wird die Kodierung des vierten Bits durchstände 3614, 3615 und 3710 fließen, und ist durch geführt.

die Wellenform (14-c) angegeben. Die Spannung, die Zusätzlich zu den obenerwähnten Kreisen ist dieser an dem Ausgang 376 des Kodierkreises des zweiten 35 Dekoder mit einem Kreis versehen, um ein Reihen-Bits auftritt, ist nur dann positiv, wenn der Eingangs- PCM-Signal zu liefern. Wie oben beschrieben wurde, strom (14-c) negativ ist, und ist durch die Wellenform werden das erste und zweite Bit als Ausgangssignal (14-d) angegeben. Die Spannung an dem Ausgang jeder Flip-Flops 365, 375 und das dritte und vierte 378 des Kodierkreises des zweiten Bits ist nur dann Bit als Ausgangssignal des Flip-Flops 342 erhalten, negativ, wenn der Eingangsstrom (14-c) positiv ist, 40 Es ist daher nötig, einen Kreis zur Erzeugung eines und ist durch die Wellenform (14-e) angegeben. Die Serien-PCM-Signals durch Kopplung der Flip-Flop-Wellenform (14-/) gibt einen Strom wieder, der in Ausgangssignale vorzusehen. Die Und-Gatter 381 bis den Addierer 32 von dem Stromgenerator 370 fließt, 383 und das Oder-Gatter 384 werden für diese Funk- und zeigt, daß dieser Strom nur dann fließt, wenn tion betätigt, wobei die Impulse (14-m), (14-n) und das Eingangssignal des Addierers 32 (nämlich das 45 (14-p), die auf die Anschlüsse 3811, 3821 und 3831 Signal (14-u) an dem Ausgang 379 des D-Flip-Flops gegeben werden, die Und-Gatter und das Oder-Gatter 375) »0« ist. Das Ausgangssignal des Leiternetzwerks zu steuern haben. Die Ausgangssignale der Flip-Flops 334 wird durch (14-g) wiedergegeben. Zum Beispiel 365 und 375 werden durch die Impulse (14-m) und werden bei der Kodierung des Eingangssignals zum (14-n) erzeugt, wodurch das erste und zweite Bit des Zeitpunkt t_x der Bestimmungspegel des dritten Bits, 50 Reihen-PCM-Signals durch die Und-Gatter 381 und der zum Zeitpunkt t₁₂ geliefert wird, und der Bestim- 382 erzeugt und zu dem Oder-Gatter 384 geleitet mungspegel des vierten Bits, der zum Zeitpunkt i₁₃ werden. Der Impuls (14-p) dient dazu, das Ausgangsgeliefert wird, dem Addierer 32 zugeführt. Die WeI- signal des Flip-Flops 342 über das Und-Gatter 383 lenform (14-A) zeigt eine Ausgangsspannung des zu leiten, wodurch das dritte und vierte Bit des Serien-Addierers 32. Die Wellenform (14-y) zeigt einen 55 PCM-Signal erzeugt und zu dem Oder-Gatter 384 Triggerimpuls des Flip-Flops 365, der auf den Ein- geleitet werden. Auf diese Weise wird ein Seriengang 3651 gegeben wird. Durch diesen Impuls wird PCM-Signal (14-w) an dem Ausgangsanschluß des das Ausgangssignal des Komparators 364 in das Flip- Oder-Gatters 384 erhalten.

Flop 365 [(14-i)] geschrieben. (14-A:) ist nun ein Bei der T-Bit-B-Abschuitte-Kompandierungskenn-

Triggerimpuls des Flip-Flops 375, der auf den An- 60 linie, bei der A = 87,6 ist, besteht der Ortsdekoder

Schluß 3751 gegeben wird. Durch diesen Impuls wird 33 aus einem linearen Dekoder und einem logischen

das Ausgangssignal des Komparators 374 in das Flip- Umwandlungskreis des 7-Bit-Äquivalents. Dieser

Flop 375 [(14-m)] geschrieben. Die Wellenform (14-/) 7-Bit-Äquivalent-Ortsdekoder kann von der Art sein,

ist ein Triggerünpuls des Flip-Flops 342, der auf den bei der der Diodenkompander verwendet wird. Zum

Anschluß 344 gegeben wird. Durch diesen Impuls 65 Beispiel kann der Bewertungskreis der Stromsummie-

wird das Ausgangssignal des Komparators 341 in das rungsart für diesen Ortsdekoder verwendet werden.

Flip-Flop 342 [(14-v)] geschrieben. Die Steuerimpulse Daher kann diese Kodiererart im Vergleich zu dem

für den Ortsdekoder 33 sind der Impuls (14-q), der üblichen nichtlinearen Kodierer (dieser Ortsdekoder

17 18

würde nur sieben sehr genaue Widerstände erfordern) verbraucht dieses System eine erhebliche Anzahl von wesentlich vereinfacht werden, und die Genauigkeit Verstärkerkreisen und sehr genauen Widerständen, kann gesenkt werden. Da ein Analogsignal mit nied- und es ist unmöglich, den Kodierer mit geringen rigcm Pegel durch Verwendung des Verstärkers des Kosten herzustellen. Da außerdem die Verstärkerzwciten Bits verstärkt werden kann, kann das Ver- 5 kreise in vielen Stufen in Kaskade geschaltet sind, hältnis der minimalen Quantisierungsstufe zu dem muß in jeder Stufe eine sehr hohe Impulswiedergabe maximalen Signal an dem Eingang des Komparators erreicht werden. Diese Funktion kann jedoch kaum 16mal so groß wie das gemacht werden, das bisher verwirklicht werden. Wegen dieser Nachteile konnte erhältlich ist, und daher können die Empfindlichkeit der übliche nichtlineare Kodierer mit 8 Bits, 15 Ab- und die Genauigkeit, die für den Komparator gefor- io schnitten und μ = 255 nicht mit zufriedenstellenden dert werden, stark gesenkt werden. Andererseils be- Kennlinien hergestellt werden,
nötigt dieser Kodierer einen zweiten Bitkodierkreis. Dagegen kann gemäß der Erfindung die notwen-Jedoch ist der Hochleistungsfunktionsverstärker in dige Anzahl der Verstärkerkreise und der Hochintegrierter Schaltbauweise zu sehr niedrigen Kosten präzisionswiderstände erheblich vermindert werden, erhältlich. Auch sind nur einige Widerstände erfor- 15 und diese Elemente können von solcher Genauigkeit dcrlich, die die Verstärkung bestimmen, und die sein, daß sie mittels der integrierten Schaltkreistechnik Genauigkeit der in dem Bewertungsnetzwerk verwen- hergestellt werden können. Dies ermöglicht es, die deten Widerstände muß nicht so hoch sein wie bisher. Vorrichtung zu miniaturisieren und mit geringen Bei dem beschriebenen Ausführungsbeispiel wurde Kosten herzustellen. So kann z. B. der einfache, in ein 7-Bit-13-Segment-Kodicrer mit einer logarithm!- 20 Fig. 18 gezeigte Kreis für die Stromgeneratoren verschen Kompandierungskennlinie (A = 87,6) erläutert. wendet werden. In Fig. 18 bezeichnet 401 einen Die Erfindung ist selbstverständlich auch auf 8 Bits Eingangsanschluß und 405 einen Ausgangsanschluß, ebenso wie auf das nichtlineare Kodierungssystem im Eine positive Energiequelle ist an einen Anschluß Falle von ^ = 255 und einer nichtlinearen 15-Ab- 402 und eine negative Energiequelle an den Anschluß schnitte-Kcnnlinie, die durch Abschnittsannäherung 35 403 angeschlossen. Eine Bezugsenergiequelle ist zwian die durch die folgenden Gleichungen beschriebene sehen die Anschlüsse 403 und 404 geschaltet. Der Kurve anwendbar. Kreis, der aus den Dioden 406, 408, 409, 414 und

den Transistoren 411, 413 und den Widerständen 407, 410, 412 und 415 besteht, treibt die Schalt-

• Π 4. τ} ³° dioden 416 und 417. Der aus dem Transistor 418

y = ο < χ < 1 und dem Widerstand 419 bestehende Kreis arbeitet

log (1 +μ) als Konstantstromkreis. Wenn »0« (nämlich nahezu

logfl — μ x) OV) auf den Eingangsanschluß 401 gegeben wird,

3" = ~~ * — ^x ^ ° ^{fließt der} Kollektorstrom des Transistors 418 durch

log (1 + μ) 3₅ jig Diode 416, wodurch die Diode 417 gesperrt wird

und kein Strom in den Ausgang fließt. Wenn »l« (z. B. +5 V) auf den Eingangsanschluß 401 gegeben

Tn diesen ist χ ein Eingangs- und y ein Ausgangs- wird, fließt der Kollektorstrom des Transistors 418

signal. mittels der Diode 417 zu dem Ausgangsanschluß 405,

Diese Kompandierungskennlinien (im Falle von 40 und die Diode 416 sperrt. Wenn der Kollektorstrom

7 Bits) sind in Fig. 17 gezeigt. des Transistors 418 konstant gehalten wird, kann

Um das Kodierungssystem einer logarithmischen dieser Kreis als Stromgenerator verwendet werden.

Kompandierungskennlinie im Falle von 15 Abschnit- Bei der vorherigen Ausführungsform der Erfindung

ten, 8 Bits und // = 255 zu verwirklichen, muß die wurde nur ein besonderer Kodierer beschrieben. Das

digitale Kompandierung durch einen linearen Ko- 45 gleiche Prinzip der Erfindung kann jedoch auch auf

dierer, wie oben beschrieben wurde, in Betracht ge- einen Dekoder angewandt werden. Solch ein Dekoder

zogen werden. Dieses System kann jedoch wegen der kann zur Verwendung in einem zu diesem Kodiercr

strengen Genauigkeitsanforderung an die Bewertungs- komplementären Kreis ausgebildet werden,

widerstände kaum verwirklicht werden. Daher wurde Fig. 19 zeigt ein Blockschaltbild, aus dem der

ein nichtlinearer »Folding Kodierer« mit einer Kas- 50 prinzipielle Aufbau eines Dekoders gemäß der Er-

kadc von nichtlinearen Verstärkerkreisen, deren An- findung hervorgeht.

zahl der der Bits gleich ist, vorgeschlagen. Da jedoch In Fig. 19 wird ein Eingangssignal von einem

dieser nichtlineare Verstärkerkreis dem Verstärker- Reihen-PCM-Eingangsanschluß 51 in parallele PCM-

krcis des zweiten Bits der Erfindung ähnlich ist und Signale durch einen Serien-Parallel-Wandler 52 um-

solchc nichtlincaren Verstärkerkreise für jedes Bit 55 gewandelt. Das dritte bis achte Bit-Signal wird zu

vorgesehen werden müssen, ist eine hohe Energie für einem Hilfsdekoder 53 geleitet und in ein Analog-

den Betrieb erforderlich. Außerdem müssen sechs signal dekodiert. Der Hilfsdekoder 53 ist dem Orts-

sehr genaue Widerstände, die die Verstärkung be- dekoder 33 in Fig. 13 ähnlich und besteht aus einem

stimmen, für jede Stufe vorgesehen werden. Jedoch Matrixkreis, einem Leitertreiberkreis und einem Lei-

ist ein geringer Energieverbrauch für den Aufbau des 60 ternetzwerk. Die parallelen PCM-Signale werden dem

Geräts mit geringer Größe eine unerläßliche Förde- Matrixkreis zugeführt und in die digitale Phase ex-

rung. Da der Kreis dieser Art sich mit einem analo- pandiert. Das Ausgangssignal des Matrixkreises wird

gen Wert befassen muß, ist es notwendig, das Signal- dem Leitertreiberkreis zugeführt, der das Leiternetz-

Störungs-Verhältnis so zu bestimmen, daß es größer werk betätigt, um ein Analogsignal zu erzeugen. Das

als ein bestimmter Wert ist. Dies dient als die Grenze 65 Ausgangssignal des Hilfsdekoders und das PCM-

bei der Verminderung des Signalpegels. Daher ist die Signal des zweiten Bits werden dem Dekodierkreis 54

in den Verstärkerkreisen verbrauchte Energie groß, des zweiten Bits zugeführt. Die Ubertragungskenn-

und es ist schwierig, das Gerät zu verkleinern. Auch linie des Dekodierkreises 54 ist der des Kodierkreises

37 in Fig. 13 komplementär und bildet die Umkehrung des in Fig. 12c gezeigten Kodierkreises. Das Ausgangssignal des Dekodierkreises 54 ist ein einpoliges PAM-Signal. Das einpolige PAM-Signal und das erste Bit werden dem Dekodierkreis 55 des ersten

Bits zugeführt. Die Übertragungskennlinie des Dekodierkreises 55 ist die Umkehrung der Kennlinie des Kodierkreises 36 in Fig. 13, die in Fig. 12a gezeigt ist. Das Ausgangssignal des Dekodierkreises 55 wird an dem PAM-Ausgangsanschluß 56 erhalten.

Hierzu 13 Blatt Zeichnungen

Claims (7)

1 2 Flops (3311, 3312), einem Und-Gatter (3313) Patentansprüche: und einem Oder-Gatter (3314) besteht. 8. Kodierer nach Anspruch 6, dadurch gekenn-

1. Nichtlinearer Kodierer nach dem Rück- zeichnet, daß der Matrixkreis (332) aus Undkopplungsprinzip, mit einem Rückkopplungskreis 5 Gattern (3321 bis 3323) besteht.

mit Addierschaltung, einem an diese angeschlos- 9. Kodierer nach Anspruch 6, dadurch gekenn-

senen Vergleicher und einem Ortsdekoder zum zeichnet, daß der Leitertreiberkreis (333) aus

Rückführen des Ausgangssignals des Verglei- Stromgeneratoren (3331 bis 3333) besteht,

chcrs an den Eingang der Addierschaltung, da- 10. Kodierer nach Anspruch 6, dadurch ge-

durch gekennzeichnet, daß ein Kodier- io kennzeichnet, daß das Leiternetzwerk (334) aus

kreis (36) zum Gleichrichten des analogen Ein- Widerständen (33401 bis 33406) besteht,

gangssignals und zum Bestimmen eines Codes 11. Kodierer nach Anspruch 1, dadurch ge-

des ersten Bit und ein mit diesem verbundener kennzeichnet, daß der Komparator (34) eine Ver-

Kodierkreis (37) des zweiten Bit, in dem der gleichsschaltung (341) und ein Flip-Flop (342)

Knickpunkt der Abschnittsverstärkerkennlinie so 15 aufweist,
angeordnet ist, daß er dem Bestimmungspegel des
zweiten Bit entspricht, vorgesehen sind, und der

Ausgang des Kodierkreises (37) des zweiten Bit

mit einem zweiten Eingang der Addierschaltung
(32) verbunden ist, wobei das gleichgerichtete ao
Ausgangssignal des Kodierkreises (36) des ersten

Bit nichtlinear verstärkt wird und einen Code des Die Erfindung betrifft einen nichtlinearen Kodierer

zweiten Bit bestimmt, und daß die Rückkopp- nach dem Rückkopplungsprinzip, mit einem Rück-

lungskodierstufe dazu dient, das Ausgangssignal kopplungskreis ,mit Addierschaltung, einem an diese

des Kodierkreises (37) zu dem Ausgangssignal des 25 angeschlossenen Vergleicher und einem Ortsdekoder

Dekodierers (33) zu addieren und mittels des zum Rückführen des Ausgangssignals des Verglei-

Vergleichers (34) den kodierten Ausgangscode in chers an den Eingang der Addierschaltung sowie

Abhängigkeit von der Polarität des Ausgangs- einen nichtlinearen Dekoder, mit einem Hilfsdekoder

signals des Addierers (32) abzugeben. zum Dekodieren eines Eingangs-PCM-Codes mit

2. Nichtlinearer Dekoder, mit einem Hilfs- 30 Ausnahme des ersten Bit und einem Dekoder des dekoder zum Dekodieren eines Eingangs-PCM- ersten Bit zum Umwandeln des unipolaren Ausgangs-Codes mit Ausnahme des ersten Bit und einem signals des Hilfsdekoders in ein bipolares Analog-Dekoder des ersten Bit zum Umwandeln des uni- signal.

polaren Ausgangssignals des Hilfsdekoders in ein In der Fernsprechsignalübertragung auf der Grundbipolares Analogsignal, dadurch gekennzeichnet, 35 lage der Impulscodemodulation (im folgenden als daß der Hilfsdekoder einen ersten Teil (53) zum PCM bezeichnet), hat der Energiepegel des Eingangs-Dekodieren des Eingangs-PCM-Codes mit Aus- sprachsignale einen weiten Bereich. Ein lineares Konahme des ersten und zweiten Bit und einen zwei- dierungssystem jedoch hat keinen ausreichenden Dyten Teil (54) zum Dekodieren des zweiten Bit auf- namikbereich für dieses Eingangssignal. Daher wird weist und daß der zweite Teil (54) eine Ab- 40 allgemein ein nichtlineares Kodierungssystem zur Koschnittsverstärkerkennlinie aufweist, deren Knick- dierung eines Sprachsignals verwendet. Eines der übpunkt so angeordnet ist, daß er dem Übergangs- liehen nichtlinearen Kodierungssysteme für das pegel des zweiten Bit entspricht, so daß das Aus- Sprachsignal besteht aus einer Kombination eines gangssignal des ersten Teiles (53) nichtlinear ver- Diodenkompanders, eines linearen Kodierers und stärkt wird. .45 eines Dekoders. In jüngerer Zeit wurde statt des üb-

3. Kodierer nach Anspruch 1, dadurch gekenn- liehen nichtlinearen Kodierers, der zu einer Fehlzeichnet, daß der Kodierkreis (36) des ersten Bit anpassung neigt, ein anderes nichtlineares Kodieaus einem Funktionsverstärker (361), Dioden rungssystem auf der Grundlage der digitalen Kom-(362, 363), Widerständen (3611 bis 3615), einem pandierung verwendet. Der grundsätzliche Vorgang Komparator (364) und einem Flip-Flop (365) be- 50 der digitalen Kodierung mittels eines nichtlinearen steht. Kodierers besteht darin, das Eingangssignal in ein

4. Kodierer nach Anspruch 1 oder 3, dadurch PCM-Signal mit einigen Bits mehr als bei einem über gekennzeichnet, daß der Kodierkreis (37) des eine PCM-Übertragungsleitung zu übertragenden zweiten Bit aus einem Funktionsverstärker (371), PCM-Signal umzuwandeln, um die Anzahl der Bits Dioden (372,373), Widerständen (3712 bis 37J 5), 55 des umgewandelten PCM-Signals durch einen logieinem Komparator (374) und einem Flip-Flop sehen Vorgang zu komprimieren, das komprimierte (375) besteht. PCM-Signal über die PCM-Übertragungsleitung zu

5. Kodierer nach einem der Ansprüche 1, 3 übertragen, und auf der Empfangsseite die Anzahl oder 4, dadurch gekennzeichnet, daß der Addierer der Bits des übertragenen PCM-Signals durch einen (32) aus einem Funktionsverstärker (322) und 60 umgekehrten logischen Vorgang zu expandieren. Dacincm Widerstand (323) besteht. durch wird das übertragene Signal in ein analoges

6. Kodierer nach einem der Ansprüche 1 oder 3 Sprachsignal dekodiert. Um insbesondere dieses Kobis 5, dadurch gekennzeichnet, daß der Ortsdeko- diersystem an das Eingangssprachsignal über einen der (33) aus einem Speicherkreis (331), einem großen Pegelbereich (dynamischer Bereich) anzu-Matrixkreis (332), einem Leitertreiberkreis (333) 65 passen, muß das Signal-Quantisierungsrausch-Ver- und einem Leiternetzwerk (334) besteht. hältnis stets innerhalb des dynamischen Bereichs lie-

7. Kodierer nach Anspruch 6, dadurch gekenn- gen. Um dies zu erreichen, ist es notwendig, die Anzeichnet, daß der Speicherkreis (331) aus Flip- zahl der Bits zur Kodierung entweder auf einem